以下、図面を参照して本発明の実施形態によるデジタル移相器について詳細に説明する。尚、以下で参照する図面では、理解を容易にするために、必要に応じて各部材の寸法を適宜変えて図示している。
〔第1実施形態〕
〈デジタル移相器〉
図1は、本発明の第1実施形態によるデジタル移相器の概略構成を示す平面図である。図1に示す通り、本実施形態のデジタル移相器100は、複数のデジタル移相回路10(10-1~10-43)と、複数の接続部20(20-1~20-6)とを備える。このようなデジタル移相器100は、所定の周波数帯域の信号Sを、縦続接続された複数のデジタル移相回路10によって移相する。信号Sは、マイクロ波、準ミリ波、又はミリ波等の周波数帯域を有する高周波信号である。
複数のデジタル移相回路10は、電気的に縦続接続されている。図1では、43個のデジタル移相回路10(10-1~10-43)が縦続接続されている例を図示しているが、縦続接続されるデジタル移相回路10の数は任意である。図1に示す例では、説明の便宜上、縦続接続されている43個のデジタル移相回路10を、信号Sが流れる順番に、デジタル移相回路10-1,10-2,…,10-43としている。但し、信号Sが流れる方向は逆でもよい。
ここで、デジタル移相回路10は、複数個を単位としてデジタル移相回路群30を構成する。具体的に、1番目から10番目までのデジタル移相回路10-1~10-10は、デジタル移相回路群30-1を構成し、12番目から21番目までのデジタル移相回路10-12~10-21は、デジタル移相回路群30-2を構成する。また、23番目から32番目までのデジタル移相回路10-23~10-32は、デジタル移相回路群30-3を構成し、34番目から43番目までのデジタル移相回路10-34~10-43は、デジタル移相回路群30-4を構成する。
換言すると、デジタル移相器100は、複数のデジタル移相回路10-1~10-10が縦続接続されたデジタル移相回路群30-1と、複数のデジタル移相回路10-12~10-21が縦続接続されたデジタル移相回路群30-2とを有する。また、デジタル移相器100は、複数のデジタル移相回路10-23~10-32が縦続接続されたデジタル移相回路群30-3と、複数のデジタル移相回路10-34~10-43が縦続接続されたデジタル移相回路群30-4とを有する。
但し、3つのデジタル移相回路10-11,10-22,10-33は、デジタル移相回路群30を構成しない。これらデジタル移相回路10-11,10-22,10-33は、2つのデジタル移相回路群30の間に設けられる中継デジタル移相回路である。具体的に、デジタル移相回路10-11は、デジタル移相回路群30-1とデジタル移相回路群30-2との間に設けられる。デジタル移相回路10-22は、デジタル移相回路群30-2とデジタル移相回路群30-3との間に設けられる。デジタル移相回路10-33は、デジタル移相回路群30-3とデジタル移相回路群30-4との間に設けられる。
ここで、本実施形態では、デジタル移相回路10-1~10-43の少なくとも1つが、接続部20の前後で生ずる微弱な反射に起因して生ずる移相量の分布を緩和する緩和回路RCとされている。緩和回路RCには、第1緩和回路RC1と第2緩和回路RC2とがある。第1緩和回路RC1は、緩和回路RC(第1緩和回路RC1、第2緩和回路RC2)以外のデジタル移相回路10と比較して大きな移相量を有するデジタル移相回路10であって、上記の移相量の分布の凹部(図10参照)を緩和する回路である。第2緩和回路RC2は、緩和回路RC(第1緩和回路RC1、第2緩和回路RC2)以外のデジタル移相回路10と比較して小さな移相量を有するデジタル移相回路10であって、上記の移相量の分布の凸部(図10参照)を緩和する回路である。
図1では、デジタル移相回路10-5,10-10~10-12が緩和回路RCとされている例を図示している。例えば、デジタル移相回路10-5は、第1緩和回路RC1とされており、デジタル移相回路10-10~10-12は、第2緩和回路RC2とされている。尚、緩和回路RC(第1緩和回路RC1、第2緩和回路RC2)の具体的構成、及び、デジタル移相回路10の何れを緩和回路RCにするかの詳細については後述する。
接続部20は、ベンド型の形状を有しており、デジタル移相回路群30と中継デジタル移相回路(デジタル移相回路10-11,10-22,10-33)とを接続する。図1に示す例において、接続部20は、90°ベンドの形状を有している。具体的に、接続部20-1は、デジタル移相回路群30-1の信号Sが入力される一端とは反対側の他端と、デジタル移相回路10-11の一端とを接続する。接続部20-2は、デジタル移相回路10-11の他端とデジタル移相回路群30-2の一端とを接続する。接続部20-3は、デジタル移相回路群30-2の他端と、デジタル移相回路10-22の一端とを接続する。接続部20-4は、デジタル移相回路10-22の他端とデジタル移相回路群30-3の一端とを接続する。接続部20-5は、デジタル移相回路群30-3の他端と、デジタル移相回路10-33の一端とを接続する。接続部20-6は、デジタル移相回路10-33の他端とデジタル移相回路群30-4の一端とを接続する。
つまり、接続部20-1は、デジタル移相回路群30-1におけるデジタル移相回路10-10と、デジタル移相回路10-11とを接続する。接続部20-2は、デジタル移相回路10-11と、デジタル移相回路群30-2におけるデジタル移相回路10-12とを接続する。接続部20-3は、デジタル移相回路群30-2におけるデジタル移相回路10-21と、デジタル移相回路10-22とを接続する。接続部20-4は、デジタル移相回路10-22と、デジタル移相回路群30-3におけるデジタル移相回路10-23とを接続する。接続部20-5は、デジタル移相回路群30-3におけるデジタル移相回路10-32と、デジタル移相回路10-33とを接続する。接続部20-6は、デジタル移相回路10-33と、デジタル移相回路群30-4におけるデジタル移相回路10-34とを接続する。
デジタル移相回路群30-1とデジタル移相回路10-11とが接続部20-1によって接続されることにより、信号Sの経路が90°折り曲げられる。デジタル移相回路10-11とデジタル移相回路群30-2とが接続部20-2によって接続されることにより、信号Sの経路が90°折り曲げられる。デジタル移相回路群30-2とデジタル移相回路10-22とが接続部20-3によって接続されることにより、信号Sの経路が90°折り曲げられる。デジタル移相回路10-22とデジタル移相回路群30-3とが接続部20-4によって接続されることにより、信号Sの経路が90°折り曲げられる。デジタル移相回路群30-3とデジタル移相回路10-33とが接続部20-5によって接続されることにより、信号Sの経路が90°折り曲げられる。デジタル移相回路10-33とデジタル移相回路群30-4とが接続部20-6によって接続されることにより、信号Sの経路が90°折り曲げられる。このように、デジタル移相回路群30-1~30-4は、互いに並行に配列され、接続部20-1~20-6によって、デジタル移相回路10-11,10-22,10-33を介してメアンダ状に接続されている。尚、接続部20の詳細については後述する。
〈デジタル移相回路〉
図2は、本発明の第1実施形態におけるデジタル移相回路の構成を示す斜視図である。図2に示す通り、デジタル移相回路10は、信号線路1、一対の内側線路2(第1の内側線路2a及び第2の内側線路2b)、一対の外側線路3(第1の外側線路3a及び第2の外側線路3b)、一対の接地導体4(第1の接地導体4a及び第2の接地導体4b)、コンデンサ5、複数の接続導体6、4つの電子スイッチ7(第1の電子スイッチ7a、第2の電子スイッチ7b、第3の電子スイッチ7c、及び第4の電子スイッチ7d)、及びスイッチ制御部8を備える。
信号線路1は、所定方向に延在する直線状の帯状導体である。即ち、信号線路1は、一定幅W1、一定厚、及び所定長さを有する長尺板状の導体である。図2に示す例では、信号線路1には、手前側から奥側に向かって信号Sが流れる。
第1の内側線路2aは、直線状の帯状導体である。即ち、第1の内側線路2aは、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第1の内側線路2aは、信号線路1の延在方向と同一な方向に延在する。第1の内側線路2aは、信号線路1と平行に設けられており、信号線路1の一方側(図1における右側)に所定の距離M1だけ離間している。
第2の内側線路2bは、直線状の帯状導体である。即ち、第2の内側線路2bは、第1の内側線路2aと同様に、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第2の内側線路2bは、信号線路1の延在方向と同一な方向に延在する。第2の内側線路2bは、信号線路1と平行に設けられており、信号線路1の他方側(図1における左側)に所定の距離M1だけ離間している。
第1の外側線路3aは、信号線路1の一方側において、第1の内側線路2aよりも信号線路1から遠い位置に設けられる直線状の帯状導体である。第1の外側線路3aは、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第1の外側線路3aは、信号線路1に対して第1の内側線路2aを挟んだ状態で信号線路1から所定距離を隔てて平行に設けられている。第1の外側線路3aは、第1の内側線路2a及び第2の内側線路2bと同様に、信号線路1の延在方向と同一な方向に延在する。
第2の外側線路3bは、信号線路1の他方側において、第2の内側線路2bよりも信号線路1から遠い位置に設けられる直線状の帯状導体である。第2の外側線路3bは、第1の外側線路3aと同様に、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第2の外側線路3bは、信号線路1に対して第2の内側線路2bを挟んだ状態で信号線路1から所定距離を隔てて平行に設けられている。第2の外側線路3bは、第1の内側線路2a及び第2の内側線路2bと同様に、信号線路1の延在方向と同一な方向に延在する。
第1の接地導体4aは、第1の内側線路2a、第2の内側線路2b、第1の外側線路3a、及び第2の外側線路3bの各一端側に設けられる直線状の帯状導体である。第1の接地導体4aは、第1の内側線路2a、第2の内側線路2b、第1の外側線路3a、及び第2の外側線路3bの各一端に電気的に接続されている。第1の接地導体4aは、一定幅、一定厚及び所定長さを有する長尺板状の導体である。
第1の接地導体4aは、同一方向に延在する第1の内側線路2a、第2の内側線路2b、第1の外側線路3a、及び第2の外側線路3bに直交するように設けられている。第1の接地導体4aは、第1の内側線路2a、第2の内側線路2b、第1の外側線路3a、及び第2の外側線路3bから所定距離を隔てた下方に設けられている。
第1の接地導体4aは、左右方向における一端(図1における右端)が第1の外側線路3aの右側縁部と略同一位置となるように設定されている。また、第1の接地導体4aは、左右方向における他端(図1における左端)が第2の外側線路3bの左側縁部と略同一位置となるように設定されている。
第2の接地導体4bは、第1の内側線路2a、第2の内側線路2b、第1の外側線路3a、及び第2の外側線路3bの各他端側に設けられる直線状の帯状導体である。第2の接地導体4bは、第1の接地導体4aと同様に一定幅、一定厚、及び所定長さを有する長尺板状の導体である。
第2の接地導体4bは、第1の接地導体4aに対して平行に配置されており、第1の接地導体4aと同様に、第1の内側線路2a、第2の内側線路2b、第1の外側線路3a、及び第2の外側線路3bに直交するように設けられている。第2の接地導体4bは、第1の内側線路2a、第2の内側線路2b、第1の外側線路3a、及び第2の外側線路3bから所定距離を隔てた下方に設けられている。
第2の接地導体4bは、左右方向における一端(図1における右端)が第1の外側線路3aの右側縁部と略同一位置となるように設定されている。また、第2の接地導体4bは、左右方向における他端(図1における左端)が第2の外側線路3bの左側縁部と略同一位置となるように設定されている。即ち、第2の接地導体4bは、左右方向における位置が第1の接地導体4aと同一である。
コンデンサ5は、信号線路1の他端と第2の接地導体4bとの間に設けられる。例えば、コンデンサ5は、上部電極が信号線路1に対して接続され、下部電極が第4の電子スイッチ7dに対して電気的に接続されている。例えば、コンデンサ5は、MIM(Metal Insulator Metal)構造の薄膜のコンデンサである。尚、コンデンサ5は、平行平板の対向面積に応じた静電容量Caを有する。但し、コンデンサ5は平行平板コンデンサに替えて、櫛歯型コンデンサを用いてもよい。
複数の接続導体6は、少なくとも接続導体6a~6fを含む。接続導体6aは、第1の内側線路2aの一端と第1の接地導体4aとを電気的且つ機械的に接続する導体である。例えば、接続導体6aは、上下方向に延在する導体であり、一端(上端)が第1の内側線路2aの下面に接続し、他端(下端)が第1の接地導体4aの上面に接続する。
接続導体6bは、第2の内側線路2bの一端と第1の接地導体4aとを電気的且つ機械的に接続する導体である。例えば、接続導体6bは、接続導体6aと同様に上下方向に延在する導体であり、一端(上端)が第2の内側線路2bの下面に接続し、他端(下端)が第1の接地導体4aの上面に接続する。
接続導体6cは、第1の外側線路3aの一端と第1の接地導体4aとを電気的且つ機械的に接続する導体である。例えば、接続導体6cは、上下方向に延在する導体であり、一端(上端)が第1の外側線路3aの一端における下面に接続し、他端(下端)が第1の接地導体4aの上面に接続する。
接続導体6dは、第1の外側線路3aの他端と第2の接地導体4bとを電気的且つ機械的に接続する導体である。例えば、接続導体6dは、上下方向に延在する導体であり、一端(上端)が第1の外側線路3aの他端における下面に接続し、他端(下端)が第2の接地導体4bの上面に接続する。
接続導体6eは、第2の外側線路3bの一端と第1の接地導体4aとを電気的且つ機械的に接続する導体である。例えば、接続導体6eは、上下方向に延在する導体であり、一端(上端)が第2の外側線路3bの一端における下面に接続し、他端(下端)が第1の接地導体4aの上面に接続する。
接続導体6fは、第2の外側線路3bの他端と第2の接地導体4bとを電気的且つ機械的に接続する導体である。例えば、接続導体6fは、上下方向に延在する導体であり、一端(上端)が第2の外側線路3bの他端における下面に接続し、他端(下端)が第2の接地導体4bの上面に接続する。
接続導体6gは、信号線路1の他端とコンデンサ5の上部電極とを電気的且つ機械的に接続する導体である。例えば、接続導体6gは、上下方向に延在する導体であり、一端(上端)が信号線路1の他端における下面に接続し、他端(下端)がコンデンサ5の上部電極に接続する。
第1の電子スイッチ7aは、第1の内側線路2aの他端と第2の接地導体4bとの間に接続される。第1の電子スイッチ7aは、例えばMOS型FET(電界効果トランジスタ)であり、ドレイン端子が第1の内側線路2aの他端に電気的に接続され、ソース端子が第2の接地導体4bに電気的に接続され、ゲート端子がスイッチ制御部8に電気的に接続されている。
第1の電子スイッチ7aは、スイッチ制御部8からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。閉状態とは、ドレイン端子及びソース端子が導通している状態である。開状態とは、ドレイン端子及びソース端子が導通しておらず、電気的な接続が遮断している状態である。第1の電子スイッチ7aは、スイッチ制御部8の制御によって、第1の内側線路2aの他端及び第2の接地導体4bを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
第2の電子スイッチ7bは、第2の内側線路2bの他端と第2の接地導体4bとの間に接続される。第2の電子スイッチ7bは、例えばMOS型FETであり、ドレイン端子が第2の内側線路2bの他端に接続され、ソース端子が第2の接地導体4bに接続され、ゲート端子がスイッチ制御部8に接続されている。
第2の電子スイッチ7bは、スイッチ制御部8からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第2の電子スイッチ7bは、スイッチ制御部8の制御によって、第2の内側線路2bの他端及び第2の接地導体4bを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
第3の電子スイッチ7cは、信号線路1の他端と第2の接地導体4bとの間に接続される。第3の電子スイッチ7cは、例えばMOS型FETであり、ドレイン端子が信号線路1の他端に接続され、ソース端子が第2の接地導体4bに接続され、ゲート端子がスイッチ制御部8に接続されている。尚、図2に示す例では、第3の電子スイッチ7cは、信号線路1の他端側に設けられているが、これに限定されず、信号線路1の一端側に設けられてもよい。尚、第3の電子スイッチ7cは、必要がなければ使用しなくてもよい。
第3の電子スイッチ7cは、スイッチ制御部8からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第3の電子スイッチ7cは、スイッチ制御部8の制御によって、信号線路1の他端及び第2の接地導体4bを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
第4の電子スイッチ7dは、信号線路1の他端と第2の接地導体4bとの間において、コンデンサ5に対して直列に接続される。第4の電子スイッチ7dは、例えばMOS型FETである。図2に示す例では、第4の電子スイッチ7dは、ドレイン端子がコンデンサ5の下部電極に接続され、ソース端子が第2の接地導体4bに接続され、ゲート端子がスイッチ制御部8に接続されている。
第4の電子スイッチ7dは、スイッチ制御部8からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第4の電子スイッチ7dは、スイッチ制御部8の制御によって、コンデンサ5の下部電極及び第2の接地導体4bを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
スイッチ制御部8は、複数の電子スイッチ7である第1の電子スイッチ7a、第2の電子スイッチ7b、第3の電子スイッチ7c、及び第4の電子スイッチ7dを制御する制御回路である。例えば、スイッチ制御部8は、4つの出力ポートを備えている。スイッチ制御部8は、各出力ポートから個別のゲート信号を出力して複数の電子スイッチ7の各ゲート端子に供給することにより複数の電子スイッチ7のそれぞれを個別に開状態又は閉状態に制御する。
図2ではデジタル移相回路10の機械的構造が解り易いようにデジタル移相回路10を斜視した模式図を示しているが、実際のデジタル移相回路10は、半導体製造技術を利用することにより、多層構造物として形成される。
一例として、デジタル移相回路10は、信号線路1、第1の内側線路2a、第2の内側線路2b、第1の外側線路3a、及び第2の外側線路3bが第1の導電層に形成されている。第1の接地導体4a及び第2の接地導体4bは、絶縁層を挟んで第1の導電層と対向する第2の導電層に形成されている。第1の導電層に形成された構成要素と第2の導電層に形成された構成要素とは、ビアホール(via hole)によって相互に接続される。複数の接続導体6は、絶縁層内に埋設されたビアホールに相当する。
次に、本実施形態におけるデジタル移相回路10の動作について説明する。デジタル移相回路10は、動作モードとして、高遅延モードと低遅延モードとを有する。デジタル移相回路10は、高遅延モード又は低遅延モードで動作する。
《高遅延モード》
図3は、本発明の第1実施形態におけるデジタル移相回路の高遅延モードを説明する図である。高遅延モードは、信号Sに第1の位相差を発生させるモードである。高遅延モードでは、図3に示す通り、第1の電子スイッチ7a及び第2の電子スイッチ7bが開状態に制御され、第4の電子スイッチ7dが閉状態に制御される。
第1の電子スイッチ7aが開状態に制御されることにより、第1の内側線路2aの他端と第2の接地導体4bとの電気的な接続が遮断された状態となる。第2の電子スイッチ7bが開状態に制御されることにより、第2の内側線路2bの他端と第2の接地導体4bとの電気的な接続が遮断された状態となる。第4の電子スイッチ7dが閉状態に制御されることにより、信号線路1の他端は、コンデンサ5を介して第2の接地導体4bに接続された状態となる。
信号線路1に入力端(他端)から出力端(一端)に向かって信号Sが伝搬すると、信号Sとは逆方向である一端から他端に向かってリターン電流R1が流れる。高遅延モードでは、第1の電子スイッチ7a及び第2の電子スイッチ7bが開状態であるため、リターン電流R1は、主として、図3に示す通り、第1の外側線路3a及び第2の外側線路3bを流れる。
高遅延モードでは、リターン電流R1が第1の外側線路3a及び第2の外側線路3bを流れるため、低遅延モードと比較して、インダクタンス値Lが高い。高遅延モードでは、低遅延モードよりも大きな遅延量を得ることができる。また、第4の電子スイッチ7dが閉状態になることで、信号線路1の他端と第2の接地導体4bとがコンデンサ5で電気的に接続されるため、デジタル移相回路10の静電容量値Cも高い。よって、高遅延モードでは、低遅延モードよりも大きな遅延量を得ることができる。
《低遅延モード》
図4は、本発明の第1実施形態におけるデジタル移相回路の低遅延モードを説明する図である。低遅延モードは、信号Sに第1の位相差よりも小さい第2の位相差を発生させるモードである。低遅延モードでは、図4に示す通り、第1の電子スイッチ7a及び第2の電子スイッチ7bが閉状態に制御され、第4の電子スイッチ7dが開状態に制御される。
第1の電子スイッチ7aが閉状態に制御されることにより、第1の内側線路2aの他端と第2の接地導体4bとが電気的に接続された状態となる。第2の電子スイッチ7bが閉状態に制御されることにより、第2の内側線路2bの他端と第2の接地導体4bとが電気的に接続された状態となる。
信号線路1に入力端(他端)から出力端(一端)に向かって信号Sが伝搬すると、信号Sとは逆方向である一端から他端に向かってリターン電流R2が流れる。低遅延モードでは、第1の電子スイッチ7a及び第2の電子スイッチ7bが閉状態であるため、リターン電流R2は、主として、図4に示す通り、第1の内側線路2a及び第2の内側線路2bを流れる。
低遅延モードでは、リターン電流R2が第1の内側線路2a及び第2の内側線路2bを流れるため、高遅延モードと比較して、インダクタンス値Lが低い。低遅延モードでの遅延量は、高遅延モードでの遅延量よりも小さくなる。また、信号線路1の他端にはコンデンサ5が接続されているが、第4の電子スイッチ7dが開状態であるため、コンデンサ5の静電容量は機能せず(信号線路1からは見えず)コンデンサ5の静電容量に比べて極めて小さい寄生容量が存在するのみである。よって、低遅延モードでは、高遅延モードよりも小さい遅延量を得ることができる。
ここで、低遅延モードでは、第3の電子スイッチ7cが閉状態に制御されることにより、信号線路1の損失を意図的に増加させることも可能である。これは、低遅延モードにおける高周波信号の損失を高遅延モードにおける高周波信号の損失と同程度とするためのものである。
即ち、低遅延モードにおける高周波信号の損失は、高遅延モードにおける高周波信号の損失よりも明確に小さい。この損失差は、動作モードを低遅延モードと高遅延モードとに切り替えた場合にデジタル移相回路10から出力される高周波信号の振幅差を招来させるものである。このような事情に対して、デジタル移相回路10では、低遅延モードで第3の電子スイッチ7cを閉状態に制御することにより、上記振幅差を解消することもある。
〈緩和回路〉
《第1緩和回路》
図5は、本発明の第1実施形態における緩和回路のうちの第1緩和回路を説明する図である。第1緩和回路RC1の基本的な構成は、緩和回路RC(第1緩和回路RC1、第2緩和回路RC2)以外のデジタル移相回路10(以下、「標準デジタル移相回路ST」という)とほぼ同様である。但し、第1緩和回路RC1は、標準デジタル移相回路STと比較して大きな移相量を有するように、標準デジタル移相回路STとは若干構成が異なる。
具体的に、第1緩和回路RC1は、以下に列挙する条件の少なくとも1つを満足する構成である。
・条件1:長さが標準デジタル移相回路STよりも長い
・条件2:信号線路1と内側線路2との距離が標準デジタル移相回路STよりも短い
・条件3:信号線路1と外側線路3との距離が標準デジタル移相回路STよりも長い
・条件4:コンデンサ5が標準デジタル移相回路STよりも大きい
・条件5:電子スイッチ7a,7bが標準デジタル移相回路STよりも大きい
図5(a)は、上記の「条件1」を満足する第1緩和回路RC1を示す図である。図5(a)に示す第1緩和回路RC1は、長さ(信号線路1、内側線路2、外側線路3等の長さ)Paが、標準デジタル移相回路STの長さPよりも長い。
図5(b)は、上記の「条件2」を満足する第1緩和回路RC1を示す図である。図5(b)に示す第1緩和回路RC1は、信号線路1と内側線路2(第1の内側線路2a及び第2の内側線路2b)との距離Qaが、標準デジタル移相回路STにおける信号線路1と内側線路2(第1の内側線路2a及び第2の内側線路2b)との距離Qよりも短い。
図5(c)は、上記の「条件3」を満足する第1緩和回路RC1を示す図である。図5(c)に示す第1緩和回路RC1は、信号線路1と外側線路3(第1の外側線路3a及び第2の外側線路3b)との距離Raが、標準デジタル移相回路STにおける信号線路1と外側線路3(第1の外側線路3a及び第2の外側線路3b)との距離Rよりも長い。
図5(d)は、上記の「条件4」を満足する第1緩和回路RC1を示す図である。図5(d)に示す第1緩和回路RC1は、コンデンサ5の大きさが、標準デジタル移相回路STにおけるコンデンサ5の大きさよりも大きい。尚、図示は省略しているが、上記の「条件5」を満足する第1緩和回路RC1は、第1の電子スイッチ7a及び第2の電子スイッチ7b(図2~4参照)の大きさが、標準デジタル移相回路STの第1の電子スイッチ7a及び第2の電子スイッチ7bの大きさよりも大きい。
第1緩和回路RC1は、上述の通り、標準デジタル移相回路STと比較して大きな移相量を有する。このため、標準デジタル移相回路STに代えて第1緩和回路RC1を用いることで、移相量を大きくすることができる。従って、例えば、接続部20の前後で生ずる微弱な反射に起因して生ずる移相量の分布が凹部(図10参照)を有している場合には、第1緩和回路RC1を用いることで、その凹部を緩和することができる。
《第2緩和回路》
図6は、本発明の第1実施形態における緩和回路のうちの第2緩和回路を説明する図である。第2緩和回路RC2の基本的な構成は、第1緩和回路RC1と同様に、標準デジタル移相回路STとほぼ同様である。但し、第2緩和回路RC2は、標準デジタル移相回路STと比較して小さな移相量を有するように、標準デジタル移相回路STとは若干構成が異なる。
具体的に、第2緩和回路RC2は、以下に列挙する条件の少なくとも1つを満足する構成である。
・条件1:長さが標準デジタル移相回路STよりも短い
・条件2:信号線路1と内側線路2との距離が標準デジタル移相回路STよりも長い
・条件3:信号線路1と外側線路3との距離が標準デジタル移相回路STよりも短い
・条件4:コンデンサ5が標準デジタル移相回路STよりも小さい
・条件5:電子スイッチ7a,7bが標準デジタル移相回路STよりも小さい
図6(a)は、上記の「条件1」を満足する第2緩和回路RC2を示す図である。図6(a)に示す第2緩和回路RC2は、長さ(信号線路1、内側線路2、外側線路3等の長さ)Paが、標準デジタル移相回路STの長さPよりも短い。
図6(b)は、上記の「条件2」を満足する第2緩和回路RC2を示す図である。図6(b)に示す第2緩和回路RC2は、信号線路1と内側線路2(第1の内側線路2a及び第2の内側線路2b)との距離Qaが、標準デジタル移相回路STにおける信号線路1と内側線路2(第1の内側線路2a及び第2の内側線路2b)との距離Qよりも長い。
図6(c)は、上記の「条件3」を満足する第2緩和回路RC2を示す図である。図6(c)に示す第2緩和回路RC2は、信号線路1と外側線路3(第1の外側線路3a及び第2の外側線路3b)との距離Raが、標準デジタル移相回路STにおける信号線路1と外側線路3(第1の外側線路3a及び第2の外側線路3b)との距離Rよりも短い。
図6(d)は、上記の「条件4」を満足する第2緩和回路RC2を示す図である。図6(d)に示す第2緩和回路RC2は、コンデンサ5の大きさが、標準デジタル移相回路STにおけるコンデンサ5の大きさよりも小さい。尚、図示は省略しているが、上記の「条件5」を満足する第2緩和回路RC2は、第1の電子スイッチ7a及び第2の電子スイッチ7b(図2~4参照)の大きさが、標準デジタル移相回路STの第1の電子スイッチ7a及び第2の電子スイッチ7bの大きさよりも小さい。
第2緩和回路RC2は、上述の通り、標準デジタル移相回路STと比較して小さな移相量を有する。このため、標準デジタル移相回路STに代えて第2緩和回路RC2を用いることで、移相量を小さくすることができる。従って、例えば、接続部20の前後で生ずる微弱な反射に起因して生ずる移相量の分布が凸部を有している場合(図10参照)には、第2緩和回路RC2を用いることで、その凸部を緩和することができる。
〈接続部〉
図7は、本発明の第1実施形態における接続部の要部構成を示す平面図である。図8は、図7中のA-A線に沿う矢視断面図である。尚、本実施形態のデジタル移相器100は、6つの接続部20(接続部20-1~20-6)を備えるが、6つの接続部20は同様の構成であるため、ここでは、接続部20-1について説明する。図7,図8に示す通り、接続部20-1は、第1の接続線路21、第2の接続線路22、第3の接続線路23、第1のグランド層24、及び第2のグランド層25を備える。
第1の接続線路21は、例えば、一定幅W2、一定厚、及び所定長さを有する長尺板状の導体である。第1の接続線路21は、デジタル移相回路10-10の信号線路1と、デジタル移相回路10-11の信号線路1とを接続する。デジタル移相回路10-10の信号線路1から出力される信号Sは、第1の接続線路21を介してデジタル移相回路10-11の信号線路1に入力される。尚、第1の接続線路21の幅W2は、信号線路1の幅W1と同様であってもよいし、幅W1よりも広くてもよい。
第2の接続線路22は、一定幅、一定厚、及び所定長さを有する長尺板状の導体である。第2の接続線路22は、信号線路1の延在方向と同一な方向に延在する。第2の接続線路22は、第1の接続線路21と平行に設けられており、所定の距離M2だけ離間している。具体的には、第2の接続線路22は、第1の接続線路21の両側において第1の接続線路21から所定の距離M2だけ離間して配置されている。尚、以下の説明において、第1の接続線路21の一方側に配置された第2の接続線路22を、「第2の接続線路22a」といい、第1の接続線路21の他方側に配置された第2の接続線路22を、「第2の接続線路22b」という場合がある。
所定の距離M2は、所定の距離M1と同等であってもよいし、所定の距離M1よりも短い距離であってもよい。例えば、所定の距離M1が10μmである場合には、所定の距離M2は10μm未満に設定されてもよい。より好ましくは、所定の距離M2は、例えば2.5μm又は2μm以下であり、第1の接続線路21に対して第2の接続線路22を可能な限り接近させることが望ましい。本実施形態において、第1の接続線路21に対し第2の接続線路22を製造限界又は製造限界近くまで接近させてもよい。
第2の接続線路22は、デジタル移相回路10-10の内側線路2と、デジタル移相回路10-11の内側線路2とを接続する。図1に示す例では、第2の接続線路22aは、一端がデジタル移相回路10-10の第1の内側線路2aに接続され、他端がデジタル移相回路10-11の第1の内側線路2aに接続される。第2の接続線路22bは、一端がデジタル移相回路10-10の第2の内側線路2bに接続され、他端がデジタル移相回路10-11の第2の内側線路2bに接続される。
第3の接続線路23は、第1の接続線路21の一方側及び他方側の両側において、第2の接続線路22よりも第1の接続線路21から遠い位置に設けられる帯状導体である。第3の接続線路23は、第1の接続線路21に対して第2の接続線路22を挟んだ状態で第1の接続線路21から所定距離を隔てて平行に設けられている。尚、以下の説明において、第1の接続線路21の一方側に配置された第3の接続線路23を、「第3の接続線路23a」といい、第1の接続線路21の他方側に配置された第3の接続線路23を、「第3の接続線路23b」という場合がある。
第3の接続線路23は、デジタル移相回路10-10の外側線路3と、デジタル移相回路10-11の外側線路3とを接続する。図1に示す例では、第3の接続線路23aは、一端がデジタル移相回路10-10の第1の外側線路3aに接続され、他端がデジタル移相回路10-11の第1の外側線路3aに接続される。第3の接続線路23bは、一端がデジタル移相回路10-10の第2の外側線路3bに接続され、他端がデジタル移相回路10-11の第2の外側線路3bに接続される。
第1のグランド層24は、第1の接続線路21及び第2の接続線路22から所定距離を隔てた上方に設けられている。第1のグランド層24は、第1のグランド層24の幅が少なくとも各第2の接続線路22の一方側の側面220まで延在していることが好ましい。側面220とは、第1の接続線路21が配置されている側とは反対の側面である。
第1のグランド層24は、第2の接続線路22a及び第2の接続線路22bのそれぞれに対してビアホール40を介して接続されている。ビアホール40は、図7に示す通り、第2の接続線路22aに沿って複数配列されているとともに、第2の接続線路22bに沿って複数配列されている。
第2のグランド層25は、第1の接続線路21及び第2の接続線路22から所定距離を隔てた下方に設けられている。第2のグランド層25は、第2のグランド層25の幅が少なくとも各第2の接続線路22の一方側の側面220まで延在していることが好ましい。
第2のグランド層25は、第2の接続線路22a及び第2の接続線路22bのそれぞれに対してビアホール42を介して接続されている。ビアホール42は、ビアホール40と同様に、第2の接続線路22aに沿って複数配列されているとともに、第2の接続線路22bに沿って複数配列されている。
図9は、本発明の第1実施形態における接続部の変形例を示す断面図である。図9に示す通り、接続部20は、第1のグランド層24が、第3の接続線路23の上方まで延在し、且つ、第2のグランド層25が、第3の接続線路23の下方まで延在するものであってもよい。
この変形例において、第1のグランド層24は、第2の接続線路22a及び第2の接続線路22bのそれぞれに対してビアホール40を介して接続され、第3の接続線路23a及び第3の接続線路23bのそれぞれに対してビアホール41を介して接続されている。尚、図9に例示される構成では、ビアホール41は、第3の接続線路23aに沿って複数配列されるとともに、第3の接続線路23bに沿って複数配列される。
また、第2のグランド層25は、第2の接続線路22a及び第2の接続線路22bのそれぞれに対してビアホール42を介して接続され、第3の接続線路23a及び第3の接続線路23bのそれぞれに対してビアホール43を介して接続されている。尚、図9に例示される構成では、ビアホール43は、ビアホール41と同様に、第3の接続線路23aに沿って複数配列されるとともに、第3の接続線路23bに沿って複数配列される。
尚、図8及び図9に示す例では、接続部20-1は、第1のグランド層24と第2のグランド層25とを有しているが、これに限定されず、第1のグランド層24と第2のグランド層25との少なくとも一方を備えていればよい。即ち、第1の接続線路21の上方及び下方の少なくとも一方にグランド層が配置されていればよい。
〈デジタル移相器の特性〉
図10は、第1実施形態に関連するデジタル移相器において生ずる移相量の分布の一例を示す図である。図10に示す移相量分布は、図1に示すデジタル移相器100と同様の構成であって、緩和回路RC(第1緩和回路RC1、第2緩和回路RC2)が設けられていないデジタル移相回路についてのものである。尚、図10に示すグラフは、横軸にデジタル移相回路10の番号(「1」~「43」)をとり、縦軸にデジタル移相回路10毎の移相量をとってある。
図10に示す移相量分布は、デジタル移相回路10-1~10-43の全てが高遅延モードに設定されている状態から、デジタル移相回路10-1~10-43の順で、順次低遅延モードへ切り替え制御を行った場合に得られたものである。図10(a)に示す移相量分布は、信号Sの周波数が30[GHz]の場合のものである。図10(b)に示す移相量分布は、信号Sの周波数が27[GHz]の場合のものである。図10(c)に示す移相量分布は、信号Sの周波数が24[GHz]の場合のものである。デジタル移相器100の理想的な特性は、図10に示すグラフの上部が平坦であること(移相量の分布がないこと)である。
尚、デジタル移相回路10-1~10-43の制御は、デジタル移相回路10-1から開始され、デジタル移相回路10-1~10-43の接続順に順次行われる。これは、デジタル移相回路10-n(nは、1≦n≦42を満たす整数)では、デジタル移相回路10-(n+1)が接続された側とは反対側(の接地導体)にコンデンサ5が設けられている(接続されている)ためである。
つまり、メアンダ状に接続されたデジタル移相回路群30-1~30-4をなすデジタル移相回路10のうち、最も外側に位置するのは、デジタル移相回路10-1及びデジタル移相回路10-43である。これらデジタル移相回路10-1及びデジタル移相回路10-43のうち、デジタル移相回路10-2が接続された側とは反対側にコンデンサ5が設けられているデジタル移相回路10-1から制御が開始される。
尚、図10において、符号P1が付された破線は、デジタル移相回路10-11の位置を示しており、符号P2が付された破線は、デジタル移相回路10-22の位置を示しており、符号P3が付された破線は、デジタル移相回路10-33の位置を示している。
まず、図10(a)を参照すると、デジタル移相回路群30-1~30-4の中央部(信号Sの入力端と位置P1との間、位置P1と位置P2との間、位置P2と位置P3との間、位置P3と信号Sの出力端との間)において、移相量の分布に凹部が生じていることが分かる。また、デジタル移相回路10-11,10-22に関して(位置P1に関して、位置P2に関して)概ね対称に、移相量の分布に凸部が生じていることが分かる。また、デジタル移相回路10-33の後側(位置P3の後側)において、移相量が大きくなっていることが分かる。尚、デジタル移相回路10-33の後側とは、デジタル移相回路10の制御方向(デジタル移相回路10-1からデジタル移相回路10-43に向かう方向)における後側である。
このため、信号Sの周波数が30[GHz]の場合には、少なくとも1つのデジタル移相回路群30(デジタル移相回路群30-1~30-4)をなすデジタル移相回路10の少なくとも1つを第1緩和回路RC1とするのが望ましい。また、少なくとも1つのデジタル移相回路10-11,10-22、少なくとも1つのデジタル移相回路10-11,10-22の前側に位置する少なくとも1つのデジタル移相回路10、及び少なくとも1つのデジタル移相回路10-11,10-22の後側に位置する少なくとも1つのデジタル移相回路10を第2緩和回路RC2とするのが望ましい。更に、デジタル移相回路10-33の後側に位置する少なくとも1つのデジタル移相回路10を第2緩和回路RC2とするのが望ましい。
例えば、図1に示すデジタル移相器100において、デジタル移相回路群30-1をなすデジタル移相回路10-5~10-7、デジタル移相回路群30-2をなすデジタル移相回路10-16~10-18、デジタル移相回路群30-3をなすデジタル移相回路10-27~10-29、及びデジタル移相回路群30-4をなすデジタル移相回路10-39,10-40を第1緩和回路RC1とするのが望ましい。また、デジタル移相回路10-11,10-22、デジタル移相回路10-11,10-22の前側に位置するデジタル移相回路10-10,10-21、及びデジタル移相回路10-11,10-22の後側に位置するデジタル移相回路10-12,10-23を第2緩和回路RC2とするのが望ましい。更に、デジタル移相回路10-33の後側に位置するデジタル移相回路10-34,10-35を第2緩和回路RC2とするのが望ましい。
次に、図10(b)を参照すると、デジタル移相回路群30-1~30-4の中央部(信号Sの入力端と位置P1との間、位置P1と位置P2との間、位置P2と位置P3との間、位置P3と信号Sの出力端との間)において、移相量の分布に凹部が生じていることが分かる。また、デジタル移相回路10-11,10-22の前側(位置P1,P2の前側)において、移相量が大きくなっていることが分かる。更に、デジタル移相回路10-33に関して(位置P3に関して)概ね対称に、移相量の分布に凸部が生じていることが分かる。
このため、信号Sの周波数が27[GHz]の場合には、少なくとも1つのデジタル移相回路群30(デジタル移相回路群30-1~30-4)をなすデジタル移相回路10の少なくとも1つを第1緩和回路RC1とするのが望ましい。また、少なくとも1つのデジタル移相回路10-11,10-22の前側に位置する少なくとも1つのデジタル移相回路10を第2緩和回路RC2とするのが望ましい。更に、デジタル移相回路10-33、デジタル移相回路10-33の前側に位置する少なくとも1つのデジタル移相回路10、及びデジタル移相回路10-33の後側に位置する少なくとも1つのデジタル移相回路10を第2緩和回路RC2とするのが望ましい。
例えば、図1に示すデジタル移相器100において、デジタル移相回路群30-1をなすデジタル移相回路10-3~10-5、デジタル移相回路群30-2をなすデジタル移相回路10-15,10-16、デジタル移相回路群30-3をなすデジタル移相回路10-26~10-28、及びデジタル移相回路群30-4をなすデジタル移相回路10-38~10-40を第1緩和回路RC1とするのが望ましい。また、デジタル移相回路10-11の前側に位置するデジタル移相回路10-9,10-10、及びデジタル移相回路10-22の前側に位置するデジタル移相回路10-20,10-21を第2緩和回路RC2とするのが望ましい。更に、デジタル移相回路10-33、デジタル移相回路10-33の前側に位置するデジタル移相回路10-31,10-32、及びデジタル移相回路10-33の後側に位置するデジタル移相回路10-34,10-35を第2緩和回路RC2とするのが望ましい。
続いて、図10(c)を参照すると、デジタル移相回路10-11,10-22,10-33の後側(位置P1,P2,P3の後側)において移相量が小さくなっており、デジタル移相回路10-11,10-22,10-33の前側(位置P1,P2,P3の前側)において移相量が大きくなっているのが分かる。また、制御が開始されるデジタル移相回路10-1側において移相量が小さくなっていることが分かる。
このため、信号Sの周波数が24[GHz]の場合には、少なくとも1つのデジタル移相回路10-11,10-22,10-33の後側に位置する少なくとも1つのデジタル移相回路10を第1緩和回路RC1とし、少なくとも1つのデジタル移相回路10-11,10-22,10-33の前側に位置する少なくとも1つのデジタル移相回路10を第2緩和回路RC2とするのが望ましい。また、デジタル移相回路10-1及びデジタル移相回路10-1に連続する少なくとも1つのデジタル移相回路10を第1緩和回路RC1とするのが望ましい。
例えば、図1に示すデジタル移相器100において、デジタル移相回路10-11の後側に位置するデジタル移相回路10-12~10-14、デジタル移相回路10-22の後側に位置するデジタル移相回路10-23~10-26、及びデジタル移相回路10-33の後側に位置するデジタル移相回路10-34~10-40を第1緩和回路RC1とするのが望ましい。また、デジタル移相回路10-11の前側に位置するデジタル移相回路10-6~10-10、デジタル移相回路10-22の前側に位置するデジタル移相回路10-17~10-21、及びデジタル移相回路10-33の前側に位置するデジタル移相回路10-31,10-32を第2緩和回路RC2とするのが望ましい。更に、デジタル移相回路10-1及びデジタル移相回路10-1に連続するデジタル移相回路10-2~10-5を第1緩和回路RC1とするのが望ましい。
以上の通り、本実施形態では、複数のデジタル移相回路10が縦続接続された複数のデジタル移相回路群30と、2つのデジタル移相回路群30の間に設けられるデジタル移相回路10(中継デジタル移相回路)と、2つのデジタル移相回路群30と中継デジタル移相回路とを接続する2つ以上のベンド型の接続部20とを備える。そして、少なくとも1つのデジタル移相回路群30をなすデジタル移相回路及び中継デジタル移相回路の少なくとも1つが、移相量の分布を緩和する緩和回路とされている。このため、接続部20の前後で生ずる微弱な反射に起因して生ずる移相量の分布を緩和することができる。
ここで、上記の緩和回路RCは、標準デジタル移相回路STと比較して大きな移相量を有するデジタル移相回路10である第1緩和回路RC1と、標準デジタル移相回路STと比較して小さな移相量を有するデジタル移相回路10である第2緩和回路RC2との少なくとも一方を含む。第1緩和回路RC1を用いることで移相量の分布の凹部を緩和することができ、第2緩和回路RC2を用いることで移相量の分布の凸部を緩和することができる。このように、第1緩和回路RC1と第2緩和回路RC2とを用いることで、移相量の分布が凹部を有するものであっても、凸部を有するものであっても対応することが可能である。
〔第2実施形態〕
〈デジタル移相器〉
図11は、本発明の第2実施形態によるデジタル移相器の概略構成を示す平面図である。図1に示す通り、本実施形態のデジタル移相器200は、複数のデジタル移相回路60(60-1~60-46)と、複数の接続部70(70-1~70-7)とを備える。このようなデジタル移相器200は、図1に示すデジタル移相器100と同様に、所定の周波数帯域の信号S(マイクロ波、準ミリ波、又はミリ波等の周波数帯域を有する高周波信号)を、縦続接続された複数のデジタル移相回路60によって移相する。
複数のデジタル移相回路60は、電気的に縦続接続されている。図11では、46個のデジタル移相回路60(60-1~60-46)が縦続接続されている例を図示しているが、縦続接続されるデジタル移相回路60の数は任意である。図11に示す例では、説明の便宜上、縦続接続されている46個のデジタル移相回路60を、その制御が行われる順番に、デジタル移相回路60-1,60-2,…,60-46としている。尚、信号Sが流れる方向は、図11に示す方向であってもよく、図11に示す方向とは逆の方向でもよい。
ここで、デジタル移相回路60は、複数個を単位としてデジタル移相回路群80を構成する。具体的に、3番目から16番目のデジタル移相回路60-3~60-16は、デジタル移相回路群80-1を構成し、18番目から26番目までのデジタル移相回路60-18~60-26は、デジタル移相回路群80-2を構成する。また、28番目から36番目までのデジタル移相回路60-28~60-36は、デジタル移相回路群80-3を構成し、38番目から46番目までのデジタル移相回路60-38~60-46は、デジタル移相回路群80-4を構成する。
換言すると、デジタル移相器200は、複数のデジタル移相回路60-3~60-16が縦続接続されたデジタル移相回路群80-1と、複数のデジタル移相回路60-18~60-26が縦続接続されたデジタル移相回路群80-2とを有する。また、デジタル移相器200は、複数のデジタル移相回路60-28~60-36が縦続接続されたデジタル移相回路群80-3と、複数のデジタル移相回路60-38~60-46が縦続接続されたデジタル移相回路群80-4とを有する。
但し、2つのデジタル移相回路60-1,60-2及び3つのデジタル移相回路60-17,60-27,60-37は、デジタル移相回路群80を構成しない。これら5つのうち、デジタル移相回路60-17,60-27,60-37は、2つのデジタル移相回路群80の間に設けられる中継デジタル移相回路である。具体的に、デジタル移相回路60-17は、デジタル移相回路群80-1とデジタル移相回路群80-2との間に設けられる。デジタル移相回路60-27は、デジタル移相回路群80-2とデジタル移相回路群80-3との間に設けられる。デジタル移相回路60-37は、デジタル移相回路群80-3とデジタル移相回路群80-4との間に設けられる。
ここで、本実施形態では、デジタル移相回路60-3~60-46の少なくとも1つが、接続部70の前後で生ずる微弱な反射に起因して生ずる移相量の分布を緩和する緩和回路RC(第1緩和回路RC1、第2緩和回路RC2)とされている。
図11では、デジタル移相回路60-3~60-7,60-11~60-15が緩和回路RCとされている例を図示している。例えば、デジタル移相回路60-3~60-7は、第1緩和回路RC1とされており、デジタル移相回路60-11~60-15は、第2緩和回路RC2とされている。緩和回路RC(第1緩和回路RC1、第2緩和回路RC2)の具体的構成は、第1実施形態と概ね同様である。尚、デジタル移相回路60の何れを緩和回路RCにするかの詳細については後述する。
接続部70は、図1に示す接続部20と同様に、ベンド型の形状(90°ベンドの形状)を有しており、接続部70-1を除き、デジタル移相回路群80と中継デジタル移相回路(デジタル移相回路60-17,60-27,60-37)とを接続する。具体的に、接続部70-2は、デジタル移相回路群80-1の他端と、デジタル移相回路60-17の一端とを接続する。接続部70-3は、デジタル移相回路60-17の他端とデジタル移相回路群80-2の一端とを接続する。接続部70-4は、デジタル移相回路群80-2の他端と、デジタル移相回路60-27の一端とを接続する。接続部70-5は、デジタル移相回路60-27の他端とデジタル移相回路群80-3の一端とを接続する。接続部70-6は、デジタル移相回路群80-3の他端と、デジタル移相回路60-37の一端とを接続する。接続部70-7は、デジタル移相回路60-37の他端とデジタル移相回路群80-4の一端とを接続する。尚、接続部70-1は、デジタル移相回路60-2の他端と、デジタル移相回路群80-1の一端とを接続する。
つまり、接続部70-2は、デジタル移相回路群80-1におけるデジタル移相回路60-16と、デジタル移相回路60-17とを接続する。接続部70-3は、デジタル移相回路60-17と、デジタル移相回路群80-2におけるデジタル移相回路60-18とを接続する。接続部70-4は、デジタル移相回路群80-2におけるデジタル移相回路60-26と、デジタル移相回路60-27とを接続する。接続部70-5は、デジタル移相回路60-27と、デジタル移相回路群80-3におけるデジタル移相回路60-28とを接続する。接続部70-6は、デジタル移相回路群80-3におけるデジタル移相回路60-36と、デジタル移相回路60-37とを接続する。接続部70-7は、デジタル移相回路60-37と、デジタル移相回路群80-4におけるデジタル移相回路60-38とを接続する。尚、接続部70-1は、デジタル移相回路60-2と、デジタル移相回路群80-1におけるデジタル移相回路60-3とを接続する。
信号Sの経路は、接続部70-1~70-7によって90°折り曲げられる。このように、デジタル移相回路群80-1~80-4は、互いに並行に配列され、接続部70-2~20-7によって、デジタル移相回路60-17,60-27,60-37を介してメアンダ状に接続されている。
〈デジタル移相回路〉
デジタル移相回路60の基本的な構成は、図2に示したデジタル移相回路10とほぼ同様である。但し、デジタル移相回路60は、図2に示したデジタル移相回路10とは、信号線路1と内側線路2(第1の内側線路2a及び第2の内側線路2b)との距離M1が異なる。具体的に、図2に示したデジタル移相回路10は、信号線路1と内側線路2との距離M1が、例えば10μmである。これに対し、デジタル移相回路60は、信号線路1と内側線路2との距離M1は、10μm未満である。より好ましくは、信号線路1と内側線路2との距離M1は、例えば2μm以下であり、信号線路1に対して内側線路2を可能な限り接近させることが望ましい。尚、信号線路1に対して内側線路2を製造限界又は製造限界近くまで接近させてもよい。
〈緩和回路〉
緩和回路RC(第1緩和回路RC1、第2緩和回路RC2)の基本的な構成は、緩和回路RC(第1緩和回路RC1、第2緩和回路RC2)以外のデジタル移相回路60(標準デジタル移相回路ST)とほぼ同様である。但し、第1緩和回路RC1は、標準デジタル移相回路STと比較して大きな移相量を有するように、標準デジタル移相回路STとは若干構成が異なり、第2緩和回路RC2は、標準デジタル移相回路STと比較して小さな移相量を有するように、標準デジタル移相回路STとは若干構成が異なる。具体的に、第1緩和回路RC1は、図5を用いて説明した条件等を満足する構成であり、第2緩和回路RC2は、図6を用いて説明した条件等を満足する構成である。
〈接続部〉
接続部70の基本的な構成は、図7~図9を用いて説明した接続部20とほぼ同様である。但し、接続部70は、図7~図9を用いて説明した接続部20とは、第1の接続線路21と第2の接続線路22との距離M2が異なる。具体的に、接続部70における第1の接続線路21と第2の接続線路22との距離M2は、デジタル移相回路60の信号線路1と内側線路2との距離M1に合わせて、例えば10μm未満である。より好ましくは、接続部70における第1の接続線路21と第2の接続線路22との距離M2は、例えば2μm以下であり、信号線路1に対して内側線路2を可能な限り接近させることが望ましい。尚、第1の接続線路21に対して、第2の接続線路22を製造限界又は製造限界近くまで接近させてもよい。
〈デジタル移相器の特性〉
図12は、第2実施形態に関連するデジタル移相器において生ずる移相量の分布の一例を示す図である。図12に示す移相量分布は、図11に示すデジタル移相器200と同様の構成であって、緩和回路RC(第1緩和回路RC1、第2緩和回路RC2)が設けられていないデジタル移相回路についてのものである。尚、図12に示すグラフは、横軸にデジタル移相回路10の番号(「1」~「46」)をとり、縦軸にデジタル移相回路10毎の移相量をとってある。
図12に示す移相量分布は、デジタル移相回路60-1~60-46の全てが高遅延モードに設定されている状態から、デジタル移相回路60-1~60-46の順で、順次低遅延モードへ切り替え制御を行った場合に得られたものである。図12(a)に示す移相量分布は、信号Sの周波数が40[GHz]の場合のものであり、図10(b)に示す移相量分布は、信号Sの周波数が37[GHz]の場合のものである。
デジタル移相回路60-1~60-46の制御は、デジタル移相回路60-1から開始され、デジタル移相回路60-1~60-46の接続順に順次行われる。デジタル移相器200のうち、最も外側に位置するのは、デジタル移相回路60-1及びデジタル移相回路60-46である。デジタル移相回路60-n(nは、1≦n≦45を満たす整数)では、デジタル移相回路60-(n+1)が接続された側(の接地導体)にコンデンサ5が設けられている(接続されている)。これらデジタル移相回路60-1及びデジタル移相回路60-46のうち、デジタル移相回路60-2が接続された側とは反対側にコンデンサ5が設けられていないデジタル移相回路60-1から制御が開始される。つまり、デジタル移相回路60の制御方向は、第1実施形態におけるデジタル移相回路10の制御方向とは逆である。
尚、図12において、符号P11が付された破線は、接続部70-1の位置を示している。また、符号P12が付された破線は、デジタル移相回路60-17の位置を示しており、符号P13が付された破線は、デジタル移相回路60-27の位置を示しており、符号P14が付された破線は、デジタル移相回路60-37の位置を示している。
まず、図12(a)を参照すると、デジタル移相回路群80-1~80-3(位置P11と位置P12との間、位置P12と位置P13との間、位置P13と位置P14との間)には、移相量の分布に凸部と凹部とが生じていることが分かる。また、デジタル移相回路群80-4の中央部(位置P14と信号Sの出力端との間)には、移相量の分布に凹部が生じていることが分かる。
このため、信号Sの周波数が40[GHz]の場合には、少なくとも1つのデジタル移相回路群80-1~80-3をなすデジタル移相回路60の少なくとも1つを第1緩和回路RC1とし、且つ、少なくとも1つを第2緩和回路RC2とするのが望ましい。また、デジタル移相回路群80-4をなすデジタル移相回路60の少なくとも1つを第1緩和回路RC1とするのが望ましい。
例えば、図11に示すデジタル移相器200において、デジタル移相回路群80-1をなすデジタル移相回路60-3~60-7を第1緩和回路RC1とし、デジタル移相回路60-11~60-15を第2緩和回路RC2とするのが望ましい。また、デジタル移相回路群80-2をなすデジタル移相回路60-18~60-20を第1緩和回路RC1とし、デジタル移相回路60-23~60-26を第2緩和回路RC2とするのが望ましい。また、デジタル移相回路群80-3をなすデジタル移相回路60-29~60-31を第1緩和回路RC1とし、デジタル移相回路60-35,60-36を第2緩和回路RC2とするのが望ましい。更に、デジタル移相回路群80-4をなすデジタル移相回路60-41~60-44を第1緩和回路RC1とするのが望ましい。
次に、図12(b)を参照すると、デジタル移相回路群80-1(位置P11と位置P12との間)には、移相量の分布に凸部と凹部とが生じていることが分かる。また、デジタル移相回路60-27及びその前後において、移相量の分布に凹部が生じていることが分かる。更に、デジタル移相回路群80-4の中央部(位置P14と信号Sの入力端との間)には、移相量の分布に凹部が生じていることが分かる。
このため、信号Sの周波数が37[GHz]の場合には、デジタル移相回路群80-1をなすデジタル移相回路60の少なくとも1つを第1緩和回路RC1とし、且つ、少なくとも1つを第2緩和回路RC2とするのが望ましい。また、デジタル移相回路60-27、デジタル移相回路60-27の前側に位置する少なくとも1つのデジタル移相回路60、及びデジタル移相回路60-27の後側に位置する少なくとも1つのデジタル移相回路60を、第1緩和回路RC1とするのが望ましい。尚、デジタル移相回路60-27及びその後側を考慮せずに、デジタル移相回路60-27の前側に位置する少なくとも1つのデジタル移相回路60を第1緩和回路RC1としてもよい。又は、デジタル移相回路60-27及びその前側を考慮せずに、デジタル移相回路60-27の後ろ側に位置する少なくとも1つのデジタル移相回路60を第1緩和回路RC1としてもよい。更には、デジタル移相回路群80-4をなすデジタル移相回路60の少なくとも1つを第1緩和回路RC1とするのが望ましい。
例えば、図11に示すデジタル移相器200において、デジタル移相回路群80-1をなすデジタル移相回路60-3~60-7を第1緩和回路RC1とし、デジタル移相回路60-11~60-15を第2緩和回路RC2とするのが望ましい。また、デジタル移相回路60-27、デジタル移相回路60-27の前側に位置するデジタル移相回路60-26、及びデジタル移相回路60-27の後側に位置するデジタル移相回路60-28,60-29を第1緩和回路RC1とするのが望ましい。尚、デジタル移相回路60-27及びその後側を考慮せずにデジタル移相回路60-27の前側に位置する60-26のみを第1緩和回路RC1としてもよい。又は、デジタル移相回路60-27及びその前側を考慮せずにデジタル移相回路60-27の後ろ側に位置する60-28,60-29のみを第1緩和回路RC1としてもよい。更に、デジタル移相回路群80-4をなすデジタル移相回路60-41~60-44を第1緩和回路RC1とするのが望ましい。
図13は、第2実施形態に関連するデジタル移相器において生ずる移相量の分布の他の例を示す図である。図13に示す移相量分布は、図12に示す移相量分布と同様に、図11に示すデジタル移相器200と同様の構成であって、緩和回路RC(第1緩和回路RC1、第2緩和回路RC2)が設けられていないデジタル移相回路についてのものである。尚、図13に示すグラフは、図12に示すグラフと同様に、横軸にデジタル移相回路10の番号(「1」~「46」)をとり、縦軸にデジタル移相回路10毎の移相量をとってある。
図13に示す移相量分布は、デジタル移相回路60-1~60-46の全てが高遅延モードに設定されている状態から、デジタル移相回路60-46~60-1の順で、順次低遅延モードへ切り替え制御を行った場合に得られたものである。つまり、図13に示す移相量分布は、デジタル移相回路60の制御方向が、図12に示す移相量分布が得られた場合におけるデジタル移相回路60の制御方向とは逆である場合に得られたものである。尚、最初に切り替え制御が行われるデジタル移相回路60-46は、デジタル移相回路60-45が接続された側とは反対側にコンデンサ5が設けられている。
図13に示す移相量分布は、信号Sの周波数が40[GHz]の場合のものである。尚、図13において、符号P11が付された破線は、接続部70-1の位置を示している。また、符号P12が付された破線は、デジタル移相回路60-17の位置を示しており、符号P13が付された破線は、デジタル移相回路60-27の位置を示しており、符号P14が付された破線は、デジタル移相回路60-37の位置を示している。
図13を参照すると、デジタル移相回路群80-1~80-4(位置P11と位置P12との間、位置P12と位置P13との間、位置P13と位置P14との間、位置P14と信号Sの入力端との間)には、移相量の分布に凸部が生じていることが分かる。また、デジタル移相回路60-17,60-27,60-37の後側(位置P1,P2,P3の後側)において移相量が小さくなっているのが分かる。また、制御が開始されるデジタル移相回路60-46側において移相量が小さくなっていることが分かる。尚、デジタル移相回路60-17,60-27,60-37の後側とは、デジタル移相回路60の制御方向(デジタル移相回路60-46からデジタル移相回路60-1に向かう方向)における後側である。
このため、信号Sの周波数が40[GHz]の場合であって、デジタル移相回路60-46~60-1の順で制御が行われる場合には、少なくとも1つのデジタル移相回路群80-1~80-4をなすデジタル移相回路60の少なくとも1つを第2緩和回路RC2とするのが望ましい。また、少なくとも1つのデジタル移相回路60-17,60-27,60-37の後側に位置する少なくとも1つのデジタル移相回路60を第1緩和回路RC1とするのが望ましい。また、デジタル移相回路60-46及びデジタル移相回路60-46に連続する少なくとも1つのデジタル移相回路60を第1緩和回路RC1とするのが望ましい。
例えば、図11に示すデジタル移相器200において、デジタル移相回路群80-1をなすデジタル移相回路60-9~60-11を第2緩和回路RC2とし、デジタル移相回路群80-2をなすデジタル移相回路60-18~60-22を第2緩和回路RC2とし、デジタル移相回路群80-3をなすデジタル移相回路60-28~60-31を第2緩和回路RC2とし、デジタル移相回路群80-4をなすデジタル移相回路60-39~60-41を第2緩和回路RC2とするのが望ましい。また、デジタル移相回路60-17の後側に位置するデジタル移相回路60-14~60-16、デジタル移相回路60-27の後側に位置するデジタル移相回路60-24~60-26、及びデジタル移相回路60-37の後側に位置する60-34~60-36を第1緩和回路RC1とするのが望ましい。更に、デジタル移相回路60-46及びデジタル移相回路60-46に連続するデジタル移相回路60-43~60-45を第1緩和回路RC1とするのが望ましい。
以上の通り、本実施形態では、複数のデジタル移相回路60が縦続接続された複数のデジタル移相回路群80と、2つのデジタル移相回路群80の間に設けられるデジタル移相回路60(中継デジタル移相回路)と、2つのデジタル移相回路群80と中継デジタル移相回路とを接続する2つ以上のベンド型の接続部70とを備える。そして、少なくとも1つのデジタル移相回路群80をなすデジタル移相回路及び中継デジタル移相回路の少なくとも1つが、移相量の分布を緩和する緩和回路とされている。このため、接続部70の前後で生ずる微弱な反射に起因して生ずる移相量の分布を緩和することができる。
ここで、上記の緩和回路RCは、標準デジタル移相回路STと比較して大きな移相量を有するデジタル移相回路60である第1緩和回路RC1と、標準デジタル移相回路STと比較して小さな移相量を有するデジタル移相回路60である第2緩和回路RC2との少なくとも一方を含む。第1緩和回路RC1を用いることで移相量の分布の凹部を緩和することができ、第2緩和回路RC2を用いることで移相量の分布の凸部を緩和することができる。このように、第1緩和回路RC1と第2緩和回路RC2とを用いることで、移相量の分布が凹部を有するものであっても、凸部を有するものであっても対応することが可能である。
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上述した実施形態では、信号Sの周波数が24,27,30,37,40[GHz]である場合について説明したが、信号Sの周波数は、24,27,30,37,40[GHz]以外であってもよい。例えば、マイクロ波、準ミリ波、又はミリ波等の周波数帯域における任意の周波数であってよい。
また、上記第1実施形態では、デジタル移相器100に設けられるデジタル移相回路10(10-1~10-43)の多くが標準デジタル移相回路STであり、残りの幾つかが緩和回路RC(第1緩和回路RC1、第2緩和回路RC2)である例について説明した。また、上記第2実施形態では、デジタル移相器200に設けられるデジタル移相回路60(60-1~60-46)の多くが標準デジタル移相回路STであり、残りの幾つかが緩和回路RC(第1緩和回路RC1、第2緩和回路RC2)である例について説明した。しかしながら、デジタル移相器100,200は、標準デジタル移相回路STと第1緩和回路RC1とによってのみ構成されていてもよく、標準デジタル移相回路STと第2緩和回路RC2とによってのみ構成されていてもよい。