JP2002164703A - 広帯域耐電力スイッチ - Google Patents
広帯域耐電力スイッチInfo
- Publication number
- JP2002164703A JP2002164703A JP2000357335A JP2000357335A JP2002164703A JP 2002164703 A JP2002164703 A JP 2002164703A JP 2000357335 A JP2000357335 A JP 2000357335A JP 2000357335 A JP2000357335 A JP 2000357335A JP 2002164703 A JP2002164703 A JP 2002164703A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- transistor
- series
- line
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 小型で、広帯域な耐電力スイッチを得る。
【解決手段】 インダクタとキャパシタとトランジスタ
で構成されたＴ型、あるいはＬ型のローパスフィルタを
用い、トランジスタに印加する電圧を制御してトランジ
スタのオン状態とオフ状態とを切替えることにより、高
周波信号の通過経路及び遮断経路を切替える。
で構成されたＴ型、あるいはＬ型のローパスフィルタを
用い、トランジスタに印加する電圧を制御してトランジ
スタのオン状態とオフ状態とを切替えることにより、高
周波信号の通過経路及び遮断経路を切替える。
Description
【０００１】
【発明の属する技術分野】この発明は、マイクロ波帯や
ミリ波帯で動作するトランジスタを切換え素子として用
いた広帯域耐電力スイッチに関するものである。
ミリ波帯で動作するトランジスタを切換え素子として用
いた広帯域耐電力スイッチに関するものである。
【０００２】
【従来の技術】トランジスタを用いた耐電力スイッチ
は、マイクロ波帯やミリ波帯におけるフェーズドアレー
アンテナや各種伝送回路において広く用いられている。
は、マイクロ波帯やミリ波帯におけるフェーズドアレー
アンテナや各種伝送回路において広く用いられている。
【０００３】従来から知られている耐電力スイッチとし
ては、例えば直並列型と呼ばれる図６に示すような等価
回路を有するものがある。図６において、１は第１のト
ランジスタ、２ａは第１のトランジスタ１のドレイン電
極とソース電極間に装荷された第１のインダクタ、２ｂ
は第１のトランジスタ１のドレイン電極あるいはソース
電極に接続された第２のインダクタ、３は第２のトラン
ジスタ、４は特性インピーダンス５０Ωで所望周波数帯
において透過位相が９０度となる線路、５は接地、６は
線路４と第１のトランジスタの接続点に接続された第１
の入出力端子、７は第２のインダクタ２ｂに接続された
第２の入出力端子、８は線路４と第２のトランジスタ３
の接続点に接続された第３の入出力端子である。
ては、例えば直並列型と呼ばれる図６に示すような等価
回路を有するものがある。図６において、１は第１のト
ランジスタ、２ａは第１のトランジスタ１のドレイン電
極とソース電極間に装荷された第１のインダクタ、２ｂ
は第１のトランジスタ１のドレイン電極あるいはソース
電極に接続された第２のインダクタ、３は第２のトラン
ジスタ、４は特性インピーダンス５０Ωで所望周波数帯
において透過位相が９０度となる線路、５は接地、６は
線路４と第１のトランジスタの接続点に接続された第１
の入出力端子、７は第２のインダクタ２ｂに接続された
第２の入出力端子、８は線路４と第２のトランジスタ３
の接続点に接続された第３の入出力端子である。
【０００４】次に動作について説明する。一般に、トラ
ンジスタのドレイン電極及びソース電極に対しゲート電
極に負電圧を印加するとドレイン電極とソース電極間は
オフ状態となり容量性の高インピーダンスとなる。逆
に、ドレイン電極及びソース電極に対しゲート電極に同
電位の電圧を印加するとドレイン電極とソース電極間は
オン状態となり抵抗性の低インピーダンスとなる。この
特性を利用してトランジスタを高周波信号に対してスイ
ッチとして利用することが出来る。
ンジスタのドレイン電極及びソース電極に対しゲート電
極に負電圧を印加するとドレイン電極とソース電極間は
オフ状態となり容量性の高インピーダンスとなる。逆
に、ドレイン電極及びソース電極に対しゲート電極に同
電位の電圧を印加するとドレイン電極とソース電極間は
オン状態となり抵抗性の低インピーダンスとなる。この
特性を利用してトランジスタを高周波信号に対してスイ
ッチとして利用することが出来る。
【０００５】ここで、オフ状態時の容量値及びオン状態
時の抵抗値はトランジスタの接合部の構造及び印加電圧
に依存しており、使用周波数に応じて予め所望の値とす
ることが可能である。
時の抵抗値はトランジスタの接合部の構造及び印加電圧
に依存しており、使用周波数に応じて予め所望の値とす
ることが可能である。
【０００６】まず、第１のトランジスタ１と第２のトラ
ンジスタ３のゲート電極にドレイン電極及びソース電極
と同電位の電圧を印加すると、第１及び第２のトランジ
スタ１，２のドレイン電極とソース電極間は抵抗性の低
インピーダンス（オン状態）となる。
ンジスタ３のゲート電極にドレイン電極及びソース電極
と同電位の電圧を印加すると、第１及び第２のトランジ
スタ１，２のドレイン電極とソース電極間は抵抗性の低
インピーダンス（オン状態）となる。
【０００７】この状態で端子６より高周波信号を入力す
ると、高周波信号は低抵抗のトランジスタ１を通過し端
子７より出力される。この時、線路４の第２のトランジ
スタ３との接続点は、第２のトランジスタ３がオン状態
となることから等価的に接地され、高周波信号的には端
子６からみた端子8側は高インピーダンスとなり高周波
信号の伝送は遮断されている。
ると、高周波信号は低抵抗のトランジスタ１を通過し端
子７より出力される。この時、線路４の第２のトランジ
スタ３との接続点は、第２のトランジスタ３がオン状態
となることから等価的に接地され、高周波信号的には端
子６からみた端子8側は高インピーダンスとなり高周波
信号の伝送は遮断されている。
【０００８】次に、第１のトランジスタ１と第２のトラ
ンジスタ３のゲート電極にドレイン電極及びソース電極
に対し負電圧を印加すると、第１及び第２のトランジス
タ１，２のドレイン電極とソース電極間は容量性の高イ
ンピーダンス（オフ状態）となる。
ンジスタ３のゲート電極にドレイン電極及びソース電極
に対し負電圧を印加すると、第１及び第２のトランジス
タ１，２のドレイン電極とソース電極間は容量性の高イ
ンピーダンス（オフ状態）となる。
【０００９】この状態で端子６より高周波信号を入力す
ると、高周波信号は線路４を通過して端子８より出力さ
れる。この時、第１のトランジスタ１と、前記トランジ
スタに装荷された第１のインダクタ２ａの並列回路は高
インピーダンスの共振回路として作用し、端子7への高
周波信号の伝送は遮断されている。
ると、高周波信号は線路４を通過して端子８より出力さ
れる。この時、第１のトランジスタ１と、前記トランジ
スタに装荷された第１のインダクタ２ａの並列回路は高
インピーダンスの共振回路として作用し、端子7への高
周波信号の伝送は遮断されている。
【００１０】
【発明が解決しようとする課題】従来の耐電力スイッチ
では、以上のように所望周波数帯域で透過位相が９０度
となる線路を使用しているため、回路が大型化し、かつ
線路長に伴う周波数特性があり、帯域が狭いという課題
があった。
では、以上のように所望周波数帯域で透過位相が９０度
となる線路を使用しているため、回路が大型化し、かつ
線路長に伴う周波数特性があり、帯域が狭いという課題
があった。
【００１１】この発明は上記のような課題を解決するた
めになされたもので、小型で広帯域な耐電力スイッチを
得ることを目的とする。
めになされたもので、小型で広帯域な耐電力スイッチを
得ることを目的とする。
【００１２】
【課題を解決するための手段】第１の発明による広帯域
耐電力スイッチは、ドレイン電極とソース電極間に第１
のインダクタを装荷した第１のトランジスタと第２のイ
ンダクタとを直列に接続した第１の直列回路と、所定の
特性インピーダンスを有する線路と第３のインダクタ及
び第４のインダクタとを直列に接続し、前記第３のイン
ダクタと第４のインダクタの接続点にドレイン電極ある
いはソース電極の一端が接地された第２のトランジスタ
を接続した第２の直列回路とを備え、前記第１のトラン
ジスタのもう一方の端と、前記線路のもう一方の端とで
接続し、前記第１のトランジスタと線路の接続点を第１
の入出力端子、前記第２のインダクタのもう一方の端を
第２の入出力端子、前記第４のインダクタのもう一方の
端を第３の入出力端子とし、さらに前記第１のトランジ
スタと第２のトランジスタのゲート電極に電圧を印加す
る手段を具備したものである。
耐電力スイッチは、ドレイン電極とソース電極間に第１
のインダクタを装荷した第１のトランジスタと第２のイ
ンダクタとを直列に接続した第１の直列回路と、所定の
特性インピーダンスを有する線路と第３のインダクタ及
び第４のインダクタとを直列に接続し、前記第３のイン
ダクタと第４のインダクタの接続点にドレイン電極ある
いはソース電極の一端が接地された第２のトランジスタ
を接続した第２の直列回路とを備え、前記第１のトラン
ジスタのもう一方の端と、前記線路のもう一方の端とで
接続し、前記第１のトランジスタと線路の接続点を第１
の入出力端子、前記第２のインダクタのもう一方の端を
第２の入出力端子、前記第４のインダクタのもう一方の
端を第３の入出力端子とし、さらに前記第１のトランジ
スタと第２のトランジスタのゲート電極に電圧を印加す
る手段を具備したものである。
【００１３】また、第２の発明による広帯域耐電力スイ
ッチは、ドレイン電極とソース電極間に第１のインダク
タを装荷した第１のトランジスタと第２のインダクタと
を直列に接続した第１の直列回路と、所定の特性インピ
ーダンスを有する線路と第３のインダクタ及び第４のイ
ンダクタとを直列に接続し、前記第３のインダクタと第
４のインダクタの接続点にドレイン電極あるいはソース
電極の一端が接地された第２のトランジスタを接続した
第２の直列回路とを備え、前記第１のトランジスタのも
う一方の端と、前記線路のもう一方の端とで接続し、前
記第２のインダクタのもう一方の端に、ドレイン電極と
ソース電極間に第５のインダクタを装荷した第３のトラ
ンジスタと第６のインダクタとを直列に接続し、前記第
１のトランジスタと線路の接続点を第１の入出力端子、
前記第６のインダクタのもう一方の端を第２の入出力端
子、前記第４のインダクタのもう一方の端を第３の入出
力端子とし、さらに前記第１から第３のトランジスタの
ゲート電極に電圧を印加する手段を具備したものであ
る。
ッチは、ドレイン電極とソース電極間に第１のインダク
タを装荷した第１のトランジスタと第２のインダクタと
を直列に接続した第１の直列回路と、所定の特性インピ
ーダンスを有する線路と第３のインダクタ及び第４のイ
ンダクタとを直列に接続し、前記第３のインダクタと第
４のインダクタの接続点にドレイン電極あるいはソース
電極の一端が接地された第２のトランジスタを接続した
第２の直列回路とを備え、前記第１のトランジスタのも
う一方の端と、前記線路のもう一方の端とで接続し、前
記第２のインダクタのもう一方の端に、ドレイン電極と
ソース電極間に第５のインダクタを装荷した第３のトラ
ンジスタと第６のインダクタとを直列に接続し、前記第
１のトランジスタと線路の接続点を第１の入出力端子、
前記第６のインダクタのもう一方の端を第２の入出力端
子、前記第４のインダクタのもう一方の端を第３の入出
力端子とし、さらに前記第１から第３のトランジスタの
ゲート電極に電圧を印加する手段を具備したものであ
る。
【００１４】第３の発明による広帯域耐電力スイッチ
は、ドレイン電極とソース電極間に第１のインダクタを
装荷した第１のトランジスタと第２のインダクタとを直
列に接続した第１の直列回路と、第３から第６のインダ
クタが直列に接続され、第３のインダクタと第４のイン
ダクタの接続点に、ドレイン電極あるいはソース電極の
一端が接地された第２のトランジスタが接続され、第５
のインダクタと第６のインダクタの接続点に、一方の端
が接地されたキャパシタが接続された第２の直列回路と
を備え、前記第１のトランジスタのもう一方の端と、前
記第５のインダクタのもう一方の端とで接続し、前記第
１のトランジスタと第５のインダクタとの接続点を第１
の入出力端子、前記第２のインダクタのもう一方の端を
第２の入出力端子、前記第４のインダクタのもう一方の
端を第３の入出力端子とし、さらに前記第１のトランジ
スタと第２のトランジスタのゲート電極に電圧を印加す
る手段を具備したものである。
は、ドレイン電極とソース電極間に第１のインダクタを
装荷した第１のトランジスタと第２のインダクタとを直
列に接続した第１の直列回路と、第３から第６のインダ
クタが直列に接続され、第３のインダクタと第４のイン
ダクタの接続点に、ドレイン電極あるいはソース電極の
一端が接地された第２のトランジスタが接続され、第５
のインダクタと第６のインダクタの接続点に、一方の端
が接地されたキャパシタが接続された第２の直列回路と
を備え、前記第１のトランジスタのもう一方の端と、前
記第５のインダクタのもう一方の端とで接続し、前記第
１のトランジスタと第５のインダクタとの接続点を第１
の入出力端子、前記第２のインダクタのもう一方の端を
第２の入出力端子、前記第４のインダクタのもう一方の
端を第３の入出力端子とし、さらに前記第１のトランジ
スタと第２のトランジスタのゲート電極に電圧を印加す
る手段を具備したものである。
【００１５】また、第４の発明による広帯域耐電力スイ
ッチは、第１、第２の発明においてトランジスタ及びイ
ンダクタを半導体基板上に一体形成し、各トランジスタ
のゲート電極に所定の電圧を印加するようにしたもので
ある。
ッチは、第１、第２の発明においてトランジスタ及びイ
ンダクタを半導体基板上に一体形成し、各トランジスタ
のゲート電極に所定の電圧を印加するようにしたもので
ある。
【００１６】第５の発明による広帯域耐電力スイッチ
は、第３の発明においてトランジスタ、インダクタ及び
キャパシタを半導体基板上に一体形成し、各トランジス
タのゲート電極に所定の電圧を印加するようにしたもの
である。
は、第３の発明においてトランジスタ、インダクタ及び
キャパシタを半導体基板上に一体形成し、各トランジス
タのゲート電極に所定の電圧を印加するようにしたもの
である。
【００１７】
【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１を示す回路図である。図において、１は第
１のトランジスタ、２ａは第１のトランジスタ１に装荷
された第１のインダクタ、２ｂは第１のトランジスタ１
に直列に接続された第２のインダクタ、２ｃは第３のイ
ンダクタ、２ｄは第３のインダクタ２ｃと直列に接続さ
れた第４のインダクタ、３は第２のトランジスタ、４は
第３のインダクタ２ｃと直列に接続された、ある長さを
もつ特性インピーダンス５０Ωの線路、５は接地であ
る。
実施の形態１を示す回路図である。図において、１は第
１のトランジスタ、２ａは第１のトランジスタ１に装荷
された第１のインダクタ、２ｂは第１のトランジスタ１
に直列に接続された第２のインダクタ、２ｃは第３のイ
ンダクタ、２ｄは第３のインダクタ２ｃと直列に接続さ
れた第４のインダクタ、３は第２のトランジスタ、４は
第３のインダクタ２ｃと直列に接続された、ある長さを
もつ特性インピーダンス５０Ωの線路、５は接地であ
る。
【００１８】この発明による広帯域耐電力スイッチは、
第１のインダクタ２ａを装荷した第１のトランジスタ１
と、第２のインダクタ２ｂとを接続した第１の直列回路
と、ある長さをもつ特性インピーダンス５０Ωの線路４
と、第３のインダクタ２ｃ、第４のインダクタ２ｄと
を、直列に接続し、前記第３と第４のインダクタ２ｃ，
２ｄの接続点に、一端が接地された第２のトランジスタ
３を並列に接続した第２の直列回路とを、前記第１のト
ランジスタ１のもう一端と線路のもう一端とで接続し、
前記第１のトランジスタ１と第２のトランジスタ３のゲ
ート電極に所定の電圧を印加するようにしたものであ
る。
第１のインダクタ２ａを装荷した第１のトランジスタ１
と、第２のインダクタ２ｂとを接続した第１の直列回路
と、ある長さをもつ特性インピーダンス５０Ωの線路４
と、第３のインダクタ２ｃ、第４のインダクタ２ｄと
を、直列に接続し、前記第３と第４のインダクタ２ｃ，
２ｄの接続点に、一端が接地された第２のトランジスタ
３を並列に接続した第２の直列回路とを、前記第１のト
ランジスタ１のもう一端と線路のもう一端とで接続し、
前記第１のトランジスタ１と第２のトランジスタ３のゲ
ート電極に所定の電圧を印加するようにしたものであ
る。
【００１９】次に、動作について説明する。従来の技術
で説明したように、トランジスタに印加する電圧を制御
することでトランジスタのドレイン電極とソース電極間
を高周波信号に対してオン状態とオフ状態に切換えるこ
とが出来る。
で説明したように、トランジスタに印加する電圧を制御
することでトランジスタのドレイン電極とソース電極間
を高周波信号に対してオン状態とオフ状態に切換えるこ
とが出来る。
【００２０】図２は図１の動作原理を説明する回路図で
あり、図２（ａ）はトランジスタがオフ状態時、図２
（ｂ）はトランジスタがオン状態時のものを示してい
る。まず、第１のトランジスタ１と第２のトランジスタ
３をオフ状態とすると、図２（ａ）のように、第１のト
ランジスタ１は容量性となることからキャパシタ９ａと
みなせインダクタ２ａとの間で並列共振し高インピーダ
ンス回路として作用し端子６と端子７との経路は遮断さ
れる。
あり、図２（ａ）はトランジスタがオフ状態時、図２
（ｂ）はトランジスタがオン状態時のものを示してい
る。まず、第１のトランジスタ１と第２のトランジスタ
３をオフ状態とすると、図２（ａ）のように、第１のト
ランジスタ１は容量性となることからキャパシタ９ａと
みなせインダクタ２ａとの間で並列共振し高インピーダ
ンス回路として作用し端子６と端子７との経路は遮断さ
れる。
【００２１】また、第２のトランジスタ３はキャパシタ
９ｂとみなせインダクタ２ｃとインダクタ２ｄとでＴ型
のローパスフィルタ回路として作用し、端子６から入力
された高周波信号は線路４及びインダクタ２ｃ、２ｄと
キャパシタ９ｂとで構成されたＴ型ローパスフィルタを
通過し、端子８から出力される。
９ｂとみなせインダクタ２ｃとインダクタ２ｄとでＴ型
のローパスフィルタ回路として作用し、端子６から入力
された高周波信号は線路４及びインダクタ２ｃ、２ｄと
キャパシタ９ｂとで構成されたＴ型ローパスフィルタを
通過し、端子８から出力される。
【００２２】次に第１のトランジスタ１と第２のトラン
ジスタ３をオン状態とすると、トランジスタのオン状態
での低抵抗値を十分小さいとすれば、図２（ｂ）のよう
に高周波信号はトランジスタを通過しインダクタ２ａは
等価的に入出力に対し並列に装荷されたキャパシタ９ｃ
とみなせインダクタ２ｂとＬ型のローパスフィルタ回路
として作用し、端子６から入力された高周波信号は端子
７から出力される。
ジスタ３をオン状態とすると、トランジスタのオン状態
での低抵抗値を十分小さいとすれば、図２（ｂ）のよう
に高周波信号はトランジスタを通過しインダクタ２ａは
等価的に入出力に対し並列に装荷されたキャパシタ９ｃ
とみなせインダクタ２ｂとＬ型のローパスフィルタ回路
として作用し、端子６から入力された高周波信号は端子
７から出力される。
【００２３】また、この場合トランジスタ３がオン状態
となることからインダクタ２ｃとインダクタ２ｄの接続
点は接地状態となり、インダクタ２ｃと線路４を接続し
た直列回路の透過位相が９０度となるように線路４の長
さを設定すれば端子６から端子８側は高インピーダンス
となり端子６と端子８との間の経路は遮断される。
となることからインダクタ２ｃとインダクタ２ｄの接続
点は接地状態となり、インダクタ２ｃと線路４を接続し
た直列回路の透過位相が９０度となるように線路４の長
さを設定すれば端子６から端子８側は高インピーダンス
となり端子６と端子８との間の経路は遮断される。
【００２４】このように線路の一部をＴ型ローパスフィ
ルタ用のインダクタとして作用させることにより、線路
の短小化がはかれ、周波数特性の小さい広帯域で小型の
耐電力スイッチの設計が容易となる。
ルタ用のインダクタとして作用させることにより、線路
の短小化がはかれ、周波数特性の小さい広帯域で小型の
耐電力スイッチの設計が容易となる。
【００２５】実施の形態２．図３はこの発明の実施の形
態２を示す回路図であり、第３のトランジスタ１０とト
ランジスタ１０に装荷された第５のインダクタ２ｅと第
６のインダクタ２ｆとが追加されたことが実施の形態１
と異なる点である。
態２を示す回路図であり、第３のトランジスタ１０とト
ランジスタ１０に装荷された第５のインダクタ２ｅと第
６のインダクタ２ｆとが追加されたことが実施の形態１
と異なる点である。
【００２６】具体的には、第１のインダクタ２ａを装荷
した第１のトランジスタ１、第２のインダクタ２ｂ、第
５のインダクタ２ｅを装荷した第３のトランジスタ１０
及び第６のインダクタ２ｆとを直列に接続した第１の直
列回路と、ある長さをもつ特性インピーダンス５０Ωの
線路４、第３のインダクタ２ｃ、第４のインダクタ２ｄ
とを、直列に接続し、前記第３と第４のインダクタ２
ｃ，２ｄの接続点に、一端が接地された第２のトランジ
スタ３を並列に接続した第２の直列回路とを、第１のイ
ンダクタ２ａのもう一端と線路４のもう一端とで接続
し、前記第１から第３のトランジスタ１，３，１０のゲ
ート電極に所定の電圧を印加するようにしたものであ
る。
した第１のトランジスタ１、第２のインダクタ２ｂ、第
５のインダクタ２ｅを装荷した第３のトランジスタ１０
及び第６のインダクタ２ｆとを直列に接続した第１の直
列回路と、ある長さをもつ特性インピーダンス５０Ωの
線路４、第３のインダクタ２ｃ、第４のインダクタ２ｄ
とを、直列に接続し、前記第３と第４のインダクタ２
ｃ，２ｄの接続点に、一端が接地された第２のトランジ
スタ３を並列に接続した第２の直列回路とを、第１のイ
ンダクタ２ａのもう一端と線路４のもう一端とで接続
し、前記第１から第３のトランジスタ１，３，１０のゲ
ート電極に所定の電圧を印加するようにしたものであ
る。
【００２７】実施の形態１では、トランジスタのオフ状
態時での端子６と端子７との遮断帯域は、第１のトラン
ジスタ１とインダクタ２ａとの並列共振により決定され
るが、実施の形態２においては第３のトランジスタ１０
と第５のインダクタ２ｅとの並列共振回路を追加するこ
とにより端子６と端子７の遮断周波数の広帯域化を図っ
ている。実施の形態３．
態時での端子６と端子７との遮断帯域は、第１のトラン
ジスタ１とインダクタ２ａとの並列共振により決定され
るが、実施の形態２においては第３のトランジスタ１０
と第５のインダクタ２ｅとの並列共振回路を追加するこ
とにより端子６と端子７の遮断周波数の広帯域化を図っ
ている。実施の形態３．
【００２８】図４は実施の形態３を示す回路図であり、
図１における線路４のかわりに第５のインダクタ２ｇと
第６のインダクタ２ｈを端子６と第３のインダクタ２ｃ
の間に直列に接続し、前記第５のインダクタ２ｇと第６
のインダクタ２ｈの接続点に、一方の端が接地されたキ
ャパシタ９ｅが並列に追加されたことが実施の形態１と
異なる点である。
図１における線路４のかわりに第５のインダクタ２ｇと
第６のインダクタ２ｈを端子６と第３のインダクタ２ｃ
の間に直列に接続し、前記第５のインダクタ２ｇと第６
のインダクタ２ｈの接続点に、一方の端が接地されたキ
ャパシタ９ｅが並列に追加されたことが実施の形態１と
異なる点である。
【００２９】具体的にはこの発明による広帯域耐電力ス
イッチは、第１のインダクタ２ａを装荷した第１のトラ
ンジスタ１と第２のインダクタ２ｂとを接続した第１の
直列回路と、第３から第６のインダクタ２ｃ，２ｄ，２
ｇ，２ｈが直列に接続され、第５と第６のインダクタ２
ｇ、２ｈの接続点に、一端が接地されたキャパシタ９ｅ
が並列に接続され、かつ、第３と第４のインダクタ２
ｃ，２ｄの接続点に、一端が接地された第２のトランジ
スタ３が並列に接続された第２の直列回路とを、第１の
インダクタ２ａのもう一方の端と、第５のインダクタ２
ｇのもう一方の端とで接続し、前記第１のトランジスタ
１と第２のトランジスタ３のゲート電極に所定の電圧を
印加するようにしたものである。
イッチは、第１のインダクタ２ａを装荷した第１のトラ
ンジスタ１と第２のインダクタ２ｂとを接続した第１の
直列回路と、第３から第６のインダクタ２ｃ，２ｄ，２
ｇ，２ｈが直列に接続され、第５と第６のインダクタ２
ｇ、２ｈの接続点に、一端が接地されたキャパシタ９ｅ
が並列に接続され、かつ、第３と第４のインダクタ２
ｃ，２ｄの接続点に、一端が接地された第２のトランジ
スタ３が並列に接続された第２の直列回路とを、第１の
インダクタ２ａのもう一方の端と、第５のインダクタ２
ｇのもう一方の端とで接続し、前記第１のトランジスタ
１と第２のトランジスタ３のゲート電極に所定の電圧を
印加するようにしたものである。
【００３０】また、第１のトランジスタ１と第２のトラ
ンジスタ３がオフ状態時に、端子６から端子８側を高イ
ンピーダンスとするためには、第５のインダクタ２ｇと
第６のインダクタ２ｈと第３のインダクタ２ｃとキャパ
シタ９ｅとで構成されるＴ型回路の透過位相を９０度と
なるように設定する。実施の形態４．
ンジスタ３がオフ状態時に、端子６から端子８側を高イ
ンピーダンスとするためには、第５のインダクタ２ｇと
第６のインダクタ２ｈと第３のインダクタ２ｃとキャパ
シタ９ｅとで構成されるＴ型回路の透過位相を９０度と
なるように設定する。実施の形態４．
【００３１】図５は実施の形態４を示す図であり、図
１、図３に示すインダクタ２及びトランジスタ１を半導
体基板上に一体形成したものである。なお、図４に示す
インダクタ２とキャパシタ９及びトランジスタ１につい
ても半導体基板上に一体形成しても良い。
１、図３に示すインダクタ２及びトランジスタ１を半導
体基板上に一体形成したものである。なお、図４に示す
インダクタ２とキャパシタ９及びトランジスタ１につい
ても半導体基板上に一体形成しても良い。
【００３２】
【発明の効果】この発明は以上のように構成されている
ので、以下に記載するような効果がある。
ので、以下に記載するような効果がある。
【００３３】第１の発明によれば、所望周波数帯域で透
過位相９０度をもつ線路の一部をインダクタ化したもの
をＴ型ローパスフィルタの一部とすることにより周波数
特性の良好で小型な耐電力スイッチの設計が可能とな
る。
過位相９０度をもつ線路の一部をインダクタ化したもの
をＴ型ローパスフィルタの一部とすることにより周波数
特性の良好で小型な耐電力スイッチの設計が可能とな
る。
【００３４】第２の発明によれば、所望周波数帯域で透
過位相９０度をもつ線路の一部をインダクタ化したもの
をＴ型ローパスフィルタの一部とするとともに、入出力
に対し、直列な並列共振回路を２段接続し遮断周波数の
広帯域化を図ることにより周波数特性が良好で小型な耐
電力スイッチの設計が可能となる。
過位相９０度をもつ線路の一部をインダクタ化したもの
をＴ型ローパスフィルタの一部とするとともに、入出力
に対し、直列な並列共振回路を２段接続し遮断周波数の
広帯域化を図ることにより周波数特性が良好で小型な耐
電力スイッチの設計が可能となる。
【００３５】第３の発明によれば、線路部をインダクタ
及びキャパシタの集中定数で構成される、Ｔ型ローパス
フィルタへ置換することにより、周波数特性が極めて良
好で小型な耐電力スイッチの設計が可能となる。
及びキャパシタの集中定数で構成される、Ｔ型ローパス
フィルタへ置換することにより、周波数特性が極めて良
好で小型な耐電力スイッチの設計が可能となる。
【００３６】第４、第５の発明によれば、トランジスタ
とインダクタあるいはトランジスタとインダクタ及びキ
ャパシタを半導体基板上に一体形成することにより、小
型で実装設計の容易な、耐電力スイッチの設計が可能と
なる。
とインダクタあるいはトランジスタとインダクタ及びキ
ャパシタを半導体基板上に一体形成することにより、小
型で実装設計の容易な、耐電力スイッチの設計が可能と
なる。
【図１】 この発明の実施の形態１を示す回路図であ
る。
る。
【図２】 この発明の実施の形態１の動作を説明する回
路図である
路図である
【図３】 この発明の実施の形態２を示す回路図である
【図４】 この発明の実施の形態３を示す回路図である
【図５】 この発明の実施の形態４を示す図である
【図６】 従来の耐電力スイッチを示す回路図である
１ 第１のトランジスタ、２ インダクタ、３ 第２の
トランジスタ、４ 線路、５ 接地、６ 第１の入出力
端子、７ 第２の入出力端子、８ 第３の入出力端子、
９ キャパシタ、１０ 第３のトランジスタ、１１ 誘
電体基板。
トランジスタ、４ 線路、５ 接地、６ 第１の入出力
端子、７ 第２の入出力端子、８ 第３の入出力端子、
９ キャパシタ、１０ 第３のトランジスタ、１１ 誘
電体基板。
Claims (5)
- 【請求項１】 ドレイン電極とソース電極間に第１のイ
ンダクタを装荷した第１のトランジスタと第２のインダ
クタとを直列に接続した第１の直列回路と、所定の特性
インピーダンスを有する線路と第３のインダクタ及び第
４のインダクタとを直列に接続し、前記第３のインダク
タと第４のインダクタの接続点にドレイン電極あるいは
ソース電極の一端が接地された第２のトランジスタを接
続した第２の直列回路とを備え、前記第１のトランジス
タのもう一方の端と、前記線路のもう一方の端とで接続
し、前記第１のトランジスタと線路の接続点を第１の入
出力端子、前記第２のインダクタのもう一方の端を第２
の入出力端子、前記第４のインダクタのもう一方の端を
第３の入出力端子とし、さらに前記第１のトランジスタ
と第２のトランジスタのゲート電極に電圧を印加する手
段を具備したことを特徴とする広帯域耐電力スイッチ。 - 【請求項２】 ドレイン電極とソース電極間に第１のイ
ンダクタを装荷した第１のトランジスタと第２のインダ
クタとを直列に接続した第１の直列回路と、所定の特性
インピーダンスを有する線路と第３のインダクタ及び第
４のインダクタとを直列に接続し、前記第３のインダク
タと第４のインダクタの接続点にドレイン電極あるいは
ソース電極の一端が接地された第２のトランジスタを接
続した第２の直列回路とを備え、前記第１のトランジス
タのもう一方の端と、前記線路のもう一方の端とで接続
し、前記第２のインダクタのもう一方の端に、ドレイン
電極とソース電極間に第５のインダクタを装荷した第３
のトランジスタと第６のインダクタとを直列に接続し、
前記第１のトランジスタと線路の接続点を第１の入出力
端子、前記第６のインダクタのもう一方の端を第２の入
出力端子、前記第４のインダクタのもう一方の端を第３
の入出力端子とし、さらに前記第１から第３のトランジ
スタのゲート電極に電圧を印加する手段を具備したこと
を特徴とする広帯域耐電力スイッチ。 - 【請求項３】 ドレイン電極とソース電極間に第１のイ
ンダクタを装荷した第１のトランジスタと第２のインダ
クタとを直列に接続した第１の直列回路と、第３から第
６のインダクタが直列に接続され、第３のインダクタと
第４のインダクタの接続点に、ドレイン電極あるいはソ
ース電極の一端が接地された第２のトランジスタが接続
され、第５のインダクタと第６のインダクタの接続点
に、一方の端が接地されたキャパシタが接続された第２
の直列回路とを備え、前記第１のトランジスタのもう一
方の端と、前記第５のインダクタのもう一方の端とで接
続し、前記第１のトランジスタと第５のインダクタとの
接続点を第１の入出力端子、前記第２のインダクタのも
う一方の端を第２の入出力端子、前記第４のインダクタ
のもう一方の端を第３の入出力端子とし、さらに前記第
１のトランジスタと第２のトランジスタのゲート電極に
電圧を印加する手段を具備したことを特徴とする広帯域
耐電力スイッチ。 - 【請求項４】 前記トランジスタ及びインダクタを半導
体基板上に一体化したことを特徴とする請求項１又は２
記載の広帯域耐電力スイッチ。 - 【請求項５】 前記トランジスタ、インダクタ及びキャ
パシタを、半導体基板上に一体化たことを特徴とする請
求項３記載の広帯域耐電力スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000357335A JP2002164703A (ja) | 2000-11-24 | 2000-11-24 | 広帯域耐電力スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000357335A JP2002164703A (ja) | 2000-11-24 | 2000-11-24 | 広帯域耐電力スイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002164703A true JP2002164703A (ja) | 2002-06-07 |
Family
ID=18829425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000357335A Pending JP2002164703A (ja) | 2000-11-24 | 2000-11-24 | 広帯域耐電力スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002164703A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007202028A (ja) * | 2006-01-30 | 2007-08-09 | Mitsubishi Electric Corp | 高耐電力スイッチ |
| DE102009051219A1 (de) | 2009-03-03 | 2010-10-21 | Mitsubishi Electric Corp. | Halbleiterschalter, Halbleiterschalter-MMIC, Umschalt-HF-Modul, Leistungswiderstandsschalter-HF-Modul sowie Sende- und Empfangsmodul |
-
2000
- 2000-11-24 JP JP2000357335A patent/JP2002164703A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007202028A (ja) * | 2006-01-30 | 2007-08-09 | Mitsubishi Electric Corp | 高耐電力スイッチ |
| JP4587963B2 (ja) * | 2006-01-30 | 2010-11-24 | 三菱電機株式会社 | 高耐電力スイッチ |
| DE102009051219A1 (de) | 2009-03-03 | 2010-10-21 | Mitsubishi Electric Corp. | Halbleiterschalter, Halbleiterschalter-MMIC, Umschalt-HF-Modul, Leistungswiderstandsschalter-HF-Modul sowie Sende- und Empfangsmodul |
| US8089329B2 (en) | 2009-03-03 | 2012-01-03 | Mitsubishi Electric Corporation | Semiconductor switch, semiconductor switch MMIC, changeover switch RF module, power resistance switch RF module, and transmitter and receiver module |
| DE102009051219B4 (de) * | 2009-03-03 | 2012-10-25 | Mitsubishi Electric Corp. | Halbleiterschalter, Halbleiterschalter-MMIC, Umschalt-HF-Modul, Leistungswiderstandsschalter-HF-Modul sowie Sende- und Empfangsmodul |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4814089B2 (ja) | 移相回路及び多ビット移相器 | |
| JPH10335901A (ja) | 半導体スイッチ | |
| JPH1174703A (ja) | スイッチ回路及び半導体装置 | |
| US7123116B2 (en) | Phase shifter and multibit phase shifter | |
| JPWO2002056467A1 (ja) | 移相器及び多ビット移相器 | |
| JP3087844B2 (ja) | 半導体移相器 | |
| JP4672652B2 (ja) | 単極単投スイッチ、単極双投スイッチ及び多極多投スイッチ | |
| JPWO2006011198A1 (ja) | 移相回路および多ビット移相器 | |
| JP5094515B2 (ja) | ミリ波帯スイッチ | |
| JP2007166596A (ja) | 高周波スイッチ | |
| JP2001326558A (ja) | 移相器 | |
| JP2002164703A (ja) | 広帯域耐電力スイッチ | |
| JP3634223B2 (ja) | 移相器 | |
| US7167064B2 (en) | Phase shift circuit and phase shifter | |
| JP4122600B2 (ja) | 電解効果トランジスタおよび半導体回路 | |
| JP6373543B2 (ja) | 高周波スイッチ | |
| JPH10200302A (ja) | 可変移相器 | |
| JP2003198344A (ja) | 高周波スイッチ回路 | |
| WO2022259442A1 (ja) | 高周波スイッチ | |
| WO2023135663A1 (ja) | 移相回路 | |
| WO2023242974A1 (ja) | 高周波スイッチ | |
| JP2677030B2 (ja) | 半導体移相器 | |
| JP2002246802A (ja) | 半導体スイッチ、移相回路及び減衰器 | |
| JPH11163677A (ja) | 可変減衰器 | |
| JP2002076844A (ja) | 移相回路および移相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |