DE102009051219B4

DE102009051219B4 - Halbleiterschalter, Halbleiterschalter-MMIC, Umschalt-HF-Modul, Leistungswiderstandsschalter-HF-Modul sowie Sende- und Empfangsmodul

Info

Publication number: DE102009051219B4
Application number: DE102009051219A
Authority: DE
Inventors: Yoshihiro Tsukahara
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-03-03
Filing date: 2009-10-29
Publication date: 2012-10-25
Anticipated expiration: 2029-10-30
Also published as: JP5279551B2; US8089329B2; JP2010206472A; US20100225376A1; CN101826646A; CN101826646B; DE102009051219A1

Abstract

Halbleiterschalter mit einem ersten Ein- und Ausgabeanschluss (P1), einem zweiten Ein- und Ausgabeanschluss (P2) und einem dritten Ein- und Ausgabeanschluss (P3), wobei der erste Ein- und Ausgabeanschluss (P1) und der zweite Ein- und Ausgabeanschluss (P2) über einen ersten Weg verbunden sind und der erste Ein- und Ausgabeanschluss (P1) und der dritte Ein- und Ausgabeanschluss (P3) über einen zweiten Weg verbunden sind, enthaltend: einen ersten Transistor (2), der entweder in Serie oder parallel zwischen dem ersten Ein- und Ausgabeanschluss (P1) und dem zweiten Ein- und Ausgabeanschluss (P2) angeschlossen ist, eine erste Übertragungsleitung (4) mit einer vorgegebenen Länge, die zwischen den ersten Ein- und Ausgabeanschluss (P1) und den dritten Ein- und Ausgabeanschluss (P3) geschaltet ist, eine zweite Übertragungsleitung (7), die parallel zu der ersten Übertragungsleitung (4) angeordnet ist, um es einem Teil eines durch die erste Übertragungsleitung (4) laufenden Hochfrequenzsignal zu ermöglichen, durch Kopplung abgezweigt zu werden, und...

Description

1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf einen Halbleiterschalter, wie z. B. einen HF-Signalumschalter oder einen Leistungswiderstandsschalter, der hauptsächlich in einem Mikrowellenband (300 MHz bis 30 GHz) oder einem Millimeterband (30 GHz bis 300 GHz) arbeitet, sowie auf einen MMIC und ein Modul, das den Halbleiterschalter verwendet.
2. Beschreibung der verwandten Technik
Im Allgemeinen wird ein Hochfrequenzhalberleiterschalter als Umschalter eines gewünschten HF-Signals wie z. B. beim Umschalten zwischen Senden und Empfangen, in einem HF-Modul verwendet, der in dem Mikrowellenband oder dem Millimeterband arbeitet. Weiter wird der Hochfrequenzhalbleiterschalter als Leistungswiderstandsschalter verwendet für ein Empfangssystem zum Schützen eines Empfangsmoduls, beispielsweise einen Verstärker mit niedrigem Rauschen oder dergleichen, wenn ein Signal hoher Eingangsleistung empfangen wird.
Im Folgenden wird ein herkömmlicher Halbleiterschalter mit Bezug auf die beigefügten Zeichnungen beschrieben.
19 ist ein Schaltbild, das einen herkömmlichen Halbleiterschalter 50 zeigt.
Mit Bezug auf 19 enthält der Halbleiterschalter 50 einen ersten Ein- und Ausgabeanschluss P1, einen zweiten Ein- und Ausgabeanschluss P2 und einen dritten Ein- und Ausgabeanschluss P3. Ein erster Feldeffekttransistor (FET) 51 ist zwischen den ersten Ein- und Ausgabeanschluss P1 und den zweiten Ein- und Ausgabeanschluss P2 geschaltet. Weiter ist eine Induktivität 52 parallel zwischen einer Drainelektrode und einer Sourceelektrode des ersten FET 51 geschaltet.
Eine Übertragungsleitung 53 mit einer Länge von ¼ Wellenlänge mit Bezug auf ein gewünschtes HF-Signal ist zwischen den ersten Ein- und Ausgabeanschluss P1 und den dritten Ein- und Ausgabeanschluss P3 geschaltet. Weiter ist von Drainelektrode und Sourceelektrode eines zweiten FET 54 die eine zwischen der Übertragungsleitung 53 und dem dritten Ein- und Ausgabeanschluss P3 angeschlossen, und die andere von Drainelektrode und Sourceelektrode ist mit Masse verbunden. Weiter sind die Gateelektroden des ersten FET 51 und des zweiten FET 54 jeweils über Gatevorwiderstände 55 und 56 mit einem Steuerspannungsanlegeanschluss V1 verbunden (s. z. B. JP 2002-164703 A ).
20 ist ein Schaltbild, das ein HF-Modul in einem Fall zeigt, in dem der in 19 gezeigte Halbleiterschalter 50 als Umschalter verwendet wird.
Mit Bezug auf 20 ist der erste Ein- und Ausgabeanschluss P1 des Halbleiterschalters 50 mit einem Antennenverbindungsanschluss P4 verbunden. Weiter ist der zweite Ein- und Ausgabeanschluss über eine Empfangssystemschaltung 57 (einen Verstärker mit niedrigem Rauschen oder dergleichen) mit einem Empfangssignalausgabeanschluss P5 verbunden. Weiter ist der dritte Ein- und Ausgabeanschluss P3 über eine Sendesystemschaltung 58 (einen Verstärker oder dergleichen) mit einem Sendesignaleingabeanschluss P6 verbunden.
In dem HF-Modul wird der Halbleiterschalter 50 zum Zeitpunkt des Sendens umgeschaltet, um den ersten Ein- und Ausgabeanschluss P1 und den dritten Ein- und Ausgabeanschluss P3 miteinander zu verbinden, und ein von dem Sendesignaleingabeanschluss P6 aufgenommenes Sendesignal wird von der Sendesystemschaltung 58 verstärkt und an den Antennenverbindungsanschluss P4 ausgegeben. Zum Zeitpunkt des Empfangs dagegen wird der Halbleiterschalter 50 umgeschaltet, um den ersten Ein- und Ausgabeanschluss P1 und den zweiten Ein- und Ausgabeanschluss P2 miteinander zu verbinden, und ein Eingangssignal von dem Antennenverbindungsanschluss P4 wird von der Empfangssystemschaltung 57 verstärkt und an den Empfangssignalausgabeanschluss P5 ausgegeben.
21 ist ein Schaltbild, das ein HF-Modul für einen Fall zeigt, in dem der in 19 gezeigte Halbleiterschalter als Leistungswiderstandsschalter verwendet wird.
Mit Bezug auf 21 ist der erste Ein- und Ausgabeanschluss P1 des Halbleiterschalters 50 über einen Zirkulator 59 mit dem Antennenverbindungsanschluss P4 verbunden. Der Zirkulator 59 ist über die Sendesystemschaltung 58 mit dem Sendesignaleingabeanschluss P6 verbunden. Der zweite Ein- und Ausgabeanschluss P2 ist über die Empfangssystemschaltung 57 mit dem Empfangssignalausgabeanschluss verbunden. Der dritte Ein- und Ausgabeanschluss P3 ist über einen Widerstand 60 mit Masse verbunden.
In dem HF-Modul wird zum Zeitpunkt des Sendens das von dem Sendesignaleingabeanschluss P6 aufgenommene Sendesignal durch die Sendesystemschaltung 58 verstärkt und über den Zirkulator 59 an den Antennenverbindungsanschluss P4 ausgegeben. Zum Zeitpunkt des Empfangens dagegen wird der Halbleiterschalter 50 umgeschaltet, um den ersten Ein- und Ausgabeanschluss P1 und den zweiten Ein- und Ausgabeanschluss P2 miteinander zu verbinden, und das Eingangssignal von dem Antennenverbindungsanschluss P4 wird von der Empfangssystemschaltung 57 verstärkt und an den Empfangssignalausgabeanschluss P5 ausgegeben.
Wenn das von dem Antennenverbindungsanschluss P4 empfangene Signal eine hohe Eingangsleistung hat, wird der Halbleiterschalter 50 umgeschaltet, um den ersten Ein- und Ausgabeanschluss P1 und den dritten Ein- und Ausgabeanschluss P3 miteinander zu verbinden, und dem Eingangssignal wird es ermöglicht, durch den als Dummy dienenden Widerstand 60 zu fließen, wodurch die Empfangssystemschaltung 57 geschützt wird.
Die herkömmliche Technik leidet jedoch an den folgenden Problemen:
Wenn der Schalter bei dem herkömmlichen Halbleiterschalter als Leistungswiderstandsschalter des HF-Moduls verwendet wird, ist es erforderlich, einen Leistungspegel des Eingangssystems zum Zeitpunkt des Empfangs zu erfassen und den Halbleiterschalter entsprechend dem Leistungspegel umzuschalten. Aus diesem Grund ist es erforderlich, eine Detektorschaltung zum Erfassen des Leistungspegels an der Eingangsseite des Empfangssystems bereitzustellen, was zu einem Problem führt, dass die Leistungsfähigkeit verringert ist mit einem Anstieg des Verlusts des Empfangssystems.
Weiter ist zusätzlich zu der oben genannten Detektorschaltung auch eine Steuerschaltung erforderlich, die den Schaltbetrieb des Halbleiterschalters steuert, woraus sich ein Problem ergibt, dass der Schaltungsaufbau vergrößert wird.
Weiter ist es als anderes Verfahren vorstellbar, einen Begrenzer oder dergleichen an einer Eingangsseite des Empfangssystems vorzusehen, der eine übermäßige Eingabeleistung auf einen konstanten Pegel verringert. Aber in diesem Fall tritt in ähnlicher Weise ein Problem auf, dass die Leistungsfähigkeit verschlechtert ist mit einem Anstieg des Verlusts des Empfangssystems.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung wurde durchgeführt, um die oben genannten Probleme zu lösen, und hat daher die Aufgabe, einen Halbleiterschalter bereitzustellen, der in der Lage ist, zum Zeitpunkt des Empfangs ein Signal entsprechend einer Eingangsleistung umzuschalten, während er die Leistungsfähigkeit des Empfangssystems mit einem einfachen Aufbau behält.
Gemäß der vorliegenden Erfindung enthält ein Halbleiterschalter mit einem ersten Ein- und Ausgabeanschluss, einem zweiten Ein- und Ausgabeanschluss und einem dritten Ein- und Ausgabeanschluss, wobei der erste Ein- und Ausgabeanschluss und der zweite Ein- und Ausgabeanschluss über einen ersten Weg verbunden sind und der erste Ein- und Ausgabeanschluss und der dritte Ein- und Ausgabeanschluss über einen zweiten Weg verbunden sind, einen ersten Transistor, der entweder in Serie oder parallel zwischen dem ersten Ein- und Ausgabeanschluss und dem zweiten Ein- und Ausgabeanschluss angeschlossen ist, eine erste Übertragungsleitung mit einer vorgegebenen Länge, die zwischen den ersten Ein- und Ausgabeanschluss und den dritten Ein- und Ausgabeanschluss geschaltet ist, eine zweite Übertragungsleitung, die parallel zu der ersten Übertragungsleitung angeordnet ist, um es einem Teil eines durch die erste Übertragungsleitung laufenden Hochfrequenzsignal zu ermöglichen, durch Kopplung abgezweigt zu werden, und eine Detektorschaltung, die mit einem Ende der zweiten Übertragungsleitung verbunden ist, zum Ausgeben einer Gleichspannung, die einem Leistungspegel des abgezweigten Hochfrequenzsignals entspricht, wobei der erste Transistor entsprechend einer Ausgabe der Detektorschaltung gesteuert und geschaltet wird zum Umschalten zwischen dem ersten Weg und dem zweiten Weg.
Gemäß dem Halbleiterschalter der vorliegenden Erfindung wird der erste Transistor entsprechend einer Ausgabe der Detektorschaltung gesteuert und geschaltet, die eine Gleichspannung ausgibt, die einem Leistungspegel des abgezweigten Hochfrequenzsignals entspricht, wodurch zwischen dem ersten Weg und dem zweiten Weg umgeschaltet wird.
Somit kann ein Halbleiterschalter gewonnen werden, der in der Lage ist, zum Zeitpunkt des Empfangs ein Signal entsprechend einer Eingangsleistung umzuschalten, während er die Leistungsfähigkeit des Empfangssystems mit einem einfachen Aufbau behält.
KURZBESCHREIBUNG DER ZEICHNUNGEN
In den beigefügten Zeichnungen:
ist 1 ein Schaltbild, das einen Halbleiterschalter gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
sind 2A und 2B Schaltbilder, die jeweils eine Detektorschaltung bei dem Halbleiterschalter von 1 zeigen;
ist 3 ein Schaltbild, das eine Ersatzschaltung des Halbleiterschalters von 1 zeigt, wenn 0 V an einen Steuerspannungsanlegeanschluss angelegt ist und ein Leistungspegel eines von einer Übertragungsleitung abgezweigten HF-Signals niedrig ist;
ist 4 ein Schaltbild, das eine Ersatzschaltung des Halbleiterschalters von 1 zeigt, wenn 0 V an einen Steuerspannungsanlegeanschluss angelegt ist und ein Leistungspegel eines von einer Übertragungsleitung abgezweigten HF-Signals hoch ist;
ist 5 ein erläuterndes Diagramm, das ein Beispiel für Berechnungsergebnisse einer Gleichspannung von der Detektorschaltung mit Bezug auf den Leistungspegel des HF-Signals zeigt, das einem ersten Ein- und Ausgabeanschluss in dem Halbleiterschalter von 1 eingegeben wird;
ist 6 ein Schaltbild, das einen Halbleiterschalter gemäß einem ersten Abwandlungsbeispiel der ersten Ausführungsform der vorliegenden Erfindung zeigt;
ist 7 ein erläuterndes Diagramm, das ein Beispiel für Berechnungsergebnisse einer Gleichspannung von der Detektorschaltung mit Bezug auf den Leistungspegel des HF-Signals zeigt, das einem ersten Ein- und Ausgabeanschluss in dem Halbleiterschalter von 6 eingegeben wird;
ist 8 ein Schaltbild, das einen Halbleiterschalter gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
ist 9 ein Schaltbild, das eine Ersatzschaltung des Halbleiterschalters von 8 zeigt, wenn ein einem ersten Ein- und Ausgabeanschluss eingegebenes HF-Signal eine hohe Eingangsleistung hat;
ist 10 ein Schaltbild, das einen Halbleiterschalter gemäß einem ersten Abwandlungsbeispiel der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
ist 11 ein Schaltbild, das einen Halbleiterschalter gemäß einem zweiten Abwandlungsbeispiel der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
ist 12 ein Schaltbild, das einen Halbleiterschalter gemäß einem dritten Abwandlungsbeispiel der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
ist 13 ein Schaltbild, das einen Halbleiterschalter gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
ist 14 ein Schaltbild, das einen Halbleiterschalter gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
ist 15 ein Schaltbild, das einen Halbleiterschalter gemäß einem ersten Abwandlungsbeispiel der vierten Ausführungsform der vorliegenden Erfindung zeigt;
ist 16 ein Schaltbild, das einen Halbleiterschalter gemäß einem zweiten Abwandlungsbeispiel der vierten Ausführungsform der vorliegenden Erfindung zeigt;
ist 17 ein Schaltbild, das einen Halbleiterschalter gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt;
ist 18 ein Schaltbild, das einen Halbleiterschalter gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt;
ist 19 ein Schaltbild, das einen herkömmlichen Halbleiterschalter zeigt;
ist 20 ein Schaltbild, das ein HF-Modul zeigt, wenn der Halbleiterschalter von 19 als Umschalter verwendet wird; und
ist 21 ein Schaltbild, das ein HF-Modul zeigt, wenn der Halbleiterschalter von 19 als Leistungswiderstandsschalter verwendet wird.
DETAILIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Im Folgenden wird mit Bezug auf die beigefügten Zeichnungen eine Beschreibung jeweiliger Ausführungsformen der vorliegenden Erfindung gegeben. In den jeweiligen Zeichnungen sind identische oder entsprechende Teile für die Beschreibung durch dieselben Bezugsnummern- und zeichen bezeichnet.
Ein Halbleiterschalter gemäß der vorliegenden Erfindung ist auf einem semi-isolierenden Substrat gebildet und wird als monolithisch integrierte Mikrowellen-Halbleiterschalterschaltung (MMIC = Microwave Monolithic Integrated Circuit) verwendet. Weiter werden der Halbleiterschalter und der Halbleiterschalter-MMIC als Teile verwendet, die ein HF-Umschaltmodul, ein HF-Leistungswiderstandsschaltmodul und ein Sende- und Empfangsmodul bilden.
Erste Ausführungsform
1 ist ein Schaltbild, das einen Halbleiterschalter 1 gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
Mit Bezug auf 1 enthält der Halbleiterschalter 1 einen ersten Ein- und Ausgabeanschluss P1, einen zweiten Ein- und Ausgabeanschluss P2 und einen dritten Ein- und Ausgabeanschluss P3. Ein erster Feldeffekttransistor (FET) 2 (erster Transistor), der als Schaltelement verwendet wird, ist zwischen den ersten Ein- und Ausgabeanschluss P1 und den zweiten Ein- und Ausgabeanschluss P2 geschaltet. Weiter ist eine Induktivität 3 parallel zwischen Drainelektrode und Sourceelektrode des ersten FET 2 geschaltet. Eine beliebige Elektrode aus der Drainelektrode und der Sourceelektrode des ersten FET 2 können auf der Seite des ersten Ein- und Ausgabeanschluss P1 liegen.
Eine Übertragungsleitung 4 (erste Übertragungsleitung) mit einer Länge von ¼ Wellenlänge mit Bezug auf ein gewünschtes HF-Signal ist zwischen dem ersten Ein- und Ausgabeanschluss P1 und dem dritten Ein- und Ausgabeanschluss P3 angeschlossen. Weiter ist von Drainelektrode und Sourceelektrode eines zweiten FET 5 (zweiter Transistor), der als Schaltelement verwendet wird, die eine zwischen die Übertragungsleitung 4 und den Ein- und Ausgabeanschluss P3 angeschlossen, und die andere von Drainelektrode und Sourceelektrode ist mit Masse verbunden. Weiter ist eine Gateelektrode des zweiten FET 5 mit einem Steuerspannungsanlegeanschluss V1 über einen Gatevorwiderstand 6 verbunden. Eine beliebige Elektrode aus der Drainelektrode und der Sourceelektrode des zweiten FET 5 können auf der Seite des dritten Ein- und Ausgabeanschluss P3 liegen.
Ein n-Kanal-Übergangs-FET (J-FET) oder ein n-Kanal-Verarmungs-Metalloxid-Halbleiter-FET (MOS-FET) wird als erster FET 2 und zweiter FET 5 verwendet. Diese FETs haben eine Eigenschaft, dass kein Strom zwischen Drain und Source fließt, wenn eine Gatespannung kleiner als eine Abschnürspannung Vp ist, und wenn die Gatespannung größer als die Abschnürspannung Vp ist, ein Strom um so leichter zwischen Drain und Source fließt, je höher die Gatespannung ist. Bei dem n-Kanal-FET ist Vp eine negative Spannung.
Weiter ist eine Übertragungsleitung 7 (zweite Übertragungsleitung) so in der Übertragungsleitung 4 angeordnet, dass sie parallel zu der Übertragungsleitung 4 ist und einen Teil des HF-Signals, das durch die Übertragungsleitung 4 verläuft, durch elektromagnetische Kopplung abzweigt. Eine Detektorschaltung 8, die einen Leistungspegel des abgezweigten HF-Signals erfasst und eine negative Gleichspannung Vmnt entsprechend dem Leistungspegel abgibt, ist mit einem Ende der Übertragungsleitung 7 auf der Seite des zweiten FET 5 verbunden. Die Detektorschaltung 8 gibt eine negative Gleichspannung ab, die einen um so höheren Absolutwert hat, je höher der Leistungspegel ist. Weiter ist ein Ausgang der Detektorschaltung über einen Gatevorwiderstand 9 mit einer Gateelektrode des ersten FET verbunden.
2A ist ein Schaltbild, das die Detektorschaltung 8 in dem Halbleiterschalter 1 von 1 zeigt.
Mit Bezug auf 2A enthält die Detektorschaltung 8 Dioden 101 und 102, einen Widerstand 103 und einen Kondensator 104. Ein Anschluss RFin ist mit einer Anode der Diode 101 und einer Kathode der Diode 102 verbunden. Es sei angenommen, dass ein Verbindungspunkt zwischen der Anode der Diode 101 und der Kathode der Diode 102 ein Verbindungspunkt F ist. Eine Kathode der Diode 101 ist mit Masse verbunden. Eine Anode der Diode 102 ist mit einem Ende des Widerstands 103, einem Ende des Widerstands 104 und einem Anschluss Vmnt verbunden. Ein anderes Ende des Widerstands 103 und ein anderes Ende des Kondensators 104 sind jeweils mit Masse verbunden.
Die Amplitude des HF-Signals, das von der Übertragungsleitung 7 an den HF-Eingangsanschluss RFin eingegeben wurde, wird aufgrund der Gleichrichtwirkung der Dioden 101 und 102 und der Glättwirkung des Widerstands 103 und des Kondensators 104 als negative Gleichspannung Vmnt ausgegeben.
Im Folgenden wird ein Betrieb des wie oben beschrieben aufgebauten Halbleiterschalters 1 beschrieben.
3 zeigt ein Ersatzschaltbild des Halbleiterschalters 1 von 1, wenn eine Spannung (z. B. 0 V), die höher als eine Abschnürspannung Vp2 des zweiten FET 5 ist, an den Steuerspannungsanlegeanschluss V1 angelegt wird und der Leistungspegel des HF-Signals, das dem ersten Ein- und Ausgabeanschluss P1 eingegeben und von der Übertragungsleitung 7 abgezweigt wird, gering ist. In 3 ist die Gatespannung des zweiten FET 5 höher als die Abschnürspannung Vp2 des zweiten FET 5, wodurch der zweite FET 5 ein EIN-Widerstand Ron2 (Widerstandswert, wenn der Transistor eingeschaltet ist) wird. Aus diesem Grund wirkt die Übertragungsleitung 4 als kurzgeschlossene Stichleitung von λ/4, und die von dem ersten Ein- und Ausgabeanschluss P1 aus gesehene Impedanz auf der Seite des dritten Ein- und Ausgabeanschluss P3 wird eine hohe Impedanz.
Weiter ist der Leistungspegel des HF-Signals, das von der Übertragungsleitung 7 abgezweigt wird, gering, und daher ist die Gleichspannung Vmnt, die von der Detektorschaltung 8 ausgegeben wird, höher als eine Abschnürspannung Vp1 des ersten FET 2 (Vp1 < Vmnt), und der erste FET 2 ist ein EIN-Widerstand Ron1. Aus diesem Grund ist die von dem ersten Ein- und Ausgabeanschluss P1 aus gesehene Impedanz auf der Seite des zweiten Ein- und Ausgabeanschluss P2 als im Wesentlichen Ron1 anzusehen, um eine niedrige Impedanz zu liefern, und das dem ersten Ein- und Ausgabeanschluss P1 eingegebene HF-Signal wird von dem zweiten Ein- und Ausgabeanschluss P2 ausgegeben.
4 zeigt ein Ersatzschaltbild des Halbleiterschalters 1, wenn eine höhere Spannung als die Abschnürspannung Vp2 des zweiten FET 5 an den Steuerspannungsanlegeanschluss V1 angelegt ist und der Leistungspegel des HF-Signals, das von der Übertragungsleitung 7 abgezweigt wird, hoch ist. In diesem Fall ist die von der Detektorschaltung 8 ausgegebene Gleichspannung Vmnt niedriger als die Abschnürspannung Vp1 des ersten FET 2 (Vp1 > Vmnt), und der erste Transistor FET 2 ist eine AUS-Kapazität Coff1 (Kapazität, wenn der Transistor ausgeschaltet ist). Um die Impedanz höher als diejenige des einzelnen ersten FET 2 zu machen, der ausgeschaltet ist, hat die Induktivität 3 einen Induktivitätswert, der bei einer gewünschten Frequenz mit der AUS-Kapazität Coff1 des ersten FET 2 in Resonanz ist. Bei einer Resonanz der AUS-Kapazität Coff1 mit der Induktivität 3 ist der von dem ersten Ein- und Ausgabeanschluss P1 aus gesehene Impedanz auf der Seite des zweiten Ein- und Ausgabeanschlusses P2 höher als die von dem ersten Ein- und Ausgabeanschluss P1 aus gesehene Impedanz auf der Seite des dritten Ein- und Ausgabeanschluss P3. Demzufolge wird das HF-Signal von dem ersten Ein- und Ausgabeanschluss P1 zu dem zweiten Ein- und Ausgabeanschluss P2 blockiert, und das im ersten Ein- und Ausgabeanschluss P1 eingegebene HF-Signal wird von dem dritten Ein- und Ausgabeanschluss P3 ausgegeben und läuft über einen Dummywiderstand (s. 21). Wenn das dem ersten Ein- und Ausgabeanschluss P1 eingegebene HF-Signal eine hohe Eingangsleistung hat, kann demzufolge eine Empfangssystemschaltung (s. 21), die an dem zweiten Ein- und Ausgabeanschluss P2 angeschlossen ist, geschützt werden.
Wenn eine Spannung (z. B. –5 V, wenn Vp 2 gleich –2 V ist), die niedriger als die Abschnürspannung Vp2 des zweiten FET 5 ist, an den Steuerspannungsanlegeanschluss V1 angelegt ist, ist der zweite FET 5 eine AUS-Kapazität Coff2, und die Übertragungsleitung 4 wirkt als normale Übertragungsleitung. Aus diesem Grund ist die von dem ersten Ein- und Ausgabeanschluss P1 aus gesehene Impedanz auf der Seite des dritten Ein- und Ausgabeanschlusses P3 niedrig. In ähnlicher Weise ändert sich in diesem Fall, wenn der Leistungspegel des dem ersten Ein- und Ausgabeanschluss P1 eingegebenen und von der Übertragungsleitung 7 abgezweigten HF-Signals hoch wird, der erste FET 2 von dem EIN-Widerstand Ron1 zu der AUS-Kapazität Coff1. Dann sind die AUS-Kapazität Coff1 und die Induktivität 3 in Resonanz miteinander, wodurch sie eine hohe Impedanz auf der Seite des zweiten Ein- und Ausgabeanschlusses P2 gesehen von dem ersten Ein- und Ausgabeanschluss P1 aus erzeugt, um die an dem zweiten Ein- und Ausgabeanschluss P2 angeschlossene Empfangssystemschaltung (s. 21) zu schützen.
5 zeigt ein Beispiel von Berechnungsergebnissen der Gleichspannung Vmnt, die von der Detektorschaltung 8 abgegeben wird, mit Bezug auf den Leistungspegel des HF-Signals, das dem ersten Ein- und Ausgabeanschluss P1 in dem Halbleiterschalter 1 eingegeben wird. Die Berechnung wird durchgeführt, wenn angenommen wird, dass eine Länge der Übertragungsleitung 4 gleich 4 mm ist, ihre Weite 70 μm ist, eine Länge der Übertragungsleitung 74 mm ist, ihre Weite 20 μm ist und ein Zwischenraum zwischen diesen Übertragungsleitungen 4 und 7 gleich 10 μm ist.
Aus 5 ist klar, dass unter den oben beschriebenen Bedingungen in dem Fall, in dem die Abschnürspannung Vp1 des ersten FET 2 beispielsweise –2 V beträgt, das HF-Signal von dem ersten Ein- und Ausgabeanschluss P1 zu dem zweiten Ein- und Ausgabeanschluss P2 blockiert wird, wenn der Leistungspegel des HF-Signals größer gleich etwa 35 dBm ist.
Gemäß dem Halbleiterschalter gemäß der ersten Ausführungsform der vorliegenden Erfindung ist der erste Transistor in Serie zwischen den ersten Ein- und Ausgabeanschluss und den zweiten Ein- und Ausgabeanschluss geschaltet. Die Induktivität ist parallel zwischen die Sourceelektrode und die Drainelektrode des ersten Transistors geschaltet. Die Detektorschaltung erfasst den Leistungspegel des Hochfrequenzsignals, das von der Übertragungsleitung abgezweigt wird, die zwischen den ersten Ein- und Ausgabeanschluss und den dritten Ein- und Ausgabeanschluss eingefügt ist, und gibt eine dem Leistungspegel entsprechende negative DC-Spannung an die Gateelektrode des ersten Transistors ab. Aus diesem Grund kann der Halbleiterschalter, der eine Schaltung zum Erfassen des Leistungspegels des HF-Signals darin aufweist und eine Funktion zum Schützen der Empfangsschaltung entsprechend der Leistung des HF-Signals aufweist, durch einen Chip wie einen MMIC aufgebaut sein und leicht verkleinert sein. Weiter kann ein Halbleiterschalter gewonnen werden, der in der Lage ist, das Signal zum Zeitpunkt des Empfangs entsprechend der Eingangsleistung umzuschalten, während er die Leistungsfähigkeit des Empfangssystems mit einem einfachen Aufbau behält.
Bei der oben genannten ersten Ausführungsform werden als Beispiel n-Kanal-FETs verwendet. Wenn die Elemente in der Schaltung, die erfasste Ausgangsspannung und die Polarität der Steuerspannung geeignet geändert werden, können auch p-Kanal-FETs verwendet werden. Außerdem können auch dann, wenn GaAs-FETs, GaN-FETs oder dergleichen als FETs verwendet werden, dieselben Vorteile erzielt werden.
Weiter hat in der oben genannten ersten Ausführungsform die Übertragungsleitung 4 eine Länge von ¼ Wellenlänge mit Bezug auf das gewünschte HF-Signal. Die Leitungslänge der Übertragungsleitung 4 ist jedoch nicht auf diesen Aufbau eingeschränkt. Das heißt, dass die Leitungslänge und Leitungsbreite der Übertragungsleitung 4 zum Konvertieren der von dem ersten Ein- und Ausgabeanschluss P1 aus gesehenen Impedanz auf der Seite des dritten Ein- und Ausgabeanschlusses P3 auf eine hohe Impedanz zum Zeitpunkt des Blockierens dient, und daher ist die Länge nicht notwendigerweise ¼ Wellenlänge und kann in einem gewünschten Band eingestellt sein. Weiter kann die Leitungslänge der Übertragungsleitung 4 auf (1 + 2n)/4 der Wellenlänge eingestellt sein (n ist eine ganze Zahl ≥ 1). Die Induktivität 3 kann eine Übertragungsleitung sein, die mit der AUS-Kapazität des ersten FET 2 in Resonanz ist. Diese Merkmale können in gleicher Weise auf die folgenden Ausführungsformen und ihre Abwandlungsbeispiele angewendet werden.
Erstes Abwandlungsbeispiel der ersten Ausführungsform
In der oben genannten ersten Ausführungsform ist die Detektorschaltung 8 mit dem Ende der Übertragungsleitung 7 auf der Seite des zweiten FET 5 verbunden. Die vorliegende Erfindung ist jedoch nicht auf den oben genannten Aufbau eingeschränkt. 6 ist ein Schaltbild, das einen Halbleiterschalter 1 gemäß einem ersten Abwandlungsbeispiel der ersten Ausführungsform der vorliegenden Erfindung zeigt.
Mit Bezug auf 6 ist die Detektorschaltung 8 mit einem Ende der Übertragungsleitung 7 auf der Seite des ersten FET 2 verbunden. Andere Aufbauten sind identisch zu denjenigen in 1, und daher unterbleibt ihre Beschreibung.
Die Detektorschaltung 8 ist mit dem Ende der Übertragungsleitung 7 auf der Seite des ersten FET 2 verbunden, wodurch es möglich wird, den Leistungspegel zum Blockieren des HF-Signals von dem ersten Ein- und Ausgabeanschluss P1 zu dem zweiten dritten Ein- und Ausgabeanschluss P2 zu verringern.
7 zeigt ein Beispiel von Berechnungsergebnissen der von der Detektorschaltung 8 ausgegebenen Gleichspannung Vmnt mit Bezug auf den Leistungspegel des HF-Signals, das dem ersten dritten Ein- und Ausgabeanschluss P1 in dem in 6 gezeigten Halbleiterschalter 1 eingegeben wird. Die Abmessungen der Übertragungsleitung 4 und der Übertragungsleitung 7 und der Zwischenraum dazwischen haben dieselben Werte wie in dem Fall der Berechnung von 5.
Aus 7 ist ersichtlich, dass unter der oben beschriebenen Bedingung in dem Fall, in dem die Abschnürspannung Vp1 des ersten FET 2 beispielsweise –2 V beträgt, das HF-Signal von dem ersten dritten Ein- und Ausgabeanschluss P1 zu dem zweiten dritten Ein- und Ausgabeanschluss P2 blockiert wird, wenn der Leistungspegel des HF-Signals größer gleich etwa 20 dBm ist. Das heißt, dass das HF-Signal von dem ersten dritten Ein- und Ausgabeanschluss P1 zu dem zweiten dritten Ein- und Ausgabeanschluss P2 bei einem HF-Signal blockiert werden kann, das niedriger als dasjenige von 5 ist.
Die oben genannte Abweichung kann in ähnlicher Weise auf die folgenden Ausführungsformen und ihre Abwandlungsbeispiele angewendet werden.
Zweites Abwandlungsbeispiel der ersten Ausführungsform
Bei der oben genannten ersten Ausführungsform ist die Detektorschaltung 8 durch die in 2A gezeigte Gleichrichtschaltung aufgebaut. Alternativ kann zum Extrahieren einer höheren erfassten Ausgangsspannung ein Spannungsverdopplergleichrichter verwendet werden. Beispielsweise ist wie in 2B gezeigt ein Kondensator 105 zwischen den Anschluss RFin und den Verbindungspunkt F geschaltet, wodurch eine Halbwellen-Spannungsverdopplungsgleichrichtschaltung ermöglicht wird. Weiter kann eine andere Spannungsverdopplergleichrichtschaltung wie z. B. eine Vollwellenspannungsverdopplungsgleichrichtschaltung verwendet werden. Mit Verwendung der Spannungsverdopplungsgleichrichtschaltung ist es möglich, eine erfasste Ausgangsspannung zu extrahieren, die größer als die Maximalamplitude des HF-Signals in der Übertragungsleitung 4 ist. Das ermöglicht es, die Empfangsschaltung bei einem niedrigeren HF-Signalpegel zu schützen, und der Schutzbetrieb kann stabilisiert werden.
Die oben genannte Abwandlung kann auf die erste Ausführungsform und das erste Abwandlungsbeispiel der ersten Ausführungsform angewendet werden. Die oben genannte Abwandlung kann in gleicher Weise auf die folgenden Ausführungsformen und ihre Abwandlungsbeispiele angewandt werden.
Zweite Ausführungsform
8 ist ein Schaltbild, das einen Halbleiterschalter gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
Mit Bezug auf 8 ist der Ausgang der Detektorschaltung 8 mit der Gateelektrode des ersten FET 2 verbunden und ebenso mit der Gateelektrode des zweiten FET 5. Die Schaltung hat keinen Steuerspannungsanlageanschluss. Andere Aufbauten sind identisch zu denen von 1, und ihre Beschreibung unterbleibt.
Im Folgenden wird ein Betrieb des wie oben beschrieben aufgebauten Halbleiterschalters 1A beschrieben.
Wenn der Leistungspegel des HF-Signals, das von der Übertragungsleitung 7 abgezweigt wurde, niedrig ist, ist die von der Detektorschaltung 8 ausgegebene DC-Spannung Vmnt größer als die Abschnürspannung Vp1 des ersten FET 2 und die Abschnürspannung Vp2 des zweiten FET 5 (Vp1, Vp2 < Vmnt). Aus diesem Grund ist ein Ersatzschaltbild dasselbe wie die Schaltung von 3, und das dem ersten Ein- und Ausgabeanschluss P1 eingegebene Signal wird von dem zweiten Ein- und Ausgabeanschluss P2 ausgegeben.
Wenn der Leistungspegel des von der Übertragungsleitung 7 abgezweigten HF-Signals hoch wird, wird die von der Detektorschaltung 8 ausgegebene Gleichspannung Vmnt kleiner als die Abschnürspannung Vp1 des ersten FET 2 und die Abschnürspannung Vp2 des zweiten FET 5 (Vp1, Vp2 > Vmnt). Aus diesem Grund erhalten der erste FET 2 und der zweite FET 5 jeweils die AUS-Kapazität Coff1 und die AUS-Kapazität Coff2. Ein Ersatzschaltbild des Halbleiterschalters 1A in diesem Fall ist in 9 gezeigt.
Wenn in diesem Fall die AUS-Kapazität Coff1 und die Induktivität 3 in Resonanz miteinander sind, wird die von dem ersten Ein- und Ausgabeanschluss P1 aus gesehene Impedanz auf der Seite des zweiten Ein- und Ausgabeanschlusses P2 hoch, und das HF-Signal von dem ersten Ein- und Ausgabeanschluss P1 zu dem zweiten Ein- und Ausgabeanschluss P2 wird blockiert. Der zweite FET 5 hat die AUS-Kapazität Coff2, und daher wird das dem ersten Ein- und Ausgabeanschluss P1 eingegebene HF-Signal von dem dritten Ein- und Ausgabeanschluss P3 ausgegeben und läuft durch den Dummywiderstand (s. 21).
Bei dem Halbleiterschalter gemäß der zweiten Ausführungsform der vorliegenden Erfindung ist der erste Transistor in Reihe zwischen den ersten Ein- und Ausgabeanschluss und den zweiten Ein- und Ausgabeanschluss geschaltet. Weiter ist die Induktivität parallel zwischen der Sourceelektrode und der Drainelektrode des ersten Transistors angeschlossen. Weiter erfasst die Detektorschaltung den Leistungspegel das Hochfrequenzsignal, das von der Übertragungsleitung abgezweigt wird, die zwischen den ersten Ein- und Ausgabeanschluss und den dritten Ein- und Ausgabeanschluss eingesetzt ist, und gibt die dem Leistungspegel entsprechende negative Gleichspannung an die Gateelektrode des ersten Transistors und die Gateelektrode des zweiten Transistors aus.
Aus diesem Grund kann der Halbleiterschalter bereitgestellt werden, der leicht verkleinert werden kann und in der Lage ist, zum Zeitpunkt des Empfangs das Signal entsprechend der Eingangsleistung umzuschalten, während er die Leistungsfähigkeit des Empfangssystems mit einem einfachen Aufbau behält und dadurch die Empfangsschaltung schützt.
Erstes Abwandlungsbeispiel der zweiten Ausführungsform
10 ist ein Schaltbild, das einen Aufbau zeigt, bei dem eine Mehrzahl erster FETs 2 und eine Mehrzahl zweiter FETs 5 bei dem in 8 gezeigten Halbleiterschalter 1A jeweils in Reihe geschaltet sind.
Mit Bezug auf 10 sind zwei erste FETs 2a und 2b in Reihe zwischen den ersten Ein- und Ausgabeanschluss P1 und den zweiten Ein- und Ausgabeanschluss P2 geschaltet. Weiter sind zwei zweite FETs 5a und 5b in Reihe zwischen der Übertragungsleitung 4 und dem dritten Ein- und Ausgabeanschluss P3 angeschlossen. Andere Aufbauten sind identisch zu denjenigen in 8, und daher unterbleibt ihre Beschreibung.
In diesem Fall kann im Hinblick auf die hohe Eingangsleistung eine Leistung (ein Strom, eine Spannung), die an jedem der Mehrzahl erster FETs 2a und 2b und der Mehrzahl zweiter FETs 5a und 5b anliegt, aufgeteilt werden, und daher ist es möglich, ein HF-Signal mit höherer Leistung zu verarbeiten.
Zweites Abwandlungsbeispiel der zweiten Ausführungsform
Wenn die Mehrzahl erster FETs 2a und 2b wie bei dem oben genannten ersten Abwandlungsbeispiel der zweiten Ausführungsform geschaltet sind, können Induktivitäten 3a und 3b jeweils zwischen Drain und Source der Mehrzahl erster FETs 2a und 2b geschaltet sein. Mit dem oben genannten Aufbau sind eine Mehrzahl von Resonatorschaltungen, die die ersten FETs 2a und 2b und die Induktivitäten 3a und 3b enthalten, in Reihe geschaltet, wodurch die Trennung weiter verbessert werden kann.
Drittes Abwandlungsbeispiel der zweiten Ausführungsform
Eine Schaltung, die eine noch höhere Eingangsleistung verarbeitet, kann mit einer Mehrzahl erster FETs 2 und einer Mehrzahl zweiter FETs 5 aufgebaut sein. 12 ist ein Schaltbild, das einen anderen Aufbau zeigt, bei dem eine Mehrzahl erster FETs 2 und einer Mehrzahl zweiter FETs 5 in dem in 8 gezeigten Halbleiterschalter 1A angeordnet sind.
Mit Bezug auf 12 ist ein dritter FET 13 parallel zu dem zweiten FET 5 zwischen dem zweiten FET 5 und dem dritten Ein- und Ausgabeanschluss P3 angeschlossen. Weiter ist eine Detektorschaltung 14 mit dem identischen Aufbau zu derjenigen von 8 zwischen den zweiten FET 5 und den dritten FET 13 geschaltet. Eine Resonatorschaltung 16 aus einem vierten FET 15 und einer Induktivität ist in Reihe zu dem ersten FET 2 zwischen den ersten FET 2 und den zweiten Ein- und Ausgabeanschluss P2 geschaltet. Eine Gateelektrode des dritten FET 13 ist über einen Gatevorwiderstand mit dem Ausgang der Detektorschaltung 8 verbunden. Ein Ausgang der Detektorschaltung 14 ist mit einer Gateelektrode des vierten FET 15 verbunden. Andere Aufbauten sind identisch zu denjenigen von 8, und daher unterbleibt ihre Beschreibung.
Im Folgenden wird ein Betrieb des wie oben aufgebauten Halbleiterschalters 1A beschrieben.
Wenn das dem ersten Ein- und Ausgabeanschluss P1 eingegebene HF-Signal eine hohe Eingangsleistung hat, sind der erste FET 2, der zweite FET 5 und der dritte FET 13 jeweils AUS-Kapazitäten aufgrund der negativen Gleichspannung Vmnt, die von der Detektorschaltung 8 ausgegeben wird. Aus diesem Grund ändert sich das HF-Signal, das von dem ersten Ein- und Ausgabeanschluss P1 mit dem zweiten Ein- und Ausgabeanschluss P2 verbunden ist, zu demjenigen, das von dem ersten Ein- und Ausgabeanschluss P1 mit dem dritten Ein- und Ausgabeanschluss P3 verbunden ist. In dieser Situation liegt die negative Gleichspannung Vmnt, die kleiner als die Abschnürspannung ist und von der Detektorschaltung 14 abgegeben wird, an der Gateelektrode des vierten FET 15 der Resonatorschaltung 16 an, wodurch die Resonatorschaltung 16 einen hohen Widerstand erhält, wodurch eine Trennung zwischen zwei Resonatorschaltungen durchgeführt wird. Daher kann die Trennung zu dem zweiten Ein- und Ausgabeanschluss P2 weiter verbessert werden.
Auch in anderen Ausführungsformen oder ihren Abwandlungsbeispielen als der zweiten Ausführungsform können eine Mehrzahl erster FETs 2 und eine Mehrzahl zweiter FETs 5 angeordnet sein wie bei dem oben genannten ersten bis dritten Abwandlungsbeispiel ohne Einschränkung auf den Aufbau, bei dem ein erster FET 2 und ein zweiter FET 5 angeordnet sind.
Dritte Ausführungsform
13 ist ein Schaltbild, das einen Halbleiterschalter 1B gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt.
Mit Bezug auf 13 ist der Halbleiterschalter 18 statt mit der in 1 gezeigten Detektorschaltung 8 mit einer Detektorschaltung 10 verbunden, die einen Leistungspegel des abgezweigten HF-Signals erfasst und eine positive Gleichspannung Vmnt ausgibt, die dem Leistungspegel entspricht. Die Detektorschaltung 10 gibt eine um so höhere Gleichspannung aus, je höher der Leistungspegel ist. Die Detektorschaltung 10 kann verwirklicht werden durch Ändern der Polaritäten der Dioden 101 und 102 der in 2A gezeigten Detektorschaltung 8. Weiter ist ein Ausgang der Detektorschaltung 10 über einen Vorwiderstand 11 mit einer Signalleitung zwischen einem Gleichspannungsblockkondensator 12a, der mit dem ersten Ein- und Ausgabeanschluss P1 verbunden ist, und dem ersten FET 2 verbunden.
Weiter ist die Gateelektrode des ersten FET 2 über den Gatevorwiderstand 9 mit dem Steuerspannungsanlegeanschluss V1 verbunden. Die Gleichspannungsblockkondensatoren 12b, 12c und 12d sind jeweils mit dem zweiten Ein- und Ausgabeanschluss P2 und dem dritten Ein- und Ausgabeanschluss P3 verbunden und zwischen den zweiten FET 5 und Masse geschaltet.
Andere Aufbauten sind identisch zu denen in 1, und daher unterbleibt ihre Beschreibung.
Im Folgenden wird ein Betrieb des wie oben beschrieben aufgebauten Halbleiterschalters 1B beschrieben.
Wenn eine Spannung, die größer als beide Abschnürspannungen Vp1 und Vp2 des ersten FET 2 und des zweiten FET 5 ist, an den Steuerspannungsanlegeanschluss V1 angelegt wird und der Leistungspegel des von der Übertragungsleitung 7 abgezweigten HF-Signals niedrig ist, werden der erste FET 2 und der zweite FET 5 zum EIN-Widerstand Ron1 und zum EIN-Widerstand Ron2. Aus diesem Grund ist eine Ersatzschaltung identisch zu der Schaltung von 3, und das dem ersten Ein- und Ausgabeanschluss P1 eingegebene HF-Signal wird von dem zweiten Ein- und Ausgabeanschluss P2 ausgegeben.
Wenn in diesem Beispiel der Leistungspegel des von der Übertragungsleitung 7 abgezweigten HF-Signals hoch wird, erhält die Signalleitung durch die von der Detektorschaltung 10 ausgegebene Gleichspannung Vmnt ein positives Potential, und die Gatespannungen des ersten FET 2 und des zweiten FET 5 sinken relativ. Demzufolge werden der erste FET 2 und der zweite FET 5 jeweils zu der AUS-Kapazität Coff1 und der AUS-Kapazität Coff2. Dementsprechend ist das Ersatzschaltbild identisch mit der Schaltung von 9, und das HF-Signal von dem ersten Ein- und Ausgabeanschluss P1 zu dem zweiten Ein- und Ausgabeanschluss P2 wird blockiert und das dem ersten Ein- und Ausgabeanschluss P1 eingegebene HF-Signal wird von dem dritten Ein- und Ausgabeanschluss P3 ausgegeben und läuft durch den Dummywiderstand (s. 21).
Bei dem Halbleiterschalter gemäß der dritten Ausführungsform der vorliegenden Erfindung ist der erste Transistor in Reihe zwischen den ersten Ein- und Ausgabeanschluss und den zweiten Ein- und Ausgabeanschluss geschaltet. Weiter ist die Induktivität parallel zwischen die Sourceelektrode und die Drainelektrode des ersten Transistors geschaltet. Weiter erfasst die Detektorschaltung den Leistungspegel des von der Übertragungsleitung, die zwischen dem ersten Ein- und Ausgabeanschluss und dem dritten Ein- und Ausgabeanschluss eingesetzt ist, abgezweigten Hochfrequenzsignals und gibt die dem Leistungspegel entsprechende positive Gleichspannung an die Signalleitung zwischen dem ersten Ein- und Ausgabeanschluss und dem ersten Transistor aus.
Aus diesem Grund kann ein Halbleiterschalter gewonnen werden, der leicht verkleinert werden kann und in der Lage ist, das Signal zum Zeitpunkt des Empfangs gemäß der Eingabeleistung umzuschalten, während er die Leistungsfähigkeit des Empfangssystems mit einem einfachen Aufbau behält.
Wenn eine höhere Spannung als die Abschnürspannungen des ersten FET und des zweiten FET an den Steuerspannungsanlegeanschluss angelegt wird und der Leistungspegel des von der Übertragungsleitung abgezweigten HF-Signals hoch ist, wird weiter der zweite FET in dem Halbleiterschalter gemäß der ersten Ausführungsform nicht ausgeschaltet. Andererseits wird der zweite FET in dem Halbleiterschalter gemäß der dritten Ausführungsform ausgeschaltet, und die Übertragungsleitung zwischen dem ersten Ein- und Ausgabeanschluss und dem dritten Ein- und Ausgabeanschluss dient als normale Übertragungsleitung. Daher kann die Impedanz zwischen dem ersten Ein- und Ausgabeanschluss und dem dritten Ein- und Ausgabeanschluss weiter verringert werden, und die Empfangsschaltungsschutzfähigkeit zum Zeitpunkt des Empfangs wird weiter erhöht. Wenn eine Spannung, die kleiner als die Abschnürspannungen des ersten FET und des zweiten FET ist, an den Steuerspannungsanlegeanschluss angelegt wird und der Leistungspegel des von der Übertragungsleitung abgezweigten HF-Signals niedrig ist, wird bei dem Halbleiterschalter gemäß der ersten Ausführungsform das HF-Signal von dem ersten Ein- und Ausgabeanschluss zu dem zweiten Ein- und Ausgabeanschluss nicht blockiert. Andererseits wird bei dem Halbleiterschalter gemäß der dritten Ausführungsform das HF-Signal von dem ersten Ein- und Ausgabeanschluss zu dem zweiten Ein- und Ausgabeanschluss blockiert, wodurch es schwieriger wird, zum Zeitpunkt des Sendens das HF-Signal in die Empfangsschaltung zu mischen.
Vierte Ausführungsform
14 ist ein Schaltbild, das einen Halbleiterschalter 1C gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt. Der Halbleiterschalter 1C ist ein Parallelschalter.
Mit Bezug auf 14 ist eine Übertragungsleitung 17 (dritte Übertragungsleitung) mit einer Länge von ¼ Wellenlänge mit Bezug auf ein gewünschtes HF-Signal über die Gleichspannungsblockkondensatoren 12b und 12e zwischen den ersten Ein- und Ausgabeanschluss P1 und den zweiten Ein- und Ausgabeanschluss P2 geschaltet. Weiter ist der erste FET 2 parallel zwischen die Übertragungsleitung 17 und den zweiten Ein- und Ausgabeanschluss P2 geschaltet, d. h. von der Drain-elektrode und der Sourceelektrode des ersten FET 2 ist die eine zwischen der Übertragungsleitung 17 und dem zweiten Ein- und Ausgabeanschluss P2 angeschlossen, und die andere von der Drainelektrode und der Sourceelektrode ist über einen Gleichspannungsblockkondensator 12f mit Masse verbunden. Die Gateelektrode des ersten FET 2 ist über einen Gatevorwiderstand mit dem Steuerspannungsanlegeschluss V1 verbunden.
Weiter ist die Übertragungsleitung 4 zwischen den ersten Ein- und Ausgabeanschluss P1 und den zweiten Ein- und Ausgabeanschluss P2 geschaltet. Von der Drainelektrode und der Sourceelektrode des zweiten FET 5 ist die eine zwischen der Übertragungsleitung 4 und dem dritten Ein- und Ausgabeanschluss P3 angeschlossen, und die andere von der Drainelektrode und der Sourceelektrode ist mit Masse verbunden.
Die Übertragungsleitung 7, die parallel zu der Übertragungsleitung 4 angeordnet ist, ist in der Übertragungsleitung 4 angeordnet. Die Detektorschaltung 8, die die negative Gleichspannung Vmnt ausgibt, die dem Leistungspegel des abgezweigten HF-Signals entspricht, ist mit dem Ende der Übertragungsleitung 7 auf der Seite des zweiten FET 5 verbunden. Der Ausgang der Detektorschaltung 8 ist über den Vorwiderstand 11 mit einer Signalleitung zwischen dem Gleichspannungsblockkondensator 12e und der Übertragungsleitung 17 verbunden, und er ist auch über den Gatevorwiderstand 6 mit der Gateelektrode des zweiten FET 5 verbunden.
Im Folgenden wird ein Betrieb des wie oben beschrieben aufgebauten Halbleiterschalters 1C beschrieben.
Wenn eine Spannung, die V1 < Vp1 erfüllt, an den Steuerspannungsanlegeanschluss V1 angelegt wird und der Leistungspegel des von der Übertragungsleitung 7 abgezweigten HF-Signals niedrig ist, hat der erste FET 2 die AUS-Kapazität, wobei die Übertragungsleitung 17 als normale Übertragungsleitung dient und das den ersten Ein- und Ausgabeanschluss P1 zum Zeitpunkt des Empfangs eingegebene HF-Signal von dem zweiten Ein- und Ausgabeanschluss P2 ausgegeben wird. In dieser Situation erhält der FET 5 den EIN-Widerstand, und die von dem ersten Ein- und Ausgabeanschluss P1 aus gesehene Impedanz auf der Seite des dritten Ein- und Ausgabeanschlusses P3 ist hoch. Demzufolge wird das HF-Signal von dem ersten Ein- und Ausgabeanschluss P1 zu dem dritten Ein- und Ausgabeanschluss P3 blockiert. Wenn in diesem Beispiel V1 < Vp1 erfüllt ist und der Leistungspegel des von der Übertragungsleitung 7 abgezweigten HF-Signals hoch ist, wird die Gatespannung durch die von der Detektorschaltung 8 ausgegebenen negative Gleichspannung Vmnt relativ hoch. Demzufolge wird der erste FET 2 ein EIN-Widerstand, und die von dem ersten Ein- und Ausgabeanschluss P1 aus gesehene Impedanz auf der Seite des zweiten Ein- und Ausgabeanschlusses P2 wird hoch. In dieser Situation hat der zweite FET durch die an die Gateelektrode des zweiten FET 5 angelegte negative Gleichspannung Vmnt die AUS-Kapazität, wodurch das HF-Signal von dem ersten Ein- und Ausgabeanschluss P1 zu dem zweiten Ein- und Ausgabeanschluss P2 blockiert wird und das dem ersten Ein- und Ausgabeanschluss P1 eingegebene HF-Signal von dem dritten Ein- und Ausgabeanschluss P3 ausgegeben wird und durch den Dummywiderstand läuft (s. 21).
Wenn eine Spannung, die V1 > Vp1 erfüllt, an den Steuerspannungsanlegeanschluss V1 angelegt wird und der Leistungspegel des von der Übertragungsleitung 7 abgezweigten HF-Signals niedrig ist, haben der erste FET 2 und der zweite FET 5 den EIN-Widerstand, wodurch das ganze HF-Signal von dem ersten Ein- und Ausgabeanschluss P1 zu dem zweiten Ein- und Ausgabeanschluss P2 und das HF-Signal von dem ersten Ein- und Ausgabeanschluss P1 zu dem dritten Ein- und Ausgabeanschluss P3 blockiert werden.
Wenn weiter eine Spannung, die V1 > Vp1 erfüllt, an den Steuerspannungsanlegeanschluss V1 angelegt wird und der Leistungspegel des von der Übertragungsleitung 7 abgezweigten HF-Signals hoch ist, hat der erste FET 2 den EIN-Widerstand, und der zweite FET 5 hat die AUS-Kapazität. Daher wird das HF-Signal von dem ersten Ein- und Ausgabeanschluss P1 zu dem zweiten Ein- und Ausgabeanschluss P2 blockiert, und das dem ersten Ein- und Ausgabeanschluss P1 eingegebene HF-Signal wird von dem dritten Ein- und Ausgabeanschluss P3 ausgegeben und läuft durch den Dummywiderstand (s. 21).
Wie oben beschrieben wird, wenn der Leitungspegel des von der Übertragungsleitung 7 abgezweigten HF-Signals groß ist, das HF-Signal von dem ersten Ein- und Ausgabeanschluss P1 zu dem zweiten Ein- und Ausgabeanschluss P2 blockiert, und eine Impedanz zwischen dem ersten Ein- und Ausgabeanschluss P1 und dem dritten Ein- und Ausgabeanschluss P3 ist niedrig unabhängig von der angelegten Spannung an dem Steuerspannungsanlegeanschluss V1. Daher kann die Empfangsschaltung wirkungsvoll geschützt werden.
Bei dem Halbleiterschalter gemäß der vierten Ausführungsform der vorliegenden Erfindung ist die dritte Übertragungsleitung mit einer gegebenen Länge in Reihe zwischen den ersten Ein- und Ausgabeanschluss und den zweiten Ein- und Ausgabeanschluss geschaltet. Weiter ist von der Drainelektrode und der Sourceelektrode des ersten Transistors die eine parallel zwischen dem zweiten Ein- und Ausgabeanschluss und der dritten Übertragungsleitung angeschlossen, und die andere aus der Drainelektrode und der Sourceelektrode ist über den Gleichspannungsblockkondensator mit Masse verbunden. Weiter erfasst die Detektorschaltung den Leistungspegel des von der Übertragungsleitung, die zwischen dem ersten Ein- und Ausgabeanschluss und dem dritten Ein- und Ausgabeanschluss eingefügt ist, abgezweigten Hochfrequenzsignal und gibt eine dem Leistungspegel entsprechende negative Gleichspannung an die Signalleitung zwischen dem ersten Ein- und Ausgabeanschluss und der dritten Übertragungsleitung ab.
Aus diesem Grund kann der Halbleiterschalter gewonnen werden, der leicht verkleinert werden kann und in der Lage ist, das Signal zum Zeitpunkt des Empfangs entsprechend der Eingangsleistung umzuschalten, während er die Leistungsfähigkeit des Empfangssystems mit einem einfachen Aufbau behält.
Weiter ist gemäß dem oben genannten Halbleiterschalter kein Transistor in Reihe zwischen den ersten Ein- und Ausgabeanschluss und den zweiten Ein- und Ausgabeanschluss geschaltet, und daher kann ein Verlust des Schalters zum Zeitpunkt des Empfangs kleiner gemacht werden als in der oben genannten ersten bis dritten Ausführungsform.
Erstes Abwandlungsbeispiel der vierten Ausführungsform
Bei der oben genannten vierten Ausführungsform ist ein zweiter FET 5 angeordnet. Die Anzahl zweiter FETs 5 ist jedoch nicht auf 1 beschränkt, und eine Mehrzahl zweiter FETs 5 können angeordnet sein.
15 ist ein Schaltbild, das einen Aufbau zeigt, bei dem eine Mehrzahl zweiter FETs 5 in dem in 14 gezeigten Halbleiterschalter 1C angeordnet sind.
Mit Bezug auf 15 sind zwei zweite FETs 5a und 5b in Reihe zwischen die Übertragungsleitung 4 und den dritten Ein- und Ausgabeanschluss P3 geschaltet. Andere Aufbauten sind identisch zu denen von 14, und daher unterbleibt ihre Beschreibung.
In diesem Fall kann eine Leistung (ein Strom, eine Spannung), die an der Mehrzahl zweiter FETs 5 anliegt, mit Bezug auf die hohe Eingangsleistung verteilt werden, und daher kann ein HF-Signal mit höherer Leistung verarbeitet werden.
Zweites Abwandlungsbeispiel der vierten Ausführungsform
Eine Schaltung, die in der Lage ist, die Trennung beim Blockieren des HF-Signals zu verbessern, kann aufgebaut werden unter Verwendung einer Mehrzahl erster FETs 2.
16 ist ein weiteres Schaltbild, das einen Aufbau zeigt, bei dem eine Mehrzahl erster FETs 2 in dem in 14 gezeigten Halbleiterschalter 1C angeordnet sind.
Mit Bezug auf 16 ist eine Übertragungsleitung 18 mit einer Länge von ¼ Wellenlänge mit Bezug auf ein gewünschtes HF-Signal zwischen die Übertragungsleitung 17 und den zweiten Ein- und Ausgabeanschluss P2 geschaltet. Weiter sind von den Drainelektroden und den Sourceelektroden der zwei ersten FETs 2c und 2d die einen parallel zueinander auf beiden Seiten der Übertragungsleitung 18 angeschlossen. Die anderen der Drainelektroden und der Sourceelektroden der zwei ersten FETs 2c und 2d sind jeweils über Gleichspannungsblockkondensatoren 12f und 12g mit Masse verbunden. Weiter sind beide Gateelektroden der zwei ersten FETs 2c und 2d über die Gatevorwiderstände mit dem Steuerspannungsanlegeanschluss V1 verbunden. Die anderen Aufbauten sind identisch zu denen von 14, und daher unterbleibt ihre Beschreibung.
Im Folgenden wird der Betrieb des wie oben beschrieben aufgebauten Halbleiterschalters IC beschrieben.
Wenn eine Spannung, die V1 < Vp1 erfüllt, an den Steuerspannungsanlegeanschluss V1 angelegt ist und der Leistungspegel des von der Übertragungsleitung 7 abgezweigten HF-Signals niedrig ist, sind die beiden ersten FETs 2c und 2d AUS-Kapazitäten, wodurch das dem ersten Ein- und Ausgabeanschluss P1 eingegebene HF-Signal von dem zweiten Ein- und Ausgabeanschluss P2 ausgegeben wird. In dieser Situation ist der zweite FET 5 ein EIN-Widerstand, und die von dem ersten Ein- und Ausgabeanschluss P1 aus gesehene Impedanz auf der Seite des dritten Ein- und Ausgabeanschlusses P3 ist hoch. Demzufolge wird das HF-Signal von dem ersten Ein- und Ausgabeanschluss P1 zu dem dritten Ein- und Ausgabeanschluss P3 blockiert.
Wenn in diesem Beispiel der Leistungspegel des von der Übertragungsleitung 7 abgezweigten HF-Signals hoch ist, sind die zwei ersten FETs 2c und 2d durch die von der Detektorschaltung 8 ausgegebene negative Gleichspannung Vmnt EIN-Widerstände, und die von dem ersten Ein- und Ausgabeanschluss P1 aus gesehene Impedanz auf der Seite des zweiten Ein- und Ausgabeanschlusses P2 wird hoch. In dieser Situation ist die von dem ersten Ein- und Ausgabeanschluss P1 aus gesehene Impedanz auf der Seite des zweiten Ein- und Ausgabeanschlusses P2 größer als diejenigen in dem Fall, in dem ein erster FET 2 verwendet wird. Weiter ist der zweite FET 5 durch die an der Gateelektrode anliegende negative Spannung Vmnt eine AUS-Kapazität, und demzufolge wird das dem ersten Ein- und Ausgabeanschluss P1 eingegebene HF-Signal von dem dritten Ein- und Ausgabeanschluss P3 ausgegeben und läuft durch den Dummywiderstand (s. 21). Demzufolge kann die Trennung zum Zeitpunkt des Blockierens des HF-Signals zu dem zweiten Ein- und Ausgabeanschluss P2 verbessert sein.
Bei diesem Abwandlungsbeispiel sind eine Mehrzahl von ersten FETs 2 und von Übertragungsleitungen 17 und 18 angeschlossen, wodurch die Trennung zwischen dem ersten Ein- und Ausgabeanschluss P1 und dem zweiten Ein- und Ausgabeanschluss P2 hoch genommen sein kann, auch wenn die Frequenz hoch ist. Weiter verläuft kein HF-Signal zwischen dem Drain und der Source des ersten FET 2, und daher kann der Verlust zur Zeit des Empfangs verringert sein.
Fünfte Ausführungsform
17 ist ein Schaltbild, das einen Halbleiterschalter 1D gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt. Der Halbleiterschalter 1D wird als Umschalter verwendet, beispielsweise in einem in 20 gezeigten HF-Modul.
Mit Bezug auf 17 ist der erste FET 2 zwischen den ersten Ein- und Ausgabeanschluss P1 und den zweiten Ein- und Ausgabeanschluss P2 geschaltet. Weiter ist die Induktivität 3 parallel zwischen die Drainelektrode und die Sourceelektrode des ersten FET 2 geschaltet.
Die Übertragungsleitung 4 mit einer Länge von ¼ Wellenlänge mit Bezug auf ein gewünschtes HF-Signal ist zwischen den ersten Ein- und Ausgabeanschluss P1 und den dritten Ein- und Ausgabeanschluss P3 geschaltet. Weiter ist von der Drainelektrode und der Sourceelektrode des zweiten FET 5 die eine zwischen der Übertragungsleitung 4 und dem dritten Ein- und Ausgabeanschluss P3 angeschlossen, und die andere von der Drainelektrode und der Sourceelektrode ist über den Gleichspannungsblockkondensator 12d mit Masse verbunden. Die Gateelektroden des ersten FET 2 und des zweiten FET 5 sind jeweils über den Gatevorwiderstand 9 und den Gatevorwiderstand 6 mit dem Steuerspannungsanlegeanschluss V1 verbunden. Weiter sind Gleichspannungsblockkondensatoren 12h und 12c jeweils auf der Seite der Übertragungsleitung 4 mit einem Verzweigungspunkt, an dem die Signalleitung von dem ersten Ein- und Ausgabeanschluss P1 zu dem zweiten Ein- und Ausgabeanschluss P2 oder dem dritten Ein- und Ausgabeanschluss P3 verzweigt, und mit dem dritten Ein- und Ausgabeanschluss P3 verbunden.
Weiter ist die Übertragungsleitung 7, die parallel zu der Übertragungsleitung 4 angeordnet ist und es ermöglicht, einen Teil des durch die Übertragungsleitung 4 laufenden HF-Signals durch Kopplung abzuzweigen, in der Übertragungsleitung 4 angeordnet. Die Detektorschaltung 10, die den Leistungspegel des abgezweigten HF-Signals erfasst und die positive Gleichspannung Vmnt ausgibt, die dem Leistungspegel entspricht, ist mit dem Ende der Übertragungsleitung 7 auf der Seite des zweiten FET 5 verbunden. Weiter ist der Ausgang der Erfassungsschaltung 10 über den Vorwiderstand 11 mit einer Signalleitung zwischen dem Gleichspannungsblockkondensator 12h und der Übertragungsleitung 4 verbunden.
Der zweite Ein- und Ausgabeanschluss P2 ist mit einer in 20 gezeigten Empfangsschaltung verbunden, und der dritte Ein- und Ausgabeanschluss P3 ist in ähnlicher Weise mit einer in 20 gezeigten Sendeschaltung verbunden.
Im Folgenden wird ein Betrieb des wie oben beschrieben aufgebauten Halbleiterschalters 1D beschrieben.
Zum Zeitpunkt des Sendens wird eine Spannung V1L, die V1L < Vp2 erfüllt, an den Steuerspannungsanlegeanschluss V1 angelegt, wodurch der erste FET 2 und der zweite FET 5 jeweils AUS-Kapazitäten sind, und das HF-Sendesignal, das dem dritten Ein- und Ausgabeanschluss P3 eingegeben wird, wird von dem ersten Ein- und Ausgabeanschluss P1 ausgegeben.
Wenn in diesem Beispiel ein Sendesignal hoher Leistung übertragen wird, wird eine Spannung des HF-Signals, das eine hohe Maximalamplitude Vrf aufweist, an einen Verbindungspunkt (Verbindungspunkt H) zwischen der Übertragungsleitung 4 und dem zweiten FET 5 angelegt (Vrf > 0). Dementsprechend ist es erforderlich, um den zweiten FET 5 in dem AUS-Zustand zu halten, dass die Spannung an dem Steuerspannungsanlegeanschluss V1 auf eine Spannung gesteuert wird (z. B. etwa –50 V), die kleiner als eine Spannung (–Vrf + Vp2) ist, die festgelegt wird, durch Addieren der Abschnittspannung Vp2 des zweiten FET 5 auf die negative Maximalspitzenspannung (–Vrf) des HF-Signals.
Bei dem Halbleiterschalter 1D gemäß der fünften Ausführungsform wird die positive Gleichspannung Vmnt, die dem Leistungspegel des Übertragungssignals entspricht, von der Detektorschaltung 10 ausgegeben, und daher ist es möglich, die Gatespannung relativ zu verringern, indem die Spannung an dem Verbindungspunkt H erhöht wird, und den zweiten FET 5 in den AUS-Zustand zu halten. Die Spannung an dem Verbindungspunkt H schwankt in einem Bereich von Vmnt – Vrf bis Vmnt + Vrf, und aufgrund der Vorspannung, die durch die positive Gleichspannung Vmnt bewirkt wird, wird verhindert, dass die Spannung an dem Verbindungspunkt H weit zu der Niederspannungsseite sinkt. In dieser Situation schwankt eine Gatespannung Vg2 des zweiten FET 5 mit Bezug auf den Verbindungspunkt H in einem Bereich von V1L – (Vmnt + Vrf) bis V1L – (Vmnt – Vrf), und die Spannung V1L, die V1L – Vmnt + Vrf < Vp2 erfüllt, wird zum Zeitpunkt des Sendens an den Steuerspannungsanlegeanschluss V1 angelegt, wodurch es ermöglicht wird, die Gatespannung Vg2 so zu halten, dass sie niedriger als die Abschnürspannung Vp2 ist. Damit der zweite FET 5 nicht durch das HF-Signal zum Zeitpunkt des Sendens beeinträchtigt wird, wenn keine Vorspannung von Vmnt anliegt, muss die Spannung V1L des Steuerspannungsanlegeanschlusses V1 aus diesem Grund V1L < Vp2 – Vrf erfüllen. In der fünften Ausführungsform kann jedoch eine Steuerung durchgeführt werden, um eine niedrige Impedanz zwischen dem ersten Ein- und Ausgabeanschluss P1 und dem dritten Ein- und Ausgabeanschluss P3 durch eine Spannung (z. B. etwa –5 V) mit einem geringeren Absolutwert zu halten.
Wenn in dem Fall des HF-Signals einer konstanten Amplitude die Gleichspannung Vmnt kleiner ist als die Maximalamplitude Vrf des HF-Signals, kann die Spannung V1L zu einer Spannung gemacht werden, die um so näher an der Abschnürspannung Vp2 liegt, je näher Vmnt an Vrf liegt. Weiter kann in dem Fall des Verwendens einer Spannungsverdopplergleichrichterschaltung, die Vmnt > Vrf erfüllt, usw. die Spannung V1L den Ausdruck V1L < Vp2 erfüllen.
Andererseits wird zum Zeitpunkt des Empfangs eine Spannung V1H, die V1H > Vp2 erfüllt, an den Steuerspannungsanlegeanschluss V1 angelegt, wodurch der erste FET 2 und der zweite FET 5 jeweils EIN-Widerstände sind, und das dem ersten Ein- und Ausgabeanschluss P1 eingegebene HF-Signal wird von dem zweiten Ein- und Ausgabeanschluss P2 ausgegeben.
Wenn in diesem Beispiel angenommen wird, dass die Maximalamplitude des HF-Signals an dem Verzweigungspunkt H Vrf ist, schwankt die Spannung an dem Verzweigungspunkt H in einem Bereich von Vmnt – Vrf bis Vmnt + Vrf, und die Gatespannung Vg2 schwankt in einem Bereich von V1H – (Vmnt + Vrf) bis V1H – (Vmnt – Vrf). Wenn die Amplitude des dem ersten Ein- und Ausgabeanschluss P1 eingegebenen HF-Signals klein ist und die Bedingung V1H – (Vmnt + Vrf) > Vp2 erfüllt ist, wird der zweite FET 5 dementsprechend eingeschaltet, und eine Impedanz zwischen dem ersten Ein- und Ausgabeanschluss P1 und dem dritten Ein- und Ausgabeanschluss P3 wird hoch. Dementsprechend fließt das dem ersten Ein- und Ausgabeanschluss P1 eingegebene HF-Signal in die Empfangsschaltung (s. 20), die an den zweiten Ein- und Ausgabeanschluss P2 angeschlossen ist.
Wenn die Amplitude des HF-Signals hoch ist und V1H – (Vmnt + Vrf) < Vps) erfüllt ist, schaltet der zweite FET 5 in dem Moment aus, in dem das HF-Signal die oben genannte Bedingung erfüllt, und ein Teil des HF-Signals fließt von dem ersten Ein- und Ausgabeanschluss P1 in den dritten Ein- und Ausgabeanschluss P3. Wenn die Amplitude des HF-Signals weiter ansteigt und V1H – (Vmnt – Vrf) < Vp2 erfüllt ist, wird der zweite FET 5 in dem AUS-Zustand gehalten, und die Impedanz zwischen dem ersten Ein- und Ausgabeanschluss P1 und dem dritten Ein- und Ausgabeanschluss P3 wird niedrig. Wenn ein Impedanzanpassungswiderstand oder dergleichen in den Ausgabeabschnitt der Sendeschaltung (s. 20) eingesetzt ist, die mit dem dritten Ein- und Ausgabeanschluss P3 verbunden ist, kann das HF-Signal über den Widerstand entkommen. Demzufolge kann die Empfangsschaltung geschützt werden. Um den zweiten FET 5 in dem AUS-Zustand mit Bezug auf das HF-Signal hoher Amplitude zu halten, ist es erwünscht, eine Spannung nahe an Vrf als Gleichspannung Vmnt zu entwickeln, die von der Detektorschaltung 10 ausgegeben wird. Um den zweiten FET 5 mit Bezug auf das HF-Signal einer beliebig hohen Amplitude in dem AUS-Zustand zu halten, wird eine Doppelgleichrichterschaltung oder dergleichen in der Detektorschaltung 10 verwendet, um eine Gleichspannung Vmnt zu liefern, die Vmnt ≥ Vrf erfüllt.
Bei dem Halbleiterschalter gemäß der fünften Ausführungsform der vorliegenden Erfindung ist der erste Transistor in Serie zwischen den ersten Ein- und Ausgabeanschluss und den zweiten Ein- und Ausgabeanschluss geschaltet. Weiter ist die Induktivität parallel zwischen die Sourceelektrode und die Drainelektrode des ersten Transistors geschaltet. Die Detektorschaltung gibt die positive Gleichspannung, die dem Leistungspegel des Hochfrequenzsignals entspricht, das von der Übertragungsleitung abgezweigt wird, die zwischen den ersten Ein- und Ausgabeanschluss und den dritten Ein- und Ausgabeanschluss geschaltet ist, an die Signalleitung zwischen dem mit dem ersten Ein- und Ausgabeanschluss verbundenen Gleichspannungsblockkondensator und der ersten Übertragungsleitung ab. Aus diesem Grund kann gemäß dem oben genannten Halbleiterschalter die zum Zeitpunkt des Sendens an den Steuerspannungsanlegeanschluss angelegte Spannung als eine Spannung gesteuert sein, die einen kleineren Absolutwert als die negative Maximialspitzenamplitude des HF-Signals hat, und daher kann der Aufbau der Halbleiterschaltung weiter vereinfacht sein. Weiter kann der Halbleiterschalter gewonnen werden, der leicht verkleinert werden kann und in der Lage ist, das Signal zum Zeitpunkt des Empfangs gemäß der Eingangsleistung umzuschalten, während er die Leistungsfähigkeit des Empfangssystems mit einem einfachen Aufbau behält.
Sechste Ausführungsform
18 ist ein Schaltbild, das einen Halbleiterschalter 1E gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt. Der Halbleiterschalter 1E wird als Umschalter verwendet, beispielsweise in dem in 20 gezeigten HF-Modul.
Mit Bezug auf 18 ist der erste FET 2 zwischen den ersten Ein- und Ausgabeanschluss P1 und den zweiten Ein- und Ausgabeanschluss P2 geschaltet. Weiter ist die Induktivität 3 parallel zwischen die Drainelektrode und die Source-elektrode des ersten FET 2 geschaltet. Weiter sind die Gleichspannungsblockkondensatoren 12e und 12b jeweils zwischen den ersten Ein- und Ausgabeanschluss P1 und den ersten FET 2 und zwischen den ersten FET 2 und den zweiten Ein- und Ausgabeanschluss P2 geschaltet. Die Gleichspannungsblockkondensatoren 12h und 12c sind jeweils mit der Seite der Übertragungsleitung 4 des Verzweigungspunkts, an dem die Signalleitung von dem ersten Ein- und Ausgabeanschluss P1 zu dem zweiten Ein- und Ausgabeanschluss P2 oder dem dritten Ein- und Ausgabeanschluss P3 verzweigt wird, und dem dritten Ein- und Ausgabeanschluss P3 jeweils verbunden.
Die Übertragungsleitung 4, die eine Länge von ¼ Wellenlänge mit Bezug auf ein gewünschtes HF-Signal aufweist, ist zwischen den ersten Ein- und Ausgabeanschluss P1 und den dritten Ein- und Ausgabeanschluss P3 geschaltet. Weiter ist von der Drainelektrode und der Sourceelektrode des zweiten FET 5 die eine zwischen die Übertragungsleitung 4 und den dritten Ein- und Ausgabeanschluss P3 geschaltet, und die andere von der Drainelektrode und der Sourceelektrode ist über den Gleichspannungsblockkondensator 12d mit Masse verbunden. Die Gateelektrode des ersten FET 2 und die Gateelektrode des zweiten FET 5 sind über den Gatevorwiderstand 9 bzw. den Gatevorwiderstand 6 mit dem Spannungssteueranschluss V1 verbunden.
Weiter ist die Übertragungsleitung 7, die parallel zu der Übertragungsleitung 4 angeordnet ist und es ermöglicht, einen Teil des durch die Übertragungsleitung 4 laufenden HF-Signals durch Kopplung abzuzweigen, in der Übertragungsleitung 4 bereitgestellt. Die Detektorschaltung 10, die den Leistungspegel des abgezweigten HF-Signals erfasst und die dem Leistungspegel entsprechende positive Gleichspannung Vmnt ausgibt, ist mit dem Ende der Übertragungsleitung 7 auf der Seite des zweiten FET 5 verbunden. Der Ausgang der Detektorschaltung 10 ist über einen Vorwiderstand 11a mit einer Signalleitung zwischen dem Gleichspannungsblockkondensator 12e und dem ersten FET 2 verbunden. Der Ausgang der Detektorschaltung 10 ist auch über einen Vorwiderstand 11b mit einer Signalleitung zwischen dem Gleichspannungsblockkondensator 12h und der Übertragungsleitung 4 verbunden.
Der zweite Ein- und Ausgabeanschluss P2 ist mit dem in 20 gezeigten Empfangssystem verbunden, und der dritte Ein- und Ausgabeanschluss P3 ist in ähnlicher Weise mit dem in 20 gezeigten Sendesystem verbunden.
Im Folgenden wird ein Betrieb des wie oben beschrieben aufgebauten Halbleiterschalters 1E beschrieben. Zum Zeitpunkt des Empfangs wird eine Spannung V1H, die V1H > Vp1, Vp2 erfüllt, an den Steuerspannungsanlegeanschluss V1 angelegt, wodurch der erste FET 2 und der zweite FET 5 jeweils EIN-Widerstände sind und das dem ersten Ein- und Ausgabeanschluss P1 eingegebene HF-Signal von dem zweiten Ein- und Ausgabeanschluss P2 ausgegeben wird.
Wenn ein großes HF-Signal dem ersten Ein- und Ausgabeanschluss P1 eingegeben wird, um ein großes HF-Signal in der Übertragungsleitung 7 zu erzeugen in einem Zustand, in dem die Spannung V1H, die VH1 > Vp1, Vp2 erfüllt, an dem Steuerspannungsanlegeanschluss V1 anliegt, erzeugt die Detektorschaltung 10 die positive erfasste Ausgangsspannung, und die Gatespannung des ersten FET 2 wird relativ verringert. Dementsprechend wird der erste FET 2 eine AUS-Kapazität, und die Impedanz zwischen dem ersten Ein- und Ausgabeanschluss P1 und dem zweiten Ein- und Ausgabeanschluss P2 ist hoch. Gleichzeitig wird die Gatespannung des zweiten FET 5 durch die positive erfasste Ausgangsspannung, die von der Detektorschaltung 10 an die Signalleitung zwischen dem Gleichspannungsblockkondensator 12h und der Übertragungsleitung 4 angelegt wird, relativ verringert, und daher ist der zweite FET 5 eine AUS-Kapazität, und die Impedanz zwischen dem ersten Ein- und Ausgabeanschluss P1 und dem dritten Ein- und Ausgabeanschluss P3 ist niedrig.
Um die niedrige Impedanz zwischen dem ersten Ein- und Ausgabeanschluss P1 und dem dritten Ein- und Ausgabeanschluss P3 zu halten, wenn das große HF-Signal eingegeben wird, muss wie bei der Beschreibung der fünften Ausführungsform V1H – (Vmnt – Vrf) < Vp2 erfüllt sein. Weiter muss, um den ersten FET 2 in dem AUS-Zustand zu halten und die hohe Impedanz zwischen dem ersten Ein- und Ausgabeanschluss P1 und dem zweiten Ein- und Ausgabeanschluss P2 zu halten, wenn das große HF-Signal eingegeben wird, die Gatespannung Vgl mit Bezug auf die Sourceelektrode oder die Drainelektrode des ersten FET 2 niedriger gehalten werden als die Abschnürspannung Vp1, und V1H – (Vmnt – Vrf) < Vp1 muss erfüllt sein. Wenn das HF-Signal mit der großen Amplitude dem ersten Ein- und Ausgabeanschluss P1 eingegeben wird, kann dementsprechend zum hinreichenden Schützen der Empfangsschaltung ein V1H gesetzt werden, das diese zwei Bedingungen erfüllt. Weiter ist es wünschenswert, eine Spannung nahe an Vrf als Gleichspannung Vmnt zu entwickeln, die von der Detektorschaltung 10 ausgegeben wird. Weiter wird, um den zweiten FET 5 in dem AUS-Zustand mit Bezug auf das HF-Signal einer beliebig großen Amplitude zu halten, eine Doppelgleichrichtschaltung oder dergleichen in der Detektorschaltung 10 verwendet, um eine Gleichspannung Vmnt zu liefern, die Vmnt ≥ Vrf erfüllt.
Andererseits wird zum Zeitpunkt des Sendens eine Spannung V1L, die V1L < Vp1, Vp2 erfüllt, an den Steuerspannungsanlegeanschluss V1 angelegt, wodurch der erste FET 2 und der zweite FET 5 jeweils AUS-Kapazitäten sind und das dem dritten Ein- und Ausgabeanschluss P3 eingegebene HF-Sendesignal von dem ersten Ein- und Ausgabeanschluss P1 ausgegeben wird.
Wenn das Sendesignal mit der großen Leistung übertragen wird, wird die Spannung des HF-Signals mit der großen Maximalamplitude Vrf an den Verbindungspunkt (Verbindungspunkt H) zwischen der Übertragungsleitung 4 und dem zweiten FET 5 angelegt. Um den zweiten FET 5 in dem AUS-Zustand zu halten, ist es daher erforderlich, dass die Spannung an dem Steuerspannungsanlegeanschluss V1 auf eine Spannung gesteuert wird, die niedriger als eine Spannung (–Vrf + Vrp2) ist, die festgelegt wird durch Addieren der Abschnürspannung Vp2 des zweiten FET 5 zu der negativen Maximalspitzenspannung (–Vrf) des HF-Signals.
Bei dem Halbleiterschalter 1E gemäß der sechsten Ausführungsform wird die positive Gleichspannung Vmnt, die dem Leistungspegel des Übertragungssignals entspricht, von der Detektorschaltung 10 ausgegeben, und daher ist es möglich, die Gatespannung relativ zu verringern durch Erhöhen der Spannung an dem Verbindungspunkt H und den zweiten FET 5 in dem AUS-Zustand zu halten. Aus demselben Grund wie bei der Beschreibung der fünften Ausführungsform wird bei der Gatespannung Vg2 des zweiten FET 5 und der Abschnürspannung Vp2 des zweiten FET 5 die Spannung V1L, die V1L – Vmnt + Vrf < Vps erfüllt, an den Steuerspannungsanlegeanschluss V1 angelegt, wodurch es möglich ist, den Halbleiterschalter zu steuern.
Wenn das Sendesignal der hohen Leistung übertragen wird, muss, um den ersten FET 2 in dem AUS-Zustand zu halten und die hohe Impedanz zwischen dem ersten Ein- und Ausgabeanschluss P1 und dem zweiten Ein- und Ausgabeanschluss P2 zu halten, die Gatespannung mit Bezug auf die Sourceelektrode oder die Drainelektrode des ersten FET 2 so gehalten werden, dass sie niedriger als die Abschnürspannung Vp1 ist, und V1L – (Vmnt – Vrf) < Vp1 muss erfüllt sein. Wenn das Sendesignal hoher Leistung von dem Halbleiterschalter gemäß der sechsten Ausführungsform übertragen wird, kann daher, um die niedrige Impedanz zwischen dem ersten Ein- und Ausgabeanschluss P1 und dem dritten Ein- und Ausgabeanschluss P3 stabil zu halten und die Empfangsschaltung hinreichend zu schützen, ein V1L, das die oben genannten zwei Bedingungen erfüllt, eingestellt werden. Weiter ist es wünschenswert, eine Spannung nahe an Vrf als Gleichspannung Vmnt zu entwickeln, die von der Detektorschaltung 10 ausgegeben wird. Weiter wird, um den zweiten FET 5 in den AUS-Zustand mit Bezug auf das HF-Signal einer beliebig großen Amplitude zu halten, eine Doppelgleichrichterschaltung oder dergleichen in der Detektorschaltung verwendet, um eine Gleichspannung Vmnt zu liefern, die Vmnt ≥ Vrf erfüllt.
Bei dem Halbleiterschalter gemäß der sechsten Ausführungsform der vorliegenden Erfindung ist der erste Transistor in Serie zwischen den ersten Ein- und Ausgabeanschluss und den zweiten Ein- und Ausgabeanschluss geschaltet. Weiter ist die Induktivität parallel zwischen die Sourceelektrode und die Drainelektrode des ersten Transistors geschaltet. Die Detektorschaltung gibt die positive Gleichspannung aus, die dem Leistungspegel des Hochfrequenzsignals entspricht, das von der Übertragungsleitung abgezweigt wird, die zwischen dem ersten Ein- und Ausgabeanschluss und dem dritten Ein- und Ausgabeanschluss eingesetzt ist, an die Signalleitung zwischen dem Gleichspannungsblockkondensator, der mit dem ersten Ein- und Ausgabeanschluss verbunden ist, und dem ersten Transistor und die Signalleitung zwischen dem anderen Gleichspannungsblockkondensator, der mit dem ersten Ein- und Ausgabeanschluss verbunden ist, und der ersten Übertragungsleitung aus.
Aus diesem Grund kann gemäß dem oben genannten Halbleiterschalter die Spannung, die zum Zeitpunkt des Sendens an den Steuerspannungsanlegeanschluss angelegt ist, als eine Spannung gesteuert werden, deren Absolutwert kleiner ist als die negative maximale Spitzenamplitude des HF-Signals, und der Aufbau des Halbleiterschalters kann weiter vereinfacht werden. Wenn die Eingabeleistung zum Zeitpunkt des Empfangs groß ist, werden weiter der erste Ein- und Ausgabeanschluss und der zweite Ein- und Ausgabeanschluss voneinander getrennt, und die Eingangsleistung kann von dem ersten Ein- und Ausgabeanschluss an den dritten Ein- und Ausgabeanschluss geliefert werden. Daher kann das Empfangssystem wirkungsvoller geschützt werden.
Weiter kann der Halbleiterschalter gewonnen werden, der leicht verkleinert wird und in der Lage ist, das Signal zum Zeitpunkt des Empfangs entsprechend der Eingangsleistung umzuschalten, während er die Leistungsfähigkeit des Empfangssystems mit einem einfachen Aufbau behält.

Claims

Halbleiterschalter mit einem ersten Ein- und Ausgabeanschluss (P1), einem zweiten Ein- und Ausgabeanschluss (P2) und einem dritten Ein- und Ausgabeanschluss (P3), wobei der erste Ein- und Ausgabeanschluss (P1) und der zweite Ein- und Ausgabeanschluss (P2) über einen ersten Weg verbunden sind und der erste Ein- und Ausgabeanschluss (P1) und der dritte Ein- und Ausgabeanschluss (P3) über einen zweiten Weg verbunden sind, enthaltend: einen ersten Transistor (2), der entweder in Serie oder parallel zwischen dem ersten Ein- und Ausgabeanschluss (P1) und dem zweiten Ein- und Ausgabeanschluss (P2) angeschlossen ist, eine erste Übertragungsleitung (4) mit einer vorgegebenen Länge, die zwischen den ersten Ein- und Ausgabeanschluss (P1) und den dritten Ein- und Ausgabeanschluss (P3) geschaltet ist, eine zweite Übertragungsleitung (7), die parallel zu der ersten Übertragungsleitung (4) angeordnet ist, um es einem Teil eines durch die erste Übertragungsleitung (4) laufenden Hochfrequenzsignal zu ermöglichen, durch Kopplung abgezweigt zu werden, und eine Detektorschaltung (8), die mit einem Ende der zweiten Übertragungsleitung (7) verbunden ist, zum Ausgeben einer Gleichspannung, die einem Leistungspegel des abgezweigten Hochfrequenzsignals entspricht, wobei der erste Transistor (2) entsprechend einer Ausgabe der Detektorschaltung (8) gesteuert und geschaltet wird zum Umschalten zwischen dem ersten Weg und dem zweiten Weg.
Halbleiterschalter gemäß Anspruch 1, bei dem der erste Transistor (2) in Reihe zwischen den ersten Ein- und Ausgabeanschluss (P1) und den zweiten Ein- und Ausgabeanschluss (P2) geschaltet ist, eine Induktivität (3) parallel zwischen eine Sourceelektrode und eine Drainelektrode des ersten Transistors geschaltet ist, und die Detektorschaltung (8) eine Gleichspannung, die dem Leistungspegel des abgezweigten Hochfrequenzsignals entspricht, an eine Gateelektrode des ersten Transistors (2) ausgibt und den ersten Transistor (2) ausschaltet, wenn der Leistungspegel hoch ist.
Halbleiterschalter gemäß Anspruch 1, bei dem ein zweiter Transistor (5) parallel zwischen der ersten Übertragungsleitung (4) und dem dritten Ein- und Ausgabeanschluss (P3) angeschlossen ist, der erste Transistor (2) in Reihe zwischen den ersten Ein- und Ausgabeanschluss (P1) und den zweiten Ein- und Ausgabeanschluss (P2) geschaltet ist, eine Induktivität (3) parallel zwischen eine Sourceelektrode und eine Drainelektrode des ersten Transistors geschaltet ist, und die Detektorschaltung (8) eine Gleichspannung, die dem Leistungspegel des abgezweigten Hochfrequenzsignals entspricht, an eine Gateelektrode des ersten Transistors (2) und eine Gateelektrode des zweiten Transistors (5) ausgibt und den ersten Transistor (2) und den zweiten Transistor (5) ausschaltet, wenn der Leistungspegel hoch ist.
Halbleiterschalter gemäß Anspruch 1, bei dem der erste Transistor (2) in Reihe zwischen den ersten Ein- und Ausgabeanschluss (P1) und den zweiten Ein- und Ausgabeanschluss (P2) geschaltet ist, eine Induktivität (3) parallel zwischen eine Sourceelektrode und eine Drainelektrode des ersten Transistors geschaltet ist, und die Detektorschaltung (8) eine Gleichspannung, die dem Leistungspegel des abgezweigten Hochfrequenzsignals entspricht, an eine Signalleitung zwischen dem ersten Ein- und Ausgabeanschluss (P1) und dem ersten Transistors (2) ausgibt und den ersten Transistor (2) und den zweiten Transistor (5) ausschaltet, wenn der Leistungspegel hoch ist.
Halbleiterschalter gemäß Anspruch 1, bei dem eine dritte Übertragungsleitung (17) mit einer vorgegebenen Länge zwischen den ersten Ein- und Ausgabeanschluss (P1) und den zweiten Ein- und Ausgabeanschluss (P2) geschaltet ist, der erste Transistor (2) parallel zwischen dem ersten Ein- und Ausgabeanschluss (P1) und der dritten Übertragungsleitung (17) angeschlossen ist, und die Detektorschaltung (8) eine Gleichspannung, die dem Leistungspegel des abgezweigten Hochfrequenzsignals entspricht, an eine Signalleitung zwischen dem ersten Ein- und Ausgabeanschluss (P1) und der dritten Übertragungsleitung (17) ausgibt und den ersten Transistor (2) einschaltet und den zweiten Transistor (5) ausschaltet, wenn der Leistungspegel hoch ist.
Halbleiterschalter gemäß Anspruch 1, bei dem der erste Transistor (2) in Reihe zwischen den ersten Ein- und Ausgabeanschluss (P1) und den zweiten Ein- und Ausgabeanschluss (P2) geschaltet ist, eine Induktivität (3) parallel zwischen eine Sourceelektrode und eine Drainelektrode des ersten Transistors geschaltet ist, und die Detektorschaltung (8) eine Gleichspannung, die dem Leistungspegel des abgezweigten Hochfrequenzsignals entspricht, an eine Signalleitung zwischen dem ersten Ein- und Ausgabeanschluss (P1) und der ersten Übertragungsleitung (4) ausgibt und den zweiten Transistor (5) auch dann ausschaltet, wenn der Leistungspegel hoch ist.
Halbleiterschalter gemäß Anspruch 1, bei dem der erste Transistor (2) in Reihe zwischen den ersten Ein- und Ausgabeanschluss (P1) und den zweiten Ein- und Ausgabeanschluss (P2) geschaltet ist, eine Induktivität (3) parallel zwischen eine Sourceelektrode und eine Drainelektrode des ersten Transistors geschaltet ist, und die Detektorschaltung (8) eine Gleichspannung, die dem Leistungspegel des abgezweigten Hochfrequenzsignals entspricht, an eine Signalleitung zwischen dem ersten Ein- und Ausgabeanschluss (P1) und dem ersten Transistor (2) und eine Signalleitung zwischen dem ersten Ein- und Ausgabeanschluss (P1) und der ersten Übertragungsleitung (4) ausgibt und den ersten Transistor (2) und den zweiten Transistor (5) auch dann ausschaltet, wenn der Leistungspegel hoch ist.
Halbleiterschalter gemäß einem der Ansprüche 1 bis 7, bei dem die erste Übertragungsleitung (4) und die dritte Übertragungsleitung (17) eine Länge von 1/4 Wellenlänge mit Bezug auf ein gewünschtes Hochfrequenzsignal haben.
Halbleiterschalter gemäß einem der Ansprüche 1 bis 8, bei dem die Detektorschaltung (8) mit einem Ende der zweiten Übertragungsleitung (7) auf einer entgegengesetzten Seite des dritten Ein- und Ausgabeanschlusses (P3) verbunden ist.
Halbleiterschalter gemäß einem der Ansprüche 1 bis 9, bei dem eine Mehrzahl erster Transistoren (2) angeschlossen sind.
Halbleiterschalter gemäß einem der Ansprüche 1 bis 10, bei dem eine Mehrzahl zweiter Transistoren (5) angeschlossen sind.
Halbleiterschalter gemäß einem der Ansprüche 1 bis 11, bei dem die Detektorschaltung eine Doppelgleichrichterschaltung enthält.
Halbleiterschalter-MMIC, bei dem der Halbleiterschalter gemäß einem der Ansprüche 1 bis 12 auf einem semiisolierenden Substrat gebildet ist.
HF-Umschaltmodul, das aus dem Halbleiterschalter gemäß einem der Ansprüche 1 bis 12 gebildet ist.
HF-Leistungswiderstandsschaltmodul, das aus dem Halbleiterschalter gemäß einem der Ansprüche 1 bis 12 gebildet ist.
Sende- und Empfangsmodul, das aus dem Halbleiterschalter gemäß einem der Ansprüche 1 bis 12 gebildet ist.