JP5279551B2 - 半導体スイッチ、半導体スイッチmmic、切り替えスイッチrfモジュール、耐電力スイッチrfモジュールおよび送受信モジュール - Google Patents
半導体スイッチ、半導体スイッチmmic、切り替えスイッチrfモジュール、耐電力スイッチrfモジュールおよび送受信モジュール Download PDFInfo
- Publication number
- JP5279551B2 JP5279551B2 JP2009049206A JP2009049206A JP5279551B2 JP 5279551 B2 JP5279551 B2 JP 5279551B2 JP 2009049206 A JP2009049206 A JP 2009049206A JP 2009049206 A JP2009049206 A JP 2009049206A JP 5279551 B2 JP5279551 B2 JP 5279551B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output terminal
- transmission line
- semiconductor switch
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 173
- 239000004065 semiconductor Substances 0.000 title claims abstract description 125
- 238000001514 detection method Methods 0.000 claims description 80
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 36
- 239000003990 capacitor Substances 0.000 description 24
- 230000004048 modification Effects 0.000 description 24
- 238000012986 modification Methods 0.000 description 24
- 238000002955 isolation Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/10—Auxiliary devices for switching or interrupting
- H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
Description
図19は、従来の半導体スイッチ50を示す回路図である。
図19において、半導体スイッチ50は、第1入出力端子P1と、第2入出力端子P2と、第3入出力端子P3とを備えている。第1入出力端子P1と第2入出力端子P2との間には、第1FET(電界効果トランジスタ)51が接続されている。また、第1FET51のドレイン電極とソース電極との間には、インダクタ52が並列に接続されている。
図20において、半導体スイッチ50の第1入出力端子P1は、アンテナ接続端子P4に接続されている。また、第2入出力端子P2は、受信系回路57(低雑音増幅器等)を介して受信信号出力端子P5に接続されている。また、第3入出力端子P3は、送信系回路58(増幅器等)を介して送信信号入力端子P6に接続されている。
図21において、半導体スイッチ50の第1入出力端子P1は、サーキュレータ59を介してアンテナ接続端子P4に接続されている。また、サーキュレータ59は、送信系回路58を介して送信信号入力端子P6に接続されている。また、第2入出力端子P2は、受信系回路57を介して受信信号出力端子P5に接続されている。また、第3入出力端子P3は、抵抗60を介して接地されている。
ここで、アンテナ接続端子P4で受信した入力信号が高入力電力である場合には、半導体スイッチ50を切り替えて第1入出力端子P1と第3入出力端子P3とを接続し、入力信号をダミーの抵抗60に通過させることにより、受信系回路57を保護する。
従来の半導体スイッチでは、RFモジュールの耐電力スイッチとして使用した場合に、受信時の入力信号の電力レベルを検出し、電力レベルに応じて半導体スイッチを切り替える必要がある。そのため、電力レベルを検出するための検出回路を受信系の入力側に設ける必要があり、受信系の損失が増加して性能が低下するという問題点があった。
また、上記検出回路とともに、半導体スイッチのスイッチングを制御する制御回路も必要となり、回路構成が大きくなるという問題点もあった。
また、他の方法として、過入力電力を一定のレベルまで低減させるリミッタ等を受信系の入力側に設けることも考えられるが、この場合も受信系の損失が増加して性能が低下するという問題点があった。
そのため、簡素な構成で受信系の性能を維持しつつ、受信時の入力電力に応じて信号を切り替えることができる半導体スイッチを得ることができる。
この発明の半導体スイッチは、半絶縁基板上に形成されて、半導体スイッチMMIC(Microwave Monolithic IC)として用いられる。また、半導体スイッチおよび半導体スイッチMMICは、切り替えスイッチRFモジュール、耐電力スイッチRFモジュールおよび送受信モジュールを構成する部品として用いられる。
図1は、この発明の実施の形態1に係る半導体スイッチ1を示す回路図である。
図1において、半導体スイッチ1は、第1入出力端子P1と、第2入出力端子P2と、第3入出力端子P3とを備えている。第1入出力端子P1と第2入出力端子P2との間には、スイッチング素子として用いられる第1FET(電界効果トランジスタ、第1トランジスタ)2が接続されている。また、第1FET2のドレイン電極とソース電極との間には、インダクタ3が並列に接続されている。第1FET2のドレイン電極とソース電極とは、何れを第1入出力端子P1側としてもよい。
図2(a)において、検波回路8は、ダイオード101、102と、抵抗103と、コンデンサ104とを有している。端子RFinには、ダイオード101のアノードとダイオード102のカソードとが接続されている。ダイオード101のアノードとダイオード102のカソードとの接続点を接続点Fとする。ダイオード101のカソードは接地されている。ダイオード102のアノードは、抵抗103の一端、コンデンサ104の一端および端子Vmntに接続されている。抵抗103の他端とコンデンサ104の他端とは、それぞれ接地されている。
RF入力端子RFinに入力された伝送線路7からのRF信号の振幅は、ダイオード101、102の整流作用、および抵抗103とコンデンサ104との平滑作用により、負のDC電圧Vmntとして出力される。
まず、図1の半導体スイッチ1において、制御電圧印加端子V1に第2FET5のピンチオフ電圧Vp2よりも高い電圧(例えば、0V)を印加し、かつ、第1入出力端子P1に入力されて伝送線路7で分岐されたRF信号の電力レベルが低い場合の等価回路を図3に示す。図3において、第2FET5のゲート電圧が第2FET5のピンチオフ電圧Vp2よりも高いため、第2FET5は、オン抵抗(トランジスタがオン状態となったときに有する抵抗値)Ron2となる。このため、伝送線路4はλ/4のショートスタブとして働き、第1入出力端子P1からみた第3入出力端子P3側のインピーダンスは、高インピーダンスとなる。
図5より、この場合において、第1FET2のピンチオフ電圧Vp1が例えば−2Vであるときには、RF信号の電力レベルが約35dBm以上のときに、第1入出力端子P1から第2入出力端子P2へのRF信号が遮断されることが分かる。
これらのことは、以下の実施の形態やその変形例においても同様に適用することができる。
上記実施の形態1では、検波回路8が伝送線路7の第2FET5側の端部に接続されていると説明したが、これに限定されない。
図6は、この発明の実施の形態1の変形例1に係る半導体スイッチ1を示す回路図である。
図6において、検波回路8は、伝送線路7の第1FET2側の端部に接続されている。なお、その他の構成は、図1と同様なので、説明を省略する。
図7より、この場合において、第1FET2のピンチオフ電圧Vp1が例えば−2Vであるときには、RF信号の電力レベルが約20dBm以上のときに、第1入出力端子P1から第2入出力端子P2へのRF信号が遮断されることが分かる。すなわち、図5における場合よりも小さいRF信号レベルで第1入出力端子P1から第2入出力端子P2へのRF信号を遮断することができる。
この変形は、以下の実施の形態やその変形例においても同様に適用することができる。
上記実施の形態1では、図2(a)に示す整流回路で検波回路8を構成したが、より高い検波出力電圧を取り出すために、倍電圧整流回路としてもよい。例えば、図2(b)に示すように、端子RFinと接続点Fとの間にコンデンサ105を接続することにより、半波2倍圧の倍電圧整流回路とすることができる。また、両波倍電圧整流回路等の他の倍電圧整流回路とすることもできる。倍電圧整流回路を用いることで、伝送線路4におけるRF信号の最大振幅よりも高い検波出力電圧を取り出すことが可能となる。これにより、小さいRF信号レベルで受信回路を保護することができ、また保護動作をより安定化させることができる。
この変形は、実施の形態1および実施の形態1の変形例1に適用することができる。以下の実施の形態やその変形例においても同様に適用することができる。
図8は、この発明の実施の形態2に係る半導体スイッチ1Aを示す回路図である。
図8において、検波回路8の出力は、第1FET2のゲート電極に接続されるとともに、第2FET5のゲート電極に接続されている。制御電圧印加端子は有しない。その他の構成は、図1と同様なので、説明を省略する。
伝送線路7で分岐されたRF信号の電力レベルが低い場合には、検波回路8から出力されるDC電圧Vmntが第1FET2のピンチオフ電圧Vp1および第2FET5のピンチオフ電圧Vp2よりも高く(Vp1,Vp2<Vmnt)なる。そのため、等価回路は、図3の回路と同様になり、第1入出力端子P1に入力されたRF信号は、第2入出力端子P2から出力される。
そのため、小型化が容易であり、簡素な構成で受信系の性能を維持しつつ、受信時の入力電力に応じて信号を切り替えることができ、受信回路を保護することができる半導体スイッチを得ることができる。
図10は、図8に示した半導体スイッチ1Aにおいて、第1FET2および第2FET5をそれぞれ複数個ずつ直列に接続したものを示す回路図である。
この場合には、高入力電力に対して、複数個の第1FET2a、2bおよび第2FET5a、5bのそれぞれにかかる電力(電流、電圧)を分散させることができるので、より高電力のRF信号を扱うことができる。
上記の実施の形態2の変形例1のように複数個の第1FET2a、2bを接続した場合、図11に示すように、インダクタ3a、3bは、複数個の第1FET2a、2bのドレイン・ソース間に、それぞれ接続することも可能である。これにより、第1FET2a、2bとインダクタ3a、3bとからなる共振回路が複数個直列に接続されることになり、アイソレーションをより高めることができる。
第1FET2および第2FET5をそれぞれ複数個ずつ用いて、更なる大入力電力に対応する回路を構成することもできる。
図12は、図8に示した半導体スイッチ1Aにおいて、第1FET2および第2FET5をそれぞれ複数個ずつ設けたものを示す更に別の回路図である。
第1入出力端子P1に入力されるRF信号が大入力電力である場合、検波回路8から出力される負のDC電圧Vmntにより、第1FET2、第2FET5および第3FET13がそれぞれオフ容量となる。そのため、第1入出力端子P1から第2入出力端子P2へ接続されたRF信号が、第1入出力端子P1から第3入出力端子P3へと切り替えられる。このとき、検波回路14から出力されるピンチオフ電圧よりも低い負のDC電圧Vmntが、共振回路16の第4FET15のゲート電極に印加されることにより、共振回路16が高インピーダンスとなり、結果として2段の共振回路でアイソレーションを取ることになるため、第2入出力端子P2へのアイソレーションを更に向上させることができる。
なお、実施の形態2以外の実施の形態やその変形例においても、第1FET2および第2FET5がそれぞれ1個ずつ設けられている構成に限定されず、上記の変形例1ないし3のように第1FET2および第2FET5を、それぞれ複数個ずつ設けてもよい。
図13は、この発明の実施の形態3に係る半導体スイッチ1Bを示す回路図である。
図13において、半導体スイッチ1Bは、図1に示した検波回路8に代えて、分岐されたRF信号の電力レベルを検出し、電力レベルに応じた正のDC電圧Vmntを出力する検波回路10が接続されている。検波回路10は、電力レベルが高くなるほど高いDC電圧を出力する。検波回路10は、図2(a)に示した検波回路8のダイオード101および102の極性を変更することにより実現できる。また、検波回路10の出力は、バイアス抵抗11を介して、第1入出力端子P1に接続されたDCカット用のコンデンサ12aと第1FET2との間の信号線路に接続されている。
制御電圧印加端子V1に第1FET2および第2FET5のピンチオフ電圧Vp1、Vp2の何れよりも高い電圧を印加し、かつ、伝送線路7で分岐されたRF信号の電力レベルが低い場合、第1FET2および第2FET5は、それぞれオン抵抗Ron1およびオン抵抗Ron2となる。そのため、等価回路は、図3の回路と同様になり、第1入出力端子P1に入力されたRF信号は、第2入出力端子P2から出力される。
そのため、小型化が容易であり、簡素な構成で受信系の性能を維持しつつ、受信時の入力電力に応じて信号を切り替えることができる半導体スイッチを得ることができる。
さらに、制御電圧印加端子に第1FETおよび第2FETのピンチオフ電圧よりも低い電圧を印加し、かつ伝送線路で分岐されたRF信号の電力レベルが低い場合、実施の形態1に係る半導体スイッチでは第1入出力端子から第2入出力端子へのRF信号が遮断されないのに対し、実施の形態3に係る半導体スイッチでは、第1入出力端子から第2入出力端子へのRF信号が遮断されるため、送信時にRF信号が受信回路により混入しにくくなる。
図14は、この発明の実施の形態4に係る半導体スイッチ1Cを示す回路図である。この半導体スイッチ1Cは、並列型のスイッチである。
図14において、第1入出力端子P1と第2入出力端子P2との間には、所望のRF信号に対して1/4波長の長さを有する伝送線路17(第3伝送線路)が、DCカット用のコンデンサ12b、12eを介して接続されている。また、伝送線路17と第2入出力端子P2との間には、第1FET2が並列に接続されている。すなわち、伝送線路17と第2入出力端子P2との間には、第1FET2のドレイン電極およびソース電極の一方が接続され、ドレイン電極およびソース電極の他方は、DCカット用のコンデンサ12fを介して接地されている。また、第1FET2のゲート電極は、ゲートバイアス抵抗を介して制御電圧印加端子V1に接続されている。
また、伝送線路4には、伝送線路4に平行に配置された伝送線路7が設けられている。伝送線路7の第2FET5側の端部には、分岐されたRF信号の電力レベルに応じた負のDC電圧Vmntを出力する検波回路8が接続されている。また、検波回路8の出力は、バイアス抵抗11を介してDCカット用のコンデンサ12eと伝送線路17との間の信号線路に接続されるとともに、ゲートバイアス抵抗6を介して第2FET5のゲート電極に接続されている。
制御電圧印加端子V1にV1<Vp1となる電圧を印加し、かつ伝送線路7で分岐されたRF信号の電力レベルが低い場合は、第1FET2がオフ容量となるので伝送線路17は通常の伝送線路として働き、受信時に第1入出力端子P1に入力されたRF信号は、第2入出力端子P2から出力される。このとき、第2FET5はオン抵抗となり、第1入出力端子P1からみた第3入出力端子P3側のインピーダンスは、高インピーダンスとなるので、第1入出力端子P1から第3入出力端子P3へのRF信号が遮断される。
そのため、小型化が容易であり、簡素な構成で受信系の性能を維持しつつ、受信時の入力電力に応じて信号を切り替えることができる半導体スイッチを得ることができる。
また、この半導体スイッチによれば、第1入出力端子と第2入出力端子の間には直列に接続されたトランジスタがないことから、受信時のスイッチの損失を上記実施の形態1〜3のものよりも小さくすることができる。
上記実施の形態4では、第2FET5が1個設けられている構成を示したが、これに限定されず、第2FET5は、複数個設けられてもよい。
図15は、図14に示した半導体スイッチ1Cにおいて、第2FET5を複数個設けたものを示す回路図である。
図15において、伝送線路4と第3入出力端子P3との間には、2個の第2FET5a、5bが直列に接続されている。なお、その他の構成は、図14と同様なので、説明を省略する。
この場合には、高入力電力に対して、複数個の第2FET5にかかる電力(電流、電圧)を分散させることができるので、より高電力のRF信号を扱うことができる。
第1FET2を複数個用いて、RF信号遮断時のアイソレーションを向上させることができる回路を構成することもできる。
図16は、図14に示した半導体スイッチ1Cにおいて、第1FET2を複数個設けたものを示す別の回路図である。
制御電圧印加端子V1にV1<Vp1となる電圧を印加したとき、伝送線路7で分岐されたRF信号の電力レベルが低い場合は、2個の第1FET2c、2dがオフ容量となるので、第1入出力端子P1に入力されたRF信号は、第2入出力端子P2から出力される。このとき、第2FET5はオン抵抗となり、第1入出力端子P1からみた第3入出力端子P3側のインピーダンスは、高インピーダンスとなるので、第1入出力端子P1から第3入出力端子P3へのRF信号が遮断される。
図17は、この発明の実施の形態5に係る半導体スイッチ1Dを示す回路図である。この半導体スイッチ1Dは、例えば図20に示したRFモジュールにおいて、切り替えスイッチとして用いられる。
図17において、第1入出力端子P1と第2入出力端子P2との間には、第1FET2が接続されている。また、第1FET2のドレイン電極とソース電極との間には、インダクタ3が並列に接続されている。
送信時には、制御電圧印加端子V1にV1L<Vp2となる電圧V1Lを印加することにより、第1FET2および第2FET5がそれぞれオフ容量となり、第3入出力端子P3に入力された送信用のRF信号は、第1入出力端子P1から出力される。
ここで、大電力の送信信号を送信する場合、伝送線路4と第2FET5との接続点(接続点H)には、大きな最大振幅Vrfを持つRF信号の電圧がかかることになる(Vrf>0)。したがって、第2FET5をオフ状態に保持するためには制御電圧印加端子V1の電圧を、RF信号の負の最大ピーク電圧(−Vrf)に第2FET5のピンチオフ電圧Vp2を加えた電圧(−Vrf+Vp2)よりも低い電圧(例えば−50V程度)に制御する必要がある。
しかしながら、この実施の形態5の半導体スイッチ1Dでは、検波回路10から、送信信号の電力レベルに応じた正のDC電圧Vmntが出力されるので、接続点Hの電圧を上昇させることで相対的にゲート電圧を下げ、第2FET5をオフ状態に保持することができる。接続点Hの電圧は、Vmnt−Vrf以上、Vmnt+Vrf以下の範囲で変動するが、正のDC電圧Vmntによるバイアスで接続点Hの電圧が低電圧側に大きく振り込まないようにする。このとき、第2FET5の接続点Hに対する相対的なゲート電圧Vg2は、V1L−(Vmnt+Vrf)以上、V1L−(Vmnt−Vrf)以下の範囲で変動するが、送信時にV1L−Vmnt+Vrf<Vp2を満たす電圧V1Lを制御電圧印加端子V1に加えることで、ゲート電圧Vg2をピンチオフ電圧Vp2未満に保つことができる。そのため、送信時に第2FET5がRF信号の影響を受けないようにするためには、Vmntのバイアスを加えない場合は、制御電圧印加端子V1の電圧V1LをV1L<Vp2−Vrfとしなければならなかったが、この実施の形態5ではより絶対値の小さい電圧(例えば、−5V程度)で第1入出力端子P1と第3入出力端子P3との間を低インピーダンスに保つように制御することができる。
一定の振幅のRF信号に対しては、DC電圧VmntがRF信号の最大振幅Vrfよりも小さい場合、VmntがVrfに近いほど、電圧V1Lをピンチオフ電圧Vp2により近い電圧とすることができる。また、Vmnt>Vrfとなる倍電圧整流回路等を用いた場合は、電圧V1LはV1L<Vp2とすることができる。
ここで、分岐点HでのRF信号の最大振幅をVrfとすると、分岐点Hでは電圧がVmnt−Vrf以上、Vmnt+Vrf以下の範囲で変動し、ゲート電圧Vg2はV1H−(Vmnt+Vrf)以上、V1H−(Vmnt−Vrf)以下の範囲で変動する。したがって、第1入出力端子P1に入力されたRF信号の振幅が小さく、V1H−(Vmnt+Vrf)>Vp2の条件を満たす場合は第2FET5はオン状態となり、第1入出力端子P1と第3入出力端子P3との間は高インピーダンスとなる。したがって、第1入出力端子P1に入力したRF信号は、第2入出力端子P2に接続された受信回路(図20参照)に流れる。
RF信号の振幅が大きく、V1H−(Vmnt+Vrf)<Vp2となると、第2FET5はRF信号がこの条件を満たした瞬間はオフ状態となり、RF信号の一部が第1入出力端子P1から第3入出力端子P3に流れる。RF信号の振幅がさらに大きくなり、V1H−(Vmnt−Vrf)<Vp2を満たす場合には、第2FET5はオフ状態に保たれ、第1入出力端子P1と第3入出力端子P3との間は低インピーダンスとなる。第3入出力端子P3に接続された送信回路(図20参照)の出力部分にインピーダンス整合抵抗等が挿入されていれば、当該抵抗を通じてRF信号を逃がすことができるため、受信回路を保護することができる。なお、大きな振幅のRF信号に対して第2FET5をオフ状態に保つためには、検波回路10の出力であるDC電圧Vmntとして、Vrfに近い電圧を発生することが望ましい。任意の大きな振幅のRF信号に対して第2FET5をオフ状態に保つためには、検波回路10において倍整流回路等を用いてVmnt≧VrfであるDC電圧Vmntとする。
図18は、この発明の実施の形態6に係る半導体スイッチ1Eを示す回路図である。この半導体スイッチ1Eは、例えば図20に示したRFモジュールにおいて、切り替えスイッチとして用いられる。
図18において、第1入出力端子P1と第2入出力端子P2との間には、第1FET2が接続されている。また、第1FET2のドレイン電極とソース電極との間には、インダクタ3が並列に接続されている。また、第1入出力端子P1と第1FET2との間および第1FET2と第2入出力端子P2との間には、DCカット用のコンデンサ12e、12bがそれぞれ接続されている。第1入出力端子P1から第2入出力端子P2または第3入出力端子P3に分岐する分岐点の伝送線路4側、および第3入出力端子P3には、DCカット用のコンデンサ12h、12cがそれぞれ接続されている。
また、伝送線路4には、伝送線路4に平行に配置されて、伝送線路4を通過するRF信号の一部をカップリングにより分岐させる伝送線路7が設けられている。伝送線路7の第2FET5側の端部には、分岐されたRF信号の電力レベルを検出し、電力レベルに応じた正のDC電圧Vmntを出力する検波回路10が接続されている。検波回路10の出力は、バイアス抵抗11aを介してDCカット用のコンデンサ12eと第1FET2との間の信号線路に接続され、さらに検波回路10の出力は、バイアス抵抗11bを介してDCカット用のコンデンサ12hと伝送線路4との間の信号線に接続されている。他方の検波回路10bの出力は、バイアス抵抗11bを介して、一方の伝送線路4aと他方の伝送線路4bとの間の信号線路に接続されている。
受信時には、制御電圧印加端子V1にV1H>Vp1,Vp2である電圧V1Hを印加することにより、第1FET2および第2FET5は、それぞれオン抵抗となり、第1入出力端子P1に入力されたRF信号は、第2入出力端子P2から出力される。
制御電圧印加端子V1にV1H>Vp1,Vp2である電圧V1Hが印加された状態で、第1入出力端子P1に大きなRF信号が入力されて伝送線路7に大きなRF信号が発生した場合、検波回路10が正の検波出力電圧を発生し、第1FET2のゲート電圧が相対的に低下する。したがって、第1FET2はオフ容量となり、第1入出力端子P1と第2入出力端子P2との間は高インピーダンスとなる。同時に、検波回路10からDCカット用のコンデンサ12hと伝送線路4との間の信号線に加えられた正の検波出力電圧により、第2FET5のゲート電圧が相対的に低下するため、第2FET5はオフ容量となり、第1入出力端子P1と第3入出力端子P3との間は低インピーダンスとなる。
実施の形態5における説明と同様に、大きなRF信号が入力された場合に第1入出力端子P1と第3入出力端子P3との間を低インピーダンスに保つには、V1H−(Vmnt−Vrf)<Vp2を満たさなければならない。また、大きなRF信号が入力された場合に、第1FETをオフ状態に保ち、第1入出力端子P1と第2入出力端子P2との間を高インピーダンスに保つには、第1FETのソース電極またはドレイン電極に対するゲート電圧Vg1をピンチオフ電圧Vp1よりも低く保たなければならず、V1H−(Vmnt−Vrf)<Vp1を満たさなければならない。したがって、大きな振幅のRF信号が第1入出力端子P1に入力された場合に、受信回路を十分に保護するためには、これらの2つの条件を満たすV1Hを設定すればよい。さらに検波回路10の出力であるDC電圧VmntとしてVrfに近い電圧を発生することが望ましい。また、任意の大きな振幅のRF信号に対して第2FET5をオフ状態に保つためには、検波回路10において倍整流回路等を用いてVmnt≧VrfであるDC電圧Vmntとする。
ここで、大電力の送信信号を送信する場合、伝送線路4bと第2FET5との接続点(接続点H)には、大きな最大振幅Vrfを持つRF信号の電圧がかかることになるので、第2FET5をオフ状態に保持するためには制御電圧印加端子V1の電圧を、RF信号の負の最大ピーク電圧(−Vrf)に第2FET5のピンチオフ電圧Vp2を加えた電圧(−Vrf+Vp2)よりも低い電圧に制御する必要がある。
しかしながら、この実施の形態6の半導体スイッチ1Eでは、検波回路10から、送信信号の電力レベルに応じた正のDC電圧Vmntが出力されるので、接続点Hの電圧を上昇させることで相対的にゲート電圧を下げ、第2FET5をオフ状態に保持することができる。第2FET5のゲート電圧Vgと第2FET5のピンチオフ電圧Vp2とについて実施の形態5の説明と同様の理由で、V1L−Vmnt+Vrf<Vp2を満たす電圧V1Lを制御電圧印加端子V1に加えることで半導体スイッチを制御することができる。
また、大電力の送信信号を送信する場合、第1FETをオフ状態に保ち、第1入出力端子P1と第2入出力端子P2との間を高インピーダンスに保つには、第1FETにおけるソース電極またはドレイン電極に対するゲート電圧Vg1をピンチオフ電圧Vp1よりも低く保たなければならず、V1L−(Vmnt−Vrf)<Vp1を満たさなければならない。したがって、この実施の形態6に係る半導体スイッチで大電力の送信信号を送信する場合において、第1入出力端子P1と第3入出力端子P3との間を安定して低インピーダンスに保ち、かつ受信回路を十分に保護するためには、上記2つの条件を満たすV1Lを設定すればよい。さらに検波回路10の出力であるDC電圧VmntとしてVrfに近い電圧を発生することが望ましい。また、任意の大きな振幅のRF信号に対して第2FET5をオフ状態に保つためには、検波回路10において倍整流回路等を用いてVmnt≧VrfであるDC電圧Vmntとする。
そのため、この半導体スイッチによれば、送信時に制御電圧印加端子に印加する電圧を、RF信号の負の最大ピーク振幅よりも絶対値の小さい電圧として制御することができるので、半導体スイッチの構成をより簡素にすることができる。さらに、受信時の入力電力が大きい場合は、第1入出力端子と第2入出力端子とをアイソレートして、かつ第1入出力端子から第3入出力端子に入力電力を流すことができるため、受信系をより効果的に保護することができる。
また、小型化が容易であり、簡素な構成で受信系の性能を維持しつつ、受信時の入力電力に応じて信号を切り替えることができる半導体スイッチを得ることができる。
Claims (16)
- 第1入出力端子、第2入出力端子および第3入出力端子を有し、前記第1入出力端子と前記第2入出力端子とを結ぶ第1経路、および前記第1入出力端子と前記第3入出力端子とを結ぶ第2経路を構成する半導体スイッチであって、
前記第1入出力端子と前記第2入出力端子との間に直列に接続された第1トランジスタと、
前記第1トランジスタのソース電極とドレイン電極との間に並列に接続されたインダクタと、
前記第1入出力端子と前記第3入出力端子との間に接続された所定の長さを有する第1伝送線路と、
前記第1伝送線路と前記第3入出力端子との間に並列に接続された第2トランジスタと、
前記第1伝送線路と平行に配置され、前記第1伝送線路を通過する高周波信号の一部をカップリングにより分岐させる第2伝送線路と、
前記第2伝送線路の一端に接続され、分岐された高周波信号の電力レベルに応じた直流電圧を出力する検波回路と、を備え、
前記検波回路からの出力に応じて前記第1トランジスタがスイッチング制御されることにより、前記第1経路および前記第2経路が切り替えられることを特徴とする半導体スイッチ。 - 前記検波回路は、分岐された前記高周波信号の電力レベルに応じた直流電圧を、前記第1トランジスタのゲート電極に出力し、前記電力レベルが高い場合に前記第1トランジスタをオフ状態とすることを特徴とする請求項1に記載の半導体スイッチ。
- 前記検波回路は、分岐された前記高周波信号の電力レベルに応じた直流電圧を、前記第1トランジスタのゲート電極および前記第2トランジスタのゲート電極に出力し、前記電力レベルが高い場合に前記第1トランジスタおよび前記第2トランジスタをオフ状態とすることを特徴とする請求項1に記載の半導体スイッチ。
- 前記検波回路は、分岐された前記高周波信号の電力レベルに応じた直流電圧を、前記第1入出力端子と前記第1トランジスタとの間の信号線路に出力し、前記電力レベルが高い場合に前記第1トランジスタおよび前記第2トランジスタをオフ状態とすることを特徴とする請求項1に記載の半導体スイッチ。
- 前記検波回路は、分岐された前記高周波信号の電力レベルに応じた直流電圧を、前記第1入出力端子と前記第1伝送線路との間の信号線路に出力し、前記電力レベルが高い場合であっても前記第2トランジスタをオフ状態とすることを特徴とする請求項1に記載の半導体スイッチ。
- 前記検波回路は、分岐された前記高周波信号の電力レベルに応じた直流電圧を、前記第1入出力端子と前記第1トランジスタとの間の信号線路、および前記第1入出力端子と第1伝送線路との間の信号線路に出力し、前記電力レベルが高い場合であっても前記第1トランジスタおよび前記第2トランジスタをオフ状態とすることを特徴とする請求項1に記載の半導体スイッチ。
- 第1入出力端子、第2入出力端子および第3入出力端子を有し、前記第1入出力端子と前記第2入出力端子とを結ぶ第1経路、および前記第1入出力端子と前記第3入出力端子とを結ぶ第2経路を構成する半導体スイッチであって、
前記第1入出力端子と前記第2入出力端子との間に接続された第1トランジスタと、
前記第1入出力端子と前記第3入出力端子との間に接続された所定の長さを有する第1伝送線路と、
前記第1伝送線路と前記第3入出力端子との間に並列に接続された第2トランジスタと、
前記第1伝送線路と平行に配置され、前記第1伝送線路を通過する高周波信号の一部をカップリングにより分岐させる第2伝送線路と、
前記第2伝送線路の一端に接続され、分岐された高周波信号の電力レベルに応じた直流電圧を出力する検波回路と、
前記第1入出力端子と前記第2入出力端子との間に直列に接続された所定の長さを有する第3伝送線路と、を備え、
前記第1トランジスタは、前記第2入出力端子と前記第3伝送線路との間に並列に接続され、
前記検波回路からの出力に応じて前記第1トランジスタがスイッチング制御されることにより、前記第1経路および前記第2経路が切り替えられ、
前記検波回路は、分岐された前記高周波信号の電力レベルに応じた直流電圧を、前記第1入出力端子と前記第3伝送線路との間の信号線路に出力し、前記電力レベルが高い場合に前記第1トランジスタをオン状態とし、かつ前記第2トランジスタをオフ状態とする
ことを特徴とする半導体スイッチ。 - 前記第1伝送線路および前記第3伝送線路は、所望の高周波信号に対して1/4波長の長さを有することを特徴とする請求項1から請求項7までの何れか1項に記載の半導体スイッチ。
- 前記検波回路は、前記第2伝送線路の、前記第3入出力端子とは反対側の端部に接続されていることを特徴とする請求項1から請求項8までの何れか1項に記載の半導体スイッチ。
- 前記第1トランジスタは、複数個接続されていることを特徴とする請求項1から請求項9までの何れか1項に記載の半導体スイッチ。
- 前記第2トランジスタは、複数個接続されていることを特徴とする請求項1から請求項10までの何れか1項に記載の半導体スイッチ。
- 前記検波回路は、倍電圧整流回路を有することを特徴とする請求項1から請求項11までの何れか1項に記載の半導体スイッチ。
- 請求項1から請求項12までの何れか1項に記載の半導体スイッチを半絶縁基板上に形成した半導体スイッチMMIC。
- 請求項1から請求項12までの何れか1項に記載の半導体スイッチを用いて構成した切り替えスイッチRFモジュール。
- 請求項1から請求項12までの何れか1項に記載の半導体スイッチを用いて構成した耐電力スイッチRFモジュール。
- 請求項1から請求項12までの何れか1項に記載の半導体スイッチを用いて構成した送受信モジュール。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009049206A JP5279551B2 (ja) | 2009-03-03 | 2009-03-03 | 半導体スイッチ、半導体スイッチmmic、切り替えスイッチrfモジュール、耐電力スイッチrfモジュールおよび送受信モジュール |
DE102009051219A DE102009051219B4 (de) | 2009-03-03 | 2009-10-29 | Halbleiterschalter, Halbleiterschalter-MMIC, Umschalt-HF-Modul, Leistungswiderstandsschalter-HF-Modul sowie Sende- und Empfangsmodul |
US12/613,557 US8089329B2 (en) | 2009-03-03 | 2009-11-06 | Semiconductor switch, semiconductor switch MMIC, changeover switch RF module, power resistance switch RF module, and transmitter and receiver module |
CN200910262136.9A CN101826646B (zh) | 2009-03-03 | 2009-12-15 | 半导体开关、半导体开关mmic、切换开关rf模块、抗功率开关rf模块及收发模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009049206A JP5279551B2 (ja) | 2009-03-03 | 2009-03-03 | 半導体スイッチ、半導体スイッチmmic、切り替えスイッチrfモジュール、耐電力スイッチrfモジュールおよび送受信モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010206472A JP2010206472A (ja) | 2010-09-16 |
JP5279551B2 true JP5279551B2 (ja) | 2013-09-04 |
Family
ID=42677693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009049206A Active JP5279551B2 (ja) | 2009-03-03 | 2009-03-03 | 半導体スイッチ、半導体スイッチmmic、切り替えスイッチrfモジュール、耐電力スイッチrfモジュールおよび送受信モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US8089329B2 (ja) |
JP (1) | JP5279551B2 (ja) |
CN (1) | CN101826646B (ja) |
DE (1) | DE102009051219B4 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5049886B2 (ja) * | 2008-06-06 | 2012-10-17 | 双信電機株式会社 | 高周波スイッチ |
US8405453B2 (en) * | 2010-07-20 | 2013-03-26 | International Business Machines Corporation | Millimeter-wave on-chip switch employing frequency-dependent inductance for cancellation of off-state capacitance |
US9287062B2 (en) * | 2012-05-02 | 2016-03-15 | National Instruments Corporation | Magnetic switching system |
JP2015070368A (ja) * | 2013-09-27 | 2015-04-13 | 三菱電機株式会社 | 半導体装置 |
CN103580658B (zh) * | 2013-11-07 | 2016-06-29 | 中国电子科技集团公司第四十一研究所 | 一种射频开关电路 |
JP6544160B2 (ja) * | 2015-09-09 | 2019-07-17 | 三菱電機株式会社 | 半導体装置 |
EP3327984A1 (en) * | 2016-11-24 | 2018-05-30 | TE Connectivity Nederland B.V. | Full-duplex switching module and method |
WO2019211897A1 (ja) * | 2018-05-01 | 2019-11-07 | 三菱電機株式会社 | リミッタ回路 |
CN109412622B (zh) * | 2018-11-29 | 2023-08-15 | 湖南迈克森伟电子科技有限公司 | 一种抗脉冲波击穿和连续波烧毁的射频保护电路 |
CN110112937B (zh) * | 2019-04-03 | 2020-11-03 | 东南大学 | 适用于微波毫米波无线能量传输应用的开关晶体管整流器 |
CN110995224A (zh) * | 2019-12-09 | 2020-04-10 | 成都知融科技股份有限公司 | 一种具备收发切换和极化切换功能的开关结构 |
CN116130912B (zh) * | 2023-04-17 | 2023-06-13 | 中国科学院合肥物质科学研究院 | 一种功率传输系统 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0290553U (ja) * | 1988-12-27 | 1990-07-18 | ||
JPH0290554U (ja) * | 1988-12-27 | 1990-07-18 | ||
US5023935A (en) * | 1989-11-17 | 1991-06-11 | Nynex Corporation | Combined multi-port transmit/receive switch and filter |
US5363071A (en) * | 1993-05-04 | 1994-11-08 | Motorola, Inc. | Apparatus and method for varying the coupling of a radio frequency signal |
EP1187357B1 (en) * | 2000-03-15 | 2010-05-19 | Hitachi Metals, Ltd. | High-frequency module and wireless communication device |
JP2002164703A (ja) * | 2000-11-24 | 2002-06-07 | Mitsubishi Electric Corp | 広帯域耐電力スイッチ |
US20040259505A1 (en) * | 2003-06-19 | 2004-12-23 | Karthik Vasanth | Switch circuit especially suitable for use in wireless LAN applications |
US7375603B2 (en) * | 2003-10-03 | 2008-05-20 | Stmicroelectronics S.A. | Integrated coupler |
JP5225544B2 (ja) | 2005-05-24 | 2013-07-03 | 三菱電機株式会社 | リミッタ回路 |
-
2009
- 2009-03-03 JP JP2009049206A patent/JP5279551B2/ja active Active
- 2009-10-29 DE DE102009051219A patent/DE102009051219B4/de active Active
- 2009-11-06 US US12/613,557 patent/US8089329B2/en active Active
- 2009-12-15 CN CN200910262136.9A patent/CN101826646B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101826646B (zh) | 2013-06-12 |
US8089329B2 (en) | 2012-01-03 |
DE102009051219A1 (de) | 2010-10-21 |
DE102009051219B4 (de) | 2012-10-25 |
US20100225376A1 (en) | 2010-09-09 |
JP2010206472A (ja) | 2010-09-16 |
CN101826646A (zh) | 2010-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5279551B2 (ja) | 半導体スイッチ、半導体スイッチmmic、切り替えスイッチrfモジュール、耐電力スイッチrfモジュールおよび送受信モジュール | |
US9276526B2 (en) | Amplifier with variable feedback impedance | |
US7269392B2 (en) | Electric component for communication device and semiconductor device for switching transmission and reception | |
US8159283B2 (en) | High frequency switch circuit comprising a transistor on the high frequency path | |
KR101335202B1 (ko) | Mosfet 및 이중-게이트 jfet을 포함하는 전자 회로 | |
US7619482B1 (en) | Compact low voltage low noise amplifier | |
US7202749B2 (en) | AC coupling technique for improved noise performance and simple biasing | |
US9203460B2 (en) | Transmitter with class E amplifier | |
US20150194937A1 (en) | Amplifier circuit | |
US20140171010A1 (en) | Semiconductor Devices with Switchable Ground-Body Connection | |
KR102322947B1 (ko) | 전류 재이용형 전계 효과 트랜지스터 증폭기 | |
US6747484B1 (en) | Radio frequency limiter circuit | |
CN112953423A (zh) | 放大电路及通信装置 | |
US9143185B2 (en) | Transmit-receive switching circuit and wireless device | |
US20200220503A1 (en) | Low noise amplifier and semiconductor device | |
JP2012004777A (ja) | 高周波増幅器 | |
JP2011030110A (ja) | 半導体装置およびそれを用いた高周波スイッチ並びに高周波モジュール | |
Shiba et al. | F-band bidirectional amplifier using 75-nm InP HEMTs | |
JP2007299948A (ja) | 高周波半導体スイッチ | |
WO2021186694A1 (ja) | 半導体装置 | |
JP6336775B2 (ja) | 利得可変型増幅器 | |
US20220294399A1 (en) | Semiconductor device | |
JP2000323944A (ja) | 高周波利得可変増幅器 | |
US11923811B2 (en) | High-frequency power amplifier | |
JP5596451B2 (ja) | 利得可変型増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130521 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5279551 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |