CN112953423A

CN112953423A - 放大电路及通信装置

Info

Publication number: CN112953423A
Application number: CN202011391874.6A
Authority: CN
Inventors: 本田圭一; 德田胜利
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2019-12-10
Filing date: 2020-12-02
Publication date: 2021-06-11
Anticipated expiration: 2040-12-02
Also published as: JP2021093613A; US20210175862A1; US11588450B2; CN112953423B; JP7476530B2

Abstract

提供一种放大电路及通信装置，所述放大电路能够高速动作。放大电路(10)具备：低噪声放大器(20)，其包括FET(21)作为放大元件，放大向FET(21)的栅极输入的高频信号；输入匹配电路(30)，其使低噪声放大器(20)的输入阻抗匹配；以及开关(SW5)，其串联连接在连结输入匹配电路(30)和FET(21)的栅极的路径上的节点(N)与地线之间。

Description

放大电路及通信装置

技术领域

本发明涉及放大电路及通信装置。

背景技术

以往，已知有一种具有放大发送信号的功率放大器和放大接收信号的低噪声放大器的收发模块(例如参照专利文献1)。在专利文献1所公开的收发模块中，在功率放大器的输出侧及低噪声放大器的输入侧分别设置有进行阻抗匹配的匹配电路。

在先技术文献

专利文献

专利文献1：日本特开2018-50159号公报

发明内容

发明要解决的课题

通常，匹配电路包括电感器、电容器或布线等。因此，在低噪声放大器的输入侧的匹配电路与其他电气电路的电感器、电容器或布线等电磁耦合的情况下，来自其他电气电路的泄漏信号可能被供给到低噪声放大器。由于供给到低噪声放大器的泄漏信号，存在低噪声放大器所包含的放大元件的上升延迟这样的问题。即，低噪声放大器的高速动作变得困难。

对此，本发明的目的在于，提供一种能够高速地动作的放大电路及通信装置。

用于解决课题的手段

本发明的一方面的放大电路具备：第一放大器，其包括FET(Field EffectTransistor，场效应晶体管)作为放大元件，放大向所述FET的栅极输入的高频信号；输入匹配电路，其使所述第一放大器的输入阻抗匹配；以及开关，其串联连接在连结所述输入匹配电路和所述栅极的路径上的节点与地线之间。

本发明的一方面的通信装置具备上述放大电路、以及对由所述第一放大器放大后的高频信号进行处理的RF信号处理电路。

发明效果

根据本发明，可提供能够高速地动作的放大电路及通信装置。

附图说明

图1是示出实施方式1的放大电路的一例的电路结构图。

图2是示出实施方式1的放大电路的另一例的电路结构图。

图3是比较例的放大电路的电路结构图。

图4是作为放大元件的FET的示意性剖视图。

图5是示出比较例的放大电路的归一化增益的时间变化的图。

图6是示出实施例的放大电路的归一化增益的时间变化的图。

图7是示出实施例及比较例的放大电路的隔离度的频率特性的图。

图8是实施例的放大电路的电路结构图。

图9是示出泄漏信号的功率与向作为放大元件的FET的栅极供给的电压的、与开关及保护电路的有无相应的关系的图。

图10是示出实施方式2的通信装置的一例的电路结构图。

附图标记说明：

10、10a、10b、10x 放大电路；

11 天线连接端子；

12 输入端子；

13 输出端子；

14、16 偏置输入端子；

15、17 控制端子；

20 低噪声放大器；

21 FET；

21D 漏极；

21G 栅极；

21S 源极；

22 半导体基板；

23 栅极绝缘膜；

24 沟道；

30 输入匹配电路；

40 偏置电路；

50 功率放大器；

60 输出匹配电路；

70、70a 开关电路；

71 第一端子；

72 第二端子；

73 第三端子；

80 保护电路；

90 泄漏信号；

91 电子；

100 通信装置；

101 RFIC；

C1、C2、C3、C4、C5 电容器；

D1、D2 二极管；

N 节点；

L1、L2、L3 电感器；

R1、R2、R3 电阻；

SW1、SW2、SW3、SW4、SW5 开关；

Tr1、Tr2 晶体管。

具体实施方式

以下，使用附图对本发明的实施方式的放大电路及通信装置详细进行说明。需要说明的是，以下说明的实施方式均是示出本发明的一具体例。因此，以下的实施方式所示的数值、形状、材料、构成要素、构成要素的配置及连接方式、步骤、步骤的顺序等是一例，并非意在限定本发明。因此，关于以下的实施方式的构成要素中的未记载于独立权利要求的构成要素，作为任意的构成要素来说明。

另外，各图是示意图，不一定是严格地进行了图示。因此，例如，在各图中比例尺等未必一致。另外，在各图中，针对实质上相同的结构标注相同的标记，省略或简化重复的说明。

另外，在本说明书中，“被连接”不仅是指两个以上的要素相互直接地连接的情况，也指经由一个以上的其他部件或电路要素、或者焊料等连接构件而间接地连接的情况。针对“连接”及“要连接”也是同样的。

(实施方式1)

[1.放大电路的结构]

首先，使用图1对实施方式1的放大电路的结构进行说明。

图1是示出本实施方式的放大电路10的电路结构图。

放大电路10是用于放大高频信号的电路。在本实施方式中，放大电路10将经由天线ANT发送的发送信号以及经由天线ANT接收的接收信号分别放大。这里，发送信号及接收信号分别是高频信号的一例。放大电路10的动作频带例如是5GHz段的无线LAN(Local AreaNetwork，局域网)的频带。

如图1所示，放大电路10具备低噪声放大器(LNA)20、输入匹配电路30、偏置电路40、功率放大器(PA)50、输出匹配电路60、以及开关电路70。

另外，放大电路10具备天线连接端子11、输入端子12、输出端子13以及偏置输入端子14。天线连接端子11、输入端子12、输出端子13及偏置输入端子14分别是进行放大电路10与设置于放大电路10的外部的元件的电连接的外部连接端子的一例。

天线连接端子11与天线ANT连接。天线连接端子11是高频信号的输入输出端子。放大电路10放大后的发送信号经由天线连接端子11向天线ANT输出。由天线ANT接收到的接收信号经由天线连接端子11向放大电路10输入。

输入端子12是输入由功率放大器50放大前的发送信号的端子。连结输入端子12与天线连接端子11的路径是传输发送信号的路径(发送路径)。在发送路径上，配置有功率放大器50、输出匹配电路60及开关电路70。

输出端子13是输出由低噪声放大器20放大后的接收信号的端子。连结天线连接端子11与输出端子13的路径是传输接收信号的路径(接收路径)。在接收路径上，配置有开关电路70、输入匹配电路30及低噪声放大器20。节点N位于接收路径的一部分且连结输入匹配电路30与低噪声放大器20的路径上。如图1所示，放大电路10具备串联连接在节点N与地线之间的开关SW5。

偏置输入端子14是输入低噪声放大器20的放大元件的偏置电压的端子。

低噪声放大器20是将高频信号放大的第一放大器的一例。低噪声放大器20包括FET21作为放大元件，放大向FET21的栅极输入的高频信号。低噪声放大器20将由天线ANT接收到的接收信号放大。

FET21将输入到栅极的接收信号放大并输出。FET21是MOSFET(Metal OxideSemiconductor FET，金属氧化物半导体FET)。FET21例如是N沟道MOSFET，但也可以是P沟道MOSFET。

输入匹配电路30使低噪声放大器20的输入阻抗匹配。在本实施方式中，输入匹配电路30是升压型的阻抗匹配电路。升压型的阻抗匹配电路是指将阻抗从低阻抗转换为高阻抗的电路。即，输入匹配电路30的输入阻抗比输入匹配电路30的输出阻抗低。输入匹配电路30包括至少一个电感器或电容器。

偏置电路40是用于向低噪声放大器20的FET21的基极供给偏置电压的电路。偏置电路40将输入到偏置输入端子14的偏置电压的电压值转换成所希望的值，将转换后的偏置电压供给到FET21的基极。相较于节点N，偏置电路40连接在输入匹配电路30侧。详细情况后述，但是偏置电路40所包含的电路要素的至少一个也可以与输入匹配电路30所包含的电路要素共用。

功率放大器50是将高频信号放大的第二放大器的一例。功率放大器50放大从天线ANT发送的发送信号。功率放大器50包括FET作为放大元件，对此未图示。或者，功率放大器50也可以包括双极晶体管作为放大元件。功率放大器50也可以包括级联连接的多个晶体管，或者也可以包括源极(或发射极)接地的单一的晶体管作为放大元件。

输出匹配电路60使功率放大器50的输出阻抗匹配。输出匹配电路60包括至少一个电感器或电容器。

开关电路70包括第一端子71、第二端子72及第三端子73。第一端子71经由天线连接端子11而与天线ANT连接。需要说明的是，第一端子71与天线连接端子11也可以是物理上单一的端子。第一端子71是作为发送路径与接收路径的连接点的共同端子。

第二端子72经由输出匹配电路60而与功率放大器50的输出端子连接。连结第一端子71与第二端子72的路径是发送路径的一部分。

第三端子73经由输入匹配电路30而与低噪声放大器20的栅极连接。连结第一端子71与第三端子73的路径是接收路径的一部分。

开关电路70切换第一端子71分别与第二端子72及第三端子73的导通及非导通。开关电路70是将天线ANT的连接目的地选择性地切换为放大电路10的发送路径及接收路径中的任一方的收发切换电路。

具体而言，开关电路70在发送侧及接收侧均包括设置有串联开关(seriesswitch)及分流开关(shunt switch)的L型的开关部。具体而言，如图1所示，开关电路70包括开关SW1、SW2、SW3及SW4。

开关SW1是在发送路径上串联连接的串联开关。具体而言，开关SW1串联连接在连结第一端子71与第二端子72的路径上。

开关SW2是串联连接在发送路径与地线之间的分流开关。具体而言，开关SW2串联连接在连结开关SW1和第二端子72的路径与地线之间。

在经由天线ANT而发送发送信号的情况下，即，在使发送路径导通的情况下(发送时)，使开关SW1导通，并且，将开关SW2设为非导通。在经由天线ANT而接收接收信号的情况下，即，在使接收路径导通的情况下(接收时)，将开关SW1设为非导通，并且，使开关SW2导通。由此，能够抑制接收信号泄漏到发送路径。

开关SW3是串联连接在接收路径上的串联开关。具体而言，开关SW3串联连接在连结第一端子71与第三端子73的路径上。

开关SW4是串联连接在接收路径与地线之间的分流开关。具体而言，开关SW4串联连接在连结开关SW3和第三端子73的路径与地线之间。

在经由天线ANT而接收接收信号的情况下，即，在使接收路径导通的情况下(接收时)，使开关SW3导通，并且，将开关SW4设为非导通。在经由天线ANT而发送发送信号的情况下，即，在使发送路径导通的情况下(发送时)，将开关SW3设为非导通，并且，使开关SW4导通。由此，能够抑制发送信号泄漏到接收路径。

需要说明的是，开关电路70也可以在发送侧及接收侧中的至少一方包括设置有两个串联开关和一个分流开关的T型的开关部。该情况下的分流开关连接在两个串联开关的连接部分与地线之间。

开关SW1～SW4分别例如是FET，但也可以是双极晶体管。开关SW1～SW4各自的导通(接通)及非导通(断开)的切换通过在图1中未示出的控制部来进行。

需要说明的是，放大电路10所具备的开关电路不限于图1所示的开关电路70的结构。例如，如图2所示，放大电路10a也可以具备开关电路70a来取代开关电路70。

图2所示的放大电路10a是本实施方式的放大电路的另一例。图2是示出本实施方式的放大电路10a的电路结构图。

开关电路70a不具备开关SW4。即，在连结第一端子71和输入匹配电路30的路径与地线之间未串联连接开关。具体而言，在连结第一端子71与第三端子73的路径仅配置有开关SW3。

由此，能够减少开关电路70a所包含的开关的个数，因此，能够实现放大电路10a的小型化。需要说明的是，由于放大电路10a具备开关SW5，因此，能够通过开关SW5来抑制发送信号绕入低噪声放大器20。具体而言，放大电路10a中的发送路径和接收路径的隔离度能够成为与放大电路10中的发送路径和接收路径的隔离度同等的程度。

[2.开关SW5的功能]

接下来，对放大电路10或10a具备的开关SW5的具体功能进行说明。

[2-1.比较例]

首先，对未设置开关SW5的比较例的结构及其问题点进行说明。

图3是比较例的放大电路10x的电路结构图。如图3所示，比较例的放大电路10x与图1所示的放大电路10相比，不同点仅在于未设置开关SW5。

在比较例的放大电路10x中，输入匹配电路30和输出匹配电路60分别包括电感器、电容器或布线等相互电磁耦合的电路要素。因此，通过输入匹配电路30与输出匹配电路60电磁耦合，在输出匹配电路60流动的发送信号的一部分作为泄漏信号经由输入匹配电路30被供给到低噪声放大器20的FET21的栅极。

另外，在开关电路70内的发送路径与接收路径的隔离度不够的情况下，发送信号的一部分也作为泄漏信号被供给到低噪声放大器20的FET21的栅极。尤其是在开关电路70与低噪声放大器20及输入匹配电路30被设置在同一模块内或者同一IC(IntegratedCircuit，集成电路)内的情况下，电路间的物理的距离变短，因此，隔离度容易不够。为了确保隔离度，考虑增长电路间的距离，但模块或IC的尺寸变大。即，难以兼顾放大电路10x的小型化和隔离度的确保。

根据本申请发明人的研究，发现了在隔离度的确保不够的情况下低噪声放大器20的起动时间延迟这样的问题。针对该问题，以下详细进行说明。

图4是作为放大元件的FET21的示意性剖视图。如图4所示，FET21具备形成于半导体基板22的源极21S、漏极21D及沟道24、栅极绝缘膜23、以及栅极21G。

源极21S、漏极21D及沟道24分别是形成在半导体基板22内的杂质区域。例如，在半导体基板22为p型的硅基板的情况下，源极21S及漏极21D分别是掺杂有n型杂质的区域。在源极21S及漏极21D分别连接有使用导电性材料而形成的电极、通孔或布线等。栅极绝缘膜23例如是硅氧化膜，设置在沟道24上。栅极21G设置在栅极绝缘膜23上。需要说明的是，图4只不过示出通常的MOSFET的剖面形状，FET21的形状及结构没有特别限定。

如图3所示的放大电路10x那样，在发送路径与接收路径的匹配电路间的隔离度或开关电路70内的隔离度不够的情况下，泄漏信号90经由输入匹配电路30被供给到FET21的栅极21G。如图4所示，在将泄漏信号90供给到FET21的栅极21G的情况下，电子91蓄积于构成FET21的栅极绝缘膜23。通过电子91蓄积而使栅极21G的电位下降，因此，在为了使FET21作为放大元件动作而向栅极21G施加了偏置电压的情况下，需要增长所希望的偏置电压被施加到栅极21G为止的时间。即，为了释放蓄积于栅极绝缘膜23的电子91而需要增长时间。因此，低噪声放大器20的起动时间变长，无法实现低噪声放大器20的高速动作。

[2-2.开关SW5所带来的效果]

相对于上述比较例，在本实施方式的放大电路10及10a中设置有开关SW5。

如图1及图2所示，开关SW5串联连接在连结输入匹配电路30和FET21的栅极的路径上的节点N与地线之间。需要说明的是，“串联连接在连结输入匹配电路30和FET21的栅极的路径上的节点N与地线之间”是指，串联连接在输入匹配电路30和FET21的栅极之间的路径与地线之间。在图1及图2所示的例子中，开关SW5与节点N及地线分别直接(不经由其他的电路要素)连接。

在经由天线ANT而接收接收信号的情况下，即，在使接收路径导通的情况下(接收时)，将开关SW5设为非导通(断开)。在经由天线ANT而发送发送信号的情况下，即，在使发送路径导通的情况下(发送时)，使开关SW5导通(接通)。

开关SW5例如是FET，但也可以是双极晶体管。开关SW5的接通断开的切换通过在图1中未示出的控制电路来进行。需要说明的是，图1中表示发送信号被发送的情况下的开关SW1～SW5各自的接通断开状态。

在发送信号被发送的情况下，开关SW5成为导通状态，由此，低噪声放大器20的输入阻抗成为开关SW5的接通电阻以下。因此，即便泄漏信号90经由开关电路70而要进入低噪声放大器20的FET21的栅极21G，泄漏信号90也被有效地反射而难以进入栅极21G。在输入匹配电路30与输出匹配电路60电磁耦合的情况下也是同样的。通过将栅极21G的电位经由导通状态的开关SW5而固定为接地电位，能够抑制由发送信号引起的不需要的功率经由输入匹配电路30施加到栅极21G。

这样，难以向栅极21G供给泄漏信号90，因此，电子91难以蓄积于栅极绝缘膜23。因此，能够缩短从发送切换为接收而起动了低噪声放大器20的情况下的起动时间。

图5是示出比较例的放大电路10x的归一化增益的时间变化的图。图6是示出实施例的放大电路10a的归一化增益的时间变化的图。在图5及图6中，横轴表示从低噪声放大器20的动作开始的时间，纵轴表示低噪声放大器20的归一化增益。

低噪声放大器20的动作的开始时间点是向FET21的栅极21G施加偏置电压的开始时间点。另外，在归一化增益达到90％的时间点，低噪声放大器20能够作为放大器而动作，即，判断为低噪声放大器20起动。

如图5所示，在比较例的放大电路10x中，在低噪声放大器20起动之前需要约300μs。与此相对，如图6所示，在实施例的放大电路10a中，起动时间缩短至约0.2μs。

这样，在放大电路10及10a中，能够缩短低噪声放大器20的起动时间，因此，在切换地进行发送信号的发送与接收信号的接收的情况下，能够增大收发的切换速度。因此，也能够实现通信速度的高速化。

另外，即便在未设置开关SW4的放大电路10a中，也能够充分地确保收发间的隔离度。即，能够实现放大电路10a的小型化。由于能够减少成为控制对象的开关的数量，因此，也能够实现电路的简化。

图7是示出实施例的放大电路10或10a和比较例的放大电路10x的隔离度的频率特性的图。在图7中，横轴表示放大对象的高频信号的频率，纵轴表示隔离度(插入损耗)的大小。这里，作为一例，动作频带是5.15GHz以上且5.85GHz以下的频带。

图7所示的比较例的曲线图表示功率放大器50的输出端子与FET21的栅极的隔离度的频率特性。实施例的曲线图表示功率放大器50的输出端子与FET21的栅极的隔离度的频率特性。

如图7所示，在动作频带中，实施例的放大电路10a中的隔离度相较于比较例的放大电路10x中的隔离度而得到改善。尤其是在动作频带的低频端，隔离度增大20dB以上而得到改善。

需要说明的是，在本实施方式中，在连结输入匹配电路30与FET21的栅极的路径上未串联连接开关。假设在路径上连接有串联开关的情况下，产生由串联开关的接通电阻引起的功率损耗，放大器的NF(Noise Figure，噪声系数)恶化。根据本实施方式，在连结输入匹配电路30与FET21的栅极的路径上，一个串联开关也没有连接，因此，能够降低路径上的功率损耗，并且，抑制NF的恶化。

[3.实施例]

接下来，使用图8对本实施方式的放大电路10及10a的具体的实施例进行说明。

图8是示出实施例的放大电路10b的电路结构图。图8所示的放大电路10b是图2所示的放大电路10a的具体的实施例。低噪声放大器20、输入匹配电路30、偏置电路40及开关SW5的结构被具体化。此外，放大电路10b具备电容器C1和保护电路80。

[3-1.低噪声放大器的具体结构]

低噪声放大器20具备FET21、晶体管Tr1及Tr2、电容器C4及C5、电感器L2及L3、以及电阻R2。低噪声放大器20具有将FET21与晶体管Tr1级联连接的结构。即，FET21和晶体管Tr1作为低噪声放大器20的放大元件而发挥功能。FET21的源极经由电感器L3而与地线连接。电感器L3是用于提高放大特性的线性度的阻抗调整用的元件。

晶体管Tr1及Tr2是FET。晶体管Tr1及Tr2是n沟道MOSFET，但也可以是p沟道MOSFET。FET21的漏极与晶体管Tr1的源极连接。在晶体管Tr1的栅极，经由偏置电压生成用的电阻R2而连接有偏置输入端子16。输入到偏置输入端子16的电压通过电阻R2而转换成所希望的值的电压，转换后的电压作为适当的偏置电压被施加到晶体管Tr1的栅极。另外，在连结电阻R2和晶体管Tr1的栅极的路径与地线之间串联连接有DC截止用的电容器C4。

晶体管Tr2作为开关元件发挥功能。晶体管Tr2也可以是双极晶体管。晶体管Tr2串联连接在电源电压Vdd与晶体管Tr1的漏极之间。具体而言，晶体管Tr2的漏极与电源电压Vdd连接，晶体管Tr2的源极经由电感器L2而与晶体管Tr1的漏极连接。

晶体管Tr2的栅极与控制端子15连接。通过向控制端子15施加的电压来切换晶体管Tr2的导通及非导通。在起动低噪声放大器20的情况下使晶体管Tr2导通，由此，向晶体管Tr1及FET21的级联连接供给电源电压Vdd。即，不仅能够向FET21的栅极供给偏置电压，还能够通过晶体管Tr2的接通断开来切换低噪声放大器20的起动及停止。

电感器L2及电容器C5是低噪声放大器20的增益调整用的元件。输出端子13经由电容器C5而连接到晶体管Tr1的源极与电感器L2的连接点。

需要说明的是，在图8中，示出了低噪声放大器20具备级联连接的两个FET(具体而言是FET21及晶体管Tr1)的例子，但不限于此。低噪声放大器20也可以包括源极接地的单一的FET21作为放大元件。

[3-2.输入匹配电路的具体结构]

输入匹配电路30包括电感器L1和电容器C2及C3。

电感器L1串联连接在传输接收信号的路径与地线之间。电容器C3与电感器L1串联连接。具体而言，电感器L1的一端连接在连结开关电路70的第三端子73与FET21的栅极的路径中。电感器L1的另一端与电容器C3的一端连接。电容器C3的另一端与地线连接。电感器L1及电容器C3分别是分流电感器及分流电容器。

在本实施方式中，偏置输入端子14连接在电感器L1与电容器C3之间。具体而言，如图8所示，偏置输入端子14经由电阻R1而连接到电感器L1与电容器C3的连接点即节点N2。通过电阻R1、电感器L1及电容器C3，生成用于向FET21的栅极供给的适当的偏置电压。即，电阻R1、电感器L1及电容器C3构成偏置电路40(图8中未示出)。

这样，输入匹配电路30与偏置电路40至少共享一部分的电路要素，由此，能够实现电路规模的缩小化及模块或IC的尺寸的小型化。另外，输入到偏置输入端子14的偏置电压经由电感器L1被供给到FET21的栅极，因此，与不经由电感器L1的情况相比，能够减小针对低频分量的时间常数。即，能够使向FET21的栅极供给的偏置电压迅速地成为所希望的值，因此，能够实现低噪声放大器20的高速化。另外，针对动作频带的高频信号(接收信号)，能够通过电感器L1的阻抗来抑制信号功率的损耗，因此，能够使NF更低。

电容器C2是串联连接在传输接收信号的路径上的第二电容器的一例。具体而言，电容器C2的一端与开关电路70的第三端子73连接。电容器C2的另一端与节点N1及电感器L1的一端连接。电容器C2是串联电容器。

在本实施方式中，电容器C2的电容值比电容器C1的电容值小。例如，电容器C2的电容值为电容器C1的电容值的一半以下，但也可以为1/4以下，还可以为1/10以下。作为一例，电容器C2的电容值是0.3pF，电容器C1的电容值是3pF。通过电容器C2的电容值变小，能够增大从第三端子73观察FET21的栅极时的输入阻抗。另外，通过电容器C2的电容值变小，能够减小低频的偏置电路40的时间常数，能够实现低噪声放大器20的起动的高速化。

在放大电路10b中，在通过天线ANT接收接收信号并由低噪声放大器20将接收信号放大的情况下(接收时)，经由偏置输入端子14及输入匹配电路30向FET21的栅极供给适当的偏置电压(例如，正的电压)。在从天线ANT发送发送信号的情况下(发送时)，通过将偏置电压设为0V，能够停止低噪声放大器20的动作。

[3-3.电容器C1及保护电路的具体结构]

电容器C1是串联连接在节点N1与开关SW5之间的第一电容器的一例。即，电容器C1与开关SW5串联连接。需要说明的是，节点N1与图1及图2所示的节点N相同，位于连结输入匹配电路30与FET21的栅极的路径上。

电容器C1在低噪声放大器20的动作频带是充分低的阻抗。因此，在即便电容器C1与开关SW5串联连接也使开关SW5导通的情况下，能够使低噪声放大器20的输入端即FET21的栅极的阻抗充分低。即，在发送时使开关SW5导通的情况下，与未设置电容器C1的情况同样地，能够抑制向栅极供给泄漏信号90。

保护电路80与开关SW5并联连接，并且与电容器C1串联连接。具体而言，保护电路80包括相互反向地并联连接的两个二极管D1及D2(反并联二极管对)。更具体而言，二极管D1的阳极与二极管D2的阴极相互连接，并且，经由电容器C1而与节点N1连接。二极管D1的阴极与二极管D2的阳极相互连接，并且，与地线连接。二极管D1及D2具有彼此相同的正向电压Vf。保护电路80也被称为限幅器，二极管D1及D2也被称为限幅二极管。

保护电路80控制为，使经由电容器C1而连接的节点N1的电位成为规定范围内。由此，保护电路80能够抑制向FET21的栅极供给大功率，抑制FET21的破损。另外，保护电路80与开关SW5并联连接，因此，针对大功率也能够抑制开关SW5的破损。保护电路80不仅抑制由天线ANT接收到的接收信号的泄漏信号所引起的FET21及开关SW5的破损，还抑制发送信号的发送时的泄漏信号所引起的FET21及开关SW5的破损。

需要说明的是，串联连接在保护电路80与节点N1之间的电容器C1能够抑制向FET21的栅极供给的偏置电压被供给到保护电路80。即，难以向保护电路80的二极管D1及D2施加偏置电压，因此，能够保证限幅动作的正负两个波形的对称性。即，电容器C1兼用开关SW5的动作及可靠性的提高与保护电路80的限幅动作的改善这两方的用途。由于电容器C1配置在输入匹配电路30与FET21的栅极之间，即，配置在阻抗比输入匹配电路30的输入侧(开关电路70侧)高的部分，因此，能够减小电容器C1的电容值。

需要说明的是，在起动低噪声放大器20时(即，接收时)，开关SW5不导通，并且，偏置电压比保护电路80所包含的二极管D1的正向电压Vf低。因此，二极管D1即便在瞬态现象中也不会成为导通状态。因此，假设即便将电容器C1的电容值设定为较大的值，由于对针对低频的时间常数造成的影响充分小，因此，能够进行低噪声放大器20的起动的高速化。

在图8所示的放大电路10b中，示出开关SW5包括具有接通电阻Ron的n沟道MOSFET的情况。开关SW5的栅极经由电阻R3而与控制端子17连接。电阻R3是偏置电压生成用的偏置电阻。需要说明的是，也可以不设置电阻R3。

在接收时，通过经由控制端子17及电阻R3向开关SW5的栅极施加负的偏置电压而使开关SW5充分地成为非导通状态，由此，能够使由开关SW5引起的损耗充分小。这里，在未设置电容器C1的情况下，向开关SW5的漏极(节点N1侧的端子)施加正的偏置电压。在开关SW5的栅极的负的偏置电压与漏极的正的偏置电压的电位差变得过大的情况下，可能超过开关SW5的耐压而发生破坏。

与此相对，在放大电路10b中，通过电容器C1与开关SW5串联连接，能够抑制向开关SW5的漏极施加较大的正的偏置电压。因此，能够向开关SW5的栅极施加负的偏置电压，因此，能够在将损耗抑制得充分小的同时，抑制开关SW5的破坏。即，能够提高放大电路10b的可靠性。

另外，在发送时，通过经由控制端子17及电阻R3向开关SW5的栅极施加正的偏置电压，使开关SW5充分地成为导通状态，由此，能够抑制向FET21的栅极供给泄漏信号90。这里，通过设置电容器C1，在开关SW5导通的情况下，能够向FET21的栅极预先施加规定的直流电压。这里的直流电压是比用于起动FET21的放大动作的偏置电压低的电压。即，能够将用于使FET21动作的偏置电压的一部分预先蓄积(预充电)于电容器C1，因此，能够缩短从发送切换为接收时的FET21的起动时间。

这样，在发送时向FET21的栅极赋予的偏置电压的电压值也可以比0V大。具体而言，发送时的偏置电压的电压值也可以是比0V大且比动作时的偏置电压低的值，是不使FET21作为放大元件而动作的程度的电压值。

需要说明的是，通过抑制向开关SW5的漏极施加较大的正的偏置电压，有时能够降低开关SW5的接通电阻Ron。但是，在向开关SW5的栅极施加的正的偏置电压充分高的情况下，接通电阻Ron的降低效果很小。

图9是示出泄漏信号90的大小与向作为放大元件的FET21的栅极供给的电压的关系的图。具体而言，在图9中示出与开关SW5及保护电路80各自的有无相应的关系。在图9中，横轴表示泄漏信号90的功率，纵轴表示向FET21的栅极供给的电压。

如图9所示，在未设置开关SW5及保护电路80这两方的情况下，泄漏信号90越大，向FET21的栅极施加的电压越大。因此，如使用图4说明的那样，基于泄漏信号90的向栅极绝缘膜23蓄积的电子91的蓄积量也变多，低噪声放大器20的起动时间延迟。

在仅设置有保护电路80而未设置开关SW5的情况下，由于保护电路80所产生的栅极电位的限幅效果，向FET21的栅极施加的电压不会成为规定值以上的大小。但是，即便在泄漏信号90的功率量较少的情况下，由于向FET21的栅极施加的电压大幅上升，因此，也避免不了低噪声放大器20的起动时间的延迟。

与此相对，在仅设置有开关SW5而未设置保护电路80的情况下，通过开关SW5成为导通状态，能够减小FET21的栅极的电压的上升相对于泄漏信号90的功率量的比例。即，即便泄漏信号90的功率变大，也能够抑制FET21的栅极的电压的上升，减少向栅极绝缘膜23蓄积的电子91的蓄积量，因此，能够缩短低噪声放大器20的起动时间。

在设置有开关SW5与保护电路80的并联电路(图8所示的例子)的情况下，向FET21的栅极施加的电压不会成为规定值以上的大小，因此，能够减少向栅极绝缘膜23蓄积的电子91的蓄积量。由此，能够缩短低噪声放大器20的起动时间。

[4.效果等]

如以上那样，本实施方式的放大电路10、10a或10b具备：低噪声放大器20，其包括FET21作为放大元件，放大向FET21的栅极输入的高频信号；输入匹配电路30，其使低噪声放大器20的输入阻抗匹配；以及开关SW5，其串联连接在连结输入匹配电路30和FET21的栅极的路径上的节点N与地线之间。

这样，由于在节点N或N1与地线之间串联连接有开关SW5，因此，在输入匹配电路30与其他的电气电路耦合而可能引起信号的泄漏的情况下，通过将开关SW5接通(设为导通状态)，能够使节点N或N1成为接地电位。由此，难以将泄漏信号90供给到FET21的栅极，因此，能够抑制电子91蓄积于栅极绝缘膜23。因此，难以引起由蓄积于栅极绝缘膜23的电子91引起的、低噪声放大器20的上升的延迟，因此，能够实现低噪声放大器20的上升的高速化。因此，可实现能够高速动作的放大电路10、10a或10b。

另外，例如，在连结输入匹配电路30与FET21的栅极的路径上未串联连接开关。

假设在连结输入匹配电路30与FET21的栅极的路径上连接有串联开关的情况下，产生由串联开关的接通电阻引起的功率损耗，低噪声放大器20的NF恶化。根据本实施方式，在连结输入匹配电路30与FET21的栅极的路径上未连接串联开关，因此，能够降低路径上的功率损耗，并且，抑制NF的恶化。

另外，例如，放大电路10、10a或10b还具备：开关电路70或70a，其包括第一端子71、第二端子72及第三端子73，切换第一端子71分别与第二端子72及第三端子73的导通及非导通；功率放大器50；以及输出匹配电路60，其使功率放大器50的输出阻抗匹配。第二端子72经由输出匹配电路60而与功率放大器50的输出端子连接。第三端子73经由输入匹配电路30而与FET21的栅极连接。输入匹配电路30的输入阻抗比输入匹配电路30的输出阻抗高。

这样，通过放大电路10、10a或10b具备输出匹配电路60和输入匹配电路30，输入匹配电路30与输出匹配电路60耦合，容易引起发送信号从输出匹配电路60的泄漏。由功率放大器50放大后的发送信号是功率比低噪声放大器20放大的接收信号大的信号。因此，在泄漏信号被供给到低噪声放大器20的FET21的情况下，FET21发生故障，或者基于FET21的阈值电压的上升，低噪声放大器20的起动速度下降。根据本实施方式的放大电路10或10a，在发送信号被发送的情况下通过使开关SW5导通，能够抑制向FET21的栅极21G供给泄漏信号90。因此，可实现能够高速动作的放大电路10、10a或10b。

另外，例如，也可以不在连结第一端子71和输入匹配电路30的路径与地线之间串联连接开关。

由此，能够减少开关的个数，因此，能够实现放大电路10a的小型化。

另外，例如，放大电路10b还具备串联连接在节点N1与开关SW5之间的电容器C1。

由此，能够通过电容器C1使偏置电压的一部分预充电，因此，能够更加高速地进行低噪声放大器20的起动。

另外，例如，输入匹配电路30包括串联连接在传输高频信号(接收信号)的路径上的电容器C2。电容器C2的电容值比电容器C1的电容值小。

由此，通过电容器C2的电容值变小，能够减小针对低频信号的时间常数。因此，能够迅速地增大向FET21的栅极供给的偏置电压，因此，能够实现低噪声放大器20的起动的高速化。

另外，例如，放大电路10b还具备与开关SW5并联连接且与电容器C1串联连接的保护电路80。此时，保护电路80例如包括相互反向地并联连接的两个二极管D1及D2。

由此，抑制了向FET21的栅极供给的偏置电压增大到规定值以上，因此，能够提高低噪声放大器20的保护效果。

另外，例如，开关SW5包括FET。

另外，例如，放大电路10、10a或10b还可以具备串联连接在节点N或N1与地线之间的保护电路80。此时，保护电路80例如包括相互反向地并联连接的两个二极管D1及D2。

另外，例如，输入匹配电路30包括串联连接在传输高频信号(接收信号)的路径与地线之间的电感器L1、以及与电感器L1串联连接的电容器C3。

由此，针对动作频带的高频信号(接收信号)，能够通过电感器L1的阻抗来抑制信号功率的损耗，因此，能够使NF更低。

另外，例如，放大电路10b还具备输入放大元件的偏置电压的偏置输入端子14。偏置输入端子14连接在电感器L1与电容器C3之间。

由此，经由电感器L1而供给偏置电压，因此，与不经由电感器L1的情况相比，能够减小针对低频分量的时间常数，能够实现低噪声放大器20的高速化。另外，能够与偏置电路40兼用输入匹配电路30的电路要素的至少一部分，因此，能够实现电路规模的缩小化、以及模块或IC的尺寸的小型化。

(实施方式2)

接下来，对实施方式2进行说明。

图10是示出本实施方式的通信装置100的电路结构图。如图10所示，通信装置100具备放大电路10和RFIC101。

放大电路10与实施方式1的放大电路10相同。需要说明的是，通信装置100也可以具备放大电路10a或10b来取代放大电路10。

RFIC101是对由天线ANT收发的高频信号进行处理的RF信号处理电路的一例。具体而言，RFIC101对由放大电路10的低噪声放大器20放大后的高频信号(接收信号)进行处理。例如，RFIC101针对由低噪声放大器20放大后的接收信号，进行下变换(down conversion)等信号处理，将通过该信号处理而得到的信号向基带信号处理电路(未图示)输出。另外，RFIC101针对从基带信号处理电路输入的信号，进行上变换(up conversion)等信号处理，将通过该信号处理而得到的发送信号向放大电路10的功率放大器50输出。RFIC101与放大电路10的输入端子12及输出端子13分别连接。

另外，RFIC101包括对放大电路10具备的各开关的导通及非导通进行控制的控制部(未图示)。具体而言，RFIC101将用于切换开关SW1～SW5及晶体管Tr2各自的导通及非导通的控制信号供给到各栅极(或基极)。另外，RFIC101控制针对偏置输入端子14及16的偏置电压的供给及停止。

如以上那样，本实施方式的通信装置100具备放大电路10、10a或10b、以及对由低噪声放大器20放大后的高频信号进行处理的RFIC101。

由此，可实现能够高速动作的通信装置100。

(其他)

以上，基于上述实施方式等对本发明的放大电路及通信装置进行了说明，但本发明不限于上述实施方式。

例如，输入匹配电路30能够电磁耦合的电路也可以不是输出匹配电路60。具体而言，放大电路10、10a或10b也可以不具备将发送信号放大的功率放大器50、输出匹配电路60及开关电路70。在该情况下，输入匹配电路30可能与输出匹配电路60以外的电子电路电磁耦合。例如，在输入匹配电路30的附近配置有局部振荡器的情况下，输入匹配电路30通过与局部振荡器电磁耦合而能够向FET21的栅极供给泄漏信号90。在该情况下，也能够通过使开关SW5导通来抑制向FET21供给泄漏信号90。

另外，例如，也可以在连结输入匹配电路30与FET21的栅极的路径上串联连接有一个以上的开关。

另外，例如，保护电路80也可以直接连接在连结输入匹配电路30与FET21的栅极的路径中。具体而言，保护电路80也可以相对于电容器C1与开关SW5的串联连接电路而并联连接。需要说明的是，放大电路10b也可以不具备电容器C1及保护电路80中的至少一方。

另外，例如，输入匹配电路30还可以包括串联连接在连结开关电路70的第三端子73与FET21的栅极的路径上的电感器。具体而言，在图8所示的放大电路10b中，也可以在将电容器C2和电感器L1的连接点与节点N1连结的路径上串联连接有电感器。

另外，例如，电容器C2也可以不是输入阻抗的匹配目的，而是DC截止用的电容器。作为DC截止用的电容器，要求电容值比输入匹配用的电容器高的电容器。例如，DC截止用的电容器的电容值要求5pF以上。因此，作为一例，DC截止用的电容器C2的电容值例如为10pF。输入匹配用的电容器C2的电容值例如为0.3pF。作为输入匹配电路30的电路结构及各电路要素，根据低噪声放大器20所要求的频率频带，使用适当的电路结构及具有适当的电容值、电感值或者电阻值的电路要素。

放大电路10、10a或10b也可以用于通信装置以外的对高频信号进行处理的装置。第一放大器也可以不是放大接收信号的低噪声放大器，第二放大器也可以不是放大发送信号的功率放大器。第一放大器及第二放大器例如也可以进行在规定的信号处理装置的内部处理的高频信号的放大。

此外，针对各实施方式实施本领域技术人员想到的各种变形而得到的方式、在不脱离本发明的主旨的范围内将各实施方式中的构成要素及功能任意地组合而实现的方式也包含在本发明中。

产业上的可利用性

本发明作为放大高频信号的放大电路及通信装置等，能够广泛用于便携电话等通信设备。

Claims

1.一种放大电路，具备：

第一放大器，其包括场效应晶体管即FET作为放大元件，放大向所述FET的栅极输入的高频信号；

输入匹配电路，其使所述第一放大器的输入阻抗匹配；以及

开关，其串联连接在连结所述输入匹配电路和所述栅极的路径上的节点与地线之间。

2.根据权利要求1所述的放大电路，其中，

在所述路径上未串联连接开关。

3.根据权利要求1或2所述的放大电路，其中，

所述放大电路还具备：

开关电路，其包括第一端子、第二端子及第三端子，切换所述第一端子分别与所述第二端子及所述第三端子的导通及非导通；

第二放大器；以及

输出匹配电路，其使所述第二放大器的输出阻抗匹配，

所述第二端子经由所述输出匹配电路而与所述第二放大器的输出端子连接，

所述第三端子经由所述输入匹配电路而与所述栅极连接，

所述输入匹配电路的输入阻抗比所述输入匹配电路的输出阻抗高。

4.根据权利要求3所述的放大电路，其中，

在连结所述第一端子和所述输入匹配电路的路径与地线之间，未串联连接开关。

5.根据权利要求1至4中任一项所述的放大电路，其中，

所述放大电路还具备第一电容器，该第一电容器串联连接在所述节点与所述开关之间。

6.根据权利要求5所述的放大电路，其中，

所述输入匹配电路包括串联连接在传输所述高频信号的路径上的第二电容器，

所述第二电容器的电容值比所述第一电容器的电容值小。

7.根据权利要求5或6所述的放大电路，其中，

所述放大电路还具备保护电路，该保护电路与所述开关并联连接，并且与所述第一电容器串联连接。

8.根据权利要求1至7中任一项所述的放大电路，其中，

所述开关包括FET。

9.根据权利要求1至6以及8中任一项所述的放大电路，其中，

所述放大电路还具备串联连接在所述节点与地线之间的保护电路。

10.根据权利要求1至9中任一项所述的放大电路，其中，

所述输入匹配电路包括：

电感器，其串联连接在传输所述高频信号的路径与地线之间；以及

第三电容器，其与所述电感器串联连接。

11.根据权利要求10所述的放大电路，其中，

所述放大电路还具备输入所述放大元件的偏置电压的偏置输入端子，

所述偏置输入端子连接在所述电感器与所述第三电容器之间。

12.一种通信装置，具备：

权利要求1至11中任一项所述的放大电路；以及

RF信号处理电路，其对由所述第一放大器放大后的高频信号进行处理。