JPH1093302A - 信号切換えスイッチ - Google Patents
信号切換えスイッチInfo
- Publication number
- JPH1093302A JPH1093302A JP8263537A JP26353796A JPH1093302A JP H1093302 A JPH1093302 A JP H1093302A JP 8263537 A JP8263537 A JP 8263537A JP 26353796 A JP26353796 A JP 26353796A JP H1093302 A JPH1093302 A JP H1093302A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- impedance
- changeover switch
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】 スイッチング用半導体素子における電流的な
制限を緩和することにより、線形最大伝送可能電力を向
上させる。 【解決手段】 半導体素子Ｑ1〜Ｑ4がスイッチング素子
として用いられたスイッチ回路１２と、複数の入出力端
子ＡＮＴ，ＲＸ，ＴＸ端子を備え、スイッチ回路１２に
よって各入出力端子ＡＮＴ，ＲＸ，ＴＸ端子を互いに接
続したり、切り離したりするための信号切換えスイッチ
１１において、前記入出力端子ＡＮＴ，ＲＸ，ＴＸ端子
と前記スイッチ回路１２との間にインピーダンス変換回
路Ｍ１〜Ｍ３を設け、スイッチ回路１２からインピーダ
ンス変換回路Ｍ１〜Ｍ３をみたインピーダンスＺSWを、
入出力端子ＡＮＴ，ＲＸ，ＴＸ端子から外部回路をみた
インピーダンスＺ0より大きくする。
制限を緩和することにより、線形最大伝送可能電力を向
上させる。 【解決手段】 半導体素子Ｑ1〜Ｑ4がスイッチング素子
として用いられたスイッチ回路１２と、複数の入出力端
子ＡＮＴ，ＲＸ，ＴＸ端子を備え、スイッチ回路１２に
よって各入出力端子ＡＮＴ，ＲＸ，ＴＸ端子を互いに接
続したり、切り離したりするための信号切換えスイッチ
１１において、前記入出力端子ＡＮＴ，ＲＸ，ＴＸ端子
と前記スイッチ回路１２との間にインピーダンス変換回
路Ｍ１〜Ｍ３を設け、スイッチ回路１２からインピーダ
ンス変換回路Ｍ１〜Ｍ３をみたインピーダンスＺSWを、
入出力端子ＡＮＴ，ＲＸ，ＴＸ端子から外部回路をみた
インピーダンスＺ0より大きくする。
Description
【０００１】
【発明の属する技術分野】本発明は信号切換えスイッチ
に関する。例えば、本発明は、携帯電話の送受信切り換
え等に使用される高周波用の信号切換えスイッチに関す
るものである。
に関する。例えば、本発明は、携帯電話の送受信切り換
え等に使用される高周波用の信号切換えスイッチに関す
るものである。
【０００２】
【従来の技術】図１は、従来の携帯電話の送受信切り換
え等に使用される信号切換えスイッチ１を示す回路図で
ある。一般に、この種の回路はＳＰＤＴ（Single-Pole-
Dual-Throw）スイッチと呼ばれている。
え等に使用される信号切換えスイッチ１を示す回路図で
ある。一般に、この種の回路はＳＰＤＴ（Single-Pole-
Dual-Throw）スイッチと呼ばれている。
【０００３】このＳＰＤＴスイッチは、入出力端子とし
て、送受信共用アンテナが接続されるＡＮＴ端子（図で
は、ＡＮＴで示す）と、送信用電力増幅器が接続される
ＴＸ端子（図では、ＴＸで示す）と、受信用低雑音増幅
器が接続されるＲＸ端子（図では、ＲＸで示す）とを備
えている。
て、送受信共用アンテナが接続されるＡＮＴ端子（図で
は、ＡＮＴで示す）と、送信用電力増幅器が接続される
ＴＸ端子（図では、ＴＸで示す）と、受信用低雑音増幅
器が接続されるＲＸ端子（図では、ＲＸで示す）とを備
えている。
【０００４】この信号切換えスイッチ１は４つのスイッ
チング用半導体素子（以下、スイッチング用素子とい
う）Ｑ1〜Ｑ4を有しており、スイッチング用素子として
ＧａＡｓ ＭＥＳＦＥＴ（ＧａＡｓ Metal-Semiconducto
r ＦＥＴ）が用いられている。ＡＮＴ端子−ＲＸ端子間
には、スイッチング用素子Ｑ1のソース・ドレインが直
列に接続され、ＲＸ端子−グランド（以下、ＧＮＤと記
す）間には、スイッチング用素子Ｑ2のソース・ドレイ
ンが直列に接続され、ＡＮＴ端子−ＴＸ端子間には、ス
イッチング用素子Ｑ3のソース・ドレインが直列に接続
され、ＴＸ端子−ＧＮＤ間には、スイッチング用素子Ｑ
4のソース・ドレインが直列に接続されている。
チング用半導体素子（以下、スイッチング用素子とい
う）Ｑ1〜Ｑ4を有しており、スイッチング用素子として
ＧａＡｓ ＭＥＳＦＥＴ（ＧａＡｓ Metal-Semiconducto
r ＦＥＴ）が用いられている。ＡＮＴ端子−ＲＸ端子間
には、スイッチング用素子Ｑ1のソース・ドレインが直
列に接続され、ＲＸ端子−グランド（以下、ＧＮＤと記
す）間には、スイッチング用素子Ｑ2のソース・ドレイ
ンが直列に接続され、ＡＮＴ端子−ＴＸ端子間には、ス
イッチング用素子Ｑ3のソース・ドレインが直列に接続
され、ＴＸ端子−ＧＮＤ間には、スイッチング用素子Ｑ
4のソース・ドレインが直列に接続されている。
【０００５】各スイッチング用素子Ｑ1〜Ｑ4のゲート
は、それぞれ抵抗Ｒ1〜Ｒ4を介して制御電圧端子に接続
されている。Ｖ1〜Ｖ4は制御電圧端子を介して各スイッ
チング用素子Ｑ1〜Ｑ4のゲートに印加されている制御電
圧（ゲートバイアスＶGB）である。各スイッチング用素
子Ｑ1〜Ｑ4は、ゲートにピンチオフ電圧ＶP以上の電圧
ＶONを印加する（Ｖ1〜Ｖ4≧ＶON）ことによりＯＮ（導
通）状態となり、逆に、ゲートにピンチオフ電圧ＶP以
下の電圧ＶOFFを印加する（Ｖ1〜Ｖ4≦ＶOFF）ことによ
りＯＦＦ（遮断）状態となる。
は、それぞれ抵抗Ｒ1〜Ｒ4を介して制御電圧端子に接続
されている。Ｖ1〜Ｖ4は制御電圧端子を介して各スイッ
チング用素子Ｑ1〜Ｑ4のゲートに印加されている制御電
圧（ゲートバイアスＶGB）である。各スイッチング用素
子Ｑ1〜Ｑ4は、ゲートにピンチオフ電圧ＶP以上の電圧
ＶONを印加する（Ｖ1〜Ｖ4≧ＶON）ことによりＯＮ（導
通）状態となり、逆に、ゲートにピンチオフ電圧ＶP以
下の電圧ＶOFFを印加する（Ｖ1〜Ｖ4≦ＶOFF）ことによ
りＯＦＦ（遮断）状態となる。
【０００６】しかして、信号切換えスイッチ１を通して
送信する場合には、スイッチング用素子Ｑ1，Ｑ4の制御
電圧Ｖ1，Ｖ4をＶOFFにし、スイッチング用素子Ｑ2，Ｑ
3の制御電圧Ｖ2，Ｖ3をＶONにすると、ＡＮＴ端子−Ｒ
Ｘ端子間がＯＦＦとなり、ＡＮＴ端子−ＴＸ端子間がＯ
Ｎとなり、送信側の電力増幅器からアンテナに送信信号
が出力される。
送信する場合には、スイッチング用素子Ｑ1，Ｑ4の制御
電圧Ｖ1，Ｖ4をＶOFFにし、スイッチング用素子Ｑ2，Ｑ
3の制御電圧Ｖ2，Ｖ3をＶONにすると、ＡＮＴ端子−Ｒ
Ｘ端子間がＯＦＦとなり、ＡＮＴ端子−ＴＸ端子間がＯ
Ｎとなり、送信側の電力増幅器からアンテナに送信信号
が出力される。
【０００７】また、信号切換えスイッチ１を通して受信
する場合には、スイッチング用素子Ｑ2，Ｑ3の制御電圧
Ｖ2，Ｖ3をＶOFFにし，スイッチング用素子Ｑ1，Ｑ4の
制御電圧Ｖ1，Ｖ4をＶONにすると、ＡＮＴ端子−ＴＸ端
子間はＯＦＦとなり、ＡＮＴ端子−ＲＸ端子間はＯＮと
なり、アンテナから受信側の低雑音増幅器に受信信号が
入力される。
する場合には、スイッチング用素子Ｑ2，Ｑ3の制御電圧
Ｖ2，Ｖ3をＶOFFにし，スイッチング用素子Ｑ1，Ｑ4の
制御電圧Ｖ1，Ｖ4をＶONにすると、ＡＮＴ端子−ＴＸ端
子間はＯＦＦとなり、ＡＮＴ端子−ＲＸ端子間はＯＮと
なり、アンテナから受信側の低雑音増幅器に受信信号が
入力される。
【０００８】ＲＸ端子−ＧＮＤ間のスイッチング用素子
Ｑ2は、スイッチング用素子Ｑ1がＯＦＦ状態となってい
る場合にＯＮ状態となり、ＯＦＦ状態にあるスイッチン
グ用素子Ｑ1のＯＦＦ容量を通してＲＸ端子側に漏れて
きた信号電力をＧＮＤに落とすことにより、ＲＸ端子の
アイソレーション特性を高める効果がある。同様に、Ｔ
Ｘ端子−ＧＮＤ間のスイッチング用素子Ｑ4は、スイッ
チング用素子Ｑ3がＯＦＦ状態となっている場合にＯＮ
状態となり、ＯＦＦ状態にあるスイッチング用素子Ｑ3
のＯＦＦ容量を通してＴＸ端子側に漏れてきた信号電力
をＧＮＤに落とすことにより、ＴＸ端子のアイソレーシ
ョン特性を高める効果がある。
Ｑ2は、スイッチング用素子Ｑ1がＯＦＦ状態となってい
る場合にＯＮ状態となり、ＯＦＦ状態にあるスイッチン
グ用素子Ｑ1のＯＦＦ容量を通してＲＸ端子側に漏れて
きた信号電力をＧＮＤに落とすことにより、ＲＸ端子の
アイソレーション特性を高める効果がある。同様に、Ｔ
Ｘ端子−ＧＮＤ間のスイッチング用素子Ｑ4は、スイッ
チング用素子Ｑ3がＯＦＦ状態となっている場合にＯＮ
状態となり、ＯＦＦ状態にあるスイッチング用素子Ｑ3
のＯＦＦ容量を通してＴＸ端子側に漏れてきた信号電力
をＧＮＤに落とすことにより、ＴＸ端子のアイソレーシ
ョン特性を高める効果がある。
【０００９】
【発明が解決しようとする課題】図２は上記スイッチン
グ用素子（ＧａＡｓ ＭＥＳＦＥＴ）Ｑ1〜Ｑ4の特性を
表わし、さらに、ＯＦＦ状態のスイッチング用素子とＯ
Ｎ状態のスイッチング用素子のゲート・ソース間に加わ
っている信号電圧波形を表わす図であって、横軸はゲー
ト・ソース間電圧ＶGS、縦軸はドレイン電流ＩDSを示し
ている。なお、ＩDSSはゲート・ソース間電圧ＶGS＝０
Ｖのときの飽和ドレイン電流、ＩFmaxはゲート・ソース
間電圧印加時の飽和ドレイン電流、ＶTHはゲート順方向
電流の立ち上がり電圧、ＶPはピンチオフ電圧、ＶBはゲ
ート逆方向耐圧である。
グ用素子（ＧａＡｓ ＭＥＳＦＥＴ）Ｑ1〜Ｑ4の特性を
表わし、さらに、ＯＦＦ状態のスイッチング用素子とＯ
Ｎ状態のスイッチング用素子のゲート・ソース間に加わ
っている信号電圧波形を表わす図であって、横軸はゲー
ト・ソース間電圧ＶGS、縦軸はドレイン電流ＩDSを示し
ている。なお、ＩDSSはゲート・ソース間電圧ＶGS＝０
Ｖのときの飽和ドレイン電流、ＩFmaxはゲート・ソース
間電圧印加時の飽和ドレイン電流、ＶTHはゲート順方向
電流の立ち上がり電圧、ＶPはピンチオフ電圧、ＶBはゲ
ート逆方向耐圧である。
【００１０】図２に示すように、従来の高周波用信号切
換えスイッチ１においては、ＡＮＴ端子とＲＸ端子又は
ＴＸ端子の間を伝搬する信号電圧ΔＶGSが各スイッチン
グ用素子Ｑ1〜Ｑ4のゲートバイアスＶGB＝Ｖ1〜Ｖ4（す
なわち、制御電圧ＶON又はＶOFF）を中心としてゲート
・ソース間電圧ＶGSに重畳されるので、送信時にＴＸ端
子から大電力の信号が入力された場合、ゲート・ソース
間電圧ＶGSがスイッチング用素子Ｑ1〜Ｑ4のピンチオフ
電圧ＶPに達する。このとき、送信時にはＯＮ状態であ
るはずのスイッチング用素子Ｑ3は、ゲート・ソース間
電圧ＶGS（＝ＶO N＋ΔＶGS）がピンチオフ電圧ＶP以下
となる毎に一時的にＯＦＦ状態となるので、送信電力波
形がクリッピングされて波形歪が生じる。
換えスイッチ１においては、ＡＮＴ端子とＲＸ端子又は
ＴＸ端子の間を伝搬する信号電圧ΔＶGSが各スイッチン
グ用素子Ｑ1〜Ｑ4のゲートバイアスＶGB＝Ｖ1〜Ｖ4（す
なわち、制御電圧ＶON又はＶOFF）を中心としてゲート
・ソース間電圧ＶGSに重畳されるので、送信時にＴＸ端
子から大電力の信号が入力された場合、ゲート・ソース
間電圧ＶGSがスイッチング用素子Ｑ1〜Ｑ4のピンチオフ
電圧ＶPに達する。このとき、送信時にはＯＮ状態であ
るはずのスイッチング用素子Ｑ3は、ゲート・ソース間
電圧ＶGS（＝ＶO N＋ΔＶGS）がピンチオフ電圧ＶP以下
となる毎に一時的にＯＦＦ状態となるので、送信電力波
形がクリッピングされて波形歪が生じる。
【００１１】また、ＴＸ端子から大電力の信号が入力さ
れた場合には、ＯＦＦ状態であるはずのスイッチング用
素子Ｑ1は、ゲート・ソース間電圧ＶGS（＝ＶOFF＋ΔＶ
GS）がピンチオフ電圧ＶP以上となる毎に一時的にＯＮ
状態となるので、送信電力の一部がＲＸ端子へ漏れ、Ｒ
Ｘ端子のアイソレーションが悪化する。
れた場合には、ＯＦＦ状態であるはずのスイッチング用
素子Ｑ1は、ゲート・ソース間電圧ＶGS（＝ＶOFF＋ΔＶ
GS）がピンチオフ電圧ＶP以上となる毎に一時的にＯＮ
状態となるので、送信電力の一部がＲＸ端子へ漏れ、Ｒ
Ｘ端子のアイソレーションが悪化する。
【００１２】さらに、ＴＸ端子から大電力の信号が入力
された場合には、ＯＦＦ状態であるはずのスイッチング
用素子Ｑ4は、ゲート・ソース間電圧ＶGSがピンチオフ
電圧ＶP以上となる毎に一時的にＯＮとなるので、送信
電力の一部がＧＮＤに落ち、挿入損失が増加する。
された場合には、ＯＦＦ状態であるはずのスイッチング
用素子Ｑ4は、ゲート・ソース間電圧ＶGSがピンチオフ
電圧ＶP以上となる毎に一時的にＯＮとなるので、送信
電力の一部がＧＮＤに落ち、挿入損失が増加する。
【００１３】この結果、従来の信号切換えスイッチにお
いては、大きな電圧の信号による性能劣化により、線形
最大伝送可能電力が制限されていた。
いては、大きな電圧の信号による性能劣化により、線形
最大伝送可能電力が制限されていた。
【００１４】しかし、信号切換えスイッチの用途によっ
ては低電圧動作を特に要求されない場合もあり、そのよ
うな場合にはピンチオフ電圧ＶPや制御電圧ＶON，ＶOFF
を、上記の電圧的な制限からくるスイッチ性能の劣化が
生じないよう、十分余裕を持って設定することが可能で
ある。すなわち、ＶON−ＶP，ＶP−ＶOFFを十分に大き
くすることにより、上記のようなスイッチ性能の劣化を
防止できる。
ては低電圧動作を特に要求されない場合もあり、そのよ
うな場合にはピンチオフ電圧ＶPや制御電圧ＶON，ＶOFF
を、上記の電圧的な制限からくるスイッチ性能の劣化が
生じないよう、十分余裕を持って設定することが可能で
ある。すなわち、ＶON−ＶP，ＶP−ＶOFFを十分に大き
くすることにより、上記のようなスイッチ性能の劣化を
防止できる。
【００１５】このように電圧的な制限が問題とならない
場合には、信号切換えスイッチ１の線形最大伝送可能電
力は、電流的な制限から決まる。すなわち、信号切換え
スイッチ１を伝搬する電流ＩDSがスイッチング用素子Ｑ
1〜Ｑ4のドレイン電流飽和領域に達すると、送信電力波
形がクリッピングされるため歪が生じ、このスイッチ性
能の劣化が信号切換えスイッチ１の線形最大伝送可能電
力を制限することになる。これは、スイッチング用素子
Ｑ1〜Ｑ4の飽和ドレイン電流ＩDSS（又は、ＩF max）で
決まり、線形最大伝送可能電力を増加させるには、スイ
ッチング用素子Ｑ1〜Ｑ4の飽和ドレイン電流ＩDSSを十
分大きく設定することが必要になる。
場合には、信号切換えスイッチ１の線形最大伝送可能電
力は、電流的な制限から決まる。すなわち、信号切換え
スイッチ１を伝搬する電流ＩDSがスイッチング用素子Ｑ
1〜Ｑ4のドレイン電流飽和領域に達すると、送信電力波
形がクリッピングされるため歪が生じ、このスイッチ性
能の劣化が信号切換えスイッチ１の線形最大伝送可能電
力を制限することになる。これは、スイッチング用素子
Ｑ1〜Ｑ4の飽和ドレイン電流ＩDSS（又は、ＩF max）で
決まり、線形最大伝送可能電力を増加させるには、スイ
ッチング用素子Ｑ1〜Ｑ4の飽和ドレイン電流ＩDSSを十
分大きく設定することが必要になる。
【００１６】しかしながら、スイッチング用素子Ｑ1〜
Ｑ4の飽和ドレイン電流ＩDSSを大きくするには、スイッ
チング用素子Ｑ1〜Ｑ4の活性層のキャリア密度等の内部
構造が決定している場合、一般にゲート幅Ｗgを増やす
方法が採られる。しかし、ゲート幅Ｗgを大きくすると
スイッチング用素子Ｑ1〜Ｑ4の面積が増大することから
チップ面積が増大し、コストが増加するという問題が生
じる。また、スイッチング用素子Ｑ1〜Ｑ4のゲートは断
線等のプロセス不良が生じやすいため、ゲート幅Ｗgが
増大すると歩留りが低下するという問題が生じる。
Ｑ4の飽和ドレイン電流ＩDSSを大きくするには、スイッ
チング用素子Ｑ1〜Ｑ4の活性層のキャリア密度等の内部
構造が決定している場合、一般にゲート幅Ｗgを増やす
方法が採られる。しかし、ゲート幅Ｗgを大きくすると
スイッチング用素子Ｑ1〜Ｑ4の面積が増大することから
チップ面積が増大し、コストが増加するという問題が生
じる。また、スイッチング用素子Ｑ1〜Ｑ4のゲートは断
線等のプロセス不良が生じやすいため、ゲート幅Ｗgが
増大すると歩留りが低下するという問題が生じる。
【００１７】本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、スイッチン
グ用の半導体素子における電流的な制限を緩和すること
により、線形最大伝送可能電力を向上させることにあ
る。
れたものであり、その目的とするところは、スイッチン
グ用の半導体素子における電流的な制限を緩和すること
により、線形最大伝送可能電力を向上させることにあ
る。
【００１８】
【発明の開示】請求項１に記載の信号切換えスイッチ
は、半導体素子がスイッチング素子として用いられたス
イッチ回路と、複数の入出力端子とを備え、スイッチ回
路によって各入出力端子を互いに接続したり、切り離し
たりするための信号切換えスイッチにおいて、前記入出
力端子と前記スイッチ回路との間にインピーダンス変換
回路を設け、スイッチ回路からインピーダンス変換回路
をみたインピーダンスを、入出力端子から外部回路をみ
たインピーダンスより大きくしたことを特徴としてい
る。ここで、入出力端子とは、入力端子、出力端子もし
くは入出力共用端子をさす。
は、半導体素子がスイッチング素子として用いられたス
イッチ回路と、複数の入出力端子とを備え、スイッチ回
路によって各入出力端子を互いに接続したり、切り離し
たりするための信号切換えスイッチにおいて、前記入出
力端子と前記スイッチ回路との間にインピーダンス変換
回路を設け、スイッチ回路からインピーダンス変換回路
をみたインピーダンスを、入出力端子から外部回路をみ
たインピーダンスより大きくしたことを特徴としてい
る。ここで、入出力端子とは、入力端子、出力端子もし
くは入出力共用端子をさす。
【００１９】請求項１に記載の信号切換えスイッチにあ
っては、スイッチ回路からインピーダンス変換回路をみ
たインピーダンスが、入出力端子から外部回路をみたイ
ンピーダンスより大きくなっているので、インピーダン
ス変換回路を設けたことにより、スイッチ回路内部を伝
搬する信号電力の電流波の振幅が小さくなる。
っては、スイッチ回路からインピーダンス変換回路をみ
たインピーダンスが、入出力端子から外部回路をみたイ
ンピーダンスより大きくなっているので、インピーダン
ス変換回路を設けたことにより、スイッチ回路内部を伝
搬する信号電力の電流波の振幅が小さくなる。
【００２０】よって、スイッチ回路に用いられているス
イッチング用の半導体素子に要求される電流容量、例え
ば飽和ドレイン電流の制限を緩和することができ、信号
切換えスイッチにおける線形最大伝送可能電力を向上さ
せることができる。
イッチング用の半導体素子に要求される電流容量、例え
ば飽和ドレイン電流の制限を緩和することができ、信号
切換えスイッチにおける線形最大伝送可能電力を向上さ
せることができる。
【００２１】すなわち、飽和ドレイン電流を大きくする
ことなく、つまりスイッチング用の半導体素子のゲート
幅を大きくすることなく、信号電流を小さくすることに
よって線形最大伝送可能電力を向上させることができ
る。
ことなく、つまりスイッチング用の半導体素子のゲート
幅を大きくすることなく、信号電流を小さくすることに
よって線形最大伝送可能電力を向上させることができ
る。
【００２２】線形最大伝送可能電力を向上させるために
ゲート幅を大きくする必要がないので、チップ面積が大
きくならず、コストの増大という問題も生じない。さら
に、ゲート幅が大きくならないので、断線の恐れも増加
せず、信号切換えスイッチの歩留りが低下することもな
い。
ゲート幅を大きくする必要がないので、チップ面積が大
きくならず、コストの増大という問題も生じない。さら
に、ゲート幅が大きくならないので、断線の恐れも増加
せず、信号切換えスイッチの歩留りが低下することもな
い。
【００２３】請求項２に記載の実施態様は、請求項１記
載の信号切換えスイッチにおいて、前記インピーダンス
変換回路が、前記スイッチ回路が形成された半導体集積
回路のボンディングワイヤもしくはリードのインダクタ
ンスと、前記半導体集積回路のストレーキャパシタンス
とを用いたものであることを特徴としている。
載の信号切換えスイッチにおいて、前記インピーダンス
変換回路が、前記スイッチ回路が形成された半導体集積
回路のボンディングワイヤもしくはリードのインダクタ
ンスと、前記半導体集積回路のストレーキャパシタンス
とを用いたものであることを特徴としている。
【００２４】請求項２に記載の実施態様にあっては、ス
イッチ回路が形成されている半導体集積回路のボンディ
ングワイヤもしくはリードのインダクタンスとストレー
キャパシタンスをインピーダンス変換回路に利用してい
るので、信号切換えスイッチの構成部品点数を削減する
ことができる。また、スイッチ回路及びインピーダンス
変換回路を構成された半導体集積回路のチップ面積を小
さくすることができる。
イッチ回路が形成されている半導体集積回路のボンディ
ングワイヤもしくはリードのインダクタンスとストレー
キャパシタンスをインピーダンス変換回路に利用してい
るので、信号切換えスイッチの構成部品点数を削減する
ことができる。また、スイッチ回路及びインピーダンス
変換回路を構成された半導体集積回路のチップ面積を小
さくすることができる。
【００２５】従って、信号切換えスイッチを小型化する
ことができると共に製造コストも安価にすることができ
る。
ことができると共に製造コストも安価にすることができ
る。
【００２６】請求項３に記載の実施態様は、請求項１又
は２記載の信号切換えスイッチにおいて、前記インピー
ダンス変換回路が、誘電体多層基板内に形成されたイン
ダクタンス、キャパシタンス及び伝送線路から構成され
ていることを特徴としている。
は２記載の信号切換えスイッチにおいて、前記インピー
ダンス変換回路が、誘電体多層基板内に形成されたイン
ダクタンス、キャパシタンス及び伝送線路から構成され
ていることを特徴としている。
【００２７】このように、インピーダンス変換回路を構
成するインダクタンス、キャパシタンス及びボンディン
グワイヤを誘電体多層基板内に積層することにより、イ
ンピーダンス変換回路を小面積に形成することができ、
信号切換えスイッチの小型化を図ることができる。
成するインダクタンス、キャパシタンス及びボンディン
グワイヤを誘電体多層基板内に積層することにより、イ
ンピーダンス変換回路を小面積に形成することができ、
信号切換えスイッチの小型化を図ることができる。
【００２８】また、請求項３に記載の実施態様によれ
ば、インピーダンスのＱ値を下げることができ、広帯域
なインピーダンス変換が実現できる。よって、広帯域に
わたって信号切換えスイッチの性能を向上させることが
できる。
ば、インピーダンスのＱ値を下げることができ、広帯域
なインピーダンス変換が実現できる。よって、広帯域に
わたって信号切換えスイッチの性能を向上させることが
できる。
【００２９】請求項４に記載の実施態様は、請求項１〜
３記載の信号切換えスイッチにおいて、前記インピーダ
ンス変換回路が、単一正電源動作用の直流カット用キャ
パシタンスと高周波チョーク用インダクタンスとを含ん
でいることを特徴としている。
３記載の信号切換えスイッチにおいて、前記インピーダ
ンス変換回路が、単一正電源動作用の直流カット用キャ
パシタンスと高周波チョーク用インダクタンスとを含ん
でいることを特徴としている。
【００３０】この実施態様によれば、単一正電源動作用
の高周波チョーク用インダクタンス及び直流カット用キ
ャパシタンスをインピーダンス変換回路の一部として利
用しているので、信号切換えスイッチの素子数を削減で
き、半導体集積回路として構成する場合にはチップ面積
を減少させることができる。従って、製造コストの削減
を図ることができる。
の高周波チョーク用インダクタンス及び直流カット用キ
ャパシタンスをインピーダンス変換回路の一部として利
用しているので、信号切換えスイッチの素子数を削減で
き、半導体集積回路として構成する場合にはチップ面積
を減少させることができる。従って、製造コストの削減
を図ることができる。
【００３１】請求項５に記載の実施態様は、請求項１〜
４に記載の信号切換えスイッチにおいて、前記入出力端
子から各インピーダンス変換回路をみたインピーダンス
が前記各外部回路の要求する最適インピーダンスにほぼ
等しくなっていることを特徴としている。
４に記載の信号切換えスイッチにおいて、前記入出力端
子から各インピーダンス変換回路をみたインピーダンス
が前記各外部回路の要求する最適インピーダンスにほぼ
等しくなっていることを特徴としている。
【００３２】請求項５に記載の実施態様にあっては、イ
ンピーダンス変換回路が入出力端子に接続する外部回路
との最適インピーダンスによる整合機能を有しているの
で、入出力端子と外部回路との間に整合回路を設ける必
要がなくなる。
ンピーダンス変換回路が入出力端子に接続する外部回路
との最適インピーダンスによる整合機能を有しているの
で、入出力端子と外部回路との間に整合回路を設ける必
要がなくなる。
【００３３】各入出力端子と外部回路との間に整合回路
が不要になるので、信号切換えスイッチの性能を向上さ
せた状態で、通信システム等の全体における変換損失の
低減を図ることができる。さらに、素子数を減少させ、
半導体集積回路においてはチップ面積を減少させること
ができるので、信号切換えスイッチの製造コストの削減
を図ることができる。
が不要になるので、信号切換えスイッチの性能を向上さ
せた状態で、通信システム等の全体における変換損失の
低減を図ることができる。さらに、素子数を減少させ、
半導体集積回路においてはチップ面積を減少させること
ができるので、信号切換えスイッチの製造コストの削減
を図ることができる。
【００３４】
（第１の実施形態）図３は、本発明の一実施形態による
信号切換えスイッチ１１を示す回路図である。この信号
切換えスイッチ１１は、スイッチング用素子Ｑ1〜Ｑ4と
してＧａＡｓ ＭＥＳＦＥＴのような半導体素子を用い
たスイッチ回路１２と、入出力端子であるＡＮＴ端子、
ＲＸ端子及びＴＸ端子と、インピーダンス変換回路Ｍ１
〜Ｍ３とから構成されている。ここで、スイッチ回路１
２は、従来例として説明した信号切換えスイッチ（ＳＰ
ＤＴスイッチ）１と同じものであるので、同一構成要素
には同一符号を付して説明を省略する。インピーダンス
変換回路Ｍ１はＡＮＴ端子とスイッチ回路１２の間に接
続されており、スイッチ回路１２からインピーダンス変
換回路Ｍ１をみたインピーダンスＺSWがＡＮＴ端子から
外部回路をみたインピーダンスＺ0より大きくなるよう
にしている。同様に、インピーダンス変換回路Ｍ２はＲ
Ｘ端子とスイッチ回路１２の間に接続され、インピーダ
ンス変換回路Ｍ３はＴＸ端子とスイッチ回路１２の間に
接続されており、いずれもスイッチ回路１２からインピ
ーダンス変換回路Ｍ２〜Ｍ３をみたインピーダンスＺSW
がＲＸ端子又はＴＸ端子から外部回路をみたインピーダ
ンスＺ0より大きくなるようにしている。
信号切換えスイッチ１１を示す回路図である。この信号
切換えスイッチ１１は、スイッチング用素子Ｑ1〜Ｑ4と
してＧａＡｓ ＭＥＳＦＥＴのような半導体素子を用い
たスイッチ回路１２と、入出力端子であるＡＮＴ端子、
ＲＸ端子及びＴＸ端子と、インピーダンス変換回路Ｍ１
〜Ｍ３とから構成されている。ここで、スイッチ回路１
２は、従来例として説明した信号切換えスイッチ（ＳＰ
ＤＴスイッチ）１と同じものであるので、同一構成要素
には同一符号を付して説明を省略する。インピーダンス
変換回路Ｍ１はＡＮＴ端子とスイッチ回路１２の間に接
続されており、スイッチ回路１２からインピーダンス変
換回路Ｍ１をみたインピーダンスＺSWがＡＮＴ端子から
外部回路をみたインピーダンスＺ0より大きくなるよう
にしている。同様に、インピーダンス変換回路Ｍ２はＲ
Ｘ端子とスイッチ回路１２の間に接続され、インピーダ
ンス変換回路Ｍ３はＴＸ端子とスイッチ回路１２の間に
接続されており、いずれもスイッチ回路１２からインピ
ーダンス変換回路Ｍ２〜Ｍ３をみたインピーダンスＺSW
がＲＸ端子又はＴＸ端子から外部回路をみたインピーダ
ンスＺ0より大きくなるようにしている。
【００３５】しかして、この信号切換えスイッチ１１に
あっては、入出力端子であるＡＮＴ端子、ＲＸ端子及び
ＴＸ端子とスイッチ回路１２の間にそれぞれインピーダ
ンス変換回路Ｍ１〜Ｍ３を設け、スイッチ回路１２から
インピーダンス変換回路Ｍ１〜Ｍ３をみたインピーダン
スＺSWが、ＡＮＴ端子、ＲＸ端子及びＴＸ端子から外部
回路をみたインピーダンスＺ0より大きくなるようにし
ているので、スイッチ回路１２内部を伝搬する信号電力
の電流波の振幅を小さくすることができる。よって、ス
イッチング用素子Ｑ1〜Ｑ4としてのＭＥＳＦＥＴに要求
される電流容量、すなわち飽和ドレイン電流ＩDSSの制
限が緩和されるため、ＭＥＳＦＥＴのゲート幅を短くで
きる。この結果、スイッチング用素子Ｑ1〜Ｑ4のチップ
面積の縮小が達成され、チップ面積の縮小によって製造
コストが低下し、またゲート幅が短いため製造プロセス
による歩留りが向上する。そして、同じゲート幅のスイ
ッチング用素子Ｑ1〜Ｑ4を用いた信号切換え用スイッチ
に比べて線形最大伝送可能電力を向上させることができ
る。
あっては、入出力端子であるＡＮＴ端子、ＲＸ端子及び
ＴＸ端子とスイッチ回路１２の間にそれぞれインピーダ
ンス変換回路Ｍ１〜Ｍ３を設け、スイッチ回路１２から
インピーダンス変換回路Ｍ１〜Ｍ３をみたインピーダン
スＺSWが、ＡＮＴ端子、ＲＸ端子及びＴＸ端子から外部
回路をみたインピーダンスＺ0より大きくなるようにし
ているので、スイッチ回路１２内部を伝搬する信号電力
の電流波の振幅を小さくすることができる。よって、ス
イッチング用素子Ｑ1〜Ｑ4としてのＭＥＳＦＥＴに要求
される電流容量、すなわち飽和ドレイン電流ＩDSSの制
限が緩和されるため、ＭＥＳＦＥＴのゲート幅を短くで
きる。この結果、スイッチング用素子Ｑ1〜Ｑ4のチップ
面積の縮小が達成され、チップ面積の縮小によって製造
コストが低下し、またゲート幅が短いため製造プロセス
による歩留りが向上する。そして、同じゲート幅のスイ
ッチング用素子Ｑ1〜Ｑ4を用いた信号切換え用スイッチ
に比べて線形最大伝送可能電力を向上させることができ
る。
【００３６】なお、本発明は、一般的にいうと、インピ
ーダンス変換回路Ｍ１〜Ｍ３によりスイッチ回路１２の
内部のインピーダンスを増加させ、スイッチ回路１２に
流れる信号の電流振幅を減少させたものである。すなわ
ち、スイッチ回路１２のインピーダンスをＺSW、スイッ
チ回路１２に流れる電流波の最大振幅をＩSWとすると、
スイッチ回路１２を伝送される電力Ｐは、Ｐ＝（ＩSW 2
・ＺSW）／２で表わされるから、スイッチ回路１２に入
力される電力がＰであるとすると、スイッチ回路１２の
インピーダンスＺSWを大きくすることにより、スイッチ
回路１２を流れる電流ＩSWを小さくすることができる。
従って、スイッチング用素子Ｑ1〜Ｑ4の電流的な制限か
ら生じるスイッチング性能の劣化を緩和することができ
る。よって、本実施形態ではスイッチング用素子Ｑ1〜
Ｑ4としてＧａＡｓ ＭＥＳＦＥＴを例として用いたが、
他の半導体素子、例えばＰＩＮダイオード等を用いて
も、許容電流等の電流的な制限を緩和することが可能で
ある（以下の実施形態においても同様）。
ーダンス変換回路Ｍ１〜Ｍ３によりスイッチ回路１２の
内部のインピーダンスを増加させ、スイッチ回路１２に
流れる信号の電流振幅を減少させたものである。すなわ
ち、スイッチ回路１２のインピーダンスをＺSW、スイッ
チ回路１２に流れる電流波の最大振幅をＩSWとすると、
スイッチ回路１２を伝送される電力Ｐは、Ｐ＝（ＩSW 2
・ＺSW）／２で表わされるから、スイッチ回路１２に入
力される電力がＰであるとすると、スイッチ回路１２の
インピーダンスＺSWを大きくすることにより、スイッチ
回路１２を流れる電流ＩSWを小さくすることができる。
従って、スイッチング用素子Ｑ1〜Ｑ4の電流的な制限か
ら生じるスイッチング性能の劣化を緩和することができ
る。よって、本実施形態ではスイッチング用素子Ｑ1〜
Ｑ4としてＧａＡｓ ＭＥＳＦＥＴを例として用いたが、
他の半導体素子、例えばＰＩＮダイオード等を用いて
も、許容電流等の電流的な制限を緩和することが可能で
ある（以下の実施形態においても同様）。
【００３７】（第２の実施形態）図４は、本発明の別な
実施形態による信号切換えスイッチ１３を示す回路図で
ある。インピーダンス変換回路Ｍ１は、Ｌ型接続された
インダクタンスＬANTとキャパシタンスＣANTからなるＬ
型無損失回路であり、信号の周波数をｆとするとき、イ
ンダクタンスＬANTによるインピーダンスがｊ（２π
ｆ）ＬANT＝ｊ５０Ω、キャパシタンスＣANTによるイン
ピーダンス−ｊ／（２πｆＣANT）＝−ｊ１００Ωとな
っている。従って、ＡＮＴ端子から外部回路をみたイン
ピーダンスがＺ0＝５０Ωのとき、スイッチ回路１２か
らインピーダンス変換回路Ｍ１をみたインピーダンスは
ＺSW＝１００Ωになる。同様に、インピーダンス変換回
路Ｍ２，Ｍ３は、それぞれＬ型接続されたインダクタン
スＬRX，ＬTXとキャパシタンスＣRX，ＣTXとからなるＬ
型無損失回路であり、インダクタンスＬRX，ＬTXによる
インピーダンスｊ（２πｆ）ＬRX＝ｊ５０Ω、ｊ（２π
ｆ）ＬTX＝ｊ５０Ω、キャパシタンスＣRX，ＣTXによる
インピーダンス−ｊ／（２πｆＣRX）＝−ｊ１００Ω、
−ｊ／（２πｆＣTX）＝−ｊ１００Ωとなっている。従
って、ＲＸ端子又はＴＸ端子から外部回路をみたインピ
ーダンスがＺ0＝５０Ωのとき、スイッチ回路１２から
ＲＸ端子又はＴＸ端子をみたインピーダンスもＺSW＝１
００Ωになる。なお、インダクタンスＬANT，ＬRX，Ｌ
TX、キャパシタンスＣANT，ＣRX，ＣTXの素子定数は回
路を流れる信号の周波数ｆによって定まり、１.９ＧＨ
ｚにおいては、ＬANT＝ＬRX＝ＬTX＝４.１８８ｎＨ、Ｃ
ANT＝ＣRX＝ＣTX＝０.８３８ｐＦとなっている。
実施形態による信号切換えスイッチ１３を示す回路図で
ある。インピーダンス変換回路Ｍ１は、Ｌ型接続された
インダクタンスＬANTとキャパシタンスＣANTからなるＬ
型無損失回路であり、信号の周波数をｆとするとき、イ
ンダクタンスＬANTによるインピーダンスがｊ（２π
ｆ）ＬANT＝ｊ５０Ω、キャパシタンスＣANTによるイン
ピーダンス−ｊ／（２πｆＣANT）＝−ｊ１００Ωとな
っている。従って、ＡＮＴ端子から外部回路をみたイン
ピーダンスがＺ0＝５０Ωのとき、スイッチ回路１２か
らインピーダンス変換回路Ｍ１をみたインピーダンスは
ＺSW＝１００Ωになる。同様に、インピーダンス変換回
路Ｍ２，Ｍ３は、それぞれＬ型接続されたインダクタン
スＬRX，ＬTXとキャパシタンスＣRX，ＣTXとからなるＬ
型無損失回路であり、インダクタンスＬRX，ＬTXによる
インピーダンスｊ（２πｆ）ＬRX＝ｊ５０Ω、ｊ（２π
ｆ）ＬTX＝ｊ５０Ω、キャパシタンスＣRX，ＣTXによる
インピーダンス−ｊ／（２πｆＣRX）＝−ｊ１００Ω、
−ｊ／（２πｆＣTX）＝−ｊ１００Ωとなっている。従
って、ＲＸ端子又はＴＸ端子から外部回路をみたインピ
ーダンスがＺ0＝５０Ωのとき、スイッチ回路１２から
ＲＸ端子又はＴＸ端子をみたインピーダンスもＺSW＝１
００Ωになる。なお、インダクタンスＬANT，ＬRX，Ｌ
TX、キャパシタンスＣANT，ＣRX，ＣTXの素子定数は回
路を流れる信号の周波数ｆによって定まり、１.９ＧＨ
ｚにおいては、ＬANT＝ＬRX＝ＬTX＝４.１８８ｎＨ、Ｃ
ANT＝ＣRX＝ＣTX＝０.８３８ｐＦとなっている。
【００３８】図５及び図６はそれぞれ、信号切換えスイ
ッチ１３にＰ＝３６０ｍＷの信号電力を入力したとき
の、入力端子（すなわち、ＴＸ端子またはＡＮＴ端
子）、スイッチ回路１２の内部、出力端子（すなわち、
ＡＮＴ端子またはＲＸ端子）における電流波形及び電圧
波形を示す図である。但し、簡単のため、スイッチ回路
１２の内部での抵抗損失は０であるとして計算してい
る。入出力端子であるＡＮＴ端子、ＲＸ端子、ＴＸ端子
はＺ0＝５０Ω系であるから、電圧波の最大振幅は６Ｖ
［＝（２ＰＺ0）1/2］、電流波の最大振幅は１２０ｍＡ
［＝（２Ｐ／Ｚ0）1/2］となっているが、スイッチ回路
１２の内部ではインピーダンス変換回路Ｍ１〜Ｍ３によ
りＺSW＝１００Ω系となっているため、電圧波の最大振
幅は８.５Ｖ［＝（２ＰＺSW）1/2］、電流波の最大振幅
は８５ｍＡ［＝（２Ｐ／ＺSW）1/2］となっている。
ッチ１３にＰ＝３６０ｍＷの信号電力を入力したとき
の、入力端子（すなわち、ＴＸ端子またはＡＮＴ端
子）、スイッチ回路１２の内部、出力端子（すなわち、
ＡＮＴ端子またはＲＸ端子）における電流波形及び電圧
波形を示す図である。但し、簡単のため、スイッチ回路
１２の内部での抵抗損失は０であるとして計算してい
る。入出力端子であるＡＮＴ端子、ＲＸ端子、ＴＸ端子
はＺ0＝５０Ω系であるから、電圧波の最大振幅は６Ｖ
［＝（２ＰＺ0）1/2］、電流波の最大振幅は１２０ｍＡ
［＝（２Ｐ／Ｚ0）1/2］となっているが、スイッチ回路
１２の内部ではインピーダンス変換回路Ｍ１〜Ｍ３によ
りＺSW＝１００Ω系となっているため、電圧波の最大振
幅は８.５Ｖ［＝（２ＰＺSW）1/2］、電流波の最大振幅
は８５ｍＡ［＝（２Ｐ／ＺSW）1/2］となっている。
【００３９】すなわち、ＴＸ端子又はＡＮＴ端子から信
号電力を入力すると、スイッチ回路１２を伝搬する電圧
波の最大振幅はインピーダンスがＺ0＝５０Ωであると
６Ｖに達するが、インピーダンス変換回路Ｍ１〜Ｍ３に
よりインピーダンスがＺSW＝１００Ωになっているた
め、スイッチ回路１２を伝搬する電圧波の最大振幅は
８.５Ｖと√２倍に増加する。そのかわり、電流波の最
大振幅は、Ｚ0＝５０Ωでは１２０ｍＡであったが、Ｚ
SW＝１００Ωでは８５ｍＡと１／√２倍に減少する。
号電力を入力すると、スイッチ回路１２を伝搬する電圧
波の最大振幅はインピーダンスがＺ0＝５０Ωであると
６Ｖに達するが、インピーダンス変換回路Ｍ１〜Ｍ３に
よりインピーダンスがＺSW＝１００Ωになっているた
め、スイッチ回路１２を伝搬する電圧波の最大振幅は
８.５Ｖと√２倍に増加する。そのかわり、電流波の最
大振幅は、Ｚ0＝５０Ωでは１２０ｍＡであったが、Ｚ
SW＝１００Ωでは８５ｍＡと１／√２倍に減少する。
【００４０】従って、ＡＮＴ端子、ＲＸ端子、ＴＸ端子
とスイッチ回路１２の間にインピーダンス変換回路Ｍ１
〜Ｍ３を設け、スイッチ回路１２からＡＮＴ端子、ＲＸ
端子、ＴＸ端子をみたインピーダンスＺSWを、ＡＮＴ端
子、ＲＸ端子、ＴＸ端子から外部回路をみたインピーダ
ンスＺ0より大きくなるように設定することで、スイッ
チ回路１２の内部を伝搬する信号電力の電流波の振幅を
小さくできる。
とスイッチ回路１２の間にインピーダンス変換回路Ｍ１
〜Ｍ３を設け、スイッチ回路１２からＡＮＴ端子、ＲＸ
端子、ＴＸ端子をみたインピーダンスＺSWを、ＡＮＴ端
子、ＲＸ端子、ＴＸ端子から外部回路をみたインピーダ
ンスＺ0より大きくなるように設定することで、スイッ
チ回路１２の内部を伝搬する信号電力の電流波の振幅を
小さくできる。
【００４１】これによって、スイッチング用素子Ｑ1〜
Ｑ4に流れる電流が、その飽和ドレイン電流ＩDSSに達し
にくくなるので、信号切換えスイッチ１３に大きな電力
を供給できるようになり、線形最大伝送可能電力を大き
くすることができる。よって、同一のゲート幅のスイッ
チング用素子Ｑ1〜Ｑ4を用いた場合と比較して、線形最
大伝送可能電力を向上させることができる。
Ｑ4に流れる電流が、その飽和ドレイン電流ＩDSSに達し
にくくなるので、信号切換えスイッチ１３に大きな電力
を供給できるようになり、線形最大伝送可能電力を大き
くすることができる。よって、同一のゲート幅のスイッ
チング用素子Ｑ1〜Ｑ4を用いた場合と比較して、線形最
大伝送可能電力を向上させることができる。
【００４２】（第３の実施形態）図７は、本発明の別な
実施形態による信号切換えスイッチ１４を示す平面図で
ある。この信号切換えスイッチ１４においては、スイッ
チ回路１２はＩＣ（半導体集積回路）チップ１５上に形
成されている。１６、１７、１８はそれぞれ、ＩＣチッ
プ１５上に形成されているスイッチ回路１２のＡＮＴ側
端子電極、ＲＸ側端子電極、ＴＸ側端子電極である。ス
イッチ回路１２を形成されたＩＣチップ１５は、ダイパ
ッド１９上にダイボンドされている。ダイパッド１９か
らは３本のグランド端子２０が延出されている。また、
ＩＣチップ１５を封止しているモールドパッケージ２１
には、ＡＮＴ端子となるＡＮＴリード２２と、ＲＸ端子
となるＲＸリード２３と、ＴＸ端子となるＴＸリード２
４の各端部が埋めこまれている。ＡＮＴリード２２とス
イッチ回路１２のＡＮＴ側端子電極１６はボンディング
ワイヤ２５により接続されており、ＲＸリード２３とス
イッチ回路１２のＲＸ側端子電極１７はボンディングワ
イヤ２６により接続されており、ＴＸリード２４とスイ
ッチ回路１２のＴＸ側端子電極１８はボンディングワイ
ヤ２７により接続されている。また、２８、２９、３０
はそれぞれＡＮＴ側端子電極１６、ＲＸ側端子電極１
７、ＴＸ側端子電極１８の近傍に設けられたグランド電
極であって、バイアホール３１を介してダイパッド１９
に導通している。スイッチ回路１２のＡＮＴ側端子電極
１６とグランド電極２８はＭＩＭキャパシタ３２によっ
て接続されており、スイッチ回路１２のＲＸ側端子電極
１７とグランド電極２９はＭＩＭキャパシタ３３により
接続されており、スイッチ回路１２のＴＸ側端子電極１
８とグランド電極３０は、ＩＣチップ１５上に形成され
たＭＩＭキャパシタ３４により接続されている。
実施形態による信号切換えスイッチ１４を示す平面図で
ある。この信号切換えスイッチ１４においては、スイッ
チ回路１２はＩＣ（半導体集積回路）チップ１５上に形
成されている。１６、１７、１８はそれぞれ、ＩＣチッ
プ１５上に形成されているスイッチ回路１２のＡＮＴ側
端子電極、ＲＸ側端子電極、ＴＸ側端子電極である。ス
イッチ回路１２を形成されたＩＣチップ１５は、ダイパ
ッド１９上にダイボンドされている。ダイパッド１９か
らは３本のグランド端子２０が延出されている。また、
ＩＣチップ１５を封止しているモールドパッケージ２１
には、ＡＮＴ端子となるＡＮＴリード２２と、ＲＸ端子
となるＲＸリード２３と、ＴＸ端子となるＴＸリード２
４の各端部が埋めこまれている。ＡＮＴリード２２とス
イッチ回路１２のＡＮＴ側端子電極１６はボンディング
ワイヤ２５により接続されており、ＲＸリード２３とス
イッチ回路１２のＲＸ側端子電極１７はボンディングワ
イヤ２６により接続されており、ＴＸリード２４とスイ
ッチ回路１２のＴＸ側端子電極１８はボンディングワイ
ヤ２７により接続されている。また、２８、２９、３０
はそれぞれＡＮＴ側端子電極１６、ＲＸ側端子電極１
７、ＴＸ側端子電極１８の近傍に設けられたグランド電
極であって、バイアホール３１を介してダイパッド１９
に導通している。スイッチ回路１２のＡＮＴ側端子電極
１６とグランド電極２８はＭＩＭキャパシタ３２によっ
て接続されており、スイッチ回路１２のＲＸ側端子電極
１７とグランド電極２９はＭＩＭキャパシタ３３により
接続されており、スイッチ回路１２のＴＸ側端子電極１
８とグランド電極３０は、ＩＣチップ１５上に形成され
たＭＩＭキャパシタ３４により接続されている。
【００４３】図８は上記信号切換えスイッチ１４の等価
回路図である。この信号切換えスイッチ１４にあって
は、ＡＮＴ端子、ＲＸ端子、ＴＸ端子とスイッチ回路１
２の間に挿入されているインピーダンス変換回路Ｍ１〜
Ｍ３は、いずれもインダクタンスＬL1，ＬL2，ＬL3とキ
ャパシタンスＣS1，ＣS2，ＣS3からなるＬ型回路とイン
ダクタンスＬW1，ＬW2，ＬW3とキャパシタンスＣM1，Ｃ
M2，ＣM3からなるＬ型回路の２段構成となっている。
回路図である。この信号切換えスイッチ１４にあって
は、ＡＮＴ端子、ＲＸ端子、ＴＸ端子とスイッチ回路１
２の間に挿入されているインピーダンス変換回路Ｍ１〜
Ｍ３は、いずれもインダクタンスＬL1，ＬL2，ＬL3とキ
ャパシタンスＣS1，ＣS2，ＣS3からなるＬ型回路とイン
ダクタンスＬW1，ＬW2，ＬW3とキャパシタンスＣM1，Ｃ
M2，ＣM3からなるＬ型回路の２段構成となっている。
【００４４】インピーダンス変換回路Ｍ１においては、
ＡＮＴリード２２の先端がＡＮＴ端子となっており、イ
ンダクタンスＬL1はＡＮＴリード２２のインダクタンス
により構成され、キャパシタンスＣS1はＡＮＴリード２
２とグランド端子２０の間のストレーキャパシタンスに
より構成され、インダクタンスＬW1はボンディングワイ
ヤ２５のインダクタンスにより構成され、大容量のキャ
パシタンスＣM1はＭＩＭキャパシタンス３２により構成
されている。
ＡＮＴリード２２の先端がＡＮＴ端子となっており、イ
ンダクタンスＬL1はＡＮＴリード２２のインダクタンス
により構成され、キャパシタンスＣS1はＡＮＴリード２
２とグランド端子２０の間のストレーキャパシタンスに
より構成され、インダクタンスＬW1はボンディングワイ
ヤ２５のインダクタンスにより構成され、大容量のキャ
パシタンスＣM1はＭＩＭキャパシタンス３２により構成
されている。
【００４５】同様に、インピーダンス変換回路Ｍ２にお
いては、ＲＸリード２３の先端がＲＸ端子となってお
り、インダクタンスＬL2はＲＸリード２３のインダクタ
ンスにより構成され、キャパシタンスＣS2はＲＸリード
２３とグランド端子２０の間のストレーキャパシタンス
により構成され、インダクタンスＬW2はボンディングワ
イヤ２６のインダクタンスにより構成され、大容量のキ
ャパシタンスＣM2はＭＩＭキャパシタンス３３により構
成されている。
いては、ＲＸリード２３の先端がＲＸ端子となってお
り、インダクタンスＬL2はＲＸリード２３のインダクタ
ンスにより構成され、キャパシタンスＣS2はＲＸリード
２３とグランド端子２０の間のストレーキャパシタンス
により構成され、インダクタンスＬW2はボンディングワ
イヤ２６のインダクタンスにより構成され、大容量のキ
ャパシタンスＣM2はＭＩＭキャパシタンス３３により構
成されている。
【００４６】同じく、インピーダンス変換回路Ｍ３にお
いては、ＴＸリード２４の先端がＴＸ端子となってお
り、インダクタンスＬL3はＴＸリード２４のインダクタ
ンスにより構成され、キャパシタンスＣS3はＴＸリード
２４とグランド端子２０の間のストレーキャパシタンス
により構成され、インダクタンスＬW3はボンディングワ
イヤ２７のインダクタンスにより構成され、大容量のキ
ャパシタンスＣM3はＭＩＭキャパシタンス３４により構
成されている。
いては、ＴＸリード２４の先端がＴＸ端子となってお
り、インダクタンスＬL3はＴＸリード２４のインダクタ
ンスにより構成され、キャパシタンスＣS3はＴＸリード
２４とグランド端子２０の間のストレーキャパシタンス
により構成され、インダクタンスＬW3はボンディングワ
イヤ２７のインダクタンスにより構成され、大容量のキ
ャパシタンスＣM3はＭＩＭキャパシタンス３４により構
成されている。
【００４７】本実施形態によれば、信号切換えスイッチ
１４をモールドパッケージ２１に納める際に問題とな
る、ＡＮＴリード２２、ＲＸリード２３、ＴＸリード２
４やボンディングワイヤ２５，２６，２７の各インダク
タンスＬL1，ＬL2，ＬL3やＬW1，ＬW2，ＬW3、ＡＮＴリ
ード２２、ＲＸリード２３、ＴＸリード２４とグランド
端子２０の間のストレーキャパシタンスＣS1，ＣS2，Ｃ
S3をインピーダンス変換回路Ｍ１〜Ｍ３の一部として積
極的に利用することができ、ＩＣチップ１５のチップ面
積を小さくすることが可能となり、信号切換えスイッチ
１４の性能を向上した状態で、ＩＣチップ１５の面積を
小さくでき、製造コストを低廉にできる。
１４をモールドパッケージ２１に納める際に問題とな
る、ＡＮＴリード２２、ＲＸリード２３、ＴＸリード２
４やボンディングワイヤ２５，２６，２７の各インダク
タンスＬL1，ＬL2，ＬL3やＬW1，ＬW2，ＬW3、ＡＮＴリ
ード２２、ＲＸリード２３、ＴＸリード２４とグランド
端子２０の間のストレーキャパシタンスＣS1，ＣS2，Ｃ
S3をインピーダンス変換回路Ｍ１〜Ｍ３の一部として積
極的に利用することができ、ＩＣチップ１５のチップ面
積を小さくすることが可能となり、信号切換えスイッチ
１４の性能を向上した状態で、ＩＣチップ１５の面積を
小さくでき、製造コストを低廉にできる。
【００４８】（第４の実施形態）図９は、本発明のさら
に別な実施形態による信号切換えスイッチ３５を示す斜
視図、図１０はその等価回路図である。この信号切換え
スイッチ３５にあっては、インピーダンス変換回路Ｍ１
〜Ｍ３が構成された誘電体多層基板３６の上面に、スイ
ッチ回路１２を形成されたＩＣチップ１５が実装され、
ＩＣチップ１５と誘電体多層基板３６とがボンディング
ワイヤ３７により接続されている。
に別な実施形態による信号切換えスイッチ３５を示す斜
視図、図１０はその等価回路図である。この信号切換え
スイッチ３５にあっては、インピーダンス変換回路Ｍ１
〜Ｍ３が構成された誘電体多層基板３６の上面に、スイ
ッチ回路１２を形成されたＩＣチップ１５が実装され、
ＩＣチップ１５と誘電体多層基板３６とがボンディング
ワイヤ３７により接続されている。
【００４９】インピーダンス変換回路Ｍ１〜Ｍ３は、図
１０に示すように、誘電体多層基板３６の内部に多段に
形成されたインダクタンスＬA1，ＬA2，ＬA3；ＬB1，Ｌ
B2，ＬB3；ＬC1，ＬC2，ＬC3とキャパシタンスＣA1，Ｃ
A2，ＣA3；ＣB1，ＣB2，ＣB3；ＣC1，ＣC2，ＣC3と伝送
線路ＭＳ1，ＭＳ2，ＭＳ3により構成されている。
１０に示すように、誘電体多層基板３６の内部に多段に
形成されたインダクタンスＬA1，ＬA2，ＬA3；ＬB1，Ｌ
B2，ＬB3；ＬC1，ＬC2，ＬC3とキャパシタンスＣA1，Ｃ
A2，ＣA3；ＣB1，ＣB2，ＣB3；ＣC1，ＣC2，ＣC3と伝送
線路ＭＳ1，ＭＳ2，ＭＳ3により構成されている。
【００５０】インピーダンス変換回路Ｍ１においては、
ＡＮＴ端子とスイッチ回路１２間に直列にインダクタン
スＬA1、キャパシタンスＣA1、伝送線路ＭＳ1、インダ
クタンスＬA3が接続され、インダクタンスＬA1とキャパ
シタンスＣA1の接続点がインダクタンスＬA2を介してグ
ランド（ＧＮＤ）に接続され、キャパシタンスＣA1と伝
送線路ＭＳ1の接続点がキャパシタンスＣA2を介してグ
ランドに接続され、伝送線路ＭＳ1とインダクタンスＬ
A3の接続点がキャパシタンスＣA3を介してグランドに接
続されている。
ＡＮＴ端子とスイッチ回路１２間に直列にインダクタン
スＬA1、キャパシタンスＣA1、伝送線路ＭＳ1、インダ
クタンスＬA3が接続され、インダクタンスＬA1とキャパ
シタンスＣA1の接続点がインダクタンスＬA2を介してグ
ランド（ＧＮＤ）に接続され、キャパシタンスＣA1と伝
送線路ＭＳ1の接続点がキャパシタンスＣA2を介してグ
ランドに接続され、伝送線路ＭＳ1とインダクタンスＬ
A3の接続点がキャパシタンスＣA3を介してグランドに接
続されている。
【００５１】同様に、インピーダンス変換回路Ｍ２，Ｍ
３においては、ＲＸ端子，ＴＸ端子とスイッチ回路１２
間に直列にインダクタンスＬB1，ＬC1、キャパシタンス
ＣB1，ＣC1、伝送線路ＭＳ2，ＭＳ3、インダクタンスＬ
B3，ＬC3が接続され、インダクタンスＬB1又はＬC1とキ
ャパシタンスＣB1又はＣC1の接続点がインダクタンスＬ
B2，ＬC2を介してグランドに接続され、キャパシタンス
ＣB1又はＣC1と伝送線路ＭＳ2又はＭＳ3の接続点がキャ
パシタンスＣB2，ＣC2を介してグランドに接続され、伝
送線路ＭＳ2又はＭＳ3とインダクタンスＬB3又はＬC3の
接続点がキャパシタンスＣB3，ＣC3を介してグランドに
接続されている。なお、ボンディングワイヤ３７のイン
ダクタンスがインピーダンス変換回路Ｍ１〜Ｍ３に利用
されており、ボンデイングワイヤ３７がインピーダンス
変換回路Ｍ１〜Ｍ３の一部となっている。
３においては、ＲＸ端子，ＴＸ端子とスイッチ回路１２
間に直列にインダクタンスＬB1，ＬC1、キャパシタンス
ＣB1，ＣC1、伝送線路ＭＳ2，ＭＳ3、インダクタンスＬ
B3，ＬC3が接続され、インダクタンスＬB1又はＬC1とキ
ャパシタンスＣB1又はＣC1の接続点がインダクタンスＬ
B2，ＬC2を介してグランドに接続され、キャパシタンス
ＣB1又はＣC1と伝送線路ＭＳ2又はＭＳ3の接続点がキャ
パシタンスＣB2，ＣC2を介してグランドに接続され、伝
送線路ＭＳ2又はＭＳ3とインダクタンスＬB3又はＬC3の
接続点がキャパシタンスＣB3，ＣC3を介してグランドに
接続されている。なお、ボンディングワイヤ３７のイン
ダクタンスがインピーダンス変換回路Ｍ１〜Ｍ３に利用
されており、ボンデイングワイヤ３７がインピーダンス
変換回路Ｍ１〜Ｍ３の一部となっている。
【００５２】このように、インピーダン変換回路Ｍ１〜
Ｍ３を誘電体多層基板３６に形成することにより、小さ
な実装面積において、インピーダンス変換回路Ｍ１〜Ｍ
３をインダクタンスＬA1〜ＬC3、キャパシタンスＣA1〜
ＣC3、伝送線路ＭＳ1〜ＭＳ3及びボンディングワイヤ３
７により多段に形成することができる。
Ｍ３を誘電体多層基板３６に形成することにより、小さ
な実装面積において、インピーダンス変換回路Ｍ１〜Ｍ
３をインダクタンスＬA1〜ＬC3、キャパシタンスＣA1〜
ＣC3、伝送線路ＭＳ1〜ＭＳ3及びボンディングワイヤ３
７により多段に形成することができる。
【００５３】従って、インピーダンス変換回路Ｍ１〜Ｍ
３のＱ値を下げることができ、広帯域なインピーダンス
変換が実現できる。よって、広帯域にわたってスイッチ
回路１２の性能を向上することができる。また、このイ
ンピーダンス変換回路Ｍ１〜Ｍ３は誘電体多層基板３６
に形成しているため、実装面積が小さくて済み、信号切
換えスイッチ３５を小型化することができる。
３のＱ値を下げることができ、広帯域なインピーダンス
変換が実現できる。よって、広帯域にわたってスイッチ
回路１２の性能を向上することができる。また、このイ
ンピーダンス変換回路Ｍ１〜Ｍ３は誘電体多層基板３６
に形成しているため、実装面積が小さくて済み、信号切
換えスイッチ３５を小型化することができる。
【００５４】（第５の実施形態）図１１は、本発明のさ
らに別な実施形態による信号切換えスイッチ３８を示す
回路図である。この信号切換えスイッチ３８は、単一正
電源動作を実現するために直流カット用キャパシタンス
ＣDCと高周波チョーク用インダクタンスＬRFを付加して
おり、この直流カット用キャパシタンスＣDCと高周波チ
ョーク用インダクタンスＬRFをインピーダンス変換回路
Ｍ１〜Ｍ３の一部としている。
らに別な実施形態による信号切換えスイッチ３８を示す
回路図である。この信号切換えスイッチ３８は、単一正
電源動作を実現するために直流カット用キャパシタンス
ＣDCと高周波チョーク用インダクタンスＬRFを付加して
おり、この直流カット用キャパシタンスＣDCと高周波チ
ョーク用インダクタンスＬRFをインピーダンス変換回路
Ｍ１〜Ｍ３の一部としている。
【００５５】すなわち、インピーダンス変換回路Ｍ１
は、ＡＮＴ端子とスイッチ回路１２の間に挿入された直
流カット用キャパシタンスＣDCと、この直流カット用キ
ャパシタンスＣDCとスイッチ回路１２間の接続点とグラ
ンドの間に直列に挿入されたインダクタンスＬG及びキ
ャパシタンスＣGと、この直流カット用キャパシタンス
ＣDCとスイッチ回路１２間の接続点に接続されて定電圧
ＶDDを印加された高周波チョーク用インダクタンスＬRF
とから構成されている。
は、ＡＮＴ端子とスイッチ回路１２の間に挿入された直
流カット用キャパシタンスＣDCと、この直流カット用キ
ャパシタンスＣDCとスイッチ回路１２間の接続点とグラ
ンドの間に直列に挿入されたインダクタンスＬG及びキ
ャパシタンスＣGと、この直流カット用キャパシタンス
ＣDCとスイッチ回路１２間の接続点に接続されて定電圧
ＶDDを印加された高周波チョーク用インダクタンスＬRF
とから構成されている。
【００５６】また、インピーダンス変換回路Ｍ２は、Ｒ
Ｘ端子とスイッチ回路１２の間に挿入された直流カット
用キャパシタンスＣDCと、この直流カット用キャパシタ
ンスＣDCとスイッチ回路１２間の接続点とグランドの間
に直列に挿入されたインダクタンスＬG及びキャパシタ
ンスＣGと、スイッチング用素子Ｑ2とグランドの間に挿
入された直流カット用キャパシタンスＣDCと、この直流
カット用キャパシタンスＣDCとスイッチング用素子Ｑ2
の接続点に接続されて定電圧ＶDDを印加された高周波チ
ョーク用インダクタンスＬRFとから構成されている。
Ｘ端子とスイッチ回路１２の間に挿入された直流カット
用キャパシタンスＣDCと、この直流カット用キャパシタ
ンスＣDCとスイッチ回路１２間の接続点とグランドの間
に直列に挿入されたインダクタンスＬG及びキャパシタ
ンスＣGと、スイッチング用素子Ｑ2とグランドの間に挿
入された直流カット用キャパシタンスＣDCと、この直流
カット用キャパシタンスＣDCとスイッチング用素子Ｑ2
の接続点に接続されて定電圧ＶDDを印加された高周波チ
ョーク用インダクタンスＬRFとから構成されている。
【００５７】同様に、インピーダンス変換回路Ｍ３は、
ＴＸ端子とスイッチ回路１２の間に挿入された直流カッ
ト用キャパシタンスＣDCと、この直流カット用キャパシ
タンスＣDCとスイッチ回路１２間の接続点とグランドの
間に直列に挿入されたインダクタンスＬG及びキャパシ
タンスＣGと、スイッチング用素子Ｑ4とグランドの間に
挿入された直流カット用キャパシタンスＣDCと、この直
流カット用キャパシタンスＣDCとスイッチング用素子Ｑ
4の接続点に接続されて定電圧ＶDDを印加された高周波
チョーク用インダクタンスＬRF（インピーダンス変換回
路Ｍ２と共用）とから構成されている。
ＴＸ端子とスイッチ回路１２の間に挿入された直流カッ
ト用キャパシタンスＣDCと、この直流カット用キャパシ
タンスＣDCとスイッチ回路１２間の接続点とグランドの
間に直列に挿入されたインダクタンスＬG及びキャパシ
タンスＣGと、スイッチング用素子Ｑ4とグランドの間に
挿入された直流カット用キャパシタンスＣDCと、この直
流カット用キャパシタンスＣDCとスイッチング用素子Ｑ
4の接続点に接続されて定電圧ＶDDを印加された高周波
チョーク用インダクタンスＬRF（インピーダンス変換回
路Ｍ２と共用）とから構成されている。
【００５８】この信号切換えスイッチ３８は、上記のよ
うに単一正電源動作用の高周波チョーク用インダクタン
スＬRF及び直流カット用キャパシタンスＣDCをインピー
ダンス変換回路Ｍ１〜Ｍ３の一部として利用しているの
で、信号切換えスイッチ３８の素子数を削減でき、半導
体集積回路として構成する場合にはチップ面積を減少さ
せることができる。
うに単一正電源動作用の高周波チョーク用インダクタン
スＬRF及び直流カット用キャパシタンスＣDCをインピー
ダンス変換回路Ｍ１〜Ｍ３の一部として利用しているの
で、信号切換えスイッチ３８の素子数を削減でき、半導
体集積回路として構成する場合にはチップ面積を減少さ
せることができる。
【００５９】（第６の実施形態）図１２は、本発明のさ
らに別な実施形態による信号切換えスイッチ３９を外部
回路と共に示す図である。ＡＮＴ端子には送受信アンテ
ナ４０が接続され、ＲＸ端子には受信用低雑音増幅器
（ＬＮＡ）４１が接続され、ＴＸ端子には送信用電力増
幅器（ＰＡ）４２が接続されている。
らに別な実施形態による信号切換えスイッチ３９を外部
回路と共に示す図である。ＡＮＴ端子には送受信アンテ
ナ４０が接続され、ＲＸ端子には受信用低雑音増幅器
（ＬＮＡ）４１が接続され、ＴＸ端子には送信用電力増
幅器（ＰＡ）４２が接続されている。
【００６０】この信号切換えスイッチ３９においては、
スイッチ回路１２からインピーダンス変換回路Ｍ１〜Ｍ
３をみたインピーダンスＺSWを、例えば第１又は第２の
実施形態のように最大伝送可能電力が向上するような電
流が流れる適当な値とし（すなわち、スイッチ回路１２
からインピーダンス変換回路Ｍ１〜Ｍ３をみたインピー
ダンスＺSWをＡＮＴ端子、ＲＸ端子及びＴＸ端子から送
受信アンテナ４０、受信用低雑音増幅器４１、送信用電
力増幅器４２等の外部回路をみたインピーダンスＺ0よ
り大きくし）、さらに、ＡＮＴ端子、ＲＸ端子及びＴＸ
端子から各インピーダンス変換回路Ｍ１〜Ｍ３をみたイ
ンピーダンスを送受信アンテナ４０、受信用低雑音増幅
器４１、送信用電力増幅器４２等の外部回路が要求する
最適インピーダンス（定格インピーダンス）ＺANT，Ｚ
LNA，ＺPAとなるよう、各インピーダンス変換回路Ｍ１
〜Ｍ３が設計されている。これによってインピーダンス
変換回路にＡＮＴ端子、ＲＸ端子、ＴＸ端子に接続する
外部回路との最適インピーダンスによる整合機能を持た
せている。
スイッチ回路１２からインピーダンス変換回路Ｍ１〜Ｍ
３をみたインピーダンスＺSWを、例えば第１又は第２の
実施形態のように最大伝送可能電力が向上するような電
流が流れる適当な値とし（すなわち、スイッチ回路１２
からインピーダンス変換回路Ｍ１〜Ｍ３をみたインピー
ダンスＺSWをＡＮＴ端子、ＲＸ端子及びＴＸ端子から送
受信アンテナ４０、受信用低雑音増幅器４１、送信用電
力増幅器４２等の外部回路をみたインピーダンスＺ0よ
り大きくし）、さらに、ＡＮＴ端子、ＲＸ端子及びＴＸ
端子から各インピーダンス変換回路Ｍ１〜Ｍ３をみたイ
ンピーダンスを送受信アンテナ４０、受信用低雑音増幅
器４１、送信用電力増幅器４２等の外部回路が要求する
最適インピーダンス（定格インピーダンス）ＺANT，Ｚ
LNA，ＺPAとなるよう、各インピーダンス変換回路Ｍ１
〜Ｍ３が設計されている。これによってインピーダンス
変換回路にＡＮＴ端子、ＲＸ端子、ＴＸ端子に接続する
外部回路との最適インピーダンスによる整合機能を持た
せている。
【００６１】ここで、最適インピーダンスとは、送受信
アンテナ４０では、送信回路から送受信アンテナ４０に
入力された送信電力が全て空中へ放射され、逆に空中か
ら入射した受信電力が全て受信回路へ出力されるような
インピーダンスＺANTである。また、送信用電力増幅器
４２では、最大出力電力が得られるインピーダンスＺPA
である。また、受信用低雑音増幅器４１では、最小雑音
指数が得られるインピーダンスＺLNAである。
アンテナ４０では、送信回路から送受信アンテナ４０に
入力された送信電力が全て空中へ放射され、逆に空中か
ら入射した受信電力が全て受信回路へ出力されるような
インピーダンスＺANTである。また、送信用電力増幅器
４２では、最大出力電力が得られるインピーダンスＺPA
である。また、受信用低雑音増幅器４１では、最小雑音
指数が得られるインピーダンスＺLNAである。
【００６２】信号切換えスイッチ３９が最適インピーダ
ンスによる整合機能を有しない場合には、送受信アンテ
ナ４０、送信用電力増幅器４２、受信用低雑音増幅器４
１等の外部回路をＡＮＴ端子、ＴＸ端子、ＲＸ端子に接
続する場合には、別途整合回路を用いることにより、Ａ
ＮＴ端子、ＴＸ端子及びＲＸ端子における外部回路との
特性インピーダンス（例えば５０Ω）を外部回路が要求
する最適インピーダンスに変換した後、整合回路を介し
てＡＮＴ端子、ＴＸ端子及びＲＸ端子に送受信アンテナ
４０、送信用電力増幅器４２、受信用低雑音増幅器４１
等の外部回路を接続する必要がある。
ンスによる整合機能を有しない場合には、送受信アンテ
ナ４０、送信用電力増幅器４２、受信用低雑音増幅器４
１等の外部回路をＡＮＴ端子、ＴＸ端子、ＲＸ端子に接
続する場合には、別途整合回路を用いることにより、Ａ
ＮＴ端子、ＴＸ端子及びＲＸ端子における外部回路との
特性インピーダンス（例えば５０Ω）を外部回路が要求
する最適インピーダンスに変換した後、整合回路を介し
てＡＮＴ端子、ＴＸ端子及びＲＸ端子に送受信アンテナ
４０、送信用電力増幅器４２、受信用低雑音増幅器４１
等の外部回路を接続する必要がある。
【００６３】これに対し、本実施形態による信号切換え
スイッチ３９では、インピーダンス変換回路Ｍ１〜Ｍ３
に、ＡＮＴ端子、ＴＸ端子、ＲＸ端子に接続する外部回
路との最適インピーダンスによる整合機能を持たせてい
るから、ＡＮＴ端子、ＲＸ端子、ＴＸ端子と外部回路と
の間に整合回路が不要になり、外部回路と接続する際の
構成を簡単にすることができる。
スイッチ３９では、インピーダンス変換回路Ｍ１〜Ｍ３
に、ＡＮＴ端子、ＴＸ端子、ＲＸ端子に接続する外部回
路との最適インピーダンスによる整合機能を持たせてい
るから、ＡＮＴ端子、ＲＸ端子、ＴＸ端子と外部回路と
の間に整合回路が不要になり、外部回路と接続する際の
構成を簡単にすることができる。
【００６４】さらに、ＡＮＴ端子、ＲＸ端子、ＴＸ端子
と外部回路との間に接続される整合回路が不要になるの
で、信号切換えスイッチ３９の性能を向上させた状態に
おいて、信号切換えスイッチ３９や通信システムにおけ
る変換損失を低減でき、さらに素子数を減少させ、半導
体集積回路を用いる場合にはチップ面積を減少させるこ
とができ、信号切換えスイッチ３９の製造コストを安価
にできる。
と外部回路との間に接続される整合回路が不要になるの
で、信号切換えスイッチ３９の性能を向上させた状態に
おいて、信号切換えスイッチ３９や通信システムにおけ
る変換損失を低減でき、さらに素子数を減少させ、半導
体集積回路を用いる場合にはチップ面積を減少させるこ
とができ、信号切換えスイッチ３９の製造コストを安価
にできる。
【図１】従来例の信号切換え用スイッチを示す回路図で
ある。
ある。
【図２】スイッチング用素子の特性とスイッチング用素
子のゲートに印加される制御電圧に重畳された信号電圧
を示す図である。
子のゲートに印加される制御電圧に重畳された信号電圧
を示す図である。
【図３】本発明の一実施形態による信号切換えスイッチ
を示す回路図である。
を示す回路図である。
【図４】本発明の別な実施形態による信号切換えスイッ
チを示す回路図である。
チを示す回路図である。
【図５】同上の信号切換えスイッチに信号電力を入力し
たときの入力端子、出力端子及びスイッチ回路内部にお
ける電流波形を示す図である。
たときの入力端子、出力端子及びスイッチ回路内部にお
ける電流波形を示す図である。
【図６】同上の信号切換えスイッチに信号電力を入力し
たときの入力端子、出力端子及びスイッチ回路内部にお
ける電圧波形を示す図である。
たときの入力端子、出力端子及びスイッチ回路内部にお
ける電圧波形を示す図である。
【図７】本発明のさらに別な実施形態による信号切換え
スイッチを示す平面図である。
スイッチを示す平面図である。
【図８】同上の信号切換えスイッチの等価回路を示す回
路図である。
路図である。
【図９】本発明のさらに別な実施形態による信号切換え
スイッチを示す外観斜視図である。
スイッチを示す外観斜視図である。
【図１０】同上の信号切換えスイッチの等価回路を示す
回路図である。
回路図である。
【図１１】本発明のさらに別な実施形態による信号切換
えスイッチを示す回路図である。
えスイッチを示す回路図である。
【図１２】本発明のさらに別な実施形態による信号切換
えスイッチを示す回路ブロック図である。
えスイッチを示す回路ブロック図である。
Ｑ1〜Ｑ4 スイッチング用素子 Ｍ１〜Ｍ３ インピーダンス変換回路 ＬANT，ＬL1〜ＬL3，ＬW1〜ＬW3，ＬA1〜ＬA3，ＬB1〜
ＬB3，ＬC1〜ＬC3インダクタンス ＣANT，ＣS1〜ＣS3，ＣM1〜ＣM3，ＣA1〜ＣA3，ＣB1〜
ＣB3，ＣC1〜ＣC3キャパシタンス ＭＳ1〜ＭＳ3 伝送線路 ＬRF 高周波チョーク用インダクタンス ＣDC 直流カット用キャパシタンス ＡＮＴ ＡＮＴ端子 ＲＸ ＲＸ端子 ＴＸ ＴＸ端子 ＧＮＤ グランド １２ スイッチ回路 １５ ＩＣチップ ３６ 誘電体多層基板
ＬB3，ＬC1〜ＬC3インダクタンス ＣANT，ＣS1〜ＣS3，ＣM1〜ＣM3，ＣA1〜ＣA3，ＣB1〜
ＣB3，ＣC1〜ＣC3キャパシタンス ＭＳ1〜ＭＳ3 伝送線路 ＬRF 高周波チョーク用インダクタンス ＣDC 直流カット用キャパシタンス ＡＮＴ ＡＮＴ端子 ＲＸ ＲＸ端子 ＴＸ ＴＸ端子 ＧＮＤ グランド １２ スイッチ回路 １５ ＩＣチップ ３６ 誘電体多層基板
Claims (5)
- 【請求項１】 半導体素子がスイッチング素子として用
いられたスイッチ回路と、複数の入出力端子とを備え、
スイッチ回路によって各入出力端子を互いに接続した
り、切り離したりするための信号切換えスイッチにおい
て、 前記入出力端子と前記スイッチ回路との間にインピーダ
ンス変換回路を設け、スイッチ回路からインピーダンス
変換回路をみたインピーダンスを、入出力端子から外部
回路をみたインピーダンスより大きくしたことを特徴と
する信号切換えスイッチ。 - 【請求項２】 前記インピーダンス変換回路は、前記ス
イッチ回路が形成された半導体集積回路のボンディング
ワイヤもしくはリードのインダクタンスと、前記半導体
集積回路のストレーキャパシタンスとを用いたものであ
ることを特徴とする、請求項１に記載の信号切換えスイ
ッチ。 - 【請求項３】 前記インピーダンス変換回路は、誘電体
多層基板内に形成されたインダクタンス、キャパシタン
ス及び伝送線路から構成されていることを特徴とする、
請求項１又は２に記載の信号切換えスイッチ。 - 【請求項４】 前記インピーダンス変換回路は、単一正
電源動作用の直流カット用キャパシタンスと高周波チョ
ーク用インダクタンスとを含んでいることを特徴とす
る、請求項１〜３に記載の信号切換えスイッチ。 - 【請求項５】 前記入出力端子から各インピーダンス変
換回路をみたインピーダンスが前記各外部回路の要求す
る最適インピーダンスにほぼ等しくなっていることを特
徴とする、請求項１〜４に記載の信号切換えスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26353796A JP3798855B2 (ja) | 1996-09-11 | 1996-09-11 | 信号切換えスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26353796A JP3798855B2 (ja) | 1996-09-11 | 1996-09-11 | 信号切換えスイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093302A true JPH1093302A (ja) | 1998-04-10 |
| JP3798855B2 JP3798855B2 (ja) | 2006-07-19 |
Family
ID=17390929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26353796A Expired - Lifetime JP3798855B2 (ja) | 1996-09-11 | 1996-09-11 | 信号切換えスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3798855B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1162683A2 (en) * | 2000-06-07 | 2001-12-12 | Tyco Electronics Corporation | Scalable RF, N x M switching matrix architecture |
| JP2002319848A (ja) * | 2001-04-19 | 2002-10-31 | Murata Mfg Co Ltd | 半導体スイッチ回路および半導体装置 |
| JP2005020140A (ja) * | 2003-06-24 | 2005-01-20 | Ngk Spark Plug Co Ltd | アンテナスイッチモジュール及びそれを用いた無線電話通信装置 |
| US7812687B2 (en) | 2006-12-21 | 2010-10-12 | Murata Manufacturing Co., Ltd. | High-frequency switching circuit module |
| WO2013018674A1 (ja) * | 2011-08-01 | 2013-02-07 | 株式会社村田製作所 | 高周波モジュール |
| CN103199829A (zh) * | 2013-02-28 | 2013-07-10 | 广东宽普科技股份有限公司 | 一种提升射频开关功率能力的方法及其装置 |
| JP5316544B2 (ja) * | 2008-11-05 | 2013-10-16 | 日立金属株式会社 | 高周波回路、高周波部品、及びマルチバンド通信装置 |
| US8896158B2 (en) | 2011-02-24 | 2014-11-25 | Fujitsu Semiconductor Limited | Variable capacitance circuit |
| JP2016167649A (ja) * | 2015-03-09 | 2016-09-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、通信モジュール、及びスマートメータ |
| JP2018007234A (ja) * | 2016-07-07 | 2018-01-11 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 高周波スイッチ回路及び装置 |
| CN112953423A (zh) * | 2019-12-10 | 2021-06-11 | 株式会社村田制作所 | 放大电路及通信装置 |
-
1996
- 1996-09-11 JP JP26353796A patent/JP3798855B2/ja not_active Expired - Lifetime
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1162683A3 (en) * | 2000-06-07 | 2001-12-19 | Tyco Electronics Corporation | Scalable RF, N x M switching matrix architecture |
| EP1162683A2 (en) * | 2000-06-07 | 2001-12-12 | Tyco Electronics Corporation | Scalable RF, N x M switching matrix architecture |
| JP2002319848A (ja) * | 2001-04-19 | 2002-10-31 | Murata Mfg Co Ltd | 半導体スイッチ回路および半導体装置 |
| JP2005020140A (ja) * | 2003-06-24 | 2005-01-20 | Ngk Spark Plug Co Ltd | アンテナスイッチモジュール及びそれを用いた無線電話通信装置 |
| US7812687B2 (en) | 2006-12-21 | 2010-10-12 | Murata Manufacturing Co., Ltd. | High-frequency switching circuit module |
| JP5316544B2 (ja) * | 2008-11-05 | 2013-10-16 | 日立金属株式会社 | 高周波回路、高周波部品、及びマルチバンド通信装置 |
| US8896158B2 (en) | 2011-02-24 | 2014-11-25 | Fujitsu Semiconductor Limited | Variable capacitance circuit |
| JP5679061B2 (ja) * | 2011-08-01 | 2015-03-04 | 株式会社村田製作所 | 高周波モジュール |
| US11245386B2 (en) | 2011-08-01 | 2022-02-08 | Murata Manufacturing | High-frequency module |
| WO2013018674A1 (ja) * | 2011-08-01 | 2013-02-07 | 株式会社村田製作所 | 高周波モジュール |
| EP2741426A4 (en) * | 2011-08-01 | 2015-05-06 | Murata Manufacturing Co | HIGH FREQUENCY MODULE |
| CN103718469B (zh) * | 2011-08-01 | 2016-06-08 | 株式会社村田制作所 | 高频模块 |
| CN103718469A (zh) * | 2011-08-01 | 2014-04-09 | 株式会社村田制作所 | 高频模块 |
| CN103199829A (zh) * | 2013-02-28 | 2013-07-10 | 广东宽普科技股份有限公司 | 一种提升射频开关功率能力的方法及其装置 |
| CN103199829B (zh) * | 2013-02-28 | 2016-05-04 | 广东宽普科技股份有限公司 | 一种提升射频开关功率能力的装置 |
| JP2016167649A (ja) * | 2015-03-09 | 2016-09-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、通信モジュール、及びスマートメータ |
| US10044341B2 (en) | 2016-07-07 | 2018-08-07 | Samsung Electro-Mechanics Co., Ltd. | Radio frequency switch circuit and apparatus having built-in coupler |
| US10505517B2 (en) | 2016-07-07 | 2019-12-10 | Samsung Electro-Mechanics Co., Ltd. | Radio frequency switch circuit and apparatus having built-in coupler |
| JP2018007234A (ja) * | 2016-07-07 | 2018-01-11 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 高周波スイッチ回路及び装置 |
| CN112953423A (zh) * | 2019-12-10 | 2021-06-11 | 株式会社村田制作所 | 放大电路及通信装置 |
| JP2021093613A (ja) * | 2019-12-10 | 2021-06-17 | 株式会社村田製作所 | 増幅回路及び通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3798855B2 (ja) | 2006-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1093471A (ja) | 信号切換えスイッチ | |
| US6822321B2 (en) | Packaged RF power transistor having RF bypassing/output matching network | |
| CN101252352B (zh) | 半导体集成电路器件及高频功率放大器模块 | |
| EP1573813B1 (en) | Rf power transistor with internal bias feed | |
| US7359677B2 (en) | Device and methods for high isolation and interference suppression switch-filter | |
| US7561853B2 (en) | Radio frequency switch | |
| US10964657B2 (en) | Radio-frequency module and communication device | |
| US6424223B1 (en) | MMIC power amplifier with wirebond output matching circuit | |
| JP2005318093A (ja) | 高周波スイッチ回路 | |
| US10778211B2 (en) | Switching circuit and semiconductor module | |
| KR20010042499A (ko) | 안테나 스위치 | |
| US7031689B2 (en) | Differential radio | |
| US11750228B2 (en) | Radio-frequency module | |
| JPH11274804A (ja) | 高周波スイッチ | |
| US20210359661A1 (en) | High-frequency module and communication apparatus | |
| JPH06232601A (ja) | マイクロ波スイッチ回路 | |
| JP3798855B2 (ja) | 信号切換えスイッチ | |
| US8135357B1 (en) | Integrated transmitter/receiver switch with impedance matching network | |
| US20210351802A1 (en) | High-frequency module and communication apparatus | |
| EP1430612B1 (en) | Rf signal switch for a wireless communication device | |
| JP4075459B2 (ja) | 高周波スイッチ回路 | |
| WO2023203858A1 (ja) | 高周波回路および通信装置 | |
| US11309847B2 (en) | Amplifier circuit | |
| US11923877B2 (en) | Antenna switch circuit and method | |
| US20030198091A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060421 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |