JP2845524B2 - 静電誘導形トランジスタのゲート駆動回路 - Google Patents
静電誘導形トランジスタのゲート駆動回路Info
- Publication number
- JP2845524B2 JP2845524B2 JP1301441A JP30144189A JP2845524B2 JP 2845524 B2 JP2845524 B2 JP 2845524B2 JP 1301441 A JP1301441 A JP 1301441A JP 30144189 A JP30144189 A JP 30144189A JP 2845524 B2 JP2845524 B2 JP 2845524B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- transistor
- drive circuit
- voltage
- electrostatic induction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 a. 産業上の利用分野 本発明は、静電誘導形トランジスタを高速度で駆動す
るためのゲート駆動回路に関する。
るためのゲート駆動回路に関する。
b. 従来の技術 静電誘導形トランジスタは電界効果トランジスタの一
種であり、ソースおよびドレインと呼ばれる電極間に設
けられた半導体層（チャネル）中を流れる多数キャリヤ
の量、所謂ドレイン電流を、ゲートと呼ばれる第３の電
極に加えられる電圧で制御する半導体素子である。特
に、この種のトランジスタのドレイン電流はドレイン・
ソース間電圧に対し非飽和形であり、ゲートからの電圧
で駆動制御すると３極管特性を示す。
種であり、ソースおよびドレインと呼ばれる電極間に設
けられた半導体層（チャネル）中を流れる多数キャリヤ
の量、所謂ドレイン電流を、ゲートと呼ばれる第３の電
極に加えられる電圧で制御する半導体素子である。特
に、この種のトランジスタのドレイン電流はドレイン・
ソース間電圧に対し非飽和形であり、ゲートからの電圧
で駆動制御すると３極管特性を示す。
従来、この種の静電誘導形トランジスタを高速度で駆
動する方法として、例えば第５図に示すような駆動回路
があった。（例えば、東北金属工業株式会社発行の「静
電誘導形トランジスタハンドブック」Vol.05,P35に掲
載）同図において、Q1は静電誘導形トランジスタ、E1は
その直流電源、RL1は負荷、１は該トランジスタQ1の駆
動回路である。駆動回路１のトランジスタQ2および抵抗
器R1は、エミッタフロワ回路を構成するスイッチングト
ランジスタQ3,Q4を駆動するための回路であり、パルス
発生器PGからの高速パルス信号を抵抗器R2を介して、前
記トランジスタQ2のベース側に入力している。ここで、
＋VG,−VGは駆動回路１の直流電源である。
動する方法として、例えば第５図に示すような駆動回路
があった。（例えば、東北金属工業株式会社発行の「静
電誘導形トランジスタハンドブック」Vol.05,P35に掲
載）同図において、Q1は静電誘導形トランジスタ、E1は
その直流電源、RL1は負荷、１は該トランジスタQ1の駆
動回路である。駆動回路１のトランジスタQ2および抵抗
器R1は、エミッタフロワ回路を構成するスイッチングト
ランジスタQ3,Q4を駆動するための回路であり、パルス
発生器PGからの高速パルス信号を抵抗器R2を介して、前
記トランジスタQ2のベース側に入力している。ここで、
＋VG,−VGは駆動回路１の直流電源である。
一般に静電誘導形トランジスタQ1を電力用スイッチン
グ素子として使用する場合、駆動回路１と該トランジス
タQ1とは、第６図のようにケーブル（図では同軸ケーブ
ル）２で接続している。
グ素子として使用する場合、駆動回路１と該トランジス
タQ1とは、第６図のようにケーブル（図では同軸ケーブ
ル）２で接続している。
c. 発明が解決しようとする課題 前記の接続のためのケーブル２は短い方がよいが、静
電誘導形トランジスタQ1を複数個接続するときや、並列
使用するときなどには、どうしてもある長さのケーブル
２が必要になってくる。
電誘導形トランジスタQ1を複数個接続するときや、並列
使用するときなどには、どうしてもある長さのケーブル
２が必要になってくる。
しかしながら、第６図のようにある長さのケーブル２
を使用して、静電誘導形トランジスタQ1を高速度でスイ
ッチングさせるとき、該トランジスタQ1のゲート・ソー
ス電圧VGSは、第７図に示す実線のように変化する。同
図の波形で問題となるのは、パルス発生器PGの出力パル
ス信号の立下り時における前記静電誘導形トランジスタ
Q1のゲート・ソース電圧VGSの変化のうちとに示す
部分の変化であり、の部分の電圧の絶対値が大きい
と、該トランジスタQ1のゲート・ソース電圧VGSの絶対
最大定格値を超えてしまい、該トランジスタQ1を破損す
る。他方、の部分の電圧が大きくなると、該静電誘導
形トランジスタQ1を誤動作させてしまい、特に該トラン
ジスタQ1を複数使用したブリッジ型インバータの場合、
該トランジスタが同時にONとなって短絡電流が流れ、焼
損してしまうという問題があった。
を使用して、静電誘導形トランジスタQ1を高速度でスイ
ッチングさせるとき、該トランジスタQ1のゲート・ソー
ス電圧VGSは、第７図に示す実線のように変化する。同
図の波形で問題となるのは、パルス発生器PGの出力パル
ス信号の立下り時における前記静電誘導形トランジスタ
Q1のゲート・ソース電圧VGSの変化のうちとに示す
部分の変化であり、の部分の電圧の絶対値が大きい
と、該トランジスタQ1のゲート・ソース電圧VGSの絶対
最大定格値を超えてしまい、該トランジスタQ1を破損す
る。他方、の部分の電圧が大きくなると、該静電誘導
形トランジスタQ1を誤動作させてしまい、特に該トラン
ジスタQ1を複数使用したブリッジ型インバータの場合、
該トランジスタが同時にONとなって短絡電流が流れ、焼
損してしまうという問題があった。
従って、前記静電誘導形トランジスタを更に高速度に
駆動することは、第３図に示すの部分の電圧の絶対値
を大きくすると共に、の部分の電圧を高くしてしま
い、高速度化が困難になるという問題があった。
駆動することは、第３図に示すの部分の電圧の絶対値
を大きくすると共に、の部分の電圧を高くしてしま
い、高速度化が困難になるという問題があった。
本発明はかかる点に鑑みなされたもので、その目的は
前記問題点を解消し、高速度で駆動しても、静電誘導形
トランジスタを破損または焼損することなく、安定に駆
動できる前記トランジスタのゲート駆動回路を提供する
ことにある。
前記問題点を解消し、高速度で駆動しても、静電誘導形
トランジスタを破損または焼損することなく、安定に駆
動できる前記トランジスタのゲート駆動回路を提供する
ことにある。
d. 課題を解決するための手段 前記目的の達成するための本発明の構成は、 高速度で駆動される静電誘導形トランジスタのゲート
駆動回路において、次の（１）および（２）のとおりで
ある。
駆動回路において、次の（１）および（２）のとおりで
ある。
（１） 前記静電誘導形トランジスタのゲート，ソース
間に、クランプ回路としてのダイオードとコンデンサと
の直列回路を接続し、交互に動作する２個のスイッチン
グ素子の接続点と、前記静電誘導形トランジスタのゲー
トとの間を、同軸ケーブルを介して接続して、前記駆動
回路の直流電源の正電圧または負電圧を交互に前記ゲー
トに印加するとともに、前記ダイオードと前記コンデン
サとの接続点と、前記直流電源の負側との間を、同軸ケ
ーブルを介して接続して、前記静電誘導形トランジスタ
のゲート，ソース間の電圧を、前記ダイオードにより、
前記直流電源の負電圧でクランプすることを特徴とす
る。
間に、クランプ回路としてのダイオードとコンデンサと
の直列回路を接続し、交互に動作する２個のスイッチン
グ素子の接続点と、前記静電誘導形トランジスタのゲー
トとの間を、同軸ケーブルを介して接続して、前記駆動
回路の直流電源の正電圧または負電圧を交互に前記ゲー
トに印加するとともに、前記ダイオードと前記コンデン
サとの接続点と、前記直流電源の負側との間を、同軸ケ
ーブルを介して接続して、前記静電誘導形トランジスタ
のゲート，ソース間の電圧を、前記ダイオードにより、
前記直流電源の負電圧でクランプすることを特徴とす
る。
（２） 前記静電誘導形トランジスタのゲート駆動回路
が４個からなり、フルブリッジ型高周波インバータに使
用されることを特徴とする。
が４個からなり、フルブリッジ型高周波インバータに使
用されることを特徴とする。
e. 作用 前記のように構成された静電誘導形トランジスタのゲ
ート駆動回路は、該トランジスタのゲート，ソース間
に、クランプ回路としてのダイオードとコンデンサとの
直列回路を接続し、該ダイオードと該コンデンサとの接
続点と、前記駆動回路の直流電源の負側との間を、同軸
ケーブルを介して接続して、前記トランジスタのゲー
ト，ソース間の電圧を、前記ダイオードにより、前記直
流電源の負電圧でクランプ、すなわち該負電圧レベルに
保持する。これにより、該トランジスタのゲート・ソー
ス電圧VGSの変化は第７図のの点線で示されるように
なって、静電誘導形トランジスタのゲート・ソース電圧
は安定化され、該トランジスタの高速度の駆動が可能に
なる。
ート駆動回路は、該トランジスタのゲート，ソース間
に、クランプ回路としてのダイオードとコンデンサとの
直列回路を接続し、該ダイオードと該コンデンサとの接
続点と、前記駆動回路の直流電源の負側との間を、同軸
ケーブルを介して接続して、前記トランジスタのゲー
ト，ソース間の電圧を、前記ダイオードにより、前記直
流電源の負電圧でクランプ、すなわち該負電圧レベルに
保持する。これにより、該トランジスタのゲート・ソー
ス電圧VGSの変化は第７図のの点線で示されるように
なって、静電誘導形トランジスタのゲート・ソース電圧
は安定化され、該トランジスタの高速度の駆動が可能に
なる。
f. 実施例 以下、図面に基づいて本発明の好適な実施例を例示的
に詳しく説明する。
に詳しく説明する。
第１図は本発明の一実施例を示す静電誘導形トランジ
スタのゲート駆動回路の主要回路図である。図におい
て、静電誘導形トランジスタQ1のゲート，ソース間に、
ダイオードD1とコンデンサC1との直列回路（所謂、クラ
ンプ回路）を接続すると共に、スイッチングトランジス
タQ3,Q4の接続点と、前記静電誘導形トランジスタQ1の
ゲートとの間、および駆動回路１の直流電源−VGの負側
と、前記ダイオードD1、コンデンサC1の接続点との間
を、それぞれ同軸ケーブル2,3を介して接続する。なお
同図において、第５図と同一の部材には同一の符号を付
して、その説明を省略する。
スタのゲート駆動回路の主要回路図である。図におい
て、静電誘導形トランジスタQ1のゲート，ソース間に、
ダイオードD1とコンデンサC1との直列回路（所謂、クラ
ンプ回路）を接続すると共に、スイッチングトランジス
タQ3,Q4の接続点と、前記静電誘導形トランジスタQ1の
ゲートとの間、および駆動回路１の直流電源−VGの負側
と、前記ダイオードD1、コンデンサC1の接続点との間
を、それぞれ同軸ケーブル2,3を介して接続する。なお
同図において、第５図と同一の部材には同一の符号を付
して、その説明を省略する。
ところで、動作の説明に先立って、前記静電誘導形ト
ランジスタQ1の入力等価回路を説明する。第２図（Ａ）
は該トランジスタQ1の記号図、第２図（Ｂ）はその等価
回路であり、Ｇはゲート,Sはソース,Dはドレイン,CGSは
ゲート・ソース間の静電容量,CGDはゲート・ドレイン間
の静電容量、Dtは該トランジスタQ1の等価内蔵ダイオー
ドである。こうすると、該トランジスタQ1の入力静電容
量Cinは、通電時の場合、次式で表わされる。
ランジスタQ1の入力等価回路を説明する。第２図（Ａ）
は該トランジスタQ1の記号図、第２図（Ｂ）はその等価
回路であり、Ｇはゲート,Sはソース,Dはドレイン,CGSは
ゲート・ソース間の静電容量,CGDはゲート・ドレイン間
の静電容量、Dtは該トランジスタQ1の等価内蔵ダイオー
ドである。こうすると、該トランジスタQ1の入力静電容
量Cinは、通電時の場合、次式で表わされる。
Cin＝CGS＋（１−AV）×CGD ここで、AVは該静電誘導形トランジスタQ1の電圧増幅
利得である。上式において、（１−AV）×CGDは、所謂
ミラー効果といわれている成分で相当大きな値となる。
利得である。上式において、（１−AV）×CGDは、所謂
ミラー効果といわれている成分で相当大きな値となる。
そこで、第１図の同軸ケーブル2,3を含めた電気的等
価回路をみると、第３図のようになる。図中、SW1はス
イッチングトランジスタQ3,Q4のスイッチング素子、L1,
L2は同軸ケーブル2,3のインダクタンスである。
価回路をみると、第３図のようになる。図中、SW1はス
イッチングトランジスタQ3,Q4のスイッチング素子、L1,
L2は同軸ケーブル2,3のインダクタンスである。
第３図において、今、スイッチング素子SW1が駆動回
路１の直流電源＋VGに接続されると、インダクタンスL1
を通して入力静電容量Cinが正の電圧に充電され、静電
誘導形トランジスタQ1をONさせる。入力容量Cinの電圧
が上昇して、内蔵ダイオードDtの順方向動作電圧に達す
ると、ダイオードDtを通して電流が流れ、入力容量Cin
の電圧はクランプされる。
路１の直流電源＋VGに接続されると、インダクタンスL1
を通して入力静電容量Cinが正の電圧に充電され、静電
誘導形トランジスタQ1をONさせる。入力容量Cinの電圧
が上昇して、内蔵ダイオードDtの順方向動作電圧に達す
ると、ダイオードDtを通して電流が流れ、入力容量Cin
の電圧はクランプされる。
次に、スイッチング素子SW1が直流電源−VGに接続さ
れると、入力容量Cinに充電された電荷は、インダクタ
ンスL1を通して放電され、ゲート・ソース電圧VGSを負
電圧にして、静電誘導形トランジスタQ1をOFFさせる。
入力容量Cinの電圧が電源−VGの電圧まで達すると、ゲ
ート・ソース電圧VGSはダイオードD1により同電圧でク
ランプされ、電源−VGの電圧以下には下らない。ここ
で、コンデンサC1は常に電源−VGの電圧に充電されてお
り、かつゲート・ソース電圧VGSをダイオードD1でクラ
ンプしたとき、流れる瞬時電流を流すためのバイパスコ
ンデンサの動作を行なう。
れると、入力容量Cinに充電された電荷は、インダクタ
ンスL1を通して放電され、ゲート・ソース電圧VGSを負
電圧にして、静電誘導形トランジスタQ1をOFFさせる。
入力容量Cinの電圧が電源−VGの電圧まで達すると、ゲ
ート・ソース電圧VGSはダイオードD1により同電圧でク
ランプされ、電源−VGの電圧以下には下らない。ここ
で、コンデンサC1は常に電源−VGの電圧に充電されてお
り、かつゲート・ソース電圧VGSをダイオードD1でクラ
ンプしたとき、流れる瞬時電流を流すためのバイパスコ
ンデンサの動作を行なう。
従来のゲート駆動回路には、ダイオードD1とコンデン
サC1とからなるクランプ回路がないため、スイッチング
素子SW1が電源−VGに接続されたとき、入力容量Cinに充
電された電荷は、インダクタンスL1,入力容量Cinの時定
数による振動を起こして流れ、ゲート・ソース電圧VGS
は電源−VGの電圧以下になり、ときには静電誘導形トラ
ンジスタQ1のゲート・ソース電圧VGSの許容電圧を超え
て、遂には該トランジスタQ1を破損するに至る。
サC1とからなるクランプ回路がないため、スイッチング
素子SW1が電源−VGに接続されたとき、入力容量Cinに充
電された電荷は、インダクタンスL1,入力容量Cinの時定
数による振動を起こして流れ、ゲート・ソース電圧VGS
は電源−VGの電圧以下になり、ときには静電誘導形トラ
ンジスタQ1のゲート・ソース電圧VGSの許容電圧を超え
て、遂には該トランジスタQ1を破損するに至る。
しかしながら、本実施例の第３図の回路によれば、前
記ゲート・ソース電圧VGSは電源−VGの電圧以下には下
らない。また、入力容量Cinの放電時に振動も発生しな
い。コンデンサC1は、常に電源−VGの電圧に充電されて
いるので、スイッチング素子SW1が電源−VGに接続され
たとき、インダクタンスL2,ダイオードD1,インダクタン
スL1,スイッチング素子SW1の回路には電流が流れない。
このため、スイッチング素子SW1には負担をかけること
はない。
記ゲート・ソース電圧VGSは電源−VGの電圧以下には下
らない。また、入力容量Cinの放電時に振動も発生しな
い。コンデンサC1は、常に電源−VGの電圧に充電されて
いるので、スイッチング素子SW1が電源−VGに接続され
たとき、インダクタンスL2,ダイオードD1,インダクタン
スL1,スイッチング素子SW1の回路には電流が流れない。
このため、スイッチング素子SW1には負担をかけること
はない。
第４図は本発明の他の実施例を示し、フルブリッジ型
高周波インバータに使用される静電誘導形トランジスタ
のゲート駆動回路の主要回路図である。同図において、
Q6,Q7,Q8,Q9は静電誘導形トランジスタで、各トランジ
スタには同トランジスタQ6に示されるように、そのゲー
ト，ソース間にダイオードD2とコンデンサC2とからなる
同一のクランプ回路がそれぞれ使用されており、駆動回
路１と前記トランジスタQ6,…Q9のゲート間はケーブル
４によって接続されている。
高周波インバータに使用される静電誘導形トランジスタ
のゲート駆動回路の主要回路図である。同図において、
Q6,Q7,Q8,Q9は静電誘導形トランジスタで、各トランジ
スタには同トランジスタQ6に示されるように、そのゲー
ト，ソース間にダイオードD2とコンデンサC2とからなる
同一のクランプ回路がそれぞれ使用されており、駆動回
路１と前記トランジスタQ6,…Q9のゲート間はケーブル
４によって接続されている。
本実施例の動作は前記実施例と同様であり、ケーブル
接続を必要とするような本実施例において、下記の利点
があることがわかった。
接続を必要とするような本実施例において、下記の利点
があることがわかった。
（１） ケーブルを使用して高速パルス駆動ができるの
で、静電誘導形トランジスタを複数個並列に接続するこ
とができる。このため、大容量のインバータを製作する
ことが可能である。
で、静電誘導形トランジスタを複数個並列に接続するこ
とができる。このため、大容量のインバータを製作する
ことが可能である。
（２） 静電誘導形トランジスタを破損することなく、
高速パルス駆動ができるので、信頼性が向上し、しかも
スイッチング損失を少なくすることができる。このた
め、高効率のインバータを製作することができる。
高速パルス駆動ができるので、信頼性が向上し、しかも
スイッチング損失を少なくすることができる。このた
め、高効率のインバータを製作することができる。
（３） スイッチング速度を早くできるので、より高い
周波数のインバータを製作できる。本出願人において、
1MHz帯のインバータの製作が可能になった。
周波数のインバータを製作できる。本出願人において、
1MHz帯のインバータの製作が可能になった。
（４） 駆動回路は、スイッチング時の充放電電流のみ
を流せばよいので、該駆動回路の消費電力が少なくて済
む。
を流せばよいので、該駆動回路の消費電力が少なくて済
む。
なお、本発明の技術は前記実施例における技術に限定
されるものではなく、同様な機能を果す他の態様の手段
によってもよく、また本発明の技術は前記構成の範囲内
において種々の変更、付加が可能である。
されるものではなく、同様な機能を果す他の態様の手段
によってもよく、また本発明の技術は前記構成の範囲内
において種々の変更、付加が可能である。
g. 発明の効果 以上の説明から明らかなように、本発明のゲート駆動
回路によれば、静電誘導形トランジスタのゲート，ソー
ス間に、クランプ回路としてのダイオードとコンデンサ
との直列回路を接続し、該ダイオードと該コンデンサと
の接続点と、前記駆動回路の直流電源の負側との間を、
同軸ケーブルを介して接続して、前記静電誘導形トラン
ジスタのゲート，ソース間の電圧を、前記ダイオードに
より、前記直流電源の負電圧でクランプするので、高速
度で駆動しても、前記静電誘導形トランジスタを破損ま
たは焼損させることなく、安定して駆動することができ
る。
回路によれば、静電誘導形トランジスタのゲート，ソー
ス間に、クランプ回路としてのダイオードとコンデンサ
との直列回路を接続し、該ダイオードと該コンデンサと
の接続点と、前記駆動回路の直流電源の負側との間を、
同軸ケーブルを介して接続して、前記静電誘導形トラン
ジスタのゲート，ソース間の電圧を、前記ダイオードに
より、前記直流電源の負電圧でクランプするので、高速
度で駆動しても、前記静電誘導形トランジスタを破損ま
たは焼損させることなく、安定して駆動することができ
る。
第１図は本発明の静電誘導形トランジスタのゲート駆動
回路の一実施例を示す主要回路図、第２図（Ａ）は同ト
ランジスタの記号図、第２図（Ｂ）は同トランジスタの
等価回路図、第３図は第１図の等価回路図、第４図は本
発明の他の実施例を示すフルブリッジ型高周波インバー
タに使用される静電誘導形トランジスタのゲート駆動回
路の主要回路図、第５図は従来の静電誘導形トランジス
タの駆動回路図、第６図は第５図の従来より実用化され
ている駆動回路図、第７図は、第６図におけるパルス発
生器からのパルス信号に対しての静電誘導形トランジス
タのゲート・ソース電圧波形図である。 １……駆動回路、C1,C2……コンデンサ、 D1,D2……ダイオード、 Q1,Q6〜Q9……静電誘導形トランジスタ、 E1,E2,＋VG,−VG……直流電源。
回路の一実施例を示す主要回路図、第２図（Ａ）は同ト
ランジスタの記号図、第２図（Ｂ）は同トランジスタの
等価回路図、第３図は第１図の等価回路図、第４図は本
発明の他の実施例を示すフルブリッジ型高周波インバー
タに使用される静電誘導形トランジスタのゲート駆動回
路の主要回路図、第５図は従来の静電誘導形トランジス
タの駆動回路図、第６図は第５図の従来より実用化され
ている駆動回路図、第７図は、第６図におけるパルス発
生器からのパルス信号に対しての静電誘導形トランジス
タのゲート・ソース電圧波形図である。 １……駆動回路、C1,C2……コンデンサ、 D1,D2……ダイオード、 Q1,Q6〜Q9……静電誘導形トランジスタ、 E1,E2,＋VG,−VG……直流電源。
Claims (2)
- 【請求項１】高速度で駆動される静電誘導形トランジス
タのゲート駆動回路において、前記静電誘導形トランジ
スタのゲート，ソース間に、クランプ回路としてのダイ
オードとコンデンサとの直列回路を接続し、交互に動作
する２個のスイッチング素子の接続点と、前記静電誘導
形トランジスタのゲートとの間を、同軸ケーブルを介し
て接続して、前記駆動回路の直流電源の正電圧または負
電圧を交互に前記ゲートに印加するとともに、前記ダイ
オードと前記コンデンサとの接続点と、前記直流電源の
負側との間を、同軸ケーブルを介して接続して、前記静
電誘導形トランジスタのゲート，ソース間の電圧を、前
記ダイオードにより、前記直流電源の負電圧でクランプ
することを特徴とする静電誘導形トランジスタのゲート
駆動回路。 - 【請求項２】前記静電誘導形トランジスタのゲート駆動
回路が４個からなり、フルブリッジ型高周波インバータ
に使用される特許請求の範囲第１項に記載の静電誘導形
トランジスタのゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1301441A JP2845524B2 (ja) | 1989-11-20 | 1989-11-20 | 静電誘導形トランジスタのゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1301441A JP2845524B2 (ja) | 1989-11-20 | 1989-11-20 | 静電誘導形トランジスタのゲート駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03162010A JPH03162010A (ja) | 1991-07-12 |
| JP2845524B2 true JP2845524B2 (ja) | 1999-01-13 |
Family
ID=17896931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1301441A Expired - Lifetime JP2845524B2 (ja) | 1989-11-20 | 1989-11-20 | 静電誘導形トランジスタのゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845524B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3416633B2 (ja) * | 2000-09-11 | 2003-06-16 | キヤノン株式会社 | 高圧矩形波発生回路 |
| CN111052577B (zh) * | 2017-08-30 | 2023-07-25 | 株式会社日立制作所 | 电力转换装置以及电力转换方法 |
| JP7476530B2 (ja) * | 2019-12-10 | 2024-05-01 | 株式会社村田製作所 | 増幅回路及び通信装置 |
-
1989
- 1989-11-20 JP JP1301441A patent/JP2845524B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03162010A (ja) | 1991-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5107151A (en) | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets | |
| JP2711315B2 (ja) | スイッチング電源装置 | |
| US4414479A (en) | Low dissipation snubber for switching power transistors | |
| US4547686A (en) | Hybrid power semiconductor switch | |
| JPS5826573A (ja) | 急速にスイツチングするインバ−タ回路 | |
| JPH08111635A (ja) | 半導体スイッチの制御回路 | |
| JP2845524B2 (ja) | 静電誘導形トランジスタのゲート駆動回路 | |
| US4805079A (en) | Switched voltage converter | |
| US5404095A (en) | Mode power supply including self-inductance in the drive circuit | |
| JPH11308084A (ja) | スイッチング素子のゲート駆動回路 | |
| JP2601505Y2 (ja) | ブリッジインバータ回路 | |
| JP2744736B2 (ja) | 高電圧スイッチ | |
| KR900000644B1 (ko) | Fet게이트 구동회로 | |
| JPH11220877A (ja) | スイッチング電源装置 | |
| US5648896A (en) | Inverter device using capacitance for controlling waveform slew during voltage polarity transitions | |
| US7180249B2 (en) | Switching element driving circuit and discharge lamp lighting apparatus | |
| JP6370524B1 (ja) | ゲート駆動回路 | |
| JPH0526827Y2 (ja) | ||
| JP3619116B2 (ja) | フライバック・コンバータにおける同期整流器の駆動回路 | |
| WO2018216251A1 (ja) | ゲート駆動回路 | |
| JP2000262069A (ja) | ゲート電力供給回路 | |
| JPH02290163A (ja) | Ｎ相正弦波変換器 | |
| KR900008269Y1 (ko) | 스위칭 트랜지스터를 이용한 구동회로 | |
| SU1476588A1 (ru) | Импульсный прерыватель | |
| KR950000774Y1 (ko) | 스너버 에너지 회생회로 |