JPS5826573A - 急速にスイツチングするインバ−タ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、直流入力エネルギから交流出力エネルギを
つくるための、スイッチとしてトランジスタを用いたイ
ンバータ回路に関する。

テ 半ブリッジ（ｈａｌＪｒ−ｂｒｉｄｇｅ）形インバータ
回路として知られ、広く用いられている型式のインバー
タ回路は、７対のトランジスタを有し、一方のトランジ
スタのエミッタと他方のトランジスタのコレクタとが一
緒に接続されて接続点を形成し、かつ、残るエミッタと
コレクタとが直流電力源の端子に夫々接続されている。

　負荷（たとえば、ランプ、モータ、誘導加熱器あるい
は他の適当な装置）が、前記接続点と、電源の両端間に
直列に接続された一個のキャパシタの接続点との間に接
続されている。　／対のトランジスタは、そのベース電
極に交互に印加される駆動電流によって、約／ＫＨｚあ
るいはそれ以上の繰返し周波数で交互に完全導通状態に
駆動されて、電源から負荷に交番電流を通す。　前記駆
動電流は、方形波ちるいは正弦波でよく、トランジスタ
を急激に完全導通状態まで駆動するのに充分な振幅を有
している。

したがって、トランジスタは電力電流路に対して実質的
に何ら抵抗を加えることはなく、このため問題になるほ
どの電力を消費及び散逸することはない。

米国特許第乞０！βＱ乙号には、前述した種類のインバ
ータ回路が記載されており、さらに、インバータの両ト
ランジスタを同時に導通させて電源両端間に６シユート
スルー”として知られている望ましくない短絡回路をつ
くる原因となるトランジスタの望ましくない蓄積電荷特
性に関する問題を軽減するために、回路中にダイオード
を接続することが開示されている。

／９とθ年り月！日に出願された米国特許出該第１ｔ！
”４１．ｔ４１ｒ号には、インバータのトランジスタの
蓄積電荷を有効に利用する回路が記載されている。　す
なわち、蓄積電荷を、誘導性負荷もしくは誘導性部品を
有した負荷に誘起されたフライバック電流から生じさせ
る゛。　従って、一方のトランジスタがターンオフする
毎に、他方のトランジスタのベース電極に、負荷の電流
減少によって誘起されたフライバック電流を印加さして
蓄積電荷を生じさせ、他方のトランジスタをターンオン
するとともに動作半サイクルの間このトランジスタをオ
ン状態に保持する。　このようにして、両トランジスタ
は交互に導通し負荷に交番電流を供給する。

本発明の目的は、改良されたインバータ回路を提供する
ことにあシ、トランジスタの蓄積電荷特性を建設的に利
用した高速スイッチング・インバータ回路を提供するこ
とにある。

好ましい実施例に従って簡略に述べれば、この発明は、
２組のトランジスタ対を有したインバータ回路より成り
、６対のトランジスタは、夫々のコレクタ・エミッタ電
極路が電気的に直列に接続されて、例えばインバータ回
路に変成器結合された７個又は複数個の螢光ランプのよ
うな誘導性負荷あるいは誘導性部品を有した負荷に電気
エネルギを交互に繰返し印加するようにな′されている
。

方形波の電工もしくは電流の制御信号が、各トランジス
タ対の夫々の第１のトランジスタの電極（たとえばベー
スおよびエミッタ）に互いに逆位相で印加され、第１の
トランジスタを交互に導通および非導通状態にする。　
一方のトランジスタ対の第１のトランジスタが非導通と
なるたびに、負荷の電流はオフにされて、その電流値が
減少する時に負荷に誘起フライバック電圧および電流が
発生される。　この誘起フライバック電圧および電流は
、他方のトランジスタ対の第２のトランジスタのベース
電極に印加されてここに蓄積電荷を生じさせる。　この
蓄積電荷は前記第２のトランジスタをターンオンさせ、
その関連する第１のトランジスタがターンオンされる半
サイクルの間、第オ コのトランジスタグオン状態に保持する。　従って、両
トランジスタ対は、負荷に交番電流を供給するように交
互にターンオンおよびターンオフされる。　この構成で
は、負荷の両端間に良好な方形波電圧波形を発生するよ
うに急速なスイッチングを行い、従って優れた電気的効
率が得られる。

第１のトランジスタの一方がターンオフされる過程のた
びに、その関連する第２のトランジスタのエミツタ路を
開放して、そのコレクタ電流をベースを介して流出させ
て、残留蓄積電荷を急速に放電させるので、第２のトラ
ンジスタは極めて急速にターンオフする。　このため、
上記の高速スイッチングが達成される。　本発明は、た
とえばミプッシュプル形、半ブリッジ形および全ブリッ
ジ（す 、１ｕ１１−　ｂｒｉｄｇｅ）形等の種々の型式のイン
バータに使用できる。

以下、図面について本発明の好ましい実施例を説明する
。

第１図において、直流電力入力端子１１および１２は直
流電源から各々正および負極性の電力を受ける。　直流
電源は、家庭用あるいは商業用交流電力源から直流電力
を導き出す整流型の電源でよく、たとえば、典型的なブ
リッジ整流器とｒ波キャパシタを有する形式の電源、あ
るいは、７９と／年り月、２７日に出願された米国特許
出願（出願人整理番号ＬＤ−ｃｆ’ｇｇＯ）に開示され
ているような三相整流電源を用いることが出来る。

上記入力端子１１および１２の間には一対のキャパシタ
１３および１４が直列に接続されている。　負荷１６は
、回路接続点１７とキャパシタ１３および１４の接続点
１８との間に接続されている。　負荷１６は、誘導性負
荷もしくは誘導性成分を有する負荷であり、たとえばガ
ス入り放電ランプ、モータ、誘導加熱器等、または変成
器結合を含むものでもよい。　もし負荷自体が誘導性で
°ない場合、必要な誘導性成分を結合変成器あるいは他
の適切な手段によって与えることが可能である。　第１
図において負荷１６は、変成器２１によって回路接続点
１７および１８間に結合された７個あるいは複数個の螢
光ランプ１９として示されている。

第１の／対のトランジスタＱ１およびＱ３の出力電極は
、電力入力端子１１と回路接続点１７との間に直列に接
続されている。　詳しく述べると、トランジスタＱ１の
コレクタ２２は入力端子１１に接続され、そのエミッタ
２３はトランジスタＱ３のコレクタ２４に接続され、ト
ランジスタＱ３のエミッタ２６は回路接続点１７に接続
されている。　同様に、第２の／対のトランジスタＱ２
およびＱ４の出力電極は、電力入力端子１２と回路接続
点１７との間に直列に接続されている。

詳しく述べると、トランジス−タＱ２のコレクタ３１は
回路接続点１７に接続され、そのエミ・／り３２はトラ
ンジスタＱ４のコレクタ３３に接続され、トランジスタ
Ｑ４のエミッタ３４は入力端子１２に接続されている。

　　トランジスタＱ３およびＱ４は同じように動作し、
本明細書では、これらを各トランジスタ対の「第１のト
ランジスタ」と称する。　また、トランジスタＱ１およ
びＱ２も同じように動作し、本明細書では、これらを各
トランジスタ対の「第２のトランジスタ」と称する。

好ましくは周波数、２０キロヘルツあるいはそれ以上の
方形波制御電圧あるいは電流信号４２の信号源４１の出
力が、変成器４３を介してトランジスタＱ４のエミッタ
３４とベース４４との間に結合され、また、変成器４６
を介してトランジスタＱ３のエミッタ２６とベース４７
との間に結合される。　変成器４３および４６に対する
接続の仕方により、制御電圧４２が、トランジスタ・Ｑ
３およびＱ４に逆位相で印加されて、これらを交互に繰
返えして導通させるようにする。　すなわち、トランジ
スタＱ３が６オン”である時はトランジスタＱ４は６オ
フ”になり、トランジスタＱ３がオフである時はトラン
ジスタＱ４はオンになるようにする。

抵抗５６、ダイオード５７および抵抗５８が、この順序
で、トランジスタＱ２のへ−ス５９とトランジスタＱ４
のベース４４との間に接続されている。　ダイオード５
７のカソードはベース５９に向けられている。　単一始
動パルス６２のパルス源６１の出力が、トランジスタＱ
１あるいはＱ２のいずれか一方に接続されている。　図
示の例では、パルス源６１はトランジスタＱ２に接続さ
れており、詳しく述べると、トランジスタＱ４のエミッ
タ３４と、ダイオード５７及び抵抗５８の接続点６３と
の間に接続されている。　始動パルス６２は、トランジ
スタＱ４が導通させられる時にトランジスタＱ２を導通
させるように制御電圧あるいは電流４２と同期させるこ
とができる。

その後、あとで説明するように、トランジスタＱ２（お
よびトランジスタＱｌ）が、負荷１６のフライバック電
流から得られる蓄積電荷によって周期的に導通させられ
る。　もし制御信号４２により導通しなかった場合には
、トランジスタＱ４は始動パルス６２により導通させら
れる。　後述するように、ダイオード５７はトランジス
タＱ２のベース路から電流が流れるのを阻止する働きを
する。

インバータ回路の上半分と下半分とが同一であるのが望
ましい場合、たとえば、各半分が集積回路である場合や
、始動パルス６２をトランジスタＱ１あるいはＱ２のい
ずれかに選択的に印加するようにじたい場合、抵抗５６
．５８およびダイオード５７と同じ素子をトランジスタ
Ｑ１のベー・スとトランジスタＱ３のベースとの間に設
けることができる。　ダイオードＤ１が、回路接続点１
７とトランジスタＱ１のへ−ス５４との間に、カソード
をベース５４に向けて接続され、そしてトランジスタや
ダイオードＤ３．Ｄ５のような一対の非線形デバイスが
、その７ノードをベース５４に向けて同様に接続されて
いる。　同じく、ダイオードＤ２が、入力端子１２とト
ランジスタＱ２のベース５９との間に、そのカソードを
ベース５９に向けて接続され、そしてトランジスタやダ
イオードＤ４．Ｄ６のような一対の非線形デバイスが、
そのアノードをベース５９に向けて同様に接続されてい
る。

第３図に示す電気的な波形を参照して、第１図の回路の
動作を以下に説明する。　ターンオン・パルスすなわち
始動パルス６２は、個々の方形波４２のパルス幅よりも
短くてよいが、方形波４２と同期して発生し、トランジ
スタＱ２をターンオンして導通させ、同時にトランジス
タＱ４が導通する。　既に説明したように、もし制御信
号４２によりトランジスタＱ４が始動しなかった場合に
は、始動パルス６２はトランジスタＱ４をも導通させる
。　始動パルス６２は極めて短いパルス幅のものでよく
、図示されているように、トランジスタＱ４に印加され
る最初の方形波半サイクルが終了する前に終了させるこ
とが出来る。　なぜなら、前記米国特許出願にさらに詳
しく開示されているように、始動パルス６２によってト
ランジスタＱ２に蓄積電荷が誘起されて、この蓄積電荷
がトランジスタＱ４が導通している間トランジスタＱ２
の導通を維持するからである。　　トランジスタＱ２お
よびＱ４がこのように導通している間、正の入力端子１
８から負荷１６、トランジスタＱ２およびＱ４を介して
負の入力端子１２に電流が流れる。　方形波制御電圧４
２の極性が反転すると、トランジスタＱ３が導通状態に
されると共に、トランジスタＱ４が非導通状態にされる
ので負荷の電流は遮断される。　しかし、負荷の誘導性
成分に蓄積されたエネルギが６フライバツク”を起こし
、ダイオードＤ１からトランジスタＱ１のベース５４に
流れる正極性の電流を発生する。

ベース５４にフライバックによって誘起された電流パル
ス６６はトランジスタＱ１を完全に導通させる。　この
間、トランジスタＱ１は逆転トランジスタとして動作し
、ベース・コレクタ接合がエミッタとなりベース・エミ
ッタ接合がコレクタとなる。　そしてこの間、電荷６７
がトランジスタＱ１に蓄積される。　誘導性エネルギが
消散したとき、蓄積電荷がトランジスタＱ１の導通を保
持するので、つぎに電流は、入力端子１１からトランジ
スタＱｌ　、　Ｑ３および負荷１６を介して端子１８に
流れる。　ここで負荷の電流の向きは、トランジスタＱ
２およびＱ４が導通していた時と逆である。　ところで
、波形６７で示されるように蓄積電荷は一部流出するが
、方形波制御信号の周波数が充分に高く（たとえば２０
キロヘルツ）選らばれているので、蓄積電荷は、方形波
の半サイクルの間トランジスタの導通を維持するのに有
効である。　次に、方形波４２がトランジスタＱ３およ
びＱｌを非導通にして負荷電流を遮断する時、負荷１６
の誘導性成分に蓄積されたエネルギがフライバック電圧
および電流６８（回路接続点１７において負極性）を発
生する。　このフライバック電圧および電流６８は、ト
ランジスタＱ２のコレクタ・ベース接合とダイオードＤ
２を介して流れて、図示するように、等測的にベース５
９に印加される正極性のパルス６８となり、トランジス
タＱ２を再び導通させて反転した動作様式で動作させ、
そしてこのトランジスタ中に蓄積電荷６９を生じさせる
。　蓄積電荷６９は、次の方形波の半サイクルまでトラ
ンジスタＱ２を完全導通状態に維持する。　この動作が
繰返されて負荷１６に方形波電圧７１が印加され、負荷
１６に交番電流７２が流れる。

この発明によれば、両トランジスタ対をより高い速度で
オフに切換えることによってスイッチング速度を高めて
いる。　　トランジスタは、瞬間的にターンオフおよび
ターンオンしない。　非導通から完全導通にあるいはそ
の逆に変化するのに例えば数マイクロ秒あるいは数ミリ
秒の時間を必要とする。　　トランジスタのターンオフ
時間は、トランジスタを導通状態に維持する傾向のある
上記の蓄積電荷によって遅くなる。　本発明の回路では
、この問題を軽減するため、トランジスタＱ１　および
Ｑ２のベースにダイオードＤ３　、　Ｄ５およびＤ４．
Ｄ６を夫々接続し、かつ、スイッチング制御トランジス
タＱ３およびＱ４によりトランジスタＱ１およびＱ２の
エミッタ電流路を開放する。

こ＼で、トランジスタＱ１およびＱ３が回路動作の半サ
イクルの間導通していて、制御電圧４２がトランジスタ
Ｑ３をターンオフするためにベース４７を負に駆動した
と仮定する。　　トランジスタＱ３がオフ状態になるに
つれて、電流が減少し、コレクタ・エミッタ間インピー
ダンスが増加して、トランジスタＱ１の電極の電圧を端
子１１−の正電圧に向って上昇させる。　ベース５４に
於ける上昇する電圧がダイオードＤ３およびＤ５のター
ンオン導通レベルに達すると、これらのダイオードは導
通して、波形７３で示されるように、トランジスタＱ１
の電流をベース５４を介して流出させる。　この電流７
３は、端子１１からトランジスタＱ１のコレクタ・ベー
ス路（２２，５４）、ダイオードＤ３．Ｄ５および負荷
１６を介して端子１８に流れる。　この負のサージ・ベ
ース電流は、第３図の波形６７で示されているように、
トランジスタＱ１のベースから残留蓄積電荷を急速に”
放出”させて、トランジスタＱ１を極めて急速にターン
オフする。　この“放出”動作の間、コレクタ２２の全
電流はへ−ス５４を介して流れてエミッタ２３には流れ
ず、トランジスタＱ１のターンオフの高速化に役立って
いる。　この電流の流れは、蓄積電荷が消滅すると同時
に止まる。　　トランジスタＱ１が完全にオフの時、／
対のトランジスタＱｌ　、　Ｑ３は完全にオフになる。

　同様に、トランジスタＱ４がターンオフされる時、そ
のコレクタ・エミッタ間のインピーダンスが増加して、
トランジスタＱ２の電極の電圧を回路接続点１７の電圧
に向って上昇させ、そしてダイオードＤ４　、　Ｄ６が
導通し、サージ電流７４がコレクタ・ベース路３１　、
５９を介して流れて第３図に符号６９で示されているよ
うに残留蓄積電荷が急速に放出される。

そこでトランジスタＱ２は急速にターンオフし、／対の
トランジスタＱ２．Ｑ４を介して流れる電流を止める。

１　放出電流パルス７３．７４は、たとえば、／マイク
ロ秒程度の極めて短い時間継続する。

直列にして使用したダイオードＤ３．Ｄ５およびＤ４．
Ｄ６の数は、蓄積電荷放出動作のだめの所望のターンオ
ン点によって決められる。

以上説明した高速ターンオフ・スイッチングは、一方の
トランジスタ対の両トランジスタ（あるいは少なくとも
７個のトランジスタ）を、他方のトランジスタ対のトラ
ンジスタが次の半サイクル動作のためにターンオンされ
る時までに確実にターンオフさせるのに役立っている。

　　しかし、もしすべてのグ個のトランジスタＱｌ、Ｑ
２．Ｑ３゜Ｑ４がたとえ一瞬の間でも同時に導通するよ
うなことがあると、これは好ましくない。　　というの
は端子１１．１２間に短絡回路が形成されて、破壊的な
電流が流れるかもしれないからである。　この事実は、
前掲の米国特許第４７．（Ｂ：／、￥２乙号に記載され
ているような望ましくない°゛シユートスルーである。

第２図は第１図と同様であるが、クランプ・トランジス
タＱ５およびＱ６が付加されている。

トランジスタＱ５のコレクタ７６およびエミッタ７７は
、トランジスタＱ３のベース４７およびエミッタ２６に
各々接続されている。　抵抗７８が、ダイオードＤ３．
Ｄ５と直列に、かつ、トランジスタＱ５のベース７９と
エミッタ７７との間に配置されている。　同様に、トラ
ンジスタＱ６のコレクタ８１およびエミッタ８２は、ト
ランジスタＱ４のベース４４およびエミッタ３４に夫々
接続されており、抵抗８３が、ダイオードＤ４．Ｄ６と
直列に、かつ、トランジスタＱ６のベース８４とエミッ
タ８２との間に配置されている。　第２図の回路は上述
した第１図の回路と同様に動作し、さらにクランプ・ト
ランジスタＱ５およびＱ６は以下のように動作する。　
蓄積電荷がトランジスタＱ１のベース５４から１放出パ
される前述した時間の間、抵抗７８両端間のバイアス電
圧はトランジスタＱ５を導通させて、そのコレクタ７６
およびエミッタ７７がトランジスタＱ３のベース４７お
よびエミッタ２６との間をクランプするようにし、もっ
て、このトランジスタＱ３の完全なターンオフを確実な
ものとすると共に、制御信号４２中に過渡的なスプリア
ス電圧スパイクが生じた場合にもトランジスタＱ３が望
ましくないのに導通あるいは部分的に導通するのを防ぐ
。　　トランジスタＱ６は、トランジスタＱ２のベース
５９から蓄積電荷が放出される時に同じように動作する
。

以上説明した第１図および第２図の回路は、半ブリッジ
形インバータに本発明を利用したものである。　第９図
および第５図は、各々全ブリッジ形インバータおよびプ
ッシュプル形インバータに利用した場合の本発明を例示
する。　第ｙ図において、第１の対のトランジスタＱｌ
　、　Ｑ３および第２の対のトランジスタＱ２．Ｑ４は
、第１図および第２図と同様に電力入力端子１１．１２
の間に直列に接続されている。　同じような別のλ対の
トランジスタＱ１．Ｑ３およびＱ２．Ｑ４が電力入力端
子１１．１２の間に同様に直列に接続されて、第１図お
よび第２図に示すキャパシタ１３．１４の場所を占める
。　負荷１６は、第１および第２のトランジスタ対の接
続点１７と、別のトランジスタ対の接続点１８との間に
接続されている。　対のトランジスタＱｌ　、　Ｑ３お
よびＱｌ　、　Ｑ３等に接続される回路（図示せず）は
、第１図あるいは第一図と同一あるいは類似のものでよ
い。　方形波制御信号４２が、トランジスタＱ３のへ−
ス４７、トランジスタＱ３のベース４７、トランジスタ
Ｑ４のベース４４、およびトランジスタＱ４のベース４
４に適切な位相で印加されて、対のトランジスタＱ１　
、　Ｑ３およびＱ２．Ｑ４が同時に導通して（この間他
のトランジスタ対は非導通である）端子１１からトラン
ジスタＱｌ　、　Ｑ３、負荷１６、およびトランジスタ
Ｑ２．Ｑ４を介して端子１２に交番電流の半サイクルが
流れ、そして残る半サイクルの間、対のトランジスタＱ
１．Ｑ３およびトランジスタＱ２．Ｑ４が導通して端子
１１からトランジスタＱｌ　、Ｑ３　、負荷１６、およ
びトランジスタＱ２゜Ｑ４を介して端子１２に電流が流
れる。　このようにして、交番電流が負荷１６そして負
荷デノ＼イス１９に流れる。

第５図のプッシュプル形インバータにおいては、電力入
力端子１１が変成器２１の一次巻線の中央タップに接続
され、この−次巻線を第１の半部２１ａと第ユの半部２
１ｂとに区分している。　−次巻線の第７の半部２１ａ
とトランジスタＱ１．Ｑ３とは直列に電力入力端子１１
．１２間に接続され、−次巻線の第２の半部２１ｂとト
ランジスタＱ２゜Ｑ４とは直列に電力入力端子１１．１
２間に接続されている。　負荷デバイス１９は変成器２
１の二次巻線２ＩＣに接続されている。　対のトランジ
スタＱｌ　、　Ｑ３およびＱ２　、　Ｑ４に接続される
回路（図示せず）は第１図あるいは第２図に示すものと
同一あるいは類似のものでよい。　方形波伶１］御信号
４２がトランジスタＱ３のベース４７とトランジスタＱ
４のベース４４とに逆の位相で印加されるので、トラン
ジスタＱ２およびＱ４が非導通の時にトランジスタＱ１
およびＱ３は、導通し、またその逆の場合は逆になる。

　　トランジスタＱ１およびＱ３が導通する半サイクル
の間、電流７５；−次巻線の半部２１ａに流れ、二次巻
線２１Ｃに誘起される電流が所定方向に負荷デバイス１
９に流れる。

トランジスタＱ２およびＱ４が導通する他の半サイクル
の間、電流が一次巻線の半部２１ｂと負荷デバイス１９
とに反対方向に流れる。　このようにして、交流電流が
負荷デバイス１９に流される。

以上本発明の好ましい実施例および変形例を示し説明し
たが、種々の変更を行いうろことも轟業者にとっては明
白となろう。　これらの種々の変更は、特許請求の範囲
に記載された発明の範囲に包含される。

【図面の簡単な説明】

第１図は、半ブリッジ形イン／（−夕にオリ用した本発
明の好ましい実施例を示す回路図、１２図は、半ブリッ
ジ形インノ（−夕でのｆｆ１Ｊの好ましい実施例を示す
回路図、 第３図は、第１図および第２図の回路力；動作する時の
信号、電圧、および電流を時間に対して示した波形図、 第７図および第５図は、各々全ブリッジ形インバータお
よびプッシュプル形インバータに利用。 した本発明の回路図である。 図中、１１．１２は電力入力端子、１６は負荷、Ｑｌ、
Ｑ２．Ｑ３．Ｑ４はトランジスタ、４１は制御信号源、
ＤＩ、Ｄ２はダイオード、６１は始動パルス源、Ｑ５．
Ｑ６はクランプ・トランジスタを表わす。

Claims (1)

1. 【特許請求の範囲】 ／　直流電源により動作し、誘導性負荷もしくは誘導性
   成分を有する負荷に交番電流を供給するインバータ回路
   であって、 前記直流電源から前記負荷に電流を交互に供給するよう
   に接続された第１および第一のトランジスタ対を備え、
   各々のトランジスタ対は前記負荷の一端と前記直流電源
   の端子との間に夫々のコレクターエミツタ路が直列に接
   続された第１及び第２のトランジスタからなり、更に、
   前記第１のトランジスタの夫々に逆位相で接続されて、
   これらの第１のトランジスタを順次導通させる交番制御
   信号電圧の源を備え、前記第２のトランジスタは夫々そ
   の制御電極に印加された電荷を蓄積する特性を有し、ま
   た前記負荷は該負荷に流れる電流−１断された時にフラ
   イバック電流を誘起する特性を有しており、そして更に
   、前記負荷と前記第２のトランジスタの制御電極との間
   に接続されて、各々の前記第１のトランジスタのターン
   オフにより生じるフライバック電流を他方のトランジス
   タ対の第一のトランジスタに供給し、もってこのトラン
   ジスタを導通させると共にその中に電荷を蓄積させて所
   定の時間その導通状態を保持するだめの手段を設けたイ
   ンバータ回路。 コ、前記第２のトランジスタの一方にターンオン・パル
   スを印加し、これを導通させてインバータ回路の動作を
   開始させる手段を有する前記特許請求の範囲第１項記載
   のインバータ回路。 ３　前記トランジスタ対の一方の第１および第２のトラ
   ンジスタに同時にターンオン・パルスを印加し、これら
   を導通させてインバータ回路の動作を開始させる手段を
   有する前記特許請求の範囲第１項記載のインバータ回路
   。 グ、フライバック電流を第２のトランジスタに供給する
   前記手段が７個又は複数個の非線形デバイスより成る前
   記特許請求の範囲第１項記載のインバータ回路。 左　前記非線形デバイスがダイオードである前記特許請
   求の範囲第グ項記載のインバータ回路。 乙　前記交番制御信号が方形波である前記特許請求の範
   囲第７項記載のインバータ回路。 ２　前記第一のトランジスタの夫々のベース電極に接続
   されて、関連する第７のトランジスタがターンオフする
   毎に、該第−のトランジスタのコレクターベース路を介
   して電流を引出して前記蓄積電荷を放出させる手段を有
   する前記特許請求の範囲第１項記載のインバータ回路。 と　蓄積電荷を放出させる前記手段が７個又は複数個の
   非線形デバイスより成る前記特許請求の範囲第７項記載
   のインバータ回路。 ２　前記非線形デバイスがダイオードである前記特許請
   求の範囲第２項記載のインバータ回路。 １０　各々対応する７つの前記第１のトランジスタのベ
   ースおよびエミッタ電極に夫々接続されたコレクタとエ
   ミッタ電極を有する一対のクランプ・トランジスタと、
   各々の該クランプ・トランジスタに接続された対応する
   前記第１のトランジスタがオフに切換わる開缶々の該ク
   ランプ・トランジスタを導通させる手段とを有した前記
   特許請求の範囲第１項もしくは第７項記載のインバータ
   回路。 ／／　前記インバータ回路が半ブリッジ形インバータで
   あり、前記第１及び第２のトランジスタ対のコレクター
   エミツタ路が、前記負荷の同じ一端と前記直流電源の異
   なる端子との間に夫々直列に接続されている前記特許請
   求の範囲第１項、第２項あるいは第７０項記載のインバ
   ータ回路。 ／、２．前記直流電源の両端子間に直列に接続された一
   対のキャパシタを有し、前記負荷の他端が前記キャパシ
   タの接続点に接続されている前記特許請求の範囲第１／
   項記載のインバータ回路。 ／３　前記インバータ回路が全ブリッジ形インバータで
   あシ、前記第７および第２のトランジスタ対の前記コレ
   クターエミツタ路が前記負荷の同じ一端と前記直流電源
   の異なる端子との間に夫々直列に接続され、前記インバ
   ータ回路は、各々夫々のコレクター円ミッタ路が直列に
   接続された第１および第一のトランジスタより成る第３
   および第グのトランジスタ対と、これら第３および第り
   のトランジスタ対を前記直流電源端子間に直列に接続す
   る手段と、前記負荷の他端を前記第３および第りのトラ
   ンジスタ対の接続点に接続する手段と、前記第３および
   第グのトランジスタ対の夫々の第１のトランジスタに前
   記交番制御信号を逆位相で印加する手段とを有し、もっ
   て、これらトランジスタ対を同期して順次導通させて前
   記負荷に交番電流を流させる特許請求の範囲第１項、第
   ２項あるいは第１θ項記載のインバータ回路。 ／ｌＡ　　前記インバータ回路がプッシュプル形インバ
   ータであシ、前記負荷は直列接続された２個の半部より
   成り、前記直流電源端子の一端が前記半部の接続点に接
   続され、前記第１のトランジスタ対が前記半分の一方の
   残りの端と直流電源端子の他端との間に接続され、前記
   第２のトランジスタ対が前記半分の他方の残シの端と直
   流電源端子の前記他端との間に接続されている特許請求
   の範囲第１項、第７項あるいは第１θ項記載のインバー
   タ回路。