SU739699A1 - Транзисторный инвертор - Google Patents

Транзисторный инвертор Download PDF

Info

Publication number
SU739699A1
SU739699A1 SU772531026A SU2531026A SU739699A1 SU 739699 A1 SU739699 A1 SU 739699A1 SU 772531026 A SU772531026 A SU 772531026A SU 2531026 A SU2531026 A SU 2531026A SU 739699 A1 SU739699 A1 SU 739699A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistors
diodes
inverter
transistor
voltage
Prior art date
Application number
SU772531026A
Other languages
English (en)
Inventor
Владимир Самойлович Моин
Original Assignee
Предприятие П/Я М-5374
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5374 filed Critical Предприятие П/Я М-5374
Priority to SU772531026A priority Critical patent/SU739699A1/ru
Application granted granted Critical
Publication of SU739699A1 publication Critical patent/SU739699A1/ru

Links

Description

(54) ТРАН31«:ТОРНЫЙ ИНВЕРТС« , Изобретение относитс  к преобразовательной технике и може быть ИСПОЛЁУ в системах электропитани  и элек тропрввода дл  преобразовани  посто нного напр жени  повышенного уровн  в переменное напр жение. Известны транзисторные инвертеры, в которых , с целью повышени  допустимой величины входного напр жени  в каждом ппече, включено несколько.соединенных последовательно транзисторов. Дл  обеспечени  равномерного распределени  на1ф жени  межод- транзисторами примен ютс  уравнительные резисторы ij или Зфавнительные обмотки трансформатора 2. Однако это приводит к усложнению схемы и к снижению ее КПД. Известен также транзисторный инвертор , содержащий несколько входных выводов дл  подключени  нескольких секций источникапитани  и диоды, соедин ющие эти выводы с точками соединени  транзисторов в каждом плече мостовой схеМЫ инвертора. При этом , помимо обеспечени  распределени  напр жени  между транзисторами плеча, по вл етс  возможность формировани  ступенчатого аппроксимирующего синусоиду выходного напр жени  инвертора з. Недостатком этого инвертора  вл етс  большое количество секций источника датани  и невозможность работы на активно-индуктивную нагрузку. Цель изобретени  - упрощение устройства . . Поставленна  цель достигаетс  тем, что в транзистсфном инверторе, содержащем полумосты с М последовательно со-единенными в каждом плече основными транзисторами и диоды, подключакидие точки соединени  транзисторов между собой к входным вьшодам инвертора, предназначенным дл  подключени  секций источника питани , количество указанных выводов прин то равным Ы + 1, указанные диоды .соединены в N - 1 цепочек. 373 состо щих из даух согласно-последователь но соединенных диодов, крайние выводы цепочек подключены между точками соединени  h -го и (п )-го транзистора смежных плеч полумоста, а средний вывод этой цепочки подключен к входному выводу, предназначенному дл  соединени  п -ой и (п + 1)-ой секции источника питани . Дл  улучшени  вьфавнивани  напр жени  на транзисторах встредао-параллельно диодам включаютс  дополнительные транзисторы. . На фиг. 1 показан вариант предла аемой мостовой схемы при Н 3; на фиг. 2 - варТиант полумостовой схемы при Н 4; на. фиг. 3 - диаграммы коммутации транзисторов. Инвертор (фиг. 1) содержит транзисторы 1-12, включенные по мостовой схеме с трем  последовательно соединенными транзисторами в каждом плече. Вь1ход моста соединен с нагрузкой 13, а вход моста подключен кисточнику питани , состо щему из трех секций с напр жени ми 1), , и,, , и . Секции источника It , -З И1 1и1пила питани  подключены к входным выводам 14-17 инвертора. Между точкой соединени  первого и второго транзистора (1 и 2) верхнего плеча полумоста и точкой соединени  первого и второго транзистора (4 и 5) нижнего плеча этого полумоста включена перва  цепочка из согласно-посл довательно соединенных диодов 18 и 19. Между точкой соединени  второго и треть го транзистора (2 и 3) верхнего плеча полумоста и точкой соединени  второго и третьего транзистора (5 и 6) нижнего плеча полумоста включена втора  цепочка из согласно-последовательно соединенных диодов 20 и 21. Аналогично включены де почки диодов 22 и 23, 24 и 25 в другом полумосте инвертора. Средний вывод первой цепочки диодов каждого полумоста подключен к входному вьшоду 15, предназначенному дл  соединени  первой и вта рой секции источника питани , а средний вывод второй цепочки диодов каждого полумоста подключен к входному вьшоду 16, предназначейному дл  соединени  вто рой и третьей секции источника питани . При увеличении числа транзисторов в плече соответственно увеличиваетс  таслр цепочек диодов и число секций источника питани , а соединени  между ними производ тс  аналогично описанному. Устройство работает.еледующим об разом. 9 В один полупериод, например, открьгоаютютс  транзисторы 1-3, 10-12, а в другой 4-9. Напр жени , приложенные к закрытым транзисторам, фиксируютс  с помощью диодов на уровне напр жений секций источника. Например, при открытых транзисторах 1-3 напр жение на транзисторе 6 не может быть больще , чем Uq , так как открываетс  диод 21, а напр жение на транзисторах 6 и 5 не может быть больше U2 + -з .так как открьюаетс  диод 19. Если U;( и УЗ и необходимо выровн ть напр жение на всех транзисторах плеча, то дл  того, чтобы на транзисторе 5 не было перенапр жени  , при токе утечки транзистора 6, большем чем транзистфа 5 или 4, необходимо включить резистор 26, обеспечивающий прохождение тока несколько большего, чем разность между токами утечки транзисторов 6 и 5 (или 4). Из аналогичных соображений выбираетс  резистор 27. В отличие от схемы с обычными выравнивающими резисторами, через которые необходимо пропустить ток, на пор док превышающий максимальный ток утечки транзистора , в предлагаемой схеме через транзистор достаточно пропустить ток, равный макримальному току утечки транзистора , т. е. мощность, рассеиваема  в резисторах, уменьшаетс  в 5-10 раз. Кроме того, резко уменьшаетс  количество резисторов {в инверторе по фиг. I втрое ), Дл  обеспечени  выравнивани  напр жени  на транзисторах без использовани  резисторов предлагаетс  схема инвертора по фиг. 2. Инвертор дл  примера выполнен по полумостовой схеме с четырьм  последовательно соединенными транзисторами в каждом плече (1-3, 28 и 4-6, 29), Точки соединени  транзисторов подключены к входным выходам 15, 16 и 30 инвертора с помощью диодов 18-21, 31 и32, соединенныхвтрицепочки по схеме, описанной в инверторе по фиг. 1. Встречно-параллельно каждому диоду включены .пополнительные трайзисторы 33-38. Инвертор (фиг. 2) работает аналогично инвертору по фиг. I. Однако дл  лучшего выравнивани  напр жени  между транзисторами одаовременно с основными транзисторами одного плеча полумоста, (например, 1-3 и 28) открььваютс  дополнительные транзисторы, сс единенные с основными транзисторами (4-6 и 29) другого плеча полумоста. При этом напр жение, приложенное К тран зистору 29, всегда равно Од , к тран зистору 6 - и, , транзистору 5 -U2 транзистору 4 - и , так как дополнительный транзистор с диодом образует ключ с двусторонней проводимостью, подключающий основной транзистор к секции источника питани . Если дополнительные транзисторы обеспечивают только функции выравнива- Q ни  ни  напр жени , они ра ссчитьгоаютс  на весьма малый ток. Если же необходимо выполнение инвертора со ступенчатой формой выходного напр жени , работающего на активно-индуктивную нагрузку, то некоторые из дополнительных транзисторов должны быть рассчитаны на тот же ток, что и основные транзисторы. Например , если применить транзисторы 35 н 36, такие же как основные транзисторы и обеспечить алгоритм коммутации транзисторов, показанный на фиг. 3, то вькодное напр жение инвертора имеет двухступенчатую форму аппроксимирующую синусоиду, а напр жение на каждом25 цепочки подключен к входному выводу, из транзисторов не превышает nanpsoKe-предназначенному дл  соединени  п -ой ни  одной из секций источника питани ,и {П + 1)-Ьй секции источника питани . т. е. в четьфе раза меньше полного на- 2. Инвертор по п. 1, отлича юпр жени  источника питани  (между вы- щ и и с   тем, что ветречно-параллельводами 14 и 17). Если .задача выравни-30 но указанным диодам включены дополнивани  напр жени  отсутствует, а необхо- тельные транзисторы. димо улучшить форму выходного напр жени , то выбира  соотношение кгежду напр жени ми и;| ):( 1:2:4:8, можно получить 16-ти ступенчатую кри- 35 вую выходного напр жени . Диоды 39-46 обеспечивают работу инвертора на активно-индуктивную нагрузку73

Claims (1)

  1. ров другого плеча полумоста, причем направление проводимости диодов противоположно направлению проводимости транзисторов , а средний вьюод упом нутой 9 Формула изобретени  Транзисторный инвертор, содержащий полумосты с Ы последовательно соединенными в каждом плече основными транзисторами и диоды, через которые точки соединени  основных транзисторов между собой подключены к входным выводам инвертора, предназначенным дл  подключёсекций источника питани , о т л ичающийс  тем, что, с целью упрощени  , количество указанных выводов равно N +1, указанные диоды соединегны в N - 1 цепочек, в каждой из которых включено согласно-последовательно два диода , крайние вьшоды каждой цепочки включены между точкой соединени  h -го и (п -f 1)-го (где П 1, 2, 3, ...), транзисторов одного плеча и аналогичной точкой соединени  транзистоИсточники информации, прин тые во внимание при экспертизе I. Патент ФРГ № 1244941, кл. 21(3 12/03, 1965. Si. Авторское свидетельство СССР j 311314, кл. Н 02 М 1/18, 1970. з. Патент США № 3227889, кл. 307-81, 1966.
    739699
    VH
    Г л
    шн/ш//м///мт////т
    ЗС, 3 , (
    ///////////.
    I
    LS
    w/iniffiaifk
    &8.8
    7/111шш1Ш11т11111тн/гщ1Г1гт
    a.2g
    r
    J
    ш1ШийП 1
    mf/m//m///m
    :l/////////// ////////W/jr/ft
    .giiiSiZ
    ii/fiff/f/fWf///fMMff///AWMm
    /yjife
    iiiiiii/i/fffffff
    mM/t/H/
    Фй«.3
SU772531026A 1977-10-10 1977-10-10 Транзисторный инвертор SU739699A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772531026A SU739699A1 (ru) 1977-10-10 1977-10-10 Транзисторный инвертор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772531026A SU739699A1 (ru) 1977-10-10 1977-10-10 Транзисторный инвертор

Publications (1)

Publication Number Publication Date
SU739699A1 true SU739699A1 (ru) 1980-06-05

Family

ID=20727740

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772531026A SU739699A1 (ru) 1977-10-10 1977-10-10 Транзисторный инвертор

Country Status (1)

Country Link
SU (1) SU739699A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4408270A (en) * 1981-07-16 1983-10-04 General Electric Company Stored charge inverter circuit with rapid switching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4408270A (en) * 1981-07-16 1983-10-04 General Electric Company Stored charge inverter circuit with rapid switching

Similar Documents

Publication Publication Date Title
US4672520A (en) Current-source power converting apparatus with self-extinction devices
CN103999345B (zh) 能量存储装置、具有能量存储装置的系统和用于操控能量存储装置的方法
EP2251969B1 (en) Five-level inverter
SE504522C2 (sv) Kraftöverföring med högspänd likström innefattande fler än två strömriktarstationer
EP1009096A2 (en) Method and arrangement for a high voltage single-stage variable speed drive
JP2006238546A (ja) インバータ温度検出装置
SU739699A1 (ru) Транзисторный инвертор
JPS5996876A (ja) インバ−タ装置
Varma et al. Output Voltage and Power Factor Improvement for Non-Conventional Energy Generation
US6885569B2 (en) Energy converting device
US20040022073A1 (en) Resonant converter having a self inductance
JPH08308255A (ja) 電気自動車用バッテリーの充電回路
Bhatnagar et al. A methodology for even‐power‐distribution within single time‐blocks of power‐frequency in CHB MLIs for PV systems
SU773865A1 (ru) Преобразователь частоты
Vinodkumar et al. Modeling of new multilevel inverter topology with reduced number of power electronic components
Jacob Review on high power multilevel-matrix converters
SU838980A1 (ru) Преобразователь посто нного напр же-Ни B СТупЕНчАТОЕ
US10958188B1 (en) Bus voltage limiter for converter apparatus with multiple DC buses
JPH07143735A (ja) 電力制御装置
Khan et al. A New Topology For Cascaded Multi-Level Inverter With Symmetrical Extension of H-Bridge
SU1367142A1 (ru) Формирователь сигнала перехода напр жени через нуль
SU577630A1 (ru) Полумостовой инвертор
SU896728A1 (ru) Ступенчато-регулируемый инвертор
SU577626A1 (ru) Бестрансформаторный инвертор
RU52539U1 (ru) Многоуровневый автономный инвертор фазных напряжений