JPH07143735A - 電力制御装置 - Google Patents
電力制御装置Info
- Publication number
- JPH07143735A JPH07143735A JP5282170A JP28217093A JPH07143735A JP H07143735 A JPH07143735 A JP H07143735A JP 5282170 A JP5282170 A JP 5282170A JP 28217093 A JP28217093 A JP 28217093A JP H07143735 A JPH07143735 A JP H07143735A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- switching
- control signal
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】アイソレータとしてのホトカプラの個数を最小
限に抑えて低価格化を図る。 【構成】複数のスイッチング素子Ｑ１〜４と、各スイッ
チング素子の導通タイミングをそれぞれ規定する２値制
御信号ＳＡ，ＳＢを生成するスイッチング制御回路２０
と、各２値制御信号を１つの多値制御信号ＳＣに合成す
る信号合成回路２５と、多値制御信号に対応した光電変
換信号Ｓｄを出力するホトカプラ３０と、光電変換信号
から各２値制御信号を復元して各スイッチング素子へ出
力する信号分離回路２６とを備える。
限に抑えて低価格化を図る。 【構成】複数のスイッチング素子Ｑ１〜４と、各スイッ
チング素子の導通タイミングをそれぞれ規定する２値制
御信号ＳＡ，ＳＢを生成するスイッチング制御回路２０
と、各２値制御信号を１つの多値制御信号ＳＣに合成す
る信号合成回路２５と、多値制御信号に対応した光電変
換信号Ｓｄを出力するホトカプラ３０と、光電変換信号
から各２値制御信号を復元して各スイッチング素子へ出
力する信号分離回路２６とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、複数のスイッチング素
子を有した各種の電力制御装置に関する。
子を有した各種の電力制御装置に関する。
【０００２】
【従来の技術】インバータ、コンバータ、サイクロコン
バータ、及び直流チョッパなど、電力変換装置を含む各
種の電力制御装置の中には、複数のスイッチング素子
（トランジスタやＭ０ＳＦＥＴなど）を有し、それらに
対して互いに独立したスイッチング信号を印加するよう
に構成されたものがある。
バータ、及び直流チョッパなど、電力変換装置を含む各
種の電力制御装置の中には、複数のスイッチング素子
（トランジスタやＭ０ＳＦＥＴなど）を有し、それらに
対して互いに独立したスイッチング信号を印加するよう
に構成されたものがある。
【０００３】例えば、直流電力を単相交流電力に変換す
るインバータは、図５に模式的に示すようにブリッジ接
続された４つのスイッチＳＷ１〜４からなるインバータ
主回路１０を備える。
るインバータは、図５に模式的に示すようにブリッジ接
続された４つのスイッチＳＷ１〜４からなるインバータ
主回路１０を備える。
【０００４】フルブリッジ形と呼称されるインバータ主
回路１０では、周知のようにスイッチＳＷ１，ＳＷ４の
組とスイッチＳＷ２，ＳＷ３の組とに分け、各組を交互
に開閉（スイッチング）することによって、一方のアー
ムを構成するスイッチＳＷ１，２の互いの接続点と、他
方のアームを構成するスイッチＳＷ３，４の互いの接続
点との間に、階段波状の電圧が得られる。そして、スイ
ッチング信号に適当なパルス幅変調（ＰＷＭ）を施すこ
とによって、出力電圧波形を正弦波形に近づけることが
できる。
回路１０では、周知のようにスイッチＳＷ１，ＳＷ４の
組とスイッチＳＷ２，ＳＷ３の組とに分け、各組を交互
に開閉（スイッチング）することによって、一方のアー
ムを構成するスイッチＳＷ１，２の互いの接続点と、他
方のアームを構成するスイッチＳＷ３，４の互いの接続
点との間に、階段波状の電圧が得られる。そして、スイ
ッチング信号に適当なパルス幅変調（ＰＷＭ）を施すこ
とによって、出力電圧波形を正弦波形に近づけることが
できる。
【０００５】このように、原理的には２種のスイッチン
グ信号（２値信号）により、正弦波電圧を得ることがで
きるが、実際には、各アームにおける２つのスイッチの
それぞれの導通期間の間に短絡防止のためのデッドタイ
ムを設ける必要があることから、合計４種のスイッチン
グ信号によって各スイッチＳＷ１〜４が互いに独立に制
御される。
グ信号（２値信号）により、正弦波電圧を得ることがで
きるが、実際には、各アームにおける２つのスイッチの
それぞれの導通期間の間に短絡防止のためのデッドタイ
ムを設ける必要があることから、合計４種のスイッチン
グ信号によって各スイッチＳＷ１〜４が互いに独立に制
御される。
【０００６】ところで、一般に、電力制御装置において
は、スイッチングノイズなどによるスイッチング制御部
の破損及び誤動作を防止するため、スイッチング素子と
スイッチング制御部との間の信号伝送路にアイソレータ
としてホトカプラなどが挿入される。
は、スイッチングノイズなどによるスイッチング制御部
の破損及び誤動作を防止するため、スイッチング素子と
スイッチング制御部との間の信号伝送路にアイソレータ
としてホトカプラなどが挿入される。
【０００７】図６に示すように、従来のインバータ１ｊ
は、上述のインバータ主回路１０、４種のスイッチング
制御信号Ｓ１〜４を生成するＰＷＭ制御部（スイッチン
グ制御部）２１、各スイッチング制御信号Ｓ１〜４毎に
設けられた合計４つのホトカプラ３１〜３４、及びスイ
ッチング制御信号Ｓ１〜４に基づいてインバータ主回路
１０内のスイッチング素子を駆動するドライバ回路４０
から構成されていた。
は、上述のインバータ主回路１０、４種のスイッチング
制御信号Ｓ１〜４を生成するＰＷＭ制御部（スイッチン
グ制御部）２１、各スイッチング制御信号Ｓ１〜４毎に
設けられた合計４つのホトカプラ３１〜３４、及びスイ
ッチング制御信号Ｓ１〜４に基づいてインバータ主回路
１０内のスイッチング素子を駆動するドライバ回路４０
から構成されていた。
【０００８】つまり、従来では、独立に制御すべきスイ
ッチング素子と同数のホトカプラを用いて制御信号Ｓ１
〜４を伝送することにより、スイッチング制御部とスイ
ッチング素子との絶縁が行われていた。
ッチング素子と同数のホトカプラを用いて制御信号Ｓ１
〜４を伝送することにより、スイッチング制御部とスイ
ッチング素子との絶縁が行われていた。
【０００９】
【発明が解決しようとする課題】しかし、近年の高周波
スイッチングに用いられているホトカプラは比較的に高
価な部品であり、コスト面で不利であるという問題があ
った。
スイッチングに用いられているホトカプラは比較的に高
価な部品であり、コスト面で不利であるという問題があ
った。
【００１０】また、各ホトカプラ間の応答特性のバラツ
キを避けることは困難である。このため、特に単相又は
三相用などのブリッジ形スイッチング回路を有する場合
においては、応答特性のバラツキがない場合に比べて長
いデッドタイムを設定しなければならず、制御特性があ
がらないという問題もあった。
キを避けることは困難である。このため、特に単相又は
三相用などのブリッジ形スイッチング回路を有する場合
においては、応答特性のバラツキがない場合に比べて長
いデッドタイムを設定しなければならず、制御特性があ
がらないという問題もあった。
【００１１】本発明は、このような問題に鑑み、アイソ
レータとしてのホトカプラの個数を最小限に抑えて低価
格化を図ることを目的としている。また、特に請求項２
の発明は、スイッチングのデッドタイムを可及的に短縮
して制御特性を改善することをも目的としている。
レータとしてのホトカプラの個数を最小限に抑えて低価
格化を図ることを目的としている。また、特に請求項２
の発明は、スイッチングのデッドタイムを可及的に短縮
して制御特性を改善することをも目的としている。
【００１２】
【課題を解決するための手段】請求項１の発明に係る装
置は、上述の課題を解決するため、複数のスイッチング
素子と、前記各スイッチング素子の導通タイミングをそ
れぞれ規定する２値制御信号を生成するスイッチング制
御回路と、前記各２値制御信号を１つの多値制御信号に
合成する信号合成回路と、前記多値制御信号を入力と
し、前記多値制御信号に対応した光電変換信号を出力す
るホトカプラと、前記光電変換信号から前記各２値制御
信号を復元して前記各スイッチング素子へ出力する信号
分離回路とを備える。
置は、上述の課題を解決するため、複数のスイッチング
素子と、前記各スイッチング素子の導通タイミングをそ
れぞれ規定する２値制御信号を生成するスイッチング制
御回路と、前記各２値制御信号を１つの多値制御信号に
合成する信号合成回路と、前記多値制御信号を入力と
し、前記多値制御信号に対応した光電変換信号を出力す
るホトカプラと、前記光電変換信号から前記各２値制御
信号を復元して前記各スイッチング素子へ出力する信号
分離回路とを備える。
【００１３】請求項２の発明に係る装置は、少なくとも
４つのスイッチング素子を有したブリッジ形スイッチン
グ回路と、前記スイッチング回路のアーム毎に前記スイ
ッチング素子の導通タイミングをそれぞれ規定する２値
制御信号を生成するスイッチング制御回路と、前記各２
値制御信号を１つの多値制御信号に合成する信号合成回
路と、前記多値制御信号を入力とし、前記多値制御信号
に対応した光電変換信号を出力するホトカプラと、前記
光電変換信号から前記各２値制御信号を復元する信号分
離回路と、前記信号分離回路によって復元された前記各
２値制御信号とそれらの相補信号とに基づいて、前記各
スイッチング素子に対応したスイッチング信号を生成し
て前記各スイッチング素子を駆動するドライバ回路とを
備える。
４つのスイッチング素子を有したブリッジ形スイッチン
グ回路と、前記スイッチング回路のアーム毎に前記スイ
ッチング素子の導通タイミングをそれぞれ規定する２値
制御信号を生成するスイッチング制御回路と、前記各２
値制御信号を１つの多値制御信号に合成する信号合成回
路と、前記多値制御信号を入力とし、前記多値制御信号
に対応した光電変換信号を出力するホトカプラと、前記
光電変換信号から前記各２値制御信号を復元する信号分
離回路と、前記信号分離回路によって復元された前記各
２値制御信号とそれらの相補信号とに基づいて、前記各
スイッチング素子に対応したスイッチング信号を生成し
て前記各スイッチング素子を駆動するドライバ回路とを
備える。
【００１４】
【作用】スイッチング制御回路で生成された複数の２値
制御信号は、多値制御信号に合成された状態で１つのホ
トカプラを介してスイッチング素子側へ伝送され、信号
分離回路で復元されて各スイッチング素子の駆動制御に
用いられる。
制御信号は、多値制御信号に合成された状態で１つのホ
トカプラを介してスイッチング素子側へ伝送され、信号
分離回路で復元されて各スイッチング素子の駆動制御に
用いられる。
【００１５】多値制御信号の形で制御情報を伝送するこ
とにより、各２値制御信号を個別にスイッチング素子側
へ伝送する場合に比べて、アイソレータとしてのホトカ
プラの個数を削減することができる。
とにより、各２値制御信号を個別にスイッチング素子側
へ伝送する場合に比べて、アイソレータとしてのホトカ
プラの個数を削減することができる。
【００１６】
【実施例】図１は本発明に係るインバータ１の概略の構
成を示すブロック図、図２はインバータ主回路１０の回
路図、図３はインバータ１の要部の回路図、図４は信号
合成回路２５及び信号分離回路２６の動作を示す電圧波
形図である。
成を示すブロック図、図２はインバータ主回路１０の回
路図、図３はインバータ１の要部の回路図、図４は信号
合成回路２５及び信号分離回路２６の動作を示す電圧波
形図である。
【００１７】図１において、インバータ１は、単相フル
ブリッジ形のインバータ主回路１０、スイッチング制御
回路２０、信号合成回路２５、１つのホトカプラ３０、
信号分離回路２６、及びドライバ回路４０から構成され
ている。
ブリッジ形のインバータ主回路１０、スイッチング制御
回路２０、信号合成回路２５、１つのホトカプラ３０、
信号分離回路２６、及びドライバ回路４０から構成され
ている。
【００１８】図２に示すように、インバータ主回路１０
は、例えば４つのトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４
と、これらのそれぞれに対して１つずつ逆並列接続され
た合計４つの帰還ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４と
から構成されている。
は、例えば４つのトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４
と、これらのそれぞれに対して１つずつ逆並列接続され
た合計４つの帰還ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４と
から構成されている。
【００１９】スイッチング制御回路２０は、インバータ
主回路１０で所定の電力変換が行われるようにパルス幅
を調整した２種の２値制御信号（ＰＷＭパルス）ＳＡ，
ＳＢを生成する。２値制御信号ＳＡは、インバータ主回
路１０の一方のアームを構成するトランジスタＱ１，Ｑ
２の導通タイミングを規定し、２値制御信号ＳＢは、他
方のアームを構成するトランジスタＱ３，Ｑ４の導通タ
イミングを規定する。
主回路１０で所定の電力変換が行われるようにパルス幅
を調整した２種の２値制御信号（ＰＷＭパルス）ＳＡ，
ＳＢを生成する。２値制御信号ＳＡは、インバータ主回
路１０の一方のアームを構成するトランジスタＱ１，Ｑ
２の導通タイミングを規定し、２値制御信号ＳＢは、他
方のアームを構成するトランジスタＱ３，Ｑ４の導通タ
イミングを規定する。
【００２０】つまり、基本的には各アーム内の２つのト
ランジスタは相補動作を行えばよいので、ＰＷＭによる
導通タイミングの調整はアーム毎に行えばよく、後の適
当な段階で論理反転によって各２値制御信号ＳＡ，ＳＢ
の相補信号を生成し、２値制御信号ＳＡ，ＳＢとそれら
の相補信号を各トランジスタＱ１〜４に分配すればよ
い。そこで、スイッチング制御回路２０は、互いに独立
に制御すべきトランジスタ群（アーム）のそれぞれに対
応した２値制御信号ＳＡ，ＳＢを生成する。なお、本実
施例における２値制御信号ＳＡ，ＳＢのローレベルは０
ボルトであり、ハイレベル（波高値）は１２ボルトであ
る。
ランジスタは相補動作を行えばよいので、ＰＷＭによる
導通タイミングの調整はアーム毎に行えばよく、後の適
当な段階で論理反転によって各２値制御信号ＳＡ，ＳＢ
の相補信号を生成し、２値制御信号ＳＡ，ＳＢとそれら
の相補信号を各トランジスタＱ１〜４に分配すればよ
い。そこで、スイッチング制御回路２０は、互いに独立
に制御すべきトランジスタ群（アーム）のそれぞれに対
応した２値制御信号ＳＡ，ＳＢを生成する。なお、本実
施例における２値制御信号ＳＡ，ＳＢのローレベルは０
ボルトであり、ハイレベル（波高値）は１２ボルトであ
る。
【００２１】図３において、信号合成回路２５は、降伏
電圧の異なる２つのツェナーダイオードＺＤ１，ＺＤ２
を有し、図４に示すように、２値制御信号ＳＡを第１の
電圧ＶＡ（８ボルト）にクランプするとともに、２値制
御信号ＳＢを第２の電圧ＶＢ（４ボルト）にクランプ
し、これら２つの２値制御信号ＳＡ，ＳＢを加算器５１
によって１つの多値制御信号ＳＣに合成する。すなわ
ち、多値制御信号ＳＣの信号レベルは、各２値制御信号
ＳＡ，ＳＢの論理パターンに応じて、０ボルト、４ボル
ト、８ボルト、又は１２（＝４＋８）ボルトとなる。多
値制御信号ＳＣはホトカプラ３０に入力される。
電圧の異なる２つのツェナーダイオードＺＤ１，ＺＤ２
を有し、図４に示すように、２値制御信号ＳＡを第１の
電圧ＶＡ（８ボルト）にクランプするとともに、２値制
御信号ＳＢを第２の電圧ＶＢ（４ボルト）にクランプ
し、これら２つの２値制御信号ＳＡ，ＳＢを加算器５１
によって１つの多値制御信号ＳＣに合成する。すなわ
ち、多値制御信号ＳＣの信号レベルは、各２値制御信号
ＳＡ，ＳＢの論理パターンに応じて、０ボルト、４ボル
ト、８ボルト、又は１２（＝４＋８）ボルトとなる。多
値制御信号ＳＣはホトカプラ３０に入力される。
【００２２】ホトカプラ３０は、スイッチング制御回路
２０とインバータ主回路１０とを絶縁するアイソレータ
として設けられており、多値制御信号ＳＣに応じた光電
変換信号Ｓｄを出力する。その光電変換信号Ｓｄは、反
転増幅器５２によるレベル調整を経て多値信号ＳＤとし
て信号分離回路２６に入力される。
２０とインバータ主回路１０とを絶縁するアイソレータ
として設けられており、多値制御信号ＳＣに応じた光電
変換信号Ｓｄを出力する。その光電変換信号Ｓｄは、反
転増幅器５２によるレベル調整を経て多値信号ＳＤとし
て信号分離回路２６に入力される。
【００２３】信号分離回路２６は、２つのコンパレータ
６１，６２、コンパレータ６２の出力Ｙを論理入力とす
るＮＯＴ回路６３、多値信号ＳＤとＮＯＴ回路６３の出
力とを論理入力とするＡＮＤ回路６４、及びコンパレー
タ６１の出力ＸとＡＮＤ回路６４の出力Ｚとを論理入力
とするＯＲ回路６５から構成されている。
６１，６２、コンパレータ６２の出力Ｙを論理入力とす
るＮＯＴ回路６３、多値信号ＳＤとＮＯＴ回路６３の出
力とを論理入力とするＡＮＤ回路６４、及びコンパレー
タ６１の出力ＸとＡＮＤ回路６４の出力Ｚとを論理入力
とするＯＲ回路６５から構成されている。
【００２４】コンパレータ６１は、多値信号ＳＤの値が
第１の閾値Ｖｔｈ１を越えたときに、２値論理における
ハイレベルの信号Ｘを出力する。閾値Ｖｔｈ１は、上述
の第１の電圧ＶＡと、第１及び第２の電圧ＶＡ，ＶＢの
和との間の値とされ、本実施例では１０ボルトとされて
いる。
第１の閾値Ｖｔｈ１を越えたときに、２値論理における
ハイレベルの信号Ｘを出力する。閾値Ｖｔｈ１は、上述
の第１の電圧ＶＡと、第１及び第２の電圧ＶＡ，ＶＢの
和との間の値とされ、本実施例では１０ボルトとされて
いる。
【００２５】また、コンパレータ６２は、多値信号ＳＤ
の値が第２の閾値Ｖｔｈ２を越えたときに、ハイレベル
の信号Ｙを出力する。閾値Ｖｔｈ２は、第１の電圧ＶＡ
と第２の電圧ＶＢとの間の値とされ、本実施例では６ボ
ルトとされている。
の値が第２の閾値Ｖｔｈ２を越えたときに、ハイレベル
の信号Ｙを出力する。閾値Ｖｔｈ２は、第１の電圧ＶＡ
と第２の電圧ＶＢとの間の値とされ、本実施例では６ボ
ルトとされている。
【００２６】図４から明らかなように、コンパレータ６
２の出力信号Ｙは、２値制御信号ＳＡと同一の論理パタ
ーンを有するので、２値制御信号ＳＡを復元した２値制
御信号Ｓａとしてドライバ回路４０へ出力される。
２の出力信号Ｙは、２値制御信号ＳＡと同一の論理パタ
ーンを有するので、２値制御信号ＳＡを復元した２値制
御信号Ｓａとしてドライバ回路４０へ出力される。
【００２７】一方、ＡＮＤ回路６４における論理演算の
閾値Ｖｔｈ３は、０ボルトと電圧ＶＢとの間の値（例え
ば２ボルト）である。したがって、ＡＮＤ回路６４への
多値信号ＳＤの入力により、図４に鎖線で示す２値信号
Ｄを入力したときと同一の結果が生じる。
閾値Ｖｔｈ３は、０ボルトと電圧ＶＢとの間の値（例え
ば２ボルト）である。したがって、ＡＮＤ回路６４への
多値信号ＳＤの入力により、図４に鎖線で示す２値信号
Ｄを入力したときと同一の結果が生じる。
【００２８】このようなＡＮＤ回路６４の出力Ｚと、コ
ンパレータ６１の出力Ｘとに基づいて、ＯＲ回路６５
は、２値制御信号ＳＢを復元した２値制御信号Ｓｂをド
ライバ回路４０へ出力する。
ンパレータ６１の出力Ｘとに基づいて、ＯＲ回路６５
は、２値制御信号ＳＢを復元した２値制御信号Ｓｂをド
ライバ回路４０へ出力する。
【００２９】ドライバ回路４０は、２つのＮＯＴ回路７
１，７２と、４つの増幅器７５〜７８とから構成されて
おり、信号分離回路２６から入力された２つの２値制御
信号Ｓａ，Ｓｂに基づいて、４種のスイッチング信号Ｓ
Ｑ１〜４を生成する。これらスイッチング信号ＳＱ１〜
４は、インバータ主回路１０の各トランジスタＱ１〜４
に印加される。
１，７２と、４つの増幅器７５〜７８とから構成されて
おり、信号分離回路２６から入力された２つの２値制御
信号Ｓａ，Ｓｂに基づいて、４種のスイッチング信号Ｓ
Ｑ１〜４を生成する。これらスイッチング信号ＳＱ１〜
４は、インバータ主回路１０の各トランジスタＱ１〜４
に印加される。
【００３０】スイッチング信号ＳＱ１，ＳＱ２は、２値
制御信号Ｓａに対応した相補信号であり、スイッチング
信号ＳＱ３，ＳＱ４は、２値制御信号Ｓｂに対応した相
補信号である。ただし、信号ＳＱ２，ＳＱ４に対応した
増幅器７６，７８として立上がり遅延特性を有した増幅
器を設け、信号ＳＱ１に対して信号ＳＱ２の論理反転タ
イミングを遅らせ、信号ＳＱ３に対して信号ＳＱ４の論
理反転タイミングを遅らせることにより、トランジスタ
Ｑ１〜Ｑ４のスイッチングに適当なデッドタイムが設け
られている。
制御信号Ｓａに対応した相補信号であり、スイッチング
信号ＳＱ３，ＳＱ４は、２値制御信号Ｓｂに対応した相
補信号である。ただし、信号ＳＱ２，ＳＱ４に対応した
増幅器７６，７８として立上がり遅延特性を有した増幅
器を設け、信号ＳＱ１に対して信号ＳＱ２の論理反転タ
イミングを遅らせ、信号ＳＱ３に対して信号ＳＱ４の論
理反転タイミングを遅らせることにより、トランジスタ
Ｑ１〜Ｑ４のスイッチングに適当なデッドタイムが設け
られている。
【００３１】上述の実施例によれば、スイッチング制御
回路２０で２種の２値制御信号ＳＡ，ＳＢを生成し、ド
ライバ回路４０においてデッドタイムを設定するように
したので、スイッチング制御回路２０においてデッドタ
イムを設定して４種の信号を生成する場合に比べて、ホ
トカプラ３０を介して伝送する多値制御信号ＳＣの情報
量が２分の１になることから、２値制御信号ＳＣの合成
及び分離（復元）が容易になる。
回路２０で２種の２値制御信号ＳＡ，ＳＢを生成し、ド
ライバ回路４０においてデッドタイムを設定するように
したので、スイッチング制御回路２０においてデッドタ
イムを設定して４種の信号を生成する場合に比べて、ホ
トカプラ３０を介して伝送する多値制御信号ＳＣの情報
量が２分の１になることから、２値制御信号ＳＣの合成
及び分離（復元）が容易になる。
【００３２】上述の実施例においては、４つのトランジ
スタＱ１〜４を有したインバータ１を例示したが、本発
明は、互いに独立に制御すべき２つ以上のスイッチング
素子を有した各種の電力制御装置に適用可能である。
スタＱ１〜４を有したインバータ１を例示したが、本発
明は、互いに独立に制御すべき２つ以上のスイッチング
素子を有した各種の電力制御装置に適用可能である。
【００３３】
【発明の効果】本発明によれば、アイソレータとしての
ホトカプラの個数を最小限に抑えて低価格化を図ること
ができる。
ホトカプラの個数を最小限に抑えて低価格化を図ること
ができる。
【００３４】請求項２の発明によれば、スイッチングの
デッドタイムを可及的に短縮して制御特性を改善するこ
とができる。
デッドタイムを可及的に短縮して制御特性を改善するこ
とができる。
【図１】本発明に係るインバータの概略の構成を示すブ
ロック図である。
ロック図である。
【図２】インバータ主回路の回路図である。
【図３】インバータの要部の回路図である。
【図４】信号合成回路及び信号分離回路の動作を示す電
圧波形図である。
圧波形図である。
【図５】単相ブリッジ形のインバータ主回路の等価回路
図である。
図である。
【図６】従来のインバータの構成を示すブロック図であ
る。
る。
１ インバータ（電力制御装置） １０ インバータ主回路（ブリッジ形スイッチング回
路） ２０ スイッチング制御回路 ３０ ホトカプラ ４０ ドライバ回路 ２５ 信号合成回路 ２６ 信号分離回路 Ｑ１，Ｑ２，Ｑ３，Ｑ４ トランジスタ（スイッチング
素子） ＳＡ，ＳＢ ２値制御信号 ＳＣ 多値制御信号 ＳＱ１〜４ スイッチング信号
路） ２０ スイッチング制御回路 ３０ ホトカプラ ４０ ドライバ回路 ２５ 信号合成回路 ２６ 信号分離回路 Ｑ１，Ｑ２，Ｑ３，Ｑ４ トランジスタ（スイッチング
素子） ＳＡ，ＳＢ ２値制御信号 ＳＣ 多値制御信号 ＳＱ１〜４ スイッチング信号
Claims (2)
- 【請求項１】複数のスイッチング素子と、 前記各スイッチング素子の導通タイミングをそれぞれ規
定する２値制御信号を生成するスイッチング制御回路
と、 前記各２値制御信号を１つの多値制御信号に合成する信
号合成回路と、 前記多値制御信号を入力とし、前記多値制御信号に対応
した光電変換信号を出力するホトカプラと、 前記光電変換信号から前記各２値制御信号を復元して前
記各スイッチング素子へ出力する信号分離回路と、 を備えたことを特徴とする電力制御装置。 - 【請求項２】少なくとも４つのスイッチング素子を有し
たブリッジ形スイッチング回路と、 前記スイッチング回路のアーム毎に前記スイッチング素
子の導通タイミングをそれぞれ規定する２値制御信号を
生成するスイッチング制御回路と、 前記各２値制御信号を１つの多値制御信号に合成する信
号合成回路と、 前記多値制御信号を入力とし、前記多値制御信号に対応
した光電変換信号を出力するホトカプラと、 前記光電変換信号から前記各２値制御信号を復元する信
号分離回路と、 前記信号分離回路によって復元された前記各２値制御信
号とそれらの相補信号とに基づいて、前記各スイッチン
グ素子に対応したスイッチング信号を生成して前記各ス
イッチング素子を駆動するドライバ回路と、 を備えたことを特徴とする電力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5282170A JPH07143735A (ja) | 1993-11-11 | 1993-11-11 | 電力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5282170A JPH07143735A (ja) | 1993-11-11 | 1993-11-11 | 電力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07143735A true JPH07143735A (ja) | 1995-06-02 |
Family
ID=17649010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5282170A Pending JPH07143735A (ja) | 1993-11-11 | 1993-11-11 | 電力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07143735A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169670B1 (en) | 1999-04-08 | 2001-01-02 | Hitachi, Ltd. | Inverter apparatus operatable over extended frequency range while suppressing output error |
| JP2006296007A (ja) * | 2005-04-06 | 2006-10-26 | Mitsubishi Electric Corp | 電力変換器の駆動回路 |
| JP2008086088A (ja) * | 2006-09-26 | 2008-04-10 | Toshiba Mitsubishi-Electric Industrial System Corp | 電圧形自励式変換器のゲート回路方式 |
| JP2012531162A (ja) * | 2009-06-26 | 2012-12-06 | リバティー ハードウェア マニュファクテュアリング コーポレイション | 標準光カプラのマルチビット使用 |
| JP2014014241A (ja) * | 2012-07-04 | 2014-01-23 | Denso Corp | 回転電機制御装置、および、これを用いた電動パワーステアリング装置 |
-
1993
- 1993-11-11 JP JP5282170A patent/JPH07143735A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169670B1 (en) | 1999-04-08 | 2001-01-02 | Hitachi, Ltd. | Inverter apparatus operatable over extended frequency range while suppressing output error |
| JP2006296007A (ja) * | 2005-04-06 | 2006-10-26 | Mitsubishi Electric Corp | 電力変換器の駆動回路 |
| JP2008086088A (ja) * | 2006-09-26 | 2008-04-10 | Toshiba Mitsubishi-Electric Industrial System Corp | 電圧形自励式変換器のゲート回路方式 |
| JP2012531162A (ja) * | 2009-06-26 | 2012-12-06 | リバティー ハードウェア マニュファクテュアリング コーポレイション | 標準光カプラのマルチビット使用 |
| JP2014014241A (ja) * | 2012-07-04 | 2014-01-23 | Denso Corp | 回転電機制御装置、および、これを用いた電動パワーステアリング装置 |
| US9130490B2 (en) | 2012-07-04 | 2015-09-08 | Denso Corporation | Rotary electric machine control apparatus and electric power steering system using the same |
| CN103532475B (zh) * | 2012-07-04 | 2017-04-12 | 株式会社电装 | 旋转电机控制设备和使用该设备的电力转向系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937468A (en) | Isolation circuit for pulse waveforms | |
| US4479175A (en) | Phase modulated switchmode power amplifier and waveform generator | |
| JP4742229B2 (ja) | ５レベルインバータとその駆動方法 | |
| US4020361A (en) | Switching mode power controller of large dynamic range | |
| EP2140544B1 (en) | Signal converter for generating switch drive signals for a multi-level converter, pulse-width-modulation signal generator | |
| CN107112887A (zh) | 电阻器仿真和栅极升压 | |
| JPH09131075A (ja) | インバータ装置 | |
| KR19990044094A (ko) | 대향된 전류 전력변환기 | |
| JPS5843177A (ja) | 出力駆動段によつて制御される消費機器のための電流調節回路 | |
| JP5042031B2 (ja) | 電力乗算器装置及び方法 | |
| KR101752010B1 (ko) | 인버터 회로, 전력 변환 회로 및 전기 추진 차량 | |
| US20150092467A1 (en) | Driver Circuit for a Pair of Semiconductor Switches in a Leg of a Three-Level Inverter Half-Bridge | |
| JPH07143735A (ja) | 電力制御装置 | |
| CZ293168B6 (cs) | Způsob zpracování pulzně šířkově modulovaných signálů | |
| EP0333380A2 (en) | High voltage pulse generating apparatus | |
| JP2002165462A (ja) | 半導体電力変換装置 | |
| US5491392A (en) | Power source regenerative apparatus | |
| GB2377095A (en) | Method of generating offset drive control signals for half bridge converters | |
| US4247887A (en) | AC--AC Converter device | |
| NL8202850A (nl) | Impuls stuur circuit. | |
| US10958188B1 (en) | Bus voltage limiter for converter apparatus with multiple DC buses | |
| JP6718029B2 (ja) | 電力変換装置 | |
| JPH066980A (ja) | インバータ制御方式 | |
| JP2001136750A (ja) | ３レベルｎｐｃインバータのｐｗｍパルス発生回路 | |
| SU1203671A1 (ru) | Устройство дл управлени мостовым инвертором с широтно-импульсной модул цией кривой выходного напр жени |