JPH066980A - インバータ制御方式 - Google Patents

インバータ制御方式

Info

Publication number
JPH066980A
JPH066980A JP4157195A JP15719592A JPH066980A JP H066980 A JPH066980 A JP H066980A JP 4157195 A JP4157195 A JP 4157195A JP 15719592 A JP15719592 A JP 15719592A JP H066980 A JPH066980 A JP H066980A
Authority
JP
Japan
Prior art keywords
output
voltage
input
signal
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4157195A
Other languages
English (en)
Other versions
JP2903870B2 (ja
Inventor
Takeshi Tsutsumi
剛 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4157195A priority Critical patent/JP2903870B2/ja
Publication of JPH066980A publication Critical patent/JPH066980A/ja
Application granted granted Critical
Publication of JP2903870B2 publication Critical patent/JP2903870B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

(57)【要約】 【構成】二系統のインバータ29,30を用いて直流電
圧から単相交流電圧を発生する。制御部では単相交流電
圧出力を誤差増幅部3の頁の入力に接続し、誤差増幅部
37の出力をPWM回路部34の入力に接続し、PWM
回路部34の出力を波形成形回路31に入力し、波形成
形回路31の第1の出力をドライバー29の第1の入力
に接続し、第2の出力をドライバー30の第1の入力に
接続し、誤差増幅部37の正の入力とドライバー切換コ
ントロール部36の入力とゼロクロス信号発生回路25
の入力に正弦波基準電圧部26の出力を接続し、ドライ
バー切換コントロール部36の第1の出力をドライバー
29の第2の入力に接続し第2の出力をドライバー30
の第2の入力に接続し、ゼロクロス信号発生回路25の
第1の出力をドライバー29の第3の入力に接続し第2
の出力をドライバー30の第3の入力に接続して構成さ
れる。 【効果】PWM回路とフォトカプラが不用な簡易化され
た回路構成で正弦波出力の波形歪を少くすることができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は直流電圧を単相交流電圧
に変換するインバータ装置に関する。
【0002】
【従来の技術】図7は従来のインバータ装置の一例のブ
ロック図、図8は従来例の動作を説明するための波形図
である。
【0003】従来例において、インバータ29は正弦波
交流電圧の正の半周期を直流から変換し、インバータ3
0は正弦波交流電圧の負の半周期を直流から変換する。
制御部は、ドライバー32、ドライバー33、PWM回
路部34、PWM回路部35、ドライバーコントロール
部36、誤差増幅部37、正弦波基準電圧部38、フォ
トカプラ39およびフォトカプラ40により構成され、
インバータ29,30の制御を行う。
【0004】次に従来例の動作について説明する。イン
バータ装置の正弦波出力端子41に正の正弦波交流電圧
が発生している場合、誤差増幅部37は正弦波交流電圧
と正弦波基準電圧部38の基準信号とを比較し、誤差信
号をフォトカプラ39を介してPWM回路部34に伝達
する。PWM回路部34では誤差信号の電圧レベルに比
例したパルス幅の信号を生成しドライバー32に伝達す
る。ドライバー32はパルス幅信号を用いてインバータ
29を駆動し、正の正弦波交流電圧を発生させる。パル
ス幅が小さい場合には出力電圧は低く、パルス幅が大き
い場合には出力電圧は大きくなる。
【0005】負の正弦波交流電圧についても同様で誤差
増幅部37で得られた誤差信号はフォトカプラ40を介
してPWM回路部35に伝達され、そこで誤差信号の電
圧レベルに比例したパルス幅の信号を生成しドライバー
33に伝達する。ドライバー33はパルス幅信号を用い
てインバータ30を駆動し負の正弦波交流電圧を発生さ
せる。
【0006】また、従来例では、誤差信号の伝達に2つ
のフォトカプラを用いているが、これは正の半周期と負
の半周期の誤差信号を分離するためである。
【0007】
【発明が解決しようとする課題】上述した従来のインバ
ータ装置では、PWM回路部及び誤差信号伝達用のフォ
トカプラがそれぞれ2組必要となり回路構成が複雑にな
るうえ、二系統のインバータの動作切り換えの際に正弦
波出力電圧がゼロ電位近傍にて波形歪みを生じるという
欠点がある。
【0008】
【課題を解決するための手段】本発明のインバータ装置
は、二系統にインバータを用いて直流電圧から単相交流
電圧を発生するインバータ装置において、前記単相交流
電圧の出力を誤差増幅部の負の入力に接続し、前記誤差
増幅部の出力をPWM回路部の入力に接続し、前記PW
M回路部の出力を波形成形回路部に入力し、前記波形成
形回路部の第1の出力を第1のドライバーの第1の入力
に接続し第2の出力を第2のドライバーの第1の入力に
接続し、前記誤差増幅部の正の入力とドライバー切換コ
ントロール部の入力とゼロクロス信号発生回路部の入力
とに正弦波基準電圧部の出力を接続し、前記ドライバー
切換コントロール部の第1の出力を前記第1のドライバ
ーの第2の入力に接続し第2のの出力を前記第2のドラ
イバーの第2の入力に接続し、前記ゼロクロス信号発生
回路部の第1の出力を前記第1のドライバーの第3の入
力に接続し第2の出力を前記第2のドライバーの第3の
入力に接続する。
【0009】
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の一実施例のブロック図、図2は本実
施例の詳細ブロック図である。
【0010】本実施例のインバータ装置は、二系統のイ
ンバータ29,30を用いて直流電圧から単相交流電圧
を発生する。制御部では単相交流電圧出力を誤差増幅部
3の負の入力に接続し、誤差増幅部37の出力をPWM
回路部34の入力に接続し、PWM回路部34の出力を
波形成形回路31に入力し、波形成形回路31の第1の
出力をドライバー29の第1の出力に接続し、第2の出
力をドライバー30の第1の入力に接続し、誤差増幅部
37の正の入力とドライバー切換コントロール部36の
入力とゼロクロス信号発生回路25の入力に正弦波基準
電圧部26の出力を接続し、ドライバー切換コントロー
ル部36の第1の出力をドライバー29の第2の入力に
接続し第2の出力をドライバー30の第2の入力に接続
し、ゼロクロス信号発生回路25の第1の出力をドライ
バー29の第3の入力に接続し第2の出力をドライバー
30の第3の入力に接続して構成される。
【0011】図2において制御部は、抵抗12,抵抗1
3,抵抗14,OPアンプ15,コンパレータ16,コ
ンパレータ17,インバータ18,インバータ19,A
NDゲート21,ANDゲート22,ORゲート23,
ORゲート24,ゼロクロス信号発生回路25,正弦波
基準電圧部26,三角波発生回路27,クロック発生回
路28とを有して構成される。
【0012】次に、図1〜図6を参照して本実施例の動
作について説明する。抵抗12,抵抗13,抵抗14,
OPアンプ15で構成される誤差増幅部37はa点の正
弦波出力電圧と正弦波基準電圧部26の基準信号電圧と
を比較し誤差信号をbを出力する。誤差信号bは正弦波
出力電圧aと同位相で変化する。誤差信号bは、三角波
発生回路27,コンパレータ16により構成されるPW
M回路部35で三角波cと比較され誤差信号bの電圧レ
ベルに応じたパルス幅信号fに変換される。このパルス
幅信号fには、制御情報が含まれているがこのままでは
利用できない。そのためこのパルス幅信号fから制御情
報を抽出し二系統のインバータ29,30に分配するた
めインバータ18,インバータ19,インバータ20,
ANDゲート21,ANDゲート22,ORゲータ2
3,ORゲート24により構成される波形成形回路部3
1でその処理を行う。
【0013】波形成形回路部31の処理は図4および図
5に示す。正弦波交流出力電圧aが正の反周期の場合
(図4)では、誤差信号bが上昇するに従いパルス幅を
広くする方向に制御しなければならない。そこで、この
パルス幅信号fを反転させ使用することにより誤差信号
bが上昇すればパルス幅は広がる方向に制御され、イン
バータ29で発生する正の出力電圧を増大させる方向に
制御することが可能となる。誤差信号bの電圧レベルが
低下すればパルス幅は狭くなる方向に制御され、インバ
ータ29で発生する正の出力電圧を減少させる方向に制
御することが可能となる。
【0014】このパルス幅信号fによりインバータ2
9,30の制御が可能であるが、画素信号bのレベルが
上昇し過ぎて三角波の電圧レベルから外れた場合にはパ
ルス幅信号は連続してハイレベルとなりスイッチング動
作を行っているインバータ29を破損する可能性があ
る。従って、三角波と同期動作を行っているデューティ
50%の反転クロックと論理積を取りパルス幅が連続し
てハイレベルにならないようにしている。その時の状態
を波形jで示す。
【0015】正弦波交流出力電圧aが負の半周期の場合
であり、誤差信号bの電圧レベルが低下するに従いパル
ス幅信号fのパルス幅は広がる方向に制御され、インバ
ータ30で発生する負の出力電圧を増大させる方向に制
御することが可能となる。誤差信号bの電圧レベルが上
昇すればパルス幅は狭くなる方向に制御され、インバー
タ30で発生する負の出力電圧を減少させる方向に制御
することが可能となる。
【0016】この場合もインバータ30の保護のため
に、デューティ50%のクロックと論理積を取りパルス
幅が連続してハイレベルにならないようにしている。
【0017】このようにすると、図3に示すように、正
の正弦波交流電圧aを発生するインバータ30の制御を
行うためには、得られるパルス幅信号fを反転して使用
し、負の正弦波交流電圧aを発生するインバータ30の
制御を行うためには、得られるパルス幅信号fをそのま
ま使用することにより制御が可能となる。正の正弦波交
流電圧aを発生するインバータ20と負の正弦波交流電
圧aを発生させるインバータ30の動作切換えは、コン
パレータ17により正弦波基準電圧部26の基準信号波
形に同期して行なわれる。
【0018】また、本実施例では、正弦波交流出力電圧
aのゼロ電位近傍での波形歪みを改善するため、そのゼ
ロ電位近傍で二系統のインバータ29,30の同時動作
制御を図6を参照して説明する。正弦波基準電圧部26
の基準信号により、セロクロス点に同期した一定時間幅
tで一定周期のゼロクロス信号を生成する。このゼロク
ロス信号を生成する。このゼロクロス点に同期した一定
時間幅tで一定周期のゼロクロス信号を生成する。この
ゼロクロス信号とコンパレータ17によるドライバー切
替えコントロール信号の論理和を取ることにより、ドラ
イバー切替えコントロール信号は、一定時間幅tで共に
ハイレベルとなる。この時間、二系統のインバータ2
9,30は共に動作状態となり、一方のインバータから
他方のインバータヘスムーズな切換動作が行われる。こ
の同時動作制御により、二系統のインバータ29,30
の切替え時に発生していたゼロ電位近傍の波形歪が改善
できる。
【0019】このようにすると、二系統インバータにそ
れぞれ個別のPWM回路を設ける必要が無く、また誤差
信号を二系統に分類するフォトカプラも必要なくなり回
路構成が簡単になると共に、正弦波交流電力のゼロ電位
近傍における波形歪みを改善することができる。
【0020】
【発明の効果】以上説明したように本発明は、誤差増幅
部の出力をPWM回路部に入力しPWM回路部の出力を
二系統のインバータに分配する波形成形回路部及びゼロ
クロス信号発生回路を有することにより、簡易化された
回路構成で正弦波出力の波形歪を少くすることができ
る。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック図である。
【図2】本実施例の詳細ブロック図である。
【図3】本実施例の動作説明のための各部の波形図であ
る。
【図4】本実施例の動作説明のための波形図である。
【図5】本実施例の動作説明のための波形図である。
【図6】本実施例の動作説明のための波形図である。
【図7】従来のインバータ装置の一例のブロック図であ
る。
【図8】従来例の動作説明のための波形図である。
【符号の説明】
25 ゼロクロス信号発生回路 26 正弦波基準電圧部 27 三角波発生回路 28 クロック発生回路 29,30 インバータ 31 波形成形回路 32,33 ドライバー 34,35 PWM回路部 36 ドライバー切換コントロール部 37 誤差増幅部 38 正弦波基準電圧部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 二系統にインバータを用いて直流電圧か
    ら単相交流電圧を発生するインバータ装置において、前
    記単相交流電圧の出力を誤差増幅部の負の入力に接続
    し、前記誤差増幅部の出力をPWM回路部の入力に接続
    し、前記PWM回路部の出力を波形成形回路部に入力
    し、前記波形成形回路部の第1の出力を第1のドライバ
    ーの第1の入力に接続し第2の出力を第2のドライバー
    の第1の入力に接続し、前記誤差増幅部の正の入力とド
    ライバー切換コントロール部の入力とゼロクロス信号発
    生回路部の入力とに正弦波基準電圧部の出力を接続し、
    前記ドライバー切換コントロール部の第1の出力を前記
    第1のドライバーの第2の入力に接続し第2のの出力を
    前記第2のドライバーの第2の入力に接続し、前記ゼロ
    クロス信号発生回路部の第1の出力を前記第1のドライ
    バーの第3の入力に接続し第2の出力を前記第2のドラ
    イバーの第3の入力に接続することを特徴とするインバ
    ータ装置。
  2. 【請求項2】 前記波形成形回路部は正の正弦波交流電
    圧を発生させる前記インバータの制御にはPWM回路部
    の出力信号を反転して用い、負の正弦波交流電圧を発生
    させる前記インバータの制御にはPWM回路部の出力信
    号を用いることを特徴とする請求項1記載のインバータ
    装置。
  3. 【請求項3】 前記正弦波交流出力電圧がゼロ電位近傍
    において、前記二系統のインバータの同時動作制御を行
    うことを特徴とする請求項1または2記載のインバータ
    装置。
JP4157195A 1992-06-17 1992-06-17 インバータ制御方式 Expired - Lifetime JP2903870B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4157195A JP2903870B2 (ja) 1992-06-17 1992-06-17 インバータ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4157195A JP2903870B2 (ja) 1992-06-17 1992-06-17 インバータ制御方式

Publications (2)

Publication Number Publication Date
JPH066980A true JPH066980A (ja) 1994-01-14
JP2903870B2 JP2903870B2 (ja) 1999-06-14

Family

ID=15644283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4157195A Expired - Lifetime JP2903870B2 (ja) 1992-06-17 1992-06-17 インバータ制御方式

Country Status (1)

Country Link
JP (1) JP2903870B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08214554A (ja) * 1995-02-06 1996-08-20 Nec Corp インバータ回路
JPH08291859A (ja) * 1996-01-12 1996-11-05 Mazda Motor Corp 自動変速機のライン圧制御装置
US9201393B2 (en) 2013-08-30 2015-12-01 Ricoh Company, Ltd. Toner container, process cartridge, and image forming apparatus
CN105471058A (zh) * 2014-08-22 2016-04-06 比亚迪股份有限公司 充电控制系统及其充电方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08214554A (ja) * 1995-02-06 1996-08-20 Nec Corp インバータ回路
JPH08291859A (ja) * 1996-01-12 1996-11-05 Mazda Motor Corp 自動変速機のライン圧制御装置
US9201393B2 (en) 2013-08-30 2015-12-01 Ricoh Company, Ltd. Toner container, process cartridge, and image forming apparatus
CN105471058A (zh) * 2014-08-22 2016-04-06 比亚迪股份有限公司 充电控制系统及其充电方法
CN105471058B (zh) * 2014-08-22 2019-02-26 比亚迪股份有限公司 充电控制系统及其充电方法

Also Published As

Publication number Publication date
JP2903870B2 (ja) 1999-06-14

Similar Documents

Publication Publication Date Title
JP2914251B2 (ja) インバータ装置
US4020361A (en) Switching mode power controller of large dynamic range
EP0475345A2 (en) AC/DC power converting apparatus
JPH02288710A (ja) スイッチング増幅器と波形処理方法
JPS5843177A (ja) 出力駆動段によつて制御される消費機器のための電流調節回路
KR920002396A (ko) 전기 기차용 파워콘버터 장치
US5793621A (en) Switching power supply for computer-driven displays or the like
JPH066980A (ja) インバータ制御方式
JPS59104824A (ja) 三角波発生器
JPS63190557A (ja) 電源装置
EP0503631A2 (en) High frequency link power conversion apparatus
JPH10210756A (ja) 三相電圧型電流制御インバータ
JPH1132485A (ja) サイリスタ整流器の制御装置
JP2885056B2 (ja) インバータ装置
JPH05146158A (ja) Ac/dcインバータ制御方式
JPH02237469A (ja) Pwm制御による電源装置
JPH1132484A (ja) サイリスタ変換器の制御装置
JPH08331855A (ja) インバータ装置
JPS63124609A (ja) Pwm電力増幅器のドライブ回路
JPS6268078A (ja) インバ−タの制御回路
JPH04304169A (ja) 電源用pwm装置および電源装置
SU1677814A1 (ru) Стабилизирующий преобразователь посто нного напр жени
RU2022442C1 (ru) Устройство для формирования тока в фазе асинхронного электропривода
JPH0393476A (ja) 電源装置
JPS6327127A (ja) 信号変換装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990223