JPS6268078A - インバ−タの制御回路 - Google Patents
インバ−タの制御回路Info
- Publication number
- JPS6268078A JPS6268078A JP60205818A JP20581885A JPS6268078A JP S6268078 A JPS6268078 A JP S6268078A JP 60205818 A JP60205818 A JP 60205818A JP 20581885 A JP20581885 A JP 20581885A JP S6268078 A JPS6268078 A JP S6268078A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- inverter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、正弦波交流電圧を出力するブリッジインバー
タのパルス幅変調制御回路に関するものである。以下図
面を参照して説明する。第１図、第２図は従来のインバ
ータの基本ブロック図及びこれに使用する制御回路のブ
ロック図である。図においてａは直流電源、ｂは変換回
路、Ｃは交流フィルター回路、ｄは負荷である。
タのパルス幅変調制御回路に関するものである。以下図
面を参照して説明する。第１図、第２図は従来のインバ
ータの基本ブロック図及びこれに使用する制御回路のブ
ロック図である。図においてａは直流電源、ｂは変換回
路、Ｃは交流フィルター回路、ｄは負荷である。
ｂの変換回路では８Ｗ２と８Ｗ３を開路とし、８Ｗ１と
ＳＷ４が閉路となったとき、インバータの出力電圧は正
の電圧が発生するよう制御される。一方、８Ｗ１と８Ｗ
４を開路とし８Ｗ２と８Ｗ３が閉路となったときは、負
の電圧が発生するよう制御される。８Ｗ１と８Ｗ４ある
いは８Ｗ２と８Ｗ３のキャリア周波数毎の閉路期間を変
化することにより、正負それぞれの出力電圧を変化する
ことが出来る。従来は第２図の制御回路構成例に示すよ
うに交流出力電圧を１の整流回路と２のフィルター回路
を通して整流平滑し、パルス幅変調回路５に入力される
。パルス幅変調回路５は出力電圧の平均値レベルに応じ
たパルス幅の信号を基準正弦波と比較して論理回路６を
通してＳＷ１〜４に開閉制御信号を送出する。係る従来
装置においては１の整流回路と２のフィルター回路で交
流出力電圧■。
ＳＷ４が閉路となったとき、インバータの出力電圧は正
の電圧が発生するよう制御される。一方、８Ｗ１と８Ｗ
４を開路とし８Ｗ２と８Ｗ３が閉路となったときは、負
の電圧が発生するよう制御される。８Ｗ１と８Ｗ４ある
いは８Ｗ２と８Ｗ３のキャリア周波数毎の閉路期間を変
化することにより、正負それぞれの出力電圧を変化する
ことが出来る。従来は第２図の制御回路構成例に示すよ
うに交流出力電圧を１の整流回路と２のフィルター回路
を通して整流平滑し、パルス幅変調回路５に入力される
。パルス幅変調回路５は出力電圧の平均値レベルに応じ
たパルス幅の信号を基準正弦波と比較して論理回路６を
通してＳＷ１〜４に開閉制御信号を送出する。係る従来
装置においては１の整流回路と２のフィルター回路で交
流出力電圧■。
の平均値信号が作られるため、交流出力電圧の変動の検
出に遅れが生じ、交流出力の迅速な応答が困難であった
。
出に遅れが生じ、交流出力の迅速な応答が困難であった
。
本発明はインバータ出力の分圧された帰還交流出力室、
圧と基準正弦波発生回路の基本波正弦波交流信号を比較
せしめて、上記の欠点を解消し、交流出力電圧の制御応
答の高速化をはかり、特にキャリア周波数を可能なかぎ
り、高く選ぶことを可能にし、これにより高速応答性を
飛やく的に向上せるようにした６のである。第３図は本
発明の一実施例を示す制御回路のブロック図で７は分圧
回路、８は基準正弦波発生回路、９はキャリアー信号発
生回路、１０は誤差増幅回路１１は同期信号発生回路、
１２と１３はパルス幅変調回路、１４と１５は論理回路
である。第１図の交流出力電圧■。は７の分圧回路によ
り適当に降圧さ第１る。この場合分圧回路は抵抗分圧器
でも小形の絶縁トランスでも、あるいはその併用でも良
い。７の分圧回路の出力電圧波形は８の基準正弦波発生
回路の出力電圧波形と比較増幅される。この比較増幅を
するのが１０の誤差増幅回路であり、この誤差増幅回路
出力には反転出力と非反転出力がある。１０の誤差増幅
回路の出力信号は１２（１３）のパルス幅変調回路に入
り、９のキャリアー信号発生回路から送られる信号のキ
ャリアー周波数で変調される。この出力が１４（１５）
の論理回路に入力され、１１の同期信号発生回路の出力
信号に同期してＳＷＩと５Ｗ２（８Ｗ３と８Ｗ４ ）の
スイッチの閉路禁止が解除される。第４図は本発明の実
施例回路の各部動作（（Ｐｉ号）波形図で同図中（Ａ）
乃至（Ｓ４ ）は第３図中入）乃至（Ｓ４）で示した箇
所の信号波形を示すものである。分圧回路７の帰還交流
出力電圧（Ａ）を基準正弦波発生回路８の基準交流出力
電圧（［３）は誤差増巾回路１０で比較増巾される。こ
れにより該誤差増巾回路１０は非反転出力Ｃ）及び反転
出力（Ｄ）を出力する。この出力０及び０）はＰＷＭ変
調回路１２及び１３に入力される。ＰＷＭ変調回路１２
及び１３ではキャリア信号発生回路９からの三角波状の
信号（ト））が入力さねており、このＰＷＭ変調回路１
２及び１３で出力信号Ｃ）及びｆｆ））によりキャリア
信号（ト）をパルス巾変Ｐｉ１４σ（）（１１する。そ
してこのパルス巾変調信号１）（）（Ｉ）は論理回路１
４．１５に入力される。一方、前記基準正弦波発生回路
８の交流出力電圧０１１は同期信号発生回路１１に入力
される。この同期信号発生回路１１は方形波の同期信号
（Ｆａｎを出力し、夫々論理回路１４１５に入力される
。そして論理回路１４．１５は夫々変調信号ｆｌ ｆｆ
）と同期信号（Ｆ） （Ｅｌを用いて、スイッチＳＷ１
〜８Ｗ４の制御パルス（Ｓｔ ）〜（Ｓ、）を得る。
圧と基準正弦波発生回路の基本波正弦波交流信号を比較
せしめて、上記の欠点を解消し、交流出力電圧の制御応
答の高速化をはかり、特にキャリア周波数を可能なかぎ
り、高く選ぶことを可能にし、これにより高速応答性を
飛やく的に向上せるようにした６のである。第３図は本
発明の一実施例を示す制御回路のブロック図で７は分圧
回路、８は基準正弦波発生回路、９はキャリアー信号発
生回路、１０は誤差増幅回路１１は同期信号発生回路、
１２と１３はパルス幅変調回路、１４と１５は論理回路
である。第１図の交流出力電圧■。は７の分圧回路によ
り適当に降圧さ第１る。この場合分圧回路は抵抗分圧器
でも小形の絶縁トランスでも、あるいはその併用でも良
い。７の分圧回路の出力電圧波形は８の基準正弦波発生
回路の出力電圧波形と比較増幅される。この比較増幅を
するのが１０の誤差増幅回路であり、この誤差増幅回路
出力には反転出力と非反転出力がある。１０の誤差増幅
回路の出力信号は１２（１３）のパルス幅変調回路に入
り、９のキャリアー信号発生回路から送られる信号のキ
ャリアー周波数で変調される。この出力が１４（１５）
の論理回路に入力され、１１の同期信号発生回路の出力
信号に同期してＳＷＩと５Ｗ２（８Ｗ３と８Ｗ４ ）の
スイッチの閉路禁止が解除される。第４図は本発明の実
施例回路の各部動作（（Ｐｉ号）波形図で同図中（Ａ）
乃至（Ｓ４ ）は第３図中入）乃至（Ｓ４）で示した箇
所の信号波形を示すものである。分圧回路７の帰還交流
出力電圧（Ａ）を基準正弦波発生回路８の基準交流出力
電圧（［３）は誤差増巾回路１０で比較増巾される。こ
れにより該誤差増巾回路１０は非反転出力Ｃ）及び反転
出力（Ｄ）を出力する。この出力０及び０）はＰＷＭ変
調回路１２及び１３に入力される。ＰＷＭ変調回路１２
及び１３ではキャリア信号発生回路９からの三角波状の
信号（ト））が入力さねており、このＰＷＭ変調回路１
２及び１３で出力信号Ｃ）及びｆｆ））によりキャリア
信号（ト）をパルス巾変Ｐｉ１４σ（）（１１する。そ
してこのパルス巾変調信号１）（）（Ｉ）は論理回路１
４．１５に入力される。一方、前記基準正弦波発生回路
８の交流出力電圧０１１は同期信号発生回路１１に入力
される。この同期信号発生回路１１は方形波の同期信号
（Ｆａｎを出力し、夫々論理回路１４１５に入力される
。そして論理回路１４．１５は夫々変調信号ｆｌ ｆｆ
）と同期信号（Ｆ） （Ｅｌを用いて、スイッチＳＷ１
〜８Ｗ４の制御パルス（Ｓｔ ）〜（Ｓ、）を得る。
このように本発明によればインバータの出力の帰還信号
として整流回路或はフィルター回路を使用することなく
分圧回路−へ − の交流出力（Ａ）を使用し、又基準信号として交流を整
流することなく交流正弦波信号（第３）を利用している
ためにインバータの出力電圧に対して応答が高速きなり
、この高速応答性と相俟ってキャリア信号発生回路のキ
ャリア信号の周波数を高めることが可能であるため、安
定した交流出力を供給できる。以上の説明から明らかな
ように本発明によれば構成簡単にて応答特性を改善でき
、しかもキャリアー信号の周波数を可能なかぎり高くす
ることにより、交流出力電圧のサンプリング数を増すこ
とＫなり、制御応答の高速化を飛やく的に向上させるこ
とが出来る等、実用上の効果は大きい。
として整流回路或はフィルター回路を使用することなく
分圧回路−へ − の交流出力（Ａ）を使用し、又基準信号として交流を整
流することなく交流正弦波信号（第３）を利用している
ためにインバータの出力電圧に対して応答が高速きなり
、この高速応答性と相俟ってキャリア信号発生回路のキ
ャリア信号の周波数を高めることが可能であるため、安
定した交流出力を供給できる。以上の説明から明らかな
ように本発明によれば構成簡単にて応答特性を改善でき
、しかもキャリアー信号の周波数を可能なかぎり高くす
ることにより、交流出力電圧のサンプリング数を増すこ
とＫなり、制御応答の高速化を飛やく的に向上させるこ
とが出来る等、実用上の効果は大きい。
第１図及び第２図は従来のインバータの基本ブロック図
及び制御回路のブロック図、第３図及び第４図は本発明
の一実施例を示す制御回路のブロック図及びその各部動
作（信号）波形図である。図において（ａ）は直流電源
、（ｂ）は変換回路、ＳＷ１〜８Ｗ４はスイッチ素子、
（Ｃ）は交流フィルタ回路、（ｄｌは負荷、７は分圧回
路、８は基準正弦波発生回路、９はキャリア信号発生回
路、１０は誤差項中回路、１１は同ル１信号発生回路、
１２．１３はＰＷＭ変調回路、１４．１５は論理回路で
ある。 特許出願人 新電元Ｔ業株式会社 −７＝
及び制御回路のブロック図、第３図及び第４図は本発明
の一実施例を示す制御回路のブロック図及びその各部動
作（信号）波形図である。図において（ａ）は直流電源
、（ｂ）は変換回路、ＳＷ１〜８Ｗ４はスイッチ素子、
（Ｃ）は交流フィルタ回路、（ｄｌは負荷、７は分圧回
路、８は基準正弦波発生回路、９はキャリア信号発生回
路、１０は誤差項中回路、１１は同ル１信号発生回路、
１２．１３はＰＷＭ変調回路、１４．１５は論理回路で
ある。 特許出願人 新電元Ｔ業株式会社 −７＝
Claims (1)
- 直流電源とパルス変調制御信号とにより開閉制御される
スイッチ素子からなるブリッジ方式変換回路とパルス変
調交流出力を基本波交流出力とするためのフィルター回
路と分圧された交流出力電圧を基準電圧と比較して、そ
の誤差レベルに応じてパルス変調信号を発生する制御回
路とからなるインバータにおいて、インバータの分圧さ
れた帰還交流出力電圧と基本波正弦波交流信号による基
準電圧波形とを比較し、その誤差信号の反転、非反転２
出力を発生する誤差増幅回路と誤差増幅回路の出力それ
ぞれに接続されるパルス幅変調回路とこのパルス幅変調
回路出力を上記基準電圧波形の出力に同期して、上記ス
イッチ素子の開閉制御信号の送出を禁止する論理回路と
により、交流出力の正の区間と負の区間を交互にパルス
幅変調するように構成されたことを特徴とするインバー
タの制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60205818A JPS6268078A (ja) | 1985-09-18 | 1985-09-18 | インバ−タの制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60205818A JPS6268078A (ja) | 1985-09-18 | 1985-09-18 | インバ−タの制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6268078A true JPS6268078A (ja) | 1987-03-27 |
Family
ID=16513206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60205818A Pending JPS6268078A (ja) | 1985-09-18 | 1985-09-18 | インバ−タの制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6268078A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791956A (en) * | 1987-09-28 | 1988-12-20 | Asahi Yukizai Kogyo Co., Ltd. | Constant flow valve |
-
1985
- 1985-09-18 JP JP60205818A patent/JPS6268078A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791956A (en) * | 1987-09-28 | 1988-12-20 | Asahi Yukizai Kogyo Co., Ltd. | Constant flow valve |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930018824A (ko) | 전력변환기의 제어장치 | |
| JP5323426B2 (ja) | 電力変換装置 | |
| KR930007051A (ko) | 전압 편차 보상 방법 및 장치 | |
| JPS6268078A (ja) | インバ−タの制御回路 | |
| JPS63190557A (ja) | 電源装置 | |
| JPH02211092A (ja) | Ｐｗｍ電力変換装置 | |
| JPH066980A (ja) | インバータ制御方式 | |
| JP2903444B2 (ja) | Ｐｗｍインバータ装置 | |
| JPH02237469A (ja) | Ｐｗｍ制御による電源装置 | |
| SU845244A1 (ru) | Преобразователь посто нного напр -жЕНи B пЕРЕМЕННОЕ | |
| Nagalakshmi et al. | A single phase nine level inverter with reduced switches | |
| JP2795956B2 (ja) | 位相制御回路 | |
| SU792238A1 (ru) | Стабилизированный преобразователь | |
| JPS63174590A (ja) | Ｐｗｍ方式のインバ−タ | |
| SU1585880A1 (ru) | Вентильный электропривод с непосредственным питанием от сети переменного тока | |
| JPH08251928A (ja) | 変換装置 | |
| JPH1132484A (ja) | サイリスタ変換器の制御装置 | |
| JPS5855756B2 (ja) | 交流電源装置 | |
| JPS63273921A (ja) | 交流電源の定電力制御方式 | |
| SU653720A1 (ru) | Способ управлени мостовым широтно-импульсным преобразователем и устройство дл его осуществлени | |
| SU1571729A1 (ru) | Генератор трехфазного сигнала | |
| SU951608A1 (ru) | Стабилизированный преобразователь переменного напр жени | |
| JPH0274160A (ja) | 交流電源装置 | |
| JPS62147967A (ja) | 電力変換装置 | |
| JPH0811067Y2 (ja) | インバータ制御回路 |