JPS6327127A - 信号変換装置 - Google Patents
信号変換装置Info
- Publication number
- JPS6327127A JPS6327127A JP17039986A JP17039986A JPS6327127A JP S6327127 A JPS6327127 A JP S6327127A JP 17039986 A JP17039986 A JP 17039986A JP 17039986 A JP17039986 A JP 17039986A JP S6327127 A JPS6327127 A JP S6327127A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- voltage
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 29
- 238000010586 diagram Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
制御回路の二つの入力端子のうち、クロックを加えない
方の入力端子にNRZの信号を反転した信号を加え、入
力の無信号(“0”)時に、ユニポーラ・バイポーラ変
換回路と制′41it回路を結ぶ制御線に電流が流れな
いようにして、消費電力の低減化と回路の小型化をはか
るものである。
方の入力端子にNRZの信号を反転した信号を加え、入
力の無信号(“0”)時に、ユニポーラ・バイポーラ変
換回路と制′41it回路を結ぶ制御線に電流が流れな
いようにして、消費電力の低減化と回路の小型化をはか
るものである。
本発明は、ディジタル伝送における、例えば多重変換装
置等の出力部に使用される信号変換装置の改良に関する
ものである。
置等の出力部に使用される信号変換装置の改良に関する
ものである。
ディジタルのデータ伝送においては、局内伝送路では、
信号“1′としてプラスの値と、マイナスの値を交互に
使用し、信号“0”として0■を使用するバイポーラ符
号化による信号を用いている。
信号“1′としてプラスの値と、マイナスの値を交互に
使用し、信号“0”として0■を使用するバイポーラ符
号化による信号を用いている。
一方、多重変換装置等の装置内においては、各種の処理
が容易な、信号“1”と“0”との2値を使用するユニ
ポーラ符号信号が用いられる。
が容易な、信号“1”と“0”との2値を使用するユニ
ポーラ符号信号が用いられる。
本発明は、ユニポーラからバイポーラの信号に変換して
、伝送路に送出する送信側の装置に関するものである。
、伝送路に送出する送信側の装置に関するものである。
この際、ユニポーラからバイポーラへの゛信号変換装置
においては、出来るだけ消費電力が少なく、回路も小型
なものである事が望ましい。
においては、出来るだけ消費電力が少なく、回路も小型
なものである事が望ましい。
第5図は従来例の信号変換装置と、その前段の回路との
関係を示す図である。
関係を示す図である。
第6図は従来例の信号変換装置の回路図である。
第7図は従来例の信号変換装置の方式を説明する図であ
る。
る。
以下に、従来例の信号変換装置の回路の動作について説
明する。
明する。
第5図に示すスイッチ回路1にNRZのユニポーラの信
号を入力し、信号変換装置4の出力においてプラス側の
信号と、マイナス側の信号を時間的に交互に出力するよ
うに、二つの出力端子に入力信号のオンの信号(A、及
びBとする)が交互に出力するようにスイッチ動作させ
る。
号を入力し、信号変換装置4の出力においてプラス側の
信号と、マイナス側の信号を時間的に交互に出力するよ
うに、二つの出力端子に入力信号のオンの信号(A、及
びBとする)が交互に出力するようにスイッチ動作させ
る。
このNRZの出力信号A、及びBをユニポーラ・バイポ
ーラ変換回路2に入力する。
ーラ変換回路2に入力する。
一方、クロックを制御回路3に入力する。
次にユニポーラ・バイポーラ変換回路2と制御回路3の
動作について、詳細に説明する。
動作について、詳細に説明する。
まず、第6図に示す電流スイッチング回路12、トラン
ジスタ(以下Trと称する)7、及びトランス11から
成るユニポーラ・バイポーラ変換回路2について説明す
る。
ジスタ(以下Trと称する)7、及びトランス11から
成るユニポーラ・バイポーラ変換回路2について説明す
る。
第6図においてRZのバイポーラの出力信号を得るため
に、NRZのユニポーラの信号を電流スイッチング回路
12を構成するTr 5、及び6のベースに、スイッチ
回路1を介して交互に入力する。
に、NRZのユニポーラの信号を電流スイッチング回路
12を構成するTr 5、及び6のベースに、スイッチ
回路1を介して交互に入力する。
そして、例えばTr 5へのNRZの入力信号Aが“1
”のとき、かつ、後述する制御回路3を構成するTr
8のベースに加えるクロックが“1”のとき、スイッチ
ング回路12の性質からTr5に電流が流れ、そのTr
5のコレクタに接続した、中点を接地したトランス11
の0点に電流が流れる。
”のとき、かつ、後述する制御回路3を構成するTr
8のベースに加えるクロックが“1”のとき、スイッチ
ング回路12の性質からTr5に電流が流れ、そのTr
5のコレクタに接続した、中点を接地したトランス11
の0点に電流が流れる。
即ち、後述する制御回路3を構成するTr 8のベース
に加えるクロックが“1”のとき、ユニポーラ・バイポ
ーラ変換回路2と制御回路3を結ぶ制御線10に電流が
流れるため、クロックが“1”で、かつ、Tr 5のコ
レクタに電流が流れるときだけ、トランス11の0点に
電流が流れることになり、RZ符号化されたことになる
。
に加えるクロックが“1”のとき、ユニポーラ・バイポ
ーラ変換回路2と制御回路3を結ぶ制御線10に電流が
流れるため、クロックが“1”で、かつ、Tr 5のコ
レクタに電流が流れるときだけ、トランス11の0点に
電流が流れることになり、RZ符号化されたことになる
。
これを、第7図に示すタイムチャートにおいて(2)
、(4) 、及び横線で細かく内部を描いたパルス(5
) 、(6)の波形により示している。
、(4) 、及び横線で細かく内部を描いたパルス(5
) 、(6)の波形により示している。
Tr5、及び6には交互に信号を加えることにより、ト
ランス11の一次側には逆方向の電流が流れ、同トラン
ス11の二次側にはバイポーラの出力信号が得られる。
ランス11の一次側には逆方向の電流が流れ、同トラン
ス11の二次側にはバイポーラの出力信号が得られる。
このようにしてクロックが“1”のときだけ、電流スイ
ッチング回路12の2個のTr5.6のどちらかのTr
に電流が流れ、クロックに同期したRZのバイポーラの
出力信号が得られる。
ッチング回路12の2個のTr5.6のどちらかのTr
に電流が流れ、クロックに同期したRZのバイポーラの
出力信号が得られる。
この様子を、第7図において(2) 、(3) 、(4
)、(6) 、(7) 、及び(8)の波形により示し
ている。
)、(6) 、(7) 、及び(8)の波形により示し
ている。
尚、電流スイッチング回路12内の2個のTr 5.6
への入力信号がともに“0”のとき、かつ、Tr 8へ
のクロックの入力が“1”のとき、電流スイッチング回
路12の性質から、微少な雑音などによってどちらかの
Tr (5、又は6)に電流が流れ、その結果、上記
2個のTr 5.6のコレクタに接続したトランス11
に、入力信号が“0”の、ときも電流が流れることにな
り、正しくない信号を出力することになる。
への入力信号がともに“0”のとき、かつ、Tr 8へ
のクロックの入力が“1”のとき、電流スイッチング回
路12の性質から、微少な雑音などによってどちらかの
Tr (5、又は6)に電流が流れ、その結果、上記
2個のTr 5.6のコレクタに接続したトランス11
に、入力信号が“0”の、ときも電流が流れることにな
り、正しくない信号を出力することになる。
これをさけるために、上記回路にもう1個Tr7を付加
して、そのベースの電位を入力信号の“1”と“O”の
ほぼ中間値に設定する。
して、そのベースの電位を入力信号の“1”と“O”の
ほぼ中間値に設定する。
これにより、上記2個のTr5.6のベースヘの入力信
号がともに“0″のときも、付加したTr 7に電流が
流れ、上記3個のTr5.6.7のエミッタを結合した
回路、即ち制御線10にも電流が流れるために、電流ス
イッチング回路の性質からTr 5、及び6には電流が
流れず、又、Tr7のコレクタは、上記トランス11に
接続されていないため、トランス11には電流が流れな
い。
号がともに“0″のときも、付加したTr 7に電流が
流れ、上記3個のTr5.6.7のエミッタを結合した
回路、即ち制御線10にも電流が流れるために、電流ス
イッチング回路の性質からTr 5、及び6には電流が
流れず、又、Tr7のコレクタは、上記トランス11に
接続されていないため、トランス11には電流が流れな
い。
次に第6図において、クロックを入力する制御回路3に
ついて説明する。
ついて説明する。
制御回路3を構成する2個のTr 8.9のうち、Tr
8のベースに、クロックを入力する。クロックの1”
の信号に対応する電圧をプラスの一定値に、“0”に対
応する電圧をマイナスの一定値に設定しておくと、もう
一つのTr9のベースの電圧は交流的にはOVのため、
制御回路3を構成する電流スイッチング回路の性質から
Tr 8のベースへの入力信号が“1”のとき、Tr8
に電流が流れ、“0”のとき、Tr9に電流が流れる。
8のベースに、クロックを入力する。クロックの1”
の信号に対応する電圧をプラスの一定値に、“0”に対
応する電圧をマイナスの一定値に設定しておくと、もう
一つのTr9のベースの電圧は交流的にはOVのため、
制御回路3を構成する電流スイッチング回路の性質から
Tr 8のベースへの入力信号が“1”のとき、Tr8
に電流が流れ、“0”のとき、Tr9に電流が流れる。
そして、クロックの信号が“1”のとき、Tr8のコレ
クタに、制′4B線10を介して接続した電流スイッチ
ング回路12に電流が流れ、電流スイッチング回路12
の電流の供給源となる。
クタに、制′4B線10を介して接続した電流スイッチ
ング回路12に電流が流れ、電流スイッチング回路12
の電流の供給源となる。
このようにしてNRZのユニポーラの入力信号をRZの
バイポーラの出力信号に変換していた。
バイポーラの出力信号に変換していた。
しかしながら上述の信号変換装置によれば、Tr 5〜
7は交互にどれかがオンとなり、(入力信号が“0”の
場合Tr 1がオンとなる)出力がでていないのにもか
かわらず、ユニポーラ・バイポーラ変換回路から制御回
路へ制wJb%を介して常に一定の電流が流れ、無駄に
消費する電力が大きいという問題点があった。
7は交互にどれかがオンとなり、(入力信号が“0”の
場合Tr 1がオンとなる)出力がでていないのにもか
かわらず、ユニポーラ・バイポーラ変換回路から制御回
路へ制wJb%を介して常に一定の電流が流れ、無駄に
消費する電力が大きいという問題点があった。
上記問題点は、従来例の制御回路を構成する電流スイッ
チング回路内の、クロックを入力しない方のTrのベー
スにNRZの入力信号を反転した信号(以下マ百7の信
号と称する)を入力し、該ベースの中心電圧を、クロッ
クの“1゛と0゛に対応する電圧の中間値よりも少し大
きく、かつNRZの信号の01の電圧が、クロックの“
1”の電圧より小さい値に設定するようにした本発明の
信号変換装置によって解決される。
チング回路内の、クロックを入力しない方のTrのベー
スにNRZの入力信号を反転した信号(以下マ百7の信
号と称する)を入力し、該ベースの中心電圧を、クロッ
クの“1゛と0゛に対応する電圧の中間値よりも少し大
きく、かつNRZの信号の01の電圧が、クロックの“
1”の電圧より小さい値に設定するようにした本発明の
信号変換装置によって解決される。
本発明によれば、NRZの入力信号が“0”のとき、ク
ロックを入力しない方のTrのベースの電圧は“1”と
なり、かつ、このベースの中心電圧をクロックの“1”
と“0”に対応する電圧の中間値よりも少し大きい値に
設定しているため、このときのベースの電圧はクロック
の“1′よりも少し大きい値となって、該Trに電流が
流れることになる。
ロックを入力しない方のTrのベースの電圧は“1”と
なり、かつ、このベースの中心電圧をクロックの“1”
と“0”に対応する電圧の中間値よりも少し大きい値に
設定しているため、このときのベースの電圧はクロック
の“1′よりも少し大きい値となって、該Trに電流が
流れることになる。
この結果、入力の無信号(“0”)時には、クロックを
入力する方のTrに、即ち制御回路とユニポーラ・バイ
ポーラ変換回路を結ぶ制御線に電流が流れないようにす
ることが出来る。
入力する方のTrに、即ち制御回路とユニポーラ・バイ
ポーラ変換回路を結ぶ制御線に電流が流れないようにす
ることが出来る。
第1図は本発明の原理図である。
第2図は本発明の実施例の信号変換装置の回路図である
。
。
第3図は本発明を説明する図である。
第4図は本発明の信号変換装置の方式を説明する図であ
る。
る。
全図を通じて同一符号は同一対象物を示す。
以下に従来例と異なる点について説明する。
即ち、従来例ではNRZの信号の“O”のときには、第
6図に示すユニポーラ・バイポーラ変換回路2内のTr
7に電流が流れ、これが制御線10を通って制御回路
3に流れていた。
6図に示すユニポーラ・バイポーラ変換回路2内のTr
7に電流が流れ、これが制御線10を通って制御回路
3に流れていた。
本発明では、該Tr 7を取り除き、代わりに第2図に
示す制御回路3を構成する2個のT r16.17のう
ち、クロックを入力しない方のT r17に、N RZ
の信号をインハーク20により反転したτ7の信号をツ
ェナダイオード18を介してレヘルシフトして加える。
示す制御回路3を構成する2個のT r16.17のう
ち、クロックを入力しない方のT r17に、N RZ
の信号をインハーク20により反転したτ7の信号をツ
ェナダイオード18を介してレヘルシフトして加える。
そして第3図に示すように、該T r 17のベースに
加えられる“1”と“0”に対応する電圧の中間値の電
圧を、クロックの“1”と“0”に対応する電圧の中間
値の電圧より少し大きく、かつNRZの信号の0”の電
圧がクロックの“1”の電圧よりも小さい値に設定した
点にある。
加えられる“1”と“0”に対応する電圧の中間値の電
圧を、クロックの“1”と“0”に対応する電圧の中間
値の電圧より少し大きく、かつNRZの信号の0”の電
圧がクロックの“1”の電圧よりも小さい値に設定した
点にある。
即ち、NRZの信号が“O”のとき、該Tr17のベー
スには、上記信号を反転した“1”が加えられ、かつ、
中心電圧がクロックの“fl”と“0”の中間値より少
し大きい値に設定しているため、該T r17のベース
に加えた信号″1゛は、クロックの“1”より大きい電
圧値となり、該T r17に電流が流れることになる。
スには、上記信号を反転した“1”が加えられ、かつ、
中心電圧がクロックの“fl”と“0”の中間値より少
し大きい値に設定しているため、該T r17のベース
に加えた信号″1゛は、クロックの“1”より大きい電
圧値となり、該T r17に電流が流れることになる。
これを、第4図(2)に示すタイムチャートにより示し
ている。即ち、クロックが“1”で、かつ、NRZの信
号が“0゛のときのみ、制御線19の1点に信号″0”
が流れている。
ている。即ち、クロックが“1”で、かつ、NRZの信
号が“0゛のときのみ、制御線19の1点に信号″0”
が流れている。
このため、該T r17のコレクタに接続した電源−V
s (負電源)から、該Tr 17のエミッタに接続
した抵抗Reを介して負電源−Veに電流が流れるが、
第6図に示す従来例の場合のコレクタを接地したTr
7から制御線10、及びTr8、及び抵抗Reを介して
流れる場合に比べ、本発明の場合、Tr17のコレクタ
に接続した電源−Vsが負電源のため、電源−Vsと−
VeO間の電位差と電流の積が消費電力となり、−Vs
と電流の積による消費電力分が少な(できる。
s (負電源)から、該Tr 17のエミッタに接続
した抵抗Reを介して負電源−Veに電流が流れるが、
第6図に示す従来例の場合のコレクタを接地したTr
7から制御線10、及びTr8、及び抵抗Reを介して
流れる場合に比べ、本発明の場合、Tr17のコレクタ
に接続した電源−Vsが負電源のため、電源−Vsと−
VeO間の電位差と電流の積が消費電力となり、−Vs
と電流の積による消費電力分が少な(できる。
尚、第4図(1)にNRZのユニポーラの入力信号と、
本発明の信号変換装置により得られるRZのバイポーラ
の出力信号の波形を示す。
本発明の信号変換装置により得られるRZのバイポーラ
の出力信号の波形を示す。
以上説明のように、本発明による信号変換装置によれば
、入力の無信号(“0”)時に、制御回路とユニポーラ
・バイポーラ変換回路を結ぶ制御線に電流を流さずにす
み、消費電力の低減化を実現できる。
、入力の無信号(“0”)時に、制御回路とユニポーラ
・バイポーラ変換回路を結ぶ制御線に電流を流さずにす
み、消費電力の低減化を実現できる。
更に、無信号時に、出力安定化のために使用していたト
ランジスタを使用せずにすみ、回路の小型化も可能とな
る。
ランジスタを使用せずにすみ、回路の小型化も可能とな
る。
第1図は本発明の原理図、
第2図は本発明の実施例の信号変換装置の回路図、
第3図は本発明を説明する図、
第4図は本発明の信号変換装置の方式を説明する図、
第5図は従来例の信号変換装置と、その前段の回路との
関係を示す図、 第6図は従来例の信号変換装置の回路図、第7図は従来
例の信号変換装置の方式を説明する図である。 図において 1はスイッチ回路、 2はユニポーラ・バイポーラ変換回路、3は制御回路、 4は信号変換装置、 14.15.16.17はTr 。 10.19は制御線、 11.21はトランス、 12.22は電流スイッチング回路、 18はツェナダイオード、 20はインバータ を示す。
関係を示す図、 第6図は従来例の信号変換装置の回路図、第7図は従来
例の信号変換装置の方式を説明する図である。 図において 1はスイッチ回路、 2はユニポーラ・バイポーラ変換回路、3は制御回路、 4は信号変換装置、 14.15.16.17はTr 。 10.19は制御線、 11.21はトランス、 12.22は電流スイッチング回路、 18はツェナダイオード、 20はインバータ を示す。
Claims (1)
- 【特許請求の範囲】 ユニポーラ・バイポーラ変換回路(2)と制御回路(3
)から成り、 制御回路(3)にクロックを入力し、該制御回路(3)
は入力の“1”、又は“0”のいずれかに対応する出力
のときのみ、上記ユニポーラ・バイポーラ変換回路(2
)と制御回路(3)を結ぶ制御線(19)を通して制御
信号が上記ユニポーラ・バイポーラ変換回路(2)に与
えられ、上記制御信号が加わったときにユニポーラ・バ
イポーラ変換回路(2)に入力したNRZのユニポーラ
の信号を、RZのバイポーラの信号として出力する回路
において、 制御回路(3)にもう一つの入力端子(n)を設け、こ
の入力端子(n)に上記のNRZのユニポーラの信号(
“1”、または“0”)を反転した信号を入力すること
により、 入力の無信号(“0”)時に、上記の制御線(19)に
電流を流さないようにしたことを特徴とする信号変換装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17039986A JPS6327127A (ja) | 1986-07-18 | 1986-07-18 | 信号変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17039986A JPS6327127A (ja) | 1986-07-18 | 1986-07-18 | 信号変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6327127A true JPS6327127A (ja) | 1988-02-04 |
Family
ID=15904207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17039986A Pending JPS6327127A (ja) | 1986-07-18 | 1986-07-18 | 信号変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6327127A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07148615A (ja) * | 1992-10-27 | 1995-06-13 | Seiwa Tekko Kk | 高ヘリカル歯切方法及び装置 |
-
1986
- 1986-07-18 JP JP17039986A patent/JPS6327127A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07148615A (ja) * | 1992-10-27 | 1995-06-13 | Seiwa Tekko Kk | 高ヘリカル歯切方法及び装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0677345U (ja) | クロックト電圧比較器 | |
JPS6327127A (ja) | 信号変換装置 | |
JPH08213892A (ja) | スルーレート制御駆動回路および電気信号発生方法 | |
US6040709A (en) | Ternary signal input circuit | |
US5815104A (en) | Method and apparatus for digital to analog conversion | |
JP2565195B2 (ja) | チヨツパ型コンパレ−タ | |
US4231023A (en) | Binary to ternary converter | |
KR950022158A (ko) | 아날로그/디지탈 플래시 변환용 병합 디코딩 회로 | |
JPH066980A (ja) | インバータ制御方式 | |
JPH09130215A (ja) | 交流波形のレベルシフト回路 | |
KR200229406Y1 (ko) | 동기신호 변환회로 | |
JP3067388B2 (ja) | パルス発生装置 | |
JPS63280515A (ja) | 論理回路 | |
JPS63234621A (ja) | Ecl論理回路 | |
JPS61276428A (ja) | ユニポ−ラ/バイポ−ラ変換回路 | |
JPS58144258A (ja) | 全加算回路 | |
JPS6365720A (ja) | Daコンバータ回路 | |
JPH0735453Y2 (ja) | 同期信号の極性一定化回路 | |
JPS62220030A (ja) | 信号変換装置 | |
JPS60223228A (ja) | 2信号から3信号を発生するための信号変換回路 | |
JPH0613888A (ja) | 出力回路 | |
JPS62210734A (ja) | U/b変換回路 | |
JPH01195743A (ja) | 3値符号送信回路 | |
JPS63280517A (ja) | 論理回路 | |
JPS6028163B2 (ja) | 変調器 |