JPS61276428A - ユニポ−ラ／バイポ−ラ変換回路 - Google Patents
ユニポ−ラ／バイポ−ラ変換回路Info
- Publication number
- JPS61276428A JPS61276428A JP11788985A JP11788985A JPS61276428A JP S61276428 A JPS61276428 A JP S61276428A JP 11788985 A JP11788985 A JP 11788985A JP 11788985 A JP11788985 A JP 11788985A JP S61276428 A JPS61276428 A JP S61276428A
- Authority
- JP
- Japan
- Prior art keywords
- data signal
- output
- voltage
- nrz
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ユニポーラ信号をバイポーラ信号に変換する
ユニポーラ／バイポーラ変換回路に関する。
ユニポーラ／バイポーラ変換回路に関する。
従来のこの種のユニポーラ／バイポーラ変換回路は、例
えば第４図に示すように、ＮＲＺ （ノン・リターン魯
ツウ・ゼロ）データ信号をクロック信号とともに入力し
てＲＺ（リターン・ツウ・ゼロ）データ信号に変換する
Ｎ ＲＺ／ＲＺ変換回路２１と、ＲＺデータ信号の“１
″毎に第１のパルス列と第２のパルス列に振り分け、交
互に“０”を出力する振り分け回路２２と、中点が抵抗
器２３を介して電源◆Ｖｃｃおよび定電圧ダイオード２
５のアノード（カソードは接地されている）に接続され
、１次巻線の両端にそれぞれ振り分け回路２２から出力
された第１のパルス列、第２のパルス列がそれぞれ印加
され、２次巻線の両端が出力端子に接続された出力トラ
ンス２４で構成され、出力トランス２４の１次巻線の中
点は抵抗器２３と定電圧ダイオード２５により一定電圧
が与えられているので振り分け回路２２の出力である第
１、第２のパルス列が交互に“Ｏ″になる毎に出力トラ
ンス２４の１次巻線に電流が流れ、その結果２次巻線に
バイポーラパルスが発生する。
えば第４図に示すように、ＮＲＺ （ノン・リターン魯
ツウ・ゼロ）データ信号をクロック信号とともに入力し
てＲＺ（リターン・ツウ・ゼロ）データ信号に変換する
Ｎ ＲＺ／ＲＺ変換回路２１と、ＲＺデータ信号の“１
″毎に第１のパルス列と第２のパルス列に振り分け、交
互に“０”を出力する振り分け回路２２と、中点が抵抗
器２３を介して電源◆Ｖｃｃおよび定電圧ダイオード２
５のアノード（カソードは接地されている）に接続され
、１次巻線の両端にそれぞれ振り分け回路２２から出力
された第１のパルス列、第２のパルス列がそれぞれ印加
され、２次巻線の両端が出力端子に接続された出力トラ
ンス２４で構成され、出力トランス２４の１次巻線の中
点は抵抗器２３と定電圧ダイオード２５により一定電圧
が与えられているので振り分け回路２２の出力である第
１、第２のパルス列が交互に“Ｏ″になる毎に出力トラ
ンス２４の１次巻線に電流が流れ、その結果２次巻線に
バイポーラパルスが発生する。
上述した従来のユニポーラ／バイポーラ変換回路におい
ては、ＮＲＺ／ＲＺ変換回路２１の入力信号であるＮＲ
Ｚデータ信号が“ｌ”の状態でクロック信号が停止した
場合に、ＮＲＺ／ＲＺ変換回路２１が出力するＲＺ倍信
号１″で停止しその結果振り分け回路２２の２つの出力
のいずれかが“０”で停止したときにおいても振り分け
回路２２の出力に過大電流が流れないように電源＋Ｖｃ
ｃを抵抗器２３を介して出力トランス２４の１次巻線の
中点に接続しているので、電源÷Ｖｃｃは実際に出力ト
ランス２４の１次巻線の中点に供給すべき電圧より高い
電圧を必要とし、また出力トランス２４の１次巻線の中
点の電圧を一定に保つために、定電圧ダイオード２５が
必要となり、この定電圧ダイオード２５には常に一定電
流を流しておく必要がある。すなわち、従来のユニポー
ラ／バイポーラ変換回路には、バイポーラパルスを発生
させるのに必要な電力以上の電力を常に消費させておか
なければならないという欠点がある。
ては、ＮＲＺ／ＲＺ変換回路２１の入力信号であるＮＲ
Ｚデータ信号が“ｌ”の状態でクロック信号が停止した
場合に、ＮＲＺ／ＲＺ変換回路２１が出力するＲＺ倍信
号１″で停止しその結果振り分け回路２２の２つの出力
のいずれかが“０”で停止したときにおいても振り分け
回路２２の出力に過大電流が流れないように電源＋Ｖｃ
ｃを抵抗器２３を介して出力トランス２４の１次巻線の
中点に接続しているので、電源÷Ｖｃｃは実際に出力ト
ランス２４の１次巻線の中点に供給すべき電圧より高い
電圧を必要とし、また出力トランス２４の１次巻線の中
点の電圧を一定に保つために、定電圧ダイオード２５が
必要となり、この定電圧ダイオード２５には常に一定電
流を流しておく必要がある。すなわち、従来のユニポー
ラ／バイポーラ変換回路には、バイポーラパルスを発生
させるのに必要な電力以上の電力を常に消費させておか
なければならないという欠点がある。
本発明の目的は、過大電流が振り分け回路の出力に流れ
ることを防止するための回路が消費する電力が少ないユ
ニポーラ／バイポーラ変換回路を提供することである。
ることを防止するための回路が消費する電力が少ないユ
ニポーラ／バイポーラ変換回路を提供することである。
本発明のユニポーラ／バイポーラ変換回路は、１次巻線
の中点が抵抗を介して電源に接続され。
の中点が抵抗を介して電源に接続され。
２次巻線は、その両端が出力端子に接続され、１次巻線
の両端に２つのパルス列が印加され、これら両パルス列
が交互に“０”になる毎に出力端子にバイポーラパルス
を発生する出力トランスと、ＮＲＺデータ信号とクロッ
ク信号を入力してＲＺデータ信号を出力するとともに、
出力トランスの１次巻線の中点の電圧が帰還され、ＲＺ
データ信号の“ｌ”の状態が続いた場合に前記電圧が所
定の電圧以下に下がるとＲＺデータ信号が“θ″になる
Ｎ ＲＺ／ＲＺ変換回路と。
の両端に２つのパルス列が印加され、これら両パルス列
が交互に“０”になる毎に出力端子にバイポーラパルス
を発生する出力トランスと、ＮＲＺデータ信号とクロッ
ク信号を入力してＲＺデータ信号を出力するとともに、
出力トランスの１次巻線の中点の電圧が帰還され、ＲＺ
データ信号の“ｌ”の状態が続いた場合に前記電圧が所
定の電圧以下に下がるとＲＺデータ信号が“θ″になる
Ｎ ＲＺ／ＲＺ変換回路と。
Ｎ ＲＺ／ＲＺ変換回路から出力されたＲＺデータ信号
の“１”毎に前記２パルス列に振り分け、交互に“０”
を出力する振り分け回路を有するユニポーラ／バイポー
ラ変換回路である。
の“１”毎に前記２パルス列に振り分け、交互に“０”
を出力する振り分け回路を有するユニポーラ／バイポー
ラ変換回路である。
ＲＺ−データ信号の１″の状態が続いた結果、振り分け
回路から出力される２パルス列の中の１方の０″の状態
が続いて出力トランスの１次巻線に過大電流が流れても
、当該巻線の中点に接続された抵抗による電圧降下のた
め、前記中点の電圧は下り、ＲＺデータ信号は“Ｏ”に
なり、過大電流は停止する。
回路から出力される２パルス列の中の１方の０″の状態
が続いて出力トランスの１次巻線に過大電流が流れても
、当該巻線の中点に接続された抵抗による電圧降下のた
め、前記中点の電圧は下り、ＲＺデータ信号は“Ｏ”に
なり、過大電流は停止する。
本発明の実施例について図面を参照して説明する。
第１図は１本発明によるユニポーラ／バイポーラ変換回
路の１実施例のブロック図である。
路の１実施例のブロック図である。
本実施例のユニポーラ／バイポーラ変換回路は、１次巻
線の中点が抵抗器３を介して電源＋Ｖｃｃに接続され、
その１次巻線の両端に２つのパルス列が印加され、これ
ら両パルス列が交互に“Ｏ”になる毎に、２次巻線の両
端に接続された出力端子にバイポーラパルスを発生する
出力トランス４と、ＮＲＺデータ信号とクロック信号を
入力してＲＺデータ信号を出力するとともに、出カド・
ランス４の１次巻線の中点の電圧が帰還され、ＲＺデー
タ信号の“１”の状態が続いた場合に前記電圧が所定の
電圧以下に下がるとＲＺデータ信号が０°°になるＮＲ
Ｚ／ＲＺ変換回路ｌと、ＮＲＺ／ＲＺ変換回路ｌから出
力されたＲＺデータ信号を、そのＲＺデータ信号の１”
毎に前記２パルス列に振り分け交互に“Ｏ″を出力する
振り分け回路２を有するユニポーラ／バイポーラ変換回
路によって構成されている。
線の中点が抵抗器３を介して電源＋Ｖｃｃに接続され、
その１次巻線の両端に２つのパルス列が印加され、これ
ら両パルス列が交互に“Ｏ”になる毎に、２次巻線の両
端に接続された出力端子にバイポーラパルスを発生する
出力トランス４と、ＮＲＺデータ信号とクロック信号を
入力してＲＺデータ信号を出力するとともに、出カド・
ランス４の１次巻線の中点の電圧が帰還され、ＲＺデー
タ信号の“１”の状態が続いた場合に前記電圧が所定の
電圧以下に下がるとＲＺデータ信号が０°°になるＮＲ
Ｚ／ＲＺ変換回路ｌと、ＮＲＺ／ＲＺ変換回路ｌから出
力されたＲＺデータ信号を、そのＲＺデータ信号の１”
毎に前記２パルス列に振り分け交互に“Ｏ″を出力する
振り分け回路２を有するユニポーラ／バイポーラ変換回
路によって構成されている。
第２図は第１図のユニポーラ／バイポーラ変換回路の具
体的回路図である。
体的回路図である。
ＮＲＺ／ＲＺ変換回路ｌはＮＲＺデータ信号ａがＤ端子
に、クロック信号すがＣＫ端子に入力し、これらの２信
号が入力したときに読みかえられたＮＲＺデータ信号Ｃ
をＱ端子から出力し、制御信号によってＱ端子出力をク
リアするセットＣＬＲ（クリア）端子が出力トランス４
の１次巻線の中点と接続されたＤ−フリップフロップ５
と、クロック信号すを入力して反転クロック信号を出力
するインバータ６と、Ｄ−フリップフロップ５によって
読みかえられたＮＲＺデータ信号と反転クロック信号の
論理積をとりＲＺデータ信信号音出力するアンドゲート
７によって構成されている。振り分け回路２は、ＲＺデ
ータ信信号音入力して、反転ＲＺＺデータ号を出力する
インバータ８と、反転ＲＺＺデータ号を入力して、ＲＺ
データ信信号音立ち下り毎に反転する振り分け信号ｆを
Ｑ端子から、これと逆極性の振り分け信号ｇｔＱ端子か
ら出力するようにＱ端子とＤ端子が接続されたＤ−フリ
ップフロップ９と、これら振り分け信号ｆ、ｇのそれぞ
れと、ＲＺデータ信信号音入力して、ＲＺデータ信信号
音“１”ごとに交互に“Ｏ°′になる振り分けられたＲ
Ｚ倍信号。
に、クロック信号すがＣＫ端子に入力し、これらの２信
号が入力したときに読みかえられたＮＲＺデータ信号Ｃ
をＱ端子から出力し、制御信号によってＱ端子出力をク
リアするセットＣＬＲ（クリア）端子が出力トランス４
の１次巻線の中点と接続されたＤ−フリップフロップ５
と、クロック信号すを入力して反転クロック信号を出力
するインバータ６と、Ｄ−フリップフロップ５によって
読みかえられたＮＲＺデータ信号と反転クロック信号の
論理積をとりＲＺデータ信信号音出力するアンドゲート
７によって構成されている。振り分け回路２は、ＲＺデ
ータ信信号音入力して、反転ＲＺＺデータ号を出力する
インバータ８と、反転ＲＺＺデータ号を入力して、ＲＺ
データ信信号音立ち下り毎に反転する振り分け信号ｆを
Ｑ端子から、これと逆極性の振り分け信号ｇｔＱ端子か
ら出力するようにＱ端子とＤ端子が接続されたＤ−フリ
ップフロップ９と、これら振り分け信号ｆ、ｇのそれぞ
れと、ＲＺデータ信信号音入力して、ＲＺデータ信信号
音“１”ごとに交互に“Ｏ°′になる振り分けられたＲ
Ｚ倍信号。
ｉを、それぞれ出力するオープンコレクタナントゲート
１Ｇ、１１とによって構成されている。
１Ｇ、１１とによって構成されている。
次に１本実施例のユニポーラ／バイポーラ変換回路の動
作例を第３図のタイムチャートを参照して説明する。
作例を第３図のタイムチャートを参照して説明する。
ＮＲＺデータ信号信号上ロック信号すがＮＲＺ／ＲＺ変
換回路ｌ変換回路柱ると、ＮＲＺデータ信号信号上−フ
リップフロップ５のＤ端子に、クロック信号すはＤ−フ
リップフロップ５のＣＫ端子にそれぞれ印加されて読み
かえられたＮＲＺデータ信号Ｃが出力される。このＮＲ
Ｚデータ信号Ｃと、インバータ６によって反転されたク
ロック信号ｄはアンドゲート７に入力し、ＲＺデータ信
信号音ＮＲＺ／ＲＺ変換回路ｌ変換回路柱として出力さ
れる。ＮＲＺ／ＲＺ変換回路ｌ変換回路柱は回路２に、
ＲＺデータ信信号音入力すると、このＲＺデータ信信号
音、インバータ８で反転されてＤ−フリップフロップ９
のＣＫ端子に入力し、ＲＺデータ信信号音立ち下り毎に
反転する振り分け信号ｆがＱ端子から、また信号ｆと逆
極性の振り分け信号ｇがＱ端子から出力される。ＲＺデ
ータ信信号音振り分け信号ｆはオープンコレクタナンド
ゲー）１０に入力され、ＲＺデータ信信号音振り分け信
号ｇはオープンコレクタナントゲート１１に入力され、
オープンコレクタナントゲート１０および１１は、ＲＺ
データ信信号音“１″毎に交互に“Ｏ″になり、２つの
パルス列に振り分けられたＲＺ倍信号およびｉを出力す
る。これら振り分けられたＲＺＺデータ号りおよびｉは
出力トランス４の１次巻線の両端にそれぞれ印加される
。
換回路ｌ変換回路柱ると、ＮＲＺデータ信号信号上−フ
リップフロップ５のＤ端子に、クロック信号すはＤ−フ
リップフロップ５のＣＫ端子にそれぞれ印加されて読み
かえられたＮＲＺデータ信号Ｃが出力される。このＮＲ
Ｚデータ信号Ｃと、インバータ６によって反転されたク
ロック信号ｄはアンドゲート７に入力し、ＲＺデータ信
信号音ＮＲＺ／ＲＺ変換回路ｌ変換回路柱として出力さ
れる。ＮＲＺ／ＲＺ変換回路ｌ変換回路柱は回路２に、
ＲＺデータ信信号音入力すると、このＲＺデータ信信号
音、インバータ８で反転されてＤ−フリップフロップ９
のＣＫ端子に入力し、ＲＺデータ信信号音立ち下り毎に
反転する振り分け信号ｆがＱ端子から、また信号ｆと逆
極性の振り分け信号ｇがＱ端子から出力される。ＲＺデ
ータ信信号音振り分け信号ｆはオープンコレクタナンド
ゲー）１０に入力され、ＲＺデータ信信号音振り分け信
号ｇはオープンコレクタナントゲート１１に入力され、
オープンコレクタナントゲート１０および１１は、ＲＺ
データ信信号音“１″毎に交互に“Ｏ″になり、２つの
パルス列に振り分けられたＲＺ倍信号およびｉを出力す
る。これら振り分けられたＲＺＺデータ号りおよびｉは
出力トランス４の１次巻線の両端にそれぞれ印加される
。
この１次巻線の中点は抵抗器３を介して電源÷Ｖｃｃに
接続されているので、１次巻線には、振り分けられた信
号りまたはｉのいずれかが“０”になったときに電流が
流れ、２次巻線にはバイポーラパルスｋが出力する。
接続されているので、１次巻線には、振り分けられた信
号りまたはｉのいずれかが“０”になったときに電流が
流れ、２次巻線にはバイポーラパルスｋが出力する。
次に時刻ｔ１にＮＲＺデータ信号信号上ｌ”で、クロッ
ク信号すが“Ｏ”で停止し、その結果ＮＲＺデータ信号
Ｃが“１”で停止し振り分け回路２の出力のｈが０″で
停止したものとする。振り分け回路２の出力りが“Ｏ”
で停止すると、時間が経過するに従って出力トランス４
の１次巻線に大きな電流が流れ、抵抗器３による電圧降
下のため、この抵抗器３と接続されているＤ−フリップ
フロップ５のＣＬＲ端子の電圧ｊが下がる。そして、こ
の電圧ｊが時刻ｔ２にＤ−フリップフロップ５のＣＬＲ
端子のスレッシュホルド電圧よりも下るとＮＲＺデータ
信号Ｃが“Ｏ”となるためにＲＺデータ信信号音“Ｏ”
となり、それまで“ＯＩＩであったｈが“１″になるこ
とにより、出力トランス４の１次巻線に流れていた過大
電流は停止する。過大電流が停止すれば電圧ｊはもとの
値まで復旧し、Ｄ−フリップフロップ５はその後に入力
されるＮＲＺデータ信号信号上り再び動作を始める。
ク信号すが“Ｏ”で停止し、その結果ＮＲＺデータ信号
Ｃが“１”で停止し振り分け回路２の出力のｈが０″で
停止したものとする。振り分け回路２の出力りが“Ｏ”
で停止すると、時間が経過するに従って出力トランス４
の１次巻線に大きな電流が流れ、抵抗器３による電圧降
下のため、この抵抗器３と接続されているＤ−フリップ
フロップ５のＣＬＲ端子の電圧ｊが下がる。そして、こ
の電圧ｊが時刻ｔ２にＤ−フリップフロップ５のＣＬＲ
端子のスレッシュホルド電圧よりも下るとＮＲＺデータ
信号Ｃが“Ｏ”となるためにＲＺデータ信信号音“Ｏ”
となり、それまで“ＯＩＩであったｈが“１″になるこ
とにより、出力トランス４の１次巻線に流れていた過大
電流は停止する。過大電流が停止すれば電圧ｊはもとの
値まで復旧し、Ｄ−フリップフロップ５はその後に入力
されるＮＲＺデータ信号信号上り再び動作を始める。
以上説明したように本発明は、抵抗器を介して電源に接
続されている出力トランスの１次巻線の中点をＮＲＺ／
ＲＺ変換回路のクリア端子に接続することにより、振り
分け回路の入力信号が“１”で停止して振り分け回路の
出力に過大電流が流れた場合に、その過大電流を停止す
ることができるので、従来のように必要以上の電圧、電
流を必要とせず消費電力を少なくできる効果がある。
続されている出力トランスの１次巻線の中点をＮＲＺ／
ＲＺ変換回路のクリア端子に接続することにより、振り
分け回路の入力信号が“１”で停止して振り分け回路の
出力に過大電流が流れた場合に、その過大電流を停止す
ることができるので、従来のように必要以上の電圧、電
流を必要とせず消費電力を少なくできる効果がある。
第１図は本発明によるユニポーラ／バイポーラ変換回路
の一実施例の構成図、第２図は第１図に示したユニポー
ラ／バイポーラ変換回路の具体的回路図、第３図は第１
図に示したユニポーラ／バイポーラ変換回路の動作例を
示すタイムチャート、第４図はユニポーラ／バイポーラ
変換回路の従来例の構成図である。 １・・・Ｎ ＲＺ／ＲＺ変換回路、 ２・・・振り分け回路、 ３・・・抵抗器、 ４・・・出力トランス、 ５．９・・・Ｄ−フリップフロップ、 ６．８・・・インバータ、 ７・・・アンドゲート。 ｔｏ、ｔｔ・・・ナントゲート。
の一実施例の構成図、第２図は第１図に示したユニポー
ラ／バイポーラ変換回路の具体的回路図、第３図は第１
図に示したユニポーラ／バイポーラ変換回路の動作例を
示すタイムチャート、第４図はユニポーラ／バイポーラ
変換回路の従来例の構成図である。 １・・・Ｎ ＲＺ／ＲＺ変換回路、 ２・・・振り分け回路、 ３・・・抵抗器、 ４・・・出力トランス、 ５．９・・・Ｄ−フリップフロップ、 ６．８・・・インバータ、 ７・・・アンドゲート。 ｔｏ、ｔｔ・・・ナントゲート。
Claims (1)
- 【特許請求の範囲】 １次巻線の中点が抵抗を介して電源に接続され、２次巻
線は、その両端が出力端子に接続され、１次巻線の両端
に２つのパルス列が印加され、これら両パルス列が交互
に“０”になる毎に出力端子にバイポーラパルスを発生
する出力トランスと、 ＮＲＺデータ信号とクロック信号を入力してＲＺデータ
信号を出力するとともに、出力トランスの１次巻線の中
点の電圧が帰還され、ＲＺデータ信号の“１”の状態が
続いた場合に前記電圧が所定の電圧以下に下がるとＲＺ
データ信号が“０”になるＮＲＺ／ＲＺ変換回路と、 ＮＲＺ／ＲＺ変換回路から出力されたＲＺデータ信号を
、そのＲＺデータ信号の“１”毎に前記２パルス列に振
り分け交互に“０”を出力する振り分け回路を有するユ
ニポーラ／バイポーラ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11788985A JPS61276428A (ja) | 1985-05-31 | 1985-05-31 | ユニポ−ラ／バイポ−ラ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11788985A JPS61276428A (ja) | 1985-05-31 | 1985-05-31 | ユニポ−ラ／バイポ−ラ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61276428A true JPS61276428A (ja) | 1986-12-06 |
Family
ID=14722730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11788985A Pending JPS61276428A (ja) | 1985-05-31 | 1985-05-31 | ユニポ−ラ／バイポ−ラ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61276428A (ja) |
-
1985
- 1985-05-31 JP JP11788985A patent/JPS61276428A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950001715A (ko) | Ad 컨버터 및 그것을 사용한 자기기록재생장치 | |
| KR100373466B1 (ko) | D/a변환기 | |
| US5677642A (en) | Signal generator with supply voltage tolerance | |
| JPS61276428A (ja) | ユニポ−ラ／バイポ−ラ変換回路 | |
| JPS6454270A (en) | Integration type multi-phase wattmeter | |
| US3047853A (en) | Signal converter | |
| US20010045902A1 (en) | Skewless differential switching scheme for current-mode digital-to-analog converters | |
| JPS6327127A (ja) | 信号変換装置 | |
| SU1467705A1 (ru) | Однотактный преобразователь переменного напр жени | |
| KR100282420B1 (ko) | 입력버퍼회로 | |
| SU1691944A1 (ru) | Устройство дл формировани @ -уровневой бипол рной последовательности импульсов | |
| JPS6211319A (ja) | イネ−ブル信号生成回路 | |
| ES318469A1 (es) | Un procedimiento utilizado en transmisiën de datos para elaborar un cëdigo definitivo | |
| SU1275715A1 (ru) | Инвертор | |
| SU1631680A1 (ru) | Одноканальное устройство дл управлени @ - пульсным статическим преобразователем | |
| JPH0831795B2 (ja) | デジタルアナログ変換器 | |
| SU961147A1 (ru) | Трехканальный аналоговый мажоритарный элемент | |
| SU892627A1 (ru) | Двухтактный инвертор | |
| US6940439B2 (en) | Multi-track speech synthesizer | |
| SU1347200A1 (ru) | Резервированный усилитель амплитудно-модулированных сигналов | |
| JPH03228114A (ja) | Ａｍｉドライバ | |
| JPS63299518A (ja) | ２値−３値変換回路 | |
| JPH04161068A (ja) | 電力変換装置 | |
| JPS63237617A (ja) | Ａｍｉ符号化回路 | |
| JPH01136423A (ja) | ユニポーラ／バイポーラ変換回路 |