JPH03228114A - Ａｍｉドライバ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はλＭ　Ｉ　（Ａｌ　ｔｅｒｎａｔｅ　Ｍａｒｋ
Ｉｎｖｅｒｓｉｏｎ　） ドライバに関し、特にバスケーブル上にＡＭＩ波形を乗
せてコントローラ間で通信を行うときのＡＭＩドライバ
に関する。

〔従来の技術〕

従来、この種のＡＭＩドライバはマイクロコンピュータ
（以下、単にマイコンと称す）とバスケーブル間のイン
ターフェース的機能をはたしている。

第６図はかかる従来の一例を示すＡＭＩドライバのプロ
、り図である。

第６図に示すように、このＡＭＩドライバ２Ｎはマイコ
ンｌとバスケーブル３との間に接続され、特にＡＭＩド
ライバ２人の二つの出力側にはトランジスタＴＲＩ、Ｔ
Ｒ２とコンデンサＣＩ、Ｃ２が接続されている。

また、第７図は第６図に示すドライバ各部の動作タイピ
ング図である。

第７図に示すように、ここではデータをｄｕｔｙ５０襲
負論理、すなわちＡＭＩ波形の（＋）　、　（−）を論
理ｒＯＪ、（０）を論理ｒｌと表わす場合において、マ
イコンｌの８ビ、トデータ’２９）（”をデータのＬＳ
Ｂ方向から出力すると仮定した時の各部の動作タイミン
グを表わしている。

以下、第６図および第７図を用いて従来のＡＭ■ドライ
バの動作を説明する。

まず、第６図において、マイコン１がらＡＭＩドライバ
２人を介して８とットデータをバスケーブル３上に伝送
するためには、ＡＭＩドライバ２人のＤＡＴＡ　　ＩＮ
−Ａ端子及びＬ）ＡＴＡ　　ＩＮ−Ｂ端子にマイコンｌ
の出力端子Ｑ、、Ｑ、からビットデータを供給する。そ
のビットデータが１の時はＨレベル信号が入力され、ま
たビットデータが０の時は、第７図に示すように、Ｌレ
ベルの信号がｄｕｔｙ　　５０　％で交互に入力される
。このＡＭＩドライバ２人のＤＡＴＡ　ＩＮ−Ｂ端子に
供給されるビットデータがＬレベルの時にトランジスタ
ＴＲ１がＯＮＬ、同様にトランジスタＴＲ２はＤＡＴＡ
　　ＩＮ−Ａ端子に供給されるビットデータがＬレベル
の時にＯＮとなる。すなわち、ＡＭＩドライバ２人の出
力ＤＡＴＡ　０ＵＴ−ＡおよびＤＡＴＡＯＵＴ−Ｂは、
第７図に示すように、ビットデータが１の時に中間電位
を出力し、ビットデータがＯの時にこのＯのデータが入
ってくるたびにＨレベル及びＬレベルの信号をｄｕｔｙ
　　５０％で交互に出力する。これらのトランジスタ’
ｒｋＬｔ、’ｒａｚのＯＮ　、ＯＦＦを繰り返すことに
より、コンデンサＣ１，Ｃ２の充放電を行ない、バスケ
ーブル３上にＡＭＩ波形を出力する。

この場合のマイコンｌ内部でのデータの出力手順は、ま
ずマイコン１の出力端子Ｑ＊、Ｑｘからデータを出力す
るタイミングを作るために、データ伝送速度の２倍の速
度のタイマ割り込みをかける。

次に、割り込み中に伝送すべきビットのデータが１であ
れば、出力端子Ｑ１．ＣｈともＨレベルを出力する。ま
た、ビットのデータがＯの場合には、最初は出力端子Ｑ
１をＬレベルとし、次に００データが来た時に出力端子
Ｑ２をＬレベルにする。

更に、ｄｕｔｙ　　５０％のＡＭＩ信号を得るため、タ
イマ割り込みが入り、出力端子Ｑｘ、Ｑ＊いずれかの出
力をＬレベルとしたら、次の割り込み時に元のＨレベル
に戻すようにする。

〔発明が解決しようとする課題〕

上述した従来のＡＭＩドライバは、マイコンから入力さ
れるデータについてみると、ＡＭＩ波形の（＋）側及び
（−）側に出力されるデータを初めから分けて入力しな
ければならない。従って、これをコントロールするマイ
コンは、内部でデータ伝送速度の２倍のタイマ割り込み
をかけ、割り込み処理中に出力すべきビットデータから
判断して出力ボートの制御をしなければならない。

このようなことから、データ伝送速度がかなり速いので
、伝送データ長が長い場合はデータ送信時のマイコンの
動作を送信ばかりに費やすことになり、他の仕事ができ
なくなるという欠点がある。

本発明の目的は、かかるマイコンの負荷を軽減しうるＡ
ＭＩドライバを提供することにある。

〔課題を解決する九めの手段〕

本発明のＡＭＩドライバは、バスケーブルおよびマイク
ロコンピュータ間に接続されるＡＭＩドライバにおいて
、前記マイクロコンピュータから出力されるパルスをｌ
／２のパルス幅に変換するパルス幅変換回路と、前記パ
ルス幅変換回路で変換されたパルスをＡＭＩ波形の（＋
）側と（−）側のデータに分けるための２相クロック発
生回路と、前記２相クロック発生回路からの出力によっ
てＡＭＩ波形を作シ出すＡＭＩ波形出力回路とを有して
構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のＡＭＩドライバを含むシステムの基本
プロ、り図である。

第１図に示すように、かかるシステムを構成するマイコ
ンｌとバスケーブル３との間にＡＭＩドライバ２が接続
され、このＡＭＩドライバ２は伝送データのビットデー
タが０ならばそのパルス幅をｌ／２のＨレベルパルス幅
に変換スるパルス幅変換回路４と、変換されたパルスを
ＡＭＩ波形の（＋）側および（−）側のデータに分ける
ための２相クロック発生回路５と、バスケーブル３にＡ
ＭＩ波形を出力するためのＡＭＩ波形出力回路６とを有
している。

第２図は本発明の一実施例を示すＡＭＩドライバの回路
図である。

第２図に示すように、本実施例におけるパルス幅変換回
路４はマイコンｌのＱｌ出力に接続されるインバータ回
路ＩＮＶＩと、マイコンｌのＱ２出力に接続されるＮＡ
ＮＤ回路Ｎ回路Ｎ力のＮＡＮＤ回路Ｎ回路Ｎ力を入力す
るインバータ回路■ＮＶ２と、抵抗Ｒ１，Ｒ２およびコ
ンデンサＣと、インバータ回路ＩＮＶｌ、ＩＮＶ２の各
出力の論理積をとるＡＮＤ回路Ａｌとから構成されてい
る。

また、本実施例における２相クロック発生回路５はパル
ス幅変換回路４の出力を入力するインバータ回路ＩＮＶ
３と、このインバータ回路ＩＮＶ３の出力をＣＫ大入力
し且つＱ出力をＤ入力とするフリップフロップＦＦｌと
、このＦ’Ｆ　ｔのＱ出力およびＱ出力とパルス幅変換
回路４の出力との論理積をとるＡＮＤ回路Ａ２．Ａ３と
から構成されている。更に本実施例を構成するＡＭＩ波
形出力回路６は２相クロック発生回路５のＡＮＤ回路Ａ
２の出力がＨレベルのときに駆動されるＮチャンネルＭ
Ｏ８ＦＥＴＱＩおよび抵抗３と、同様にＡＮＤ回路Ａ３
の出力がＨレベルのときに駆動されるＮチャンネルＭＯ
８ＦＥＴＱ３および抵抗Ｒ５と、ＡＮＤ回路Ａ２．Ａ３
が共にＬレベルのときに駆動されるＮチャネルＭＯ８Ｆ
ＥＴＱ２．Ｑ４および抵抗Ｒ４，Ｒ６と、これらトラン
ジスタＱｌ　−Ｑ４の動作を保証するためのＩＮＶ４．
ＩＮＶ５およびＡＮＤ回路Ａ４．Ａ５とから構成されて
いる。

尚、ＡＭＩドライバ２とバスケーブル３とはコンデンサ
Ｃｔ、Ｃ２により結合されている。

また、第３図は第２図に示すドライバ各部の動作タイピ
ング図である。

第３図に示すように、かかるドライバはマイコンｌの端
子Ｑ１から８ビツトデータゝ２９Ｈ“がＬ８Ｂ方向から
出力され且つ負論理、すなわちＡＭＩ波形の（＋）　（
−）は論理「０］、（０）は論理「１」を表わすと仮定
した場合における各点ａ　−ｉとＭＯ８ＦＥＴＱｌ−Ｑ
４のＯＮ・ＯＦＦ状態およびバスケーブル間の各タイピ
ングを表わしている。

次に、第２図および第３図を用いてＡＭＩドライバの回
路動作を説明する。

まず、第２図に示すパルス幅変換回路４において、ＮＡ
ＮＤ回路Ｎ回路Ｎ力Ｒ１とＲ２，インバータ回路ＩＮＶ
２およびコンデンサＣで構成される発振回路部の出力周
波数は、抵抗几２およびコンデンサＣの値によりデータ
伝送速度の２倍になるように設定される。この時、マイ
コンｌの出力端子Ｑ１から８ビツトデータ“２９Ｈ“を
第３図の波形ａに示すように、Ｌ８Ｂ方向より出力する
とともに、第３図に示す波形Ｃのように出力端子Ｑ、を
ＬからＨに立上げると、発振回路部は第３図に示す出力
ｄのように発振する。尚、ここで第３図に示す波形すは
波形ａの反転波形である。

次に、パルス幅変換回路４の出力ｅは、ビットデータが
００時に且つ前記発振回路部の出力ｄがＨとなりている
期間だけ、Ｈレベル信号を出力する。この信号Ｃが２相
クロック発生回路５に入力されると、！３図の波形ｆ１
ｇに示すように、入力信号ｅのＨレベルの出力タイピン
グに対して交互に分かれ、２つの出力信号となる。

更に、ＡＭＩ波形出力回路６を構成する抵抗几３とＲ４
，抵抗Ｒ５とＲ６の値はそれぞれ同一であり、ＭＯ８Ｆ
ＥＴＱｌがＯＦＦで且つＭ０８ＦＥＴＱ２がＯＮの時、
第３図に示す波形りの電圧の中間電圧になっている。一
方、第３図に示す波形での電圧も同様に、ＭＯ８ＦＥＴ
Ｑ３がＯＦＦで且つＭＯ８ＦＥＴＱ４がＯＮの時に電源
電圧の中間電圧になっている。そ仁で、前述した２相ク
ロック発生回路５の出力ｆ、ｇの信号が入ＭＩ波形出力
回路６に入力されると、そのｈ出力電圧はｆの信号がＨ
レベルの時にＬレベル、ｇの信号がＨレベルの時にＨレ
ベルになり、その他の時は中間レベルの電圧になる。ま
た、ｉの出力電圧はｈとは逆になり、ｆの信号がＨレベ
ルの時にＨレベル、ｇの信号がＨレベルの時にＬレベル
になり、その他の時は中間レベルの電圧になる。しかる
に、バス・ケーブル３に対してはコンデンサＣＩ、Ｃ２
で接続されているので、バス・ケーブル３０２本の間に
負論理のデータを出力したことになる。

この時のマイコンｌ内の処理は、データ伝送速度と同じ
速度でタイマ割り込みをかけ、その割り込みがかかるた
びにメモリ内の伝送データを１ビツトずつシフトして出
力端子Ｑ１から出力し、割り込みから抜けることになる
。

第４図は本発明の第二の実施例を示すＡＭＩドライバの
回路図である。

第４図に示すように、本実施例は前述した第一の実施例
の構成と比較し、２相クロック発生回路５およびＡＭＩ
波形出力回路６は同一であり、パルス幅変換回路４の構
成を異ならしめたものである。特に、インバータ回路Ｉ
ＮＶＩに代えて７リツプフロ、プＦＦ２およびインバー
タ回路６を設け、しかもＮＡＮＤ回路Ｎ回路Ｎ光てイン
バータ回路ＩＮ■７を用い、ＩＮｖ２の出力をＦＦ２の
ＣＫ大入力した点が異なっている。

第５図は第４図に示すドライバ各部の動作タイミング図
である。

第５図に示すように、ここではマイコンｌの出力端子Ｑ
１から８とットデータ“２９Ｈ“がＬＳＢより出力され
た場合における第４図内のｊ　−ｍ各部の動作を表わし
ている。

次に、第４図および第５図によりかかるＡＭＩドライバ
の回路動作を説明する。

まず、第４図のパルス幅変換回路４において、インバー
タ回路Ｉ　ＮＶ　７　、　Ｉ　ＮＶ　２と、抵抗Ｒ１゜
Ｒ２と、コンデンサＣとで構成される発振回路部の出力
周波数はデータ伝送速度の２倍になるように抵抗ル２お
よびコンデンサＣとで設定される。

この発振回路部は常に発振しているので、Ｄ−ＦＦ２の
ＣＫ端子には、常にクロックｊが入力されている。この
クロックｊの状態がＨ，Ｌどちらの状態において本、マ
イコン１の出力端子Ｑ、から８ビツトデータ“２９Ｈ“
が出力されると、Ｄ−ＦＦ２の出力ｌはクロックＪのＬ
からＨへ変化するタイミングに同期して出力される。

従って、パルス幅変換回路４の出力ｍは、８ビツトデー
タのＯのデータが発振回路部のクロックｊに同期しＨレ
ベル信号として出力される。この出力ｍが２相クロック
発生回路５およびＡＭＩ波形出力回路６に供給されるが
、ここでの動作は前述した第一の実施例と同様であるの
で、説明を省略する。

尚、本実施例におけるマイコンｌからの信号はデータ出
力端子１本を使用しているだけでするので、コントロー
ルのための出力端子を省略することができるという利点
がある。

〔発明の効果〕

以上説明したように、本発明のＡＭＩドライバは、パル
ス幅変換回路と２相クロック発生回路およびＡＭＩ波形
出力回路とを持たせることにより、マイコンにおいてデ
ータ伝送速度と同じ速度でタイマ割り込みをかけ且つそ
のたびにメモリ内にある伝送データをエビ、トずつシフ
トしてボートから出力させればよいので、マイコンでの
仕事量を軽減でき、伝送速度が速くても他の仕事も十分
できるという効果がある。

表

【図面の簡単な説明】

第１図は本発明のＡＭＩドライバを含むシステムの基本
ブロック図、第２図は本発明の第一の実施例を示すＡＭ
Ｉドライバの回路図、第３図は第２図に示すドライバ各
部の動作タイミング図、第４図は本発明の第二の実施例
を示すＡＭＩドライバの回路図、第５図は第４図に示す
ドライノく各部の動作タイピング図、第６図は従来の一
例を示すＡＭＩドライバのブロック図、第７図は第６図
に示すドライバ各部の動作タイばング図である。 ｌ・・・・・・マイクロコンピュータ、２・・・・−・
ＡＭＩドライバ、３・・・・・・バスケーブル、４・・
−・・・パルス幅変換回路、５・・・・・・２相クロッ
ク発生回路、６・・・・・・ＡＭＩ波形出力回路、ＩＮ
ＶＩ−ＩＮＶ７・・・・・・インバータ回路、Ａｌ−Ａ
３・・・・・・ＡＮＩ）回路、ＮＡ・−・・・・ＮＡＮ
Ｄ回路、ＦＦ１．ＦＦ２・・・・−・Ｄフリップ７０ツ
ブ、几１−Ｒ６・・・・・・抵抗、Ｃ，Ｃ１，Ｃ２・・
・・・・コンデンサ、Ｑｌ−Ｃ４・・・・・・Ｎチャネ
ルＭＯＦＥＴ０

Claims (1)

【特許請求の範囲】
1. バスケーブルおよびマイクロコンピュータ間に接続され
   るＡＭＩドライバにおいて、前記マイクロコンピュータ
   から出力されるパルスを１／２のパルス幅に変換するパ
   ルス幅変換回路と、前記パルス幅変換回路で変換された
   パルスをＡＭＩ波形の（＋）側と（−）側のデータに分
   けるための２相クロック発生回路と、前記２相クロック
   発生回路からの出力によってＡＭＩ波形を作り出すＡＭ
   Ｉ波形出力回路とを有することを特徴とするＡＭＩドラ
   イバ。