JPH08213892A - スルーレート制御駆動回路および電気信号発生方法 - Google Patents
スルーレート制御駆動回路および電気信号発生方法Info
- Publication number
- JPH08213892A JPH08213892A JP7281401A JP28140195A JPH08213892A JP H08213892 A JPH08213892 A JP H08213892A JP 7281401 A JP7281401 A JP 7281401A JP 28140195 A JP28140195 A JP 28140195A JP H08213892 A JPH08213892 A JP H08213892A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- signal
- input
- slew rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
- H03K17/164—Soft switching using parallel switching arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 供給電圧の変動や供給電圧の違いに耐えうる
信号発生器を提供する。 【解決手段】 供給電圧と独立した電流スイッチがドラ
イブされる。トランジスタ・ドライバのゲートで電圧を
クランプすることによって、クランプされたゲート電圧
とドライバのターンオン電圧との間の電圧が供給電圧に
よらず一定となる。これによりドライバの出力電圧の遷
移エッジが供給電圧によらず一定となる。この手法によ
り供給電圧が許容範囲を越えて変化するときでも出力信
号のエッジ遷移の変動を最小にする。この手法は出力信
号の遷移エッジの制御をより可能とし、より遅いエッジ
を発生し、供給電圧や入力符号幅の変化でも一定の遷移
する電圧形を保つことができる。
信号発生器を提供する。 【解決手段】 供給電圧と独立した電流スイッチがドラ
イブされる。トランジスタ・ドライバのゲートで電圧を
クランプすることによって、クランプされたゲート電圧
とドライバのターンオン電圧との間の電圧が供給電圧に
よらず一定となる。これによりドライバの出力電圧の遷
移エッジが供給電圧によらず一定となる。この手法によ
り供給電圧が許容範囲を越えて変化するときでも出力信
号のエッジ遷移の変動を最小にする。この手法は出力信
号の遷移エッジの制御をより可能とし、より遅いエッジ
を発生し、供給電圧や入力符号幅の変化でも一定の遷移
する電圧形を保つことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、信号発生器に、よ
り特定すると供給電圧の変動に妨げられることがない許
容可能な信号波形を維持する高速度信号発生器に関す
る．
り特定すると供給電圧の変動に妨げられることがない許
容可能な信号波形を維持する高速度信号発生器に関す
る．
【０００２】
【従来の技術】デジタル的にエンコードされたデータ信
号を表すアナログ波形を発生する場合において、その信
号を一つの波形あるいは振幅から他に変換するとき、通
常ある決められた形を有した特定の波形あるいは振幅を
発生するようにする。データレートが１０Ｍビット／秒
あるいはそれ以上の場合、そのような決められた伝送形
を生成することはより不可能となる。供給電圧の変動
は、普通その信号の伝送形を変動させるという歓迎すべ
きでない状態をもたらす。
号を表すアナログ波形を発生する場合において、その信
号を一つの波形あるいは振幅から他に変換するとき、通
常ある決められた形を有した特定の波形あるいは振幅を
発生するようにする。データレートが１０Ｍビット／秒
あるいはそれ以上の場合、そのような決められた伝送形
を生成することはより不可能となる。供給電圧の変動
は、普通その信号の伝送形を変動させるという歓迎すべ
きでない状態をもたらす。
【０００３】そのような問題は、高速イーサネット(Eth
ernet)そして高速ＳＣＳＩのような高速度コミュニケー
ション・プロトコルの新たな出現によってより深刻とな
っている。このようなプロトコルでは、１０Ｍビット／
秒以上の信号スイッチング速度を要求し、確立した許容
値の範囲内で供給電圧が変動する場合でさえ、正確な信
号化した波形を維持することが必要となっている。
ernet)そして高速ＳＣＳＩのような高速度コミュニケー
ション・プロトコルの新たな出現によってより深刻とな
っている。このようなプロトコルでは、１０Ｍビット／
秒以上の信号スイッチング速度を要求し、確立した許容
値の範囲内で供給電圧が変動する場合でさえ、正確な信
号化した波形を維持することが必要となっている。
【０００４】データ信号の高速スイッチングの出現は、
さらにコミュニケーション・インターフェース／チャン
ネル上の伝送されるデータ信号のスルーレートを厳しく
制御することを要求される。このようなスルーレート要
求は、高速の立ち上がりと立ち下がり時間を有する信号
によって発生するノイズ量を低減することを意味する。
よって、比較的遅いスルーレートを有し、伝送されるデ
ータ信号の符号幅あるいは供給電圧の両方の変化に妨げ
られることのない対称的な信号波形を維持することが必
要である。
さらにコミュニケーション・インターフェース／チャン
ネル上の伝送されるデータ信号のスルーレートを厳しく
制御することを要求される。このようなスルーレート要
求は、高速の立ち上がりと立ち下がり時間を有する信号
によって発生するノイズ量を低減することを意味する。
よって、比較的遅いスルーレートを有し、伝送されるデ
ータ信号の符号幅あるいは供給電圧の両方の変化に妨げ
られることのない対称的な信号波形を維持することが必
要である。
【０００５】
【発明が解決しようとする課題】それ故、本発明の目的
は、改良された信号発生器を提供することである。
は、改良された信号発生器を提供することである。
【０００６】本発明の別な目的は、電圧変動に耐えうる
改良された信号発生器を提供することである。
改良された信号発生器を提供することである。
【０００７】本発明の別な目的は、高速度データ・コミ
ュニケーションで使用される信号発生器を提供すること
である。
ュニケーションで使用される信号発生器を提供すること
である。
【０００８】本発明の別な目的は、供給電圧に依存しな
い対称的なスルーレートを提供するための信号発生器を
提供することである。
い対称的なスルーレートを提供するための信号発生器を
提供することである。
【０００９】本発明の別な目的は、信号の符号幅に依存
しない対称的なスルーレートを提供するための信号発生
器を提供することである。
しない対称的なスルーレートを提供するための信号発生
器を提供することである。
【００１０】本発明の別な目的は、許容できるスルーレ
ートを維持しながら複数の供給電圧で動作するドライバ
回路を提供することである。
ートを維持しながら複数の供給電圧で動作するドライバ
回路を提供することである。
【００１１】
【課題を解決するための手段】本発明は、供給電圧の変
動や供給電圧の違いに耐えうる信号発生器である。電流
スイッチは供給電圧に独立した方法でドライブ（駆動）
される。ほとんどのアプリケーションでは、電流は規定
したロード（負荷（若しくはインピーダンス））を通っ
て流れ、それ故出力電圧が現れる。ここで述べる手法に
より、出力電圧が時間の変化に応じてより正確に変化す
る。特に、カレント・スターブド・インバータはドライ
バ・トランジスタのゲートに導かれ、そして、そのゲー
トに加わる電圧は、クランプされたゲート電圧とドライ
バ・トランジスタの閾値ターンオン電圧間が供給電圧に
対して一定であるようにクランプされる。この手法は、
供給電圧がティピカル（典型的）な５％あるいは１０％
許容範囲で変化するとき、出力信号のエッジ遷移の変動
を最小にする。しかしながら、この手法の強いところ
は、供給電圧を３．０から７．０ボルトの範囲で有して
いる回路において動作することが示されることである。
この手法は出力信号において遷移エッジの制御を可能と
するため、より遅いエッジを生成し、かつ供給電圧や符
号幅の変化において一定の電圧変化の形を維持すること
ができる。
動や供給電圧の違いに耐えうる信号発生器である。電流
スイッチは供給電圧に独立した方法でドライブ（駆動）
される。ほとんどのアプリケーションでは、電流は規定
したロード（負荷（若しくはインピーダンス））を通っ
て流れ、それ故出力電圧が現れる。ここで述べる手法に
より、出力電圧が時間の変化に応じてより正確に変化す
る。特に、カレント・スターブド・インバータはドライ
バ・トランジスタのゲートに導かれ、そして、そのゲー
トに加わる電圧は、クランプされたゲート電圧とドライ
バ・トランジスタの閾値ターンオン電圧間が供給電圧に
対して一定であるようにクランプされる。この手法は、
供給電圧がティピカル（典型的）な５％あるいは１０％
許容範囲で変化するとき、出力信号のエッジ遷移の変動
を最小にする。しかしながら、この手法の強いところ
は、供給電圧を３．０から７．０ボルトの範囲で有して
いる回路において動作することが示されることである。
この手法は出力信号において遷移エッジの制御を可能と
するため、より遅いエッジを生成し、かつ供給電圧や符
号幅の変化において一定の電圧変化の形を維持すること
ができる。
【００１２】この手法によるアプリケーションは、差動
データ信号の発生を含み、このことは非常に重要だが、
差動データ信号は遅い遷移エッジを有し、非常に対称的
である。これらの二つの特徴は、データ信号を運ぶケー
ブルから発生する電磁放射やノイズを低減させる点にお
いて非常に重要である。この手法は、個々に近似する遷
移エッジを発生してサイン波形にするために、多くの差
動電流スイッチを共に合わせ、順次にスイッチがターン
オンする場合にも使用できる。この手法により不連続な
個々の近似が改良された線形性を達成する。
データ信号の発生を含み、このことは非常に重要だが、
差動データ信号は遅い遷移エッジを有し、非常に対称的
である。これらの二つの特徴は、データ信号を運ぶケー
ブルから発生する電磁放射やノイズを低減させる点にお
いて非常に重要である。この手法は、個々に近似する遷
移エッジを発生してサイン波形にするために、多くの差
動電流スイッチを共に合わせ、順次にスイッチがターン
オンする場合にも使用できる。この手法により不連続な
個々の近似が改良された線形性を達成する。
【００１３】
【実施例】次の手法は、供給電圧がティピカルの５又は
１０％の許容範囲において変動したときに、出力信号の
遷移エッジの変動を最小にする。しかしながら、供給電
圧が３．０から７．０ボルトの範囲を有する回路で動作
することで、この手法の強さが示される。ここでは、実
質的に異なる電圧という語は、１０％あるいは５％等の
ティピカルの許容範囲にない電圧を包含する際に使われ
る。例えば、公称(nominal)電圧５．０ボルトで許容範
囲１０％の場合は、４．５ボルトと５．５ボルトの範囲
が許容可能な範囲である。４．５ボルトより低い、ある
いは５．５ボルトより高い電圧は、それ故５．０ボルト
と実質的に異なっているという。公称電圧３．３ボルト
では、２．９７より低い電圧と、３．６３ボルトより高
い電圧は、３．３ボルトと実質的に異なっているとい
う。
１０％の許容範囲において変動したときに、出力信号の
遷移エッジの変動を最小にする。しかしながら、供給電
圧が３．０から７．０ボルトの範囲を有する回路で動作
することで、この手法の強さが示される。ここでは、実
質的に異なる電圧という語は、１０％あるいは５％等の
ティピカルの許容範囲にない電圧を包含する際に使われ
る。例えば、公称(nominal)電圧５．０ボルトで許容範
囲１０％の場合は、４．５ボルトと５．５ボルトの範囲
が許容可能な範囲である。４．５ボルトより低い、ある
いは５．５ボルトより高い電圧は、それ故５．０ボルト
と実質的に異なっているという。公称電圧３．３ボルト
では、２．９７より低い電圧と、３．６３ボルトより高
い電圧は、３．３ボルトと実質的に異なっているとい
う。
【００１４】図１は本発明の好ましい実施例を示す。し
かし、図２−４に示すような他の似通った実施例も可能
である。図１に戻ると、トランジスタＭ１、Ｍ２、Ｍ３
そしてＭ４は、それぞれ電流Ｉ１、Ｉ２、Ｉ３そしてＩ
４を流すようにイネーブルするスイッチとして働く。こ
れらの電流は、当業分野で良く知られた一般的な定電流
源によって提供され、従ってここで本発明を理解するた
めにさらなる説明をする必要はない。トランジスタＭ１
−Ｍ４の構成は、定電流源Ｉ１−Ｉ４と組合わさり、カ
レント・スターブド・インバータ（current-starved in
verter）として当業分野で一般に知られている。入力信
号Ｖ１とＶ２は差動データ信号であって、非常に早い立
ち上がりと立ち下がり時間でＶＤＤとＶＳＳ／グランド
間でスイングする。トランジスタＭ５とＭ６は出力ドラ
イバ・トランジスタであり、それぞれ出力信号ＶａとＶ
ｂを発生する。ドライバ・トランジスタＭ５とＭ６は、
定電流源Ｉｓから電流を流すように選択してイネーブル
する電流スイッチである。トランジスタＭ５とＭ６のゲ
ートは、それぞれトランジスタ対Ｍ１／Ｍ３とＭ２／Ｍ
４の出力と結合する。クランプＣＬ１とＣＬ２はまた、
Ｍ５とＭ６のそれぞれのゲートと接続する。キャパシタ
Ｃ１とＣ２は、それらのノード（結節点）における全容
量を表し、内部的にあるいは外部的に追加されたディス
クリートの容量と同様に、全ての能動デバイスの容量の
トータルともなる。出力信号ＶａとＶｂは差動出力信号
であって、イーサネット（Ethernet）あるいはＳＣＳＩ
のようなコミュニケーションあるいは（図示していな
い）デバイス・インタフェース／チャンネルをドライブ
（駆動）できる。抵抗ＲａとＲｂは信号発生器１０の出
力インピーダンスとコミュニケーション・インタフェー
ス／チャンネルのインピーダンスとを合わせるために使
用してもよい。
かし、図２−４に示すような他の似通った実施例も可能
である。図１に戻ると、トランジスタＭ１、Ｍ２、Ｍ３
そしてＭ４は、それぞれ電流Ｉ１、Ｉ２、Ｉ３そしてＩ
４を流すようにイネーブルするスイッチとして働く。こ
れらの電流は、当業分野で良く知られた一般的な定電流
源によって提供され、従ってここで本発明を理解するた
めにさらなる説明をする必要はない。トランジスタＭ１
−Ｍ４の構成は、定電流源Ｉ１−Ｉ４と組合わさり、カ
レント・スターブド・インバータ（current-starved in
verter）として当業分野で一般に知られている。入力信
号Ｖ１とＶ２は差動データ信号であって、非常に早い立
ち上がりと立ち下がり時間でＶＤＤとＶＳＳ／グランド
間でスイングする。トランジスタＭ５とＭ６は出力ドラ
イバ・トランジスタであり、それぞれ出力信号ＶａとＶ
ｂを発生する。ドライバ・トランジスタＭ５とＭ６は、
定電流源Ｉｓから電流を流すように選択してイネーブル
する電流スイッチである。トランジスタＭ５とＭ６のゲ
ートは、それぞれトランジスタ対Ｍ１／Ｍ３とＭ２／Ｍ
４の出力と結合する。クランプＣＬ１とＣＬ２はまた、
Ｍ５とＭ６のそれぞれのゲートと接続する。キャパシタ
Ｃ１とＣ２は、それらのノード（結節点）における全容
量を表し、内部的にあるいは外部的に追加されたディス
クリートの容量と同様に、全ての能動デバイスの容量の
トータルともなる。出力信号ＶａとＶｂは差動出力信号
であって、イーサネット（Ethernet）あるいはＳＣＳＩ
のようなコミュニケーションあるいは（図示していな
い）デバイス・インタフェース／チャンネルをドライブ
（駆動）できる。抵抗ＲａとＲｂは信号発生器１０の出
力インピーダンスとコミュニケーション・インタフェー
ス／チャンネルのインピーダンスとを合わせるために使
用してもよい。
【００１５】まず最初、図１の回路によるＤＣ（すなわ
ち定常状態）特性を述べる。入力Ｖ１がハイ（例えば論
理１）で入力Ｖ２がロー（例えば論理０）の時、スター
ブド・インバータ・トランジスタＭ２とＭ３はオンであ
り、Ｍ１とＭ４はオフである。加えて、トランジスタ・
ドライバＭ５はオンで、そしてＭ６はオフである。これ
で全ての電流ＩｓをＲａに流し、出力Ｖａにおいてハイ
電圧レベルをもたらす。Ｍ２はオンであるから、電流Ｉ
２はクランプＣＬ２内に流れてＭ６のゲートに電圧が現
れるのを制限する（すなわち、Ｍ６ゲート電圧は、ある
閾値電圧あるいはクランプ電圧を越えることができない
ようにクランプされる）。Ｉ２がＶＤＤに関して一定で
あると（これは当業者が共通に知っている標準的な手法
を使用して比較的容易に達成できる）、Ｍ６のゲートで
の電圧はＶＤＤに対して一定である。クランプ内に一つ
あるいはそれ以上のトランジスタを使用し、そしてそれ
らのサイズや種類を変えることによって、広い範囲でＭ
６のゲート入力１２でのクランプ電圧を設定できる。こ
こで述べたクランプ（図５と関連して後に述べる）にと
って、クランプ電圧は、入力電流や使用されるプロセス
そしてデバイスパラメータに依存する。好ましいクラン
プ電圧はほぼ１．９ボルトである。もしクランプが存在
しなかったならば、そのときはＭ６のゲート入力におけ
る電圧はＶＤＤまで上昇し、明らかにＶＤＤに関して一
定でない。
ち定常状態）特性を述べる。入力Ｖ１がハイ（例えば論
理１）で入力Ｖ２がロー（例えば論理０）の時、スター
ブド・インバータ・トランジスタＭ２とＭ３はオンであ
り、Ｍ１とＭ４はオフである。加えて、トランジスタ・
ドライバＭ５はオンで、そしてＭ６はオフである。これ
で全ての電流ＩｓをＲａに流し、出力Ｖａにおいてハイ
電圧レベルをもたらす。Ｍ２はオンであるから、電流Ｉ
２はクランプＣＬ２内に流れてＭ６のゲートに電圧が現
れるのを制限する（すなわち、Ｍ６ゲート電圧は、ある
閾値電圧あるいはクランプ電圧を越えることができない
ようにクランプされる）。Ｉ２がＶＤＤに関して一定で
あると（これは当業者が共通に知っている標準的な手法
を使用して比較的容易に達成できる）、Ｍ６のゲートで
の電圧はＶＤＤに対して一定である。クランプ内に一つ
あるいはそれ以上のトランジスタを使用し、そしてそれ
らのサイズや種類を変えることによって、広い範囲でＭ
６のゲート入力１２でのクランプ電圧を設定できる。こ
こで述べたクランプ（図５と関連して後に述べる）にと
って、クランプ電圧は、入力電流や使用されるプロセス
そしてデバイスパラメータに依存する。好ましいクラン
プ電圧はほぼ１．９ボルトである。もしクランプが存在
しなかったならば、そのときはＭ６のゲート入力におけ
る電圧はＶＤＤまで上昇し、明らかにＶＤＤに関して一
定でない。
【００１６】次に、図１で示した回路のＡＣ特性を述べ
る。これらのＡＣ特性は入力電圧Ｖ１とＶ２の変化で変
化する。次の議論では、ローからハイに変化する入力Ｖ
２（Ｖ１とＶ２は差動データ信号であるから入力Ｖ１は
ハイからローに変化する）に視点をあてる。図１の右側
の回路を詳細に述べるが、同様の効果を有する左側の回
路はかっこ書きで示される。
る。これらのＡＣ特性は入力電圧Ｖ１とＶ２の変化で変
化する。次の議論では、ローからハイに変化する入力Ｖ
２（Ｖ１とＶ２は差動データ信号であるから入力Ｖ１は
ハイからローに変化する）に視点をあてる。図１の右側
の回路を詳細に述べるが、同様の効果を有する左側の回
路はかっこ書きで示される。
【００１７】Ｍ６（あるいはＭ５）のゲートでの電圧が
変化できるスピードは有限のため、Ｍ６（Ｍ５）のター
ンオン時間は、Ｍ６（Ｍ５）のゲートのハイ電圧とＭ６
（Ｍ５）の閾値ターンオン電圧間の違いに依存する。Ｍ
６（Ｍ５）のゲートでのハイ電圧をクランプすることに
よって、クランプされたゲート電圧とＭ６（Ｍ５）の閾
値ターンオン電圧との間の差は、ＶＤＤに対して一定と
なるだろう。これは、更に図６−図７に関連して下記に
述べられるが、電圧Ｖｂ（Ｖａ）の遷移エッジをＶＤＤ
に対して一定にする。
変化できるスピードは有限のため、Ｍ６（Ｍ５）のター
ンオン時間は、Ｍ６（Ｍ５）のゲートのハイ電圧とＭ６
（Ｍ５）の閾値ターンオン電圧間の違いに依存する。Ｍ
６（Ｍ５）のゲートでのハイ電圧をクランプすることに
よって、クランプされたゲート電圧とＭ６（Ｍ５）の閾
値ターンオン電圧との間の差は、ＶＤＤに対して一定と
なるだろう。これは、更に図６−図７に関連して下記に
述べられるが、電圧Ｖｂ（Ｖａ）の遷移エッジをＶＤＤ
に対して一定にする。
【００１８】図１のような回路でデータが伝送されると
き、クランプ回路は二つの追加した機能を達成する。第
１に、ビット幅が変化しても一定のエッジタイミングを
提供する。典型的に、データは変化するビット幅を有す
るものである。これはＶａあるいはＶｂでの電圧変化が
遅い立ち上がりと立ち下がりあるいはスルーレートを有
しているとき問題が発生する。例えば、もしＶａで立ち
下がり時間が最小のビット幅の２５％を必要とすると、
Ｍ５のゲートでＶＤＤ（クランプなし）への立ち上がり
時間はこれを実現するために最小ビット幅よりも大きく
しなければならなくなるだろう（遅い立ち上がり時間は
Ｉ１とＣ１の割合の大きさによって達成可能である）。
このことは、最小の幅のビットによってはＭ５のゲート
の立ち上がり電圧がいかなる過程でもＶＤＤに到達せ
ず、一方幅広のビットによってはＭ５のゲートの立ち上
がり電圧はそれより高くあるいはいかなる過程でもＶＤ
Ｄに到達することを意味する。Ｍ５（Ｍ６）のゲートで
のより高い電圧は、Ｍ５（Ｍ６）の閾値電圧に至るには
より多くの道をたどらなければならないことを意味する
（これはより長い時間を要することをも意味する）。故
に、Ｖａでの立ち上がりエッジのタイミングは最小幅ビ
ットと幅広のビットで変わる。この症状は図６で示され
ている。
き、クランプ回路は二つの追加した機能を達成する。第
１に、ビット幅が変化しても一定のエッジタイミングを
提供する。典型的に、データは変化するビット幅を有す
るものである。これはＶａあるいはＶｂでの電圧変化が
遅い立ち上がりと立ち下がりあるいはスルーレートを有
しているとき問題が発生する。例えば、もしＶａで立ち
下がり時間が最小のビット幅の２５％を必要とすると、
Ｍ５のゲートでＶＤＤ（クランプなし）への立ち上がり
時間はこれを実現するために最小ビット幅よりも大きく
しなければならなくなるだろう（遅い立ち上がり時間は
Ｉ１とＣ１の割合の大きさによって達成可能である）。
このことは、最小の幅のビットによってはＭ５のゲート
の立ち上がり電圧がいかなる過程でもＶＤＤに到達せ
ず、一方幅広のビットによってはＭ５のゲートの立ち上
がり電圧はそれより高くあるいはいかなる過程でもＶＤ
Ｄに到達することを意味する。Ｍ５（Ｍ６）のゲートで
のより高い電圧は、Ｍ５（Ｍ６）の閾値電圧に至るには
より多くの道をたどらなければならないことを意味する
（これはより長い時間を要することをも意味する）。故
に、Ｖａでの立ち上がりエッジのタイミングは最小幅ビ
ットと幅広のビットで変わる。この症状は図６で示され
ている。
【００１９】図６は、クランプＣＬ１とＣＬ２が存在し
ない入力Ｖ１とトランジスタＭ５のゲートの電圧波形を
示す。時間ｔ１で、Ｖ１はローとなり（すなわちＶＤＤ
ボルトからＶＳＳボルトへ）、Ｍ５のゲート電圧はＶＳ
ＳからＶＤＤに向かって立ち上がり始める（積み重ねら
れたトランジスタ対Ｍ１／Ｍ３はインバータとして働
き、それ故Ｍ５のゲート電圧は入力電圧Ｖ１のそれから
反転する）。しかしながら、最小の符号幅(symbol widt
h)Ｗ１により、Ｍ５のゲート電圧はＶＤＤに到達する時
間がないまま入力電圧Ｖ１が時間ｔ２でハイとなり始め
る。むしろＭ５のゲート電圧は時間ｔ２でローに行きは
じめ、決してＶＤＤに到達しない。このゲートはＭ５の
閾値電圧を結果として通り、その点でトランジスタＭ５
はターンオンする（Ｍ５はｐチャンネルＦＥＴであり、
ゲート電圧が閾値電圧よりも小さいときターンオンす
る）。最小ビット幅Ｗ１に引き続き、Ｖ１入力スイッチ
ング（時間ｔ２）と出力ドライバＭ５がターンオンし始
める時の間の時間は、図６のＴＮで示されている。時間
ｔ３で入力Ｖ１がローレベルに変化すると、時間ｔ１で
起きたのと同様にＭ５のゲート電圧はＶＤＤの方向に立
ち上がり始める。しかしながら、今度は符号幅Ｗ２が大
きく、その結果ゲート電圧は電圧ＶＤＤに向かうに十分
な時間を有している。ゲート電圧はいまやより高い電圧
レベルにあるため、入力Ｖ１が時間ｔ４でハイとなった
とき、この電圧をＭ５の閾値電圧以下に減少させるには
より長い時間を要する。広いビット幅Ｗ２により、Ｖ１
入力が（時間ｔ４で）ハイにスイッチングし出力ドライ
バＭ５がターンオンする時間との間の時間が、図６のＴ
Ｗとして示される。ＴＷ＞ＴＮが見てとれる。故に、Ｖ
ａでの立ち上がりエッジのタイミングは最小幅のビット
とより広いビットとの間で変化する。
ない入力Ｖ１とトランジスタＭ５のゲートの電圧波形を
示す。時間ｔ１で、Ｖ１はローとなり（すなわちＶＤＤ
ボルトからＶＳＳボルトへ）、Ｍ５のゲート電圧はＶＳ
ＳからＶＤＤに向かって立ち上がり始める（積み重ねら
れたトランジスタ対Ｍ１／Ｍ３はインバータとして働
き、それ故Ｍ５のゲート電圧は入力電圧Ｖ１のそれから
反転する）。しかしながら、最小の符号幅(symbol widt
h)Ｗ１により、Ｍ５のゲート電圧はＶＤＤに到達する時
間がないまま入力電圧Ｖ１が時間ｔ２でハイとなり始め
る。むしろＭ５のゲート電圧は時間ｔ２でローに行きは
じめ、決してＶＤＤに到達しない。このゲートはＭ５の
閾値電圧を結果として通り、その点でトランジスタＭ５
はターンオンする（Ｍ５はｐチャンネルＦＥＴであり、
ゲート電圧が閾値電圧よりも小さいときターンオンす
る）。最小ビット幅Ｗ１に引き続き、Ｖ１入力スイッチ
ング（時間ｔ２）と出力ドライバＭ５がターンオンし始
める時の間の時間は、図６のＴＮで示されている。時間
ｔ３で入力Ｖ１がローレベルに変化すると、時間ｔ１で
起きたのと同様にＭ５のゲート電圧はＶＤＤの方向に立
ち上がり始める。しかしながら、今度は符号幅Ｗ２が大
きく、その結果ゲート電圧は電圧ＶＤＤに向かうに十分
な時間を有している。ゲート電圧はいまやより高い電圧
レベルにあるため、入力Ｖ１が時間ｔ４でハイとなった
とき、この電圧をＭ５の閾値電圧以下に減少させるには
より長い時間を要する。広いビット幅Ｗ２により、Ｖ１
入力が（時間ｔ４で）ハイにスイッチングし出力ドライ
バＭ５がターンオンする時間との間の時間が、図６のＴ
Ｗとして示される。ＴＷ＞ＴＮが見てとれる。故に、Ｖ
ａでの立ち上がりエッジのタイミングは最小幅のビット
とより広いビットとの間で変化する。
【００２０】ここで図７を参照し、ここで述べる本発明
を使用した効果を示す。図７は入力Ｖ１とＭ５のゲート
の電圧波形を示し、Ｍ５のゲートはクランプＣＬ１を有
する。時間ｔ１で、Ｖ１がローとなったとき、Ｍ５のゲ
ート電圧はＶＳＳからＶＤＤの方に立ち上がり始める。
しかし、入力電圧が時間ｔ２で変化する前にクランプ閾
値Ｖｃに到達し、それ故Ｍ５のゲート電圧はｔ２の前に
最大電圧であるＶｃに到達する。時間ｔ２では、入力電
圧Ｖ１はローからハイにスイッチする。Ｍ５のゲート電
圧は時間ｔ２でローに行き始める。このゲート電圧は結
果としてＭ５の閾値電圧を通過し、その点でトランジス
タＭ５はターンオンし始める。最小ビット幅により、Ｖ
１入力が（時間ｔ２で）スイッチングし出力ドライバＭ
５がターンオンし始める時間との間の時間は、図７でＴ
Ｎとして示される。時間ｔ３で入力Ｖ１がローレベルに
変化することにより、時間ｔ１で起こったのと同様にＭ
５のゲート電圧がＶＤＤ方向に立ち上がり始める。しか
しながら、たとえビット幅Ｗ２がより大きく、そして、
ゲート電圧が電圧ＶＤＤに向かうに十分な時間を有して
いても、ゲート電圧はＶｃでクランプされる。ゲート電
圧が最小幅ビットによるものと同一の電圧レベルにある
ため、この電圧がＭ５の閾値電圧以下に減少するために
要する時間は同一となる。広いビット幅Ｗ２に従って、
Ｖ１入力が（時間ｔ４で）スイッチングし出力ドライバ
Ｍ５が実際にターンオンする時間との間の時間は、図７
のＴＷで示される。ＴＷ＝ＴＮが見てとれる。故に、Ｖ
ａでの立ち上がりエッジのタイミングは最小幅ビットと
それより広い幅のビットの間で変化しない。加えて、ゲ
ート電圧がＶｃにクランプされているため、出力信号Ｖ
ａ（またはＶｂ）の遷移エッジはＶＤＤに対して一定で
ある。
を使用した効果を示す。図７は入力Ｖ１とＭ５のゲート
の電圧波形を示し、Ｍ５のゲートはクランプＣＬ１を有
する。時間ｔ１で、Ｖ１がローとなったとき、Ｍ５のゲ
ート電圧はＶＳＳからＶＤＤの方に立ち上がり始める。
しかし、入力電圧が時間ｔ２で変化する前にクランプ閾
値Ｖｃに到達し、それ故Ｍ５のゲート電圧はｔ２の前に
最大電圧であるＶｃに到達する。時間ｔ２では、入力電
圧Ｖ１はローからハイにスイッチする。Ｍ５のゲート電
圧は時間ｔ２でローに行き始める。このゲート電圧は結
果としてＭ５の閾値電圧を通過し、その点でトランジス
タＭ５はターンオンし始める。最小ビット幅により、Ｖ
１入力が（時間ｔ２で）スイッチングし出力ドライバＭ
５がターンオンし始める時間との間の時間は、図７でＴ
Ｎとして示される。時間ｔ３で入力Ｖ１がローレベルに
変化することにより、時間ｔ１で起こったのと同様にＭ
５のゲート電圧がＶＤＤ方向に立ち上がり始める。しか
しながら、たとえビット幅Ｗ２がより大きく、そして、
ゲート電圧が電圧ＶＤＤに向かうに十分な時間を有して
いても、ゲート電圧はＶｃでクランプされる。ゲート電
圧が最小幅ビットによるものと同一の電圧レベルにある
ため、この電圧がＭ５の閾値電圧以下に減少するために
要する時間は同一となる。広いビット幅Ｗ２に従って、
Ｖ１入力が（時間ｔ４で）スイッチングし出力ドライバ
Ｍ５が実際にターンオンする時間との間の時間は、図７
のＴＷで示される。ＴＷ＝ＴＮが見てとれる。故に、Ｖ
ａでの立ち上がりエッジのタイミングは最小幅ビットと
それより広い幅のビットの間で変化しない。加えて、ゲ
ート電圧がＶｃにクランプされているため、出力信号Ｖ
ａ（またはＶｂ）の遷移エッジはＶＤＤに対して一定で
ある。
【００２１】本デザインで達成できる第２の追加機能
は、伝送の大きさあるいは振幅で様々である容量蓄積の
影響を最小にし、あるいは減少させることである。アイ
ドル状態から実際に伝送する変化の間、図１のような回
路でクランプＣＬ１とＣＬ２が無いものは、定電流源Ｉ
ｓに容量が集中する影響を与える。これらの影響によ
り、平衡状態に達するまで、Ｉｓの量、それ故伝送電圧
の大きさを変化させる。図１の回路でクランプＣＬ１と
ＣＬ２が含まれている場合は、Ｍ５とＭ６のゲート−ソ
ース容量にとってグランドへのローインピーダンス通路
が提供される。このローインピーダンスは、定電流源に
集中するチャージ（蓄積）を開放する道を与えることに
なり、結果としていかなる時でも一定の大きさで伝送で
きることとなる。このクランプ無しでは、チャージは定
電流源に集中し、電流そして伝送電圧の大きさを変化さ
せる。
は、伝送の大きさあるいは振幅で様々である容量蓄積の
影響を最小にし、あるいは減少させることである。アイ
ドル状態から実際に伝送する変化の間、図１のような回
路でクランプＣＬ１とＣＬ２が無いものは、定電流源Ｉ
ｓに容量が集中する影響を与える。これらの影響によ
り、平衡状態に達するまで、Ｉｓの量、それ故伝送電圧
の大きさを変化させる。図１の回路でクランプＣＬ１と
ＣＬ２が含まれている場合は、Ｍ５とＭ６のゲート−ソ
ース容量にとってグランドへのローインピーダンス通路
が提供される。このローインピーダンスは、定電流源に
集中するチャージ（蓄積）を開放する道を与えることに
なり、結果としていかなる時でも一定の大きさで伝送で
きることとなる。このクランプ無しでは、チャージは定
電流源に集中し、電流そして伝送電圧の大きさを変化さ
せる。
【００２２】図２−４は、図１の回路の別な実施例を示
す。図２は図１と同様に動作するが、しかし出力段がミ
ラーイメージ・タイプとなっている。特にトランジスタ
Ｍ５とＭ６のゲートをグランドにクランプした代わり
に、トランジスタＭ５とＭ６のゲートはＶＤＤにクラン
プされている。また、ＶＤＤからトランジスタＭ５とＭ
６のソースノード１４と１６に定電流源を提供する代わ
りに、定電流源ＩｓはグランドからＭ５とＭ６のソース
ノードに提供される。この回路は、図１の回路と同様の
方法で、しかし反対に動作する。
す。図２は図１と同様に動作するが、しかし出力段がミ
ラーイメージ・タイプとなっている。特にトランジスタ
Ｍ５とＭ６のゲートをグランドにクランプした代わり
に、トランジスタＭ５とＭ６のゲートはＶＤＤにクラン
プされている。また、ＶＤＤからトランジスタＭ５とＭ
６のソースノード１４と１６に定電流源を提供する代わ
りに、定電流源ＩｓはグランドからＭ５とＭ６のソース
ノードに提供される。この回路は、図１の回路と同様の
方法で、しかし反対に動作する。
【００２３】図３は図１の回路の改良であり、そして二
つの積み重ねられたトランジスタの対のドライバＭ５／
Ｍ７そしてＭ６／Ｍ８を含む。トランジスタＭ５とＭ７
はそれぞれ他に共通に接続されたゲートを有し、それは
クランプＣＬ１の正（＋）の端子に接続されている。ト
ランジスタのＭ５とＭ７のドレインはまた他に共通に接
続され、その接続部は出力ノードＶａである。同様な形
で、トランジスタＭ６とＭ８はそれぞれ他に共通に接続
されたゲートを有し、それはクランプＣＬ２の正（＋）
の端子に接続されている。トランジスタのＭ６とＭ８の
ドレインはまた他に共通に接続され、その接続部は出力
ノードＶｂである。出力ノードＶａとＶｂは抵抗Ｒを介
して共に接続されている。図３の構成は、負荷Ｒを供給
電圧（ＶＤＤあるいはＶＳＳ）から絶縁可能である。一
方、図１に関して上記で述べた手法（そして関連して図
６−図７で示したタイミング・ダイアグラム）は図３の
回路にも適用できる。
つの積み重ねられたトランジスタの対のドライバＭ５／
Ｍ７そしてＭ６／Ｍ８を含む。トランジスタＭ５とＭ７
はそれぞれ他に共通に接続されたゲートを有し、それは
クランプＣＬ１の正（＋）の端子に接続されている。ト
ランジスタのＭ５とＭ７のドレインはまた他に共通に接
続され、その接続部は出力ノードＶａである。同様な形
で、トランジスタＭ６とＭ８はそれぞれ他に共通に接続
されたゲートを有し、それはクランプＣＬ２の正（＋）
の端子に接続されている。トランジスタのＭ６とＭ８の
ドレインはまた他に共通に接続され、その接続部は出力
ノードＶｂである。出力ノードＶａとＶｂは抵抗Ｒを介
して共に接続されている。図３の構成は、負荷Ｒを供給
電圧（ＶＤＤあるいはＶＳＳ）から絶縁可能である。一
方、図１に関して上記で述べた手法（そして関連して図
６−図７で示したタイミング・ダイアグラム）は図３の
回路にも適用できる。
【００２４】図４は、図２と図３の両方の変更を含む。
図４の回路は、図２で示された電流源／出力ドライバの
構成の両方をミラーし、図３で示した二つの積み重ねら
れたトランジスタ対のドライバ回路を含んで、図１のそ
れから改良されたものである。図４の動作は図２と図３
のそれと同様であり、繰り返す必要は無い。
図４の回路は、図２で示された電流源／出力ドライバの
構成の両方をミラーし、図３で示した二つの積み重ねら
れたトランジスタ対のドライバ回路を含んで、図１のそ
れから改良されたものである。図４の動作は図２と図３
のそれと同様であり、繰り返す必要は無い。
【００２５】図５は、図１−４で示されたクランプＣＬ
１の様々な構成を示す。好ましいクランプは複数のトラ
ンジスタからなり、ダイオードとして構成され、直列に
接続され、該複数のトランジスタは少なくとも一つのｐ
チャンネル・デバイスからなっている。好ましい構成は
図５で示された最も右側の１４であって、二つのｐチャ
ンネルＦＥＴデバイスがそれぞれダイオード（ゲートが
直接それぞれのドレインに接続されている）として構成
され、該ダイオードは共に直列に接続されている。特定
のデバイス・サイズはプロセスで規定され、好ましい実
施例ではほぼ１．９ボルトのクランプ電圧となるように
選択される。
１の様々な構成を示す。好ましいクランプは複数のトラ
ンジスタからなり、ダイオードとして構成され、直列に
接続され、該複数のトランジスタは少なくとも一つのｐ
チャンネル・デバイスからなっている。好ましい構成は
図５で示された最も右側の１４であって、二つのｐチャ
ンネルＦＥＴデバイスがそれぞれダイオード（ゲートが
直接それぞれのドレインに接続されている）として構成
され、該ダイオードは共に直列に接続されている。特定
のデバイス・サイズはプロセスで規定され、好ましい実
施例ではほぼ１．９ボルトのクランプ電圧となるように
選択される。
【００２６】図８は、複数のスルーレート制御信号発生
器が共に合わされた手法を示す。電流スイッチは、サイ
ン波形と同様な遷移エッジを発生するために、入力Ｖ１
１／Ｖ２１、Ｖ１２、Ｖ２２、．．．Ｖ１ｎ／Ｖ２ｎを
介して順次ターンオンされる。従って図８の回路はＤ−
Ａコンバータとして機能する。出力Ｖａ１、Ｖａ
２、．．．Ｖａｎは、抵抗Ｒａを介して出力電圧を発生
するように共に接続されており、出力Ｖｂ１、Ｖｂ
２、．．．Ｖｂｎは、抵抗Ｒｂを介して出力電圧を発生
するように共に接続されている。この回路によりエッジ
の形のより制御可能となり、矩形波の入力でサイン波形
を発生することが可能である。
器が共に合わされた手法を示す。電流スイッチは、サイ
ン波形と同様な遷移エッジを発生するために、入力Ｖ１
１／Ｖ２１、Ｖ１２、Ｖ２２、．．．Ｖ１ｎ／Ｖ２ｎを
介して順次ターンオンされる。従って図８の回路はＤ−
Ａコンバータとして機能する。出力Ｖａ１、Ｖａ
２、．．．Ｖａｎは、抵抗Ｒａを介して出力電圧を発生
するように共に接続されており、出力Ｖｂ１、Ｖｂ
２、．．．Ｖｂｎは、抵抗Ｒｂを介して出力電圧を発生
するように共に接続されている。この回路によりエッジ
の形のより制御可能となり、矩形波の入力でサイン波形
を発生することが可能である。
【００２７】図９は、そのようなサイン波形発生を達成
するために使用される制御ロジック（論理）である。図
８の合成した信号発生器によって発生したデータ信号
は、２０に供給される。クロック信号は２２で供給され
る。好ましい実施例では、クロック信号２２は、データ
信号２０の周波数よりもＮ倍大きい周波数で動作する。
例えば、データ信号が１ＭＨｚ信号であった場合は、ク
ロック信号は好ましくは１０ＭＨｚである。データとク
ロック信号は、クロック型のフリップフロップであるブ
ロック２４に提供される。ブロック２４のＱ出力は、ク
ロック信号２２と同様に状態マシーン（ｓｔａｔｅ ｍ
ａｃｈｉｎｅ）２６に接続されている。状態マシーン２
６は複数の出力Ｖ１１、．．．Ｖ１ｎを有しており、図
８の入力Ｖ１１、．．．Ｖ１ｎに接続されている。状態
マシーン２６は、データ信号を遅延して順番に図８の様
々な信号発生器１０の個々に供給する。遅延順序のため
の状態マシーン２６は、この技術の専門分野において良
く知られており、更にここで述べる必要はない。入力信
号を複数の信号発生器に順序だてることにより、矩形波
形データ信号２０からサイン波形を発生することができ
る。
するために使用される制御ロジック（論理）である。図
８の合成した信号発生器によって発生したデータ信号
は、２０に供給される。クロック信号は２２で供給され
る。好ましい実施例では、クロック信号２２は、データ
信号２０の周波数よりもＮ倍大きい周波数で動作する。
例えば、データ信号が１ＭＨｚ信号であった場合は、ク
ロック信号は好ましくは１０ＭＨｚである。データとク
ロック信号は、クロック型のフリップフロップであるブ
ロック２４に提供される。ブロック２４のＱ出力は、ク
ロック信号２２と同様に状態マシーン（ｓｔａｔｅ ｍ
ａｃｈｉｎｅ）２６に接続されている。状態マシーン２
６は複数の出力Ｖ１１、．．．Ｖ１ｎを有しており、図
８の入力Ｖ１１、．．．Ｖ１ｎに接続されている。状態
マシーン２６は、データ信号を遅延して順番に図８の様
々な信号発生器１０の個々に供給する。遅延順序のため
の状態マシーン２６は、この技術の専門分野において良
く知られており、更にここで述べる必要はない。入力信
号を複数の信号発生器に順序だてることにより、矩形波
形データ信号２０からサイン波形を発生することができ
る。
【００２８】総括すると、この発明は３あるいは５ボル
トの両方で動作するドライバを開発するのに直面する３
つの問題を解決する。伝送信号のコモンモード・エネル
ギーは電源電圧の変動で減衰されない。伝送信号のコモ
ンモード・エネルギーは符号幅の変動で減衰されない。
最後に伝送レベルは容量蓄積の影響によって変動しな
い。
トの両方で動作するドライバを開発するのに直面する３
つの問題を解決する。伝送信号のコモンモード・エネル
ギーは電源電圧の変動で減衰されない。伝送信号のコモ
ンモード・エネルギーは符号幅の変動で減衰されない。
最後に伝送レベルは容量蓄積の影響によって変動しな
い。
【００２９】本発明の好ましい実施例を描きそして述べ
たが、ここで開示したそのものの構成に限定されるもの
と理解すべきではなく、特許請求の範囲で定義される本
発明の技術思想内に包含されるあらゆる変更や改良に対
しても本権利が及ぶものである。
たが、ここで開示したそのものの構成に限定されるもの
と理解すべきではなく、特許請求の範囲で定義される本
発明の技術思想内に包含されるあらゆる変更や改良に対
しても本権利が及ぶものである。
【００３０】
【発明の効果】本発明により、ドライバの出力電圧の遷
移エッジが供給電圧によらず一定となる。この手法によ
り供給電圧が許容範囲を越えて変化するときでも出力信
号のエッジ遷移の変動を最小にすることができる。更
に、出力信号の遷移エッジをより制御することにより、
より遅いエッジを発生し、供給電圧や入力符号幅の変化
でも一定の遷移する電圧形を保つことができる。
移エッジが供給電圧によらず一定となる。この手法によ
り供給電圧が許容範囲を越えて変化するときでも出力信
号のエッジ遷移の変動を最小にすることができる。更
に、出力信号の遷移エッジをより制御することにより、
より遅いエッジを発生し、供給電圧や入力符号幅の変化
でも一定の遷移する電圧形を保つことができる。
【図１】 改良された信号発生器を示す。
【図２】 改良された信号発生器の第２の実施例であ
る。
る。
【図３】 改良された信号発生器の第３の実施例であ
る。
る。
【図４】 改良された信号発生器の第４の実施例であ
る。
る。
【図５】 様々なクランプ回路を示す。
【図６】 一定でない遷移エッジによるスルーレートを
示すタイミング・ダイアグラムの第１例である。
示すタイミング・ダイアグラムの第１例である。
【図７】 本発明による対称的なスルーレート制御を示
すタイミング・ダイアグラムの第２例である。
すタイミング・ダイアグラムの第２例である。
【図８】 多くの差動電流スイッチが共に組み合わされ
た結合回路である。
た結合回路である。
【図９】 図８の結合回路を制御する回路である。
Ｉ１、Ｉ２、Ｉ３、Ｉ４、ＩＳ．．．定電流源 ＣＬ１、ＣＬ２．．．クランプ Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６．．．トランジス
タ Ｖ１、Ｖ２．．．入力信号 Ｖａ、Ｖｂ．．．出力信号 Ｒａ、Ｒｂ．．．抵抗 Ｃ１、Ｃ２．．．キャパシタ １４、１６．．．ソースノード １８．．．クランプ ２０．．．フリップフロップ ２６．．．状態マシーン
タ Ｖ１、Ｖ２．．．入力信号 Ｖａ、Ｖｂ．．．出力信号 Ｒａ、Ｒｂ．．．抵抗 Ｃ１、Ｃ２．．．キャパシタ １４、１６．．．ソースノード １８．．．クランプ ２０．．．フリップフロップ ２６．．．状態マシーン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フィリップ エイ．キャラハン アメリカ合衆国 コロラド州 80525 フ ォート コリンズ ローリングウッド ド ライブ 1912
Claims (19)
- 【請求項１】 入力信号を受信する受信部と、 複数の公称供給電圧のうちの一つと実質的に異なった電
圧でドライバ回路を操作する間に前記入力信号から出力
信号を発生する手段と、からなるスルーレート制御駆動
回路。 - 【請求項２】 前記複数の公称供給電圧が約３．３ボル
トと５．５ボルトである請求項１記載のスルーレート制
御駆動回路。 - 【請求項３】 前記ドライバ回路がイーサネット・ドラ
イバ回路である請求項１記載のスルーレート制御駆動回
路。 - 【請求項４】 前記ドライバ回路がＳＣＳＩドライバ回
路である請求項１記載のスルーレート制御駆動回路。 - 【請求項５】 トランジスタと、 前記トランジスタのクランプされた入力電圧と前記トラ
ンジスタのターンオン電圧との間で一定の電圧差を維持
する手段と、からなる信号発生器。 - 【請求項６】 定電流源に接続され、該定電流源を選択
的にイネーブル（ＥＮＡＢＬＥ）あるいはディスエーブ
ル（ＤＩＳＡＢＬＥ）する出力ドライバと、 前記出力ドライバの入力に接続されたクランプと、から
なる信号発生器。 - 【請求項７】 夫々が定電流源を選択的にイネーブルあ
るいはディスエーブルする複数の出力ドライバと、 前記複数の各出力ドライバの入力に夫々接続された複数
のクランプと、からなる信号発生器。 - 【請求項８】 少なくとも一つの定電流源を有するカレ
ント・スターブド・インバータと、 伝送すべきデータに基づき、前記カレント・スターブド
・インバータの定電流源からクランプに電流をスイッチ
ングする手段と、からなるデータ伝送回路。 - 【請求項９】 電流スイッチに接続された前記クランプ
によってクランプ電圧を発生する請求項８記載のデータ
伝送回路。 - 【請求項１０】 少なくとも一つの入力と一つの出力と
を有する回路であって、 入力信号を受信する入力部と、 出力信号を伝送する出力部と、 入力信号のスルーレートよりも遅いスルーレートを有す
る対称的な出力信号を発生する手段と、からなるデータ
伝送回路。 - 【請求項１１】 公称供給電圧と、 複数の公称供給電圧と実質的に異なる供給電圧で実質的
に一定のスルーレートを有する出力信号を発生する手段
からなる信号発生器と、からなるシステム。 - 【請求項１２】 入力信号を受信し、 複数の公称供給電圧のうちの一つと実質的に異なった電
圧によりドライバ回路を操作する間前記入力信号から出
力信号を発生する、過程からなるスルーレート制御回路
の操作方法。 - 【請求項１３】 トランジスタのクランプされた入力電
圧と前記トランジスタのターンオン電圧との間で一定の
電圧差を維持する、電気信号発生方法。 - 【請求項１４】 入力信号を受信し、 受信した入力信号に基づき出力ドライバを選択的にイネ
ーブルあるいはディスエーブルし、 ディスエーブルしたとき前記出力ドライバの入力をクラ
ンプする、過程からなる電気信号発生方法。 - 【請求項１５】 少なくとも一つの入力信号を受信し、 前記受信した少なくとも一つの入力信号に基づき、選択
的に複数の出力ドライバをイネーブルあるいはディスエ
ーブルし、 出力ドライバがディスエーブルのとき、前記複数の出力
ドライバの各入力をクランプする、過程からなる電気信
号発生方法。 - 【請求項１６】 伝送すべきデータに基づき定電流源か
らクランプに電流をスイッチングするデータ伝送方法。 - 【請求項１７】 スイッチ電流から出力トランジスタの
ゲート電圧を発生し、 前記出力トランジスタによって出力信号を発生する、過
程を更に有する請求項１６記載のデータ伝送方法。 - 【請求項１８】 入力信号を受信し、 入力信号のスルーレートよりも遅いスルーレートを有す
る対称的な出力信号を発生する、過程からなるデータ伝
送方法。 - 【請求項１９】 公称供給電圧を発生し、 複数の公称供給電圧と実質的に異なる供給電圧で実質的
に一定のスルーレートを有する出力信号を発生する、過
程からなる方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/333,014 US5677642A (en) | 1994-11-01 | 1994-11-01 | Signal generator with supply voltage tolerance |
| US08/333,014 | 1994-11-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08213892A true JPH08213892A (ja) | 1996-08-20 |
| JP3850470B2 JP3850470B2 (ja) | 2006-11-29 |
Family
ID=23300884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28140195A Expired - Fee Related JP3850470B2 (ja) | 1994-11-01 | 1995-10-30 | スルーレート制御駆動回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5677642A (ja) |
| EP (1) | EP0711037B1 (ja) |
| JP (1) | JP3850470B2 (ja) |
| KR (1) | KR100402090B1 (ja) |
| DE (1) | DE69531479T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8384462B2 (en) | 2007-11-29 | 2013-02-26 | Nlt Technologies, Ltd. | Delay element, variable delay line, and voltage controlled oscillator, as well as display device and system comprising the same |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114872A (en) * | 1996-05-31 | 2000-09-05 | Nippon Steel Corporation | Differential input circuit |
| US5869988A (en) * | 1997-03-25 | 1999-02-09 | Marvell Technology Group, Ltd. | High speed write driver for inductive heads |
| US6111450A (en) * | 1998-07-15 | 2000-08-29 | Lucent Technologies, Inc. | Operating voltage adapting buffer |
| US6411126B1 (en) * | 2000-12-21 | 2002-06-25 | Texas Instruments Incorporated | Output slew rate control for a differential transmission line driver |
| CN100367142C (zh) * | 2003-10-21 | 2008-02-06 | 联发科技股份有限公司 | 可快速终止工作的低噪声稳压电路 |
| US7148725B1 (en) * | 2004-06-04 | 2006-12-12 | Intel Corporation | Voltage clamp |
| US7511550B2 (en) * | 2006-09-26 | 2009-03-31 | Agere Systems Inc. | Method and apparatus for improving reliability of an integrated circuit having multiple power domains |
| US9560994B2 (en) | 2008-03-26 | 2017-02-07 | Covidien Lp | Pulse oximeter with adaptive power conservation |
| RU2749996C1 (ru) * | 2020-11-24 | 2021-06-21 | Акционерное общество "Ульяновский механический завод" | Устройство формирования сложных сигналов |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU608822B2 (en) * | 1987-06-29 | 1991-04-18 | Digital Equipment Corporation | Bus transmitter having controlled trapezoidal slew rate |
| JPH025618A (ja) * | 1988-06-23 | 1990-01-10 | Fujitsu Ltd | 論理回路 |
| US4877978A (en) * | 1988-09-19 | 1989-10-31 | Cypress Semiconductor | Output buffer tri-state noise reduction circuit |
| JP2724872B2 (ja) * | 1989-04-12 | 1998-03-09 | 三菱電機株式会社 | 半導体集積回路用入力回路 |
| JPH0360520A (ja) * | 1989-07-28 | 1991-03-15 | Nec Corp | 半導体集積回路 |
| US4972101A (en) * | 1989-09-19 | 1990-11-20 | Digital Equipment Corporation | Noise reduction in CMOS driver using capacitor discharge to generate a control voltage |
| JPH03119831A (ja) * | 1989-10-02 | 1991-05-22 | Mitsubishi Electric Corp | データ伝送用信号発生器 |
| US4978905A (en) * | 1989-10-31 | 1990-12-18 | Cypress Semiconductor Corp. | Noise reduction output buffer |
| US5103157A (en) * | 1990-07-10 | 1992-04-07 | National Semiconductor Corp. | Common emitter amplifiers operating from a multiplicity of power supplies |
| US5220213A (en) * | 1991-03-06 | 1993-06-15 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
| JPH05211436A (ja) * | 1992-01-30 | 1993-08-20 | Fujitsu Ltd | 半導体集積回路 |
| JP3470818B2 (ja) * | 1992-04-30 | 2003-11-25 | アジレント・テクノロジーズ・インク | プログラム可能な充電電流と極性を有する単位利得正帰還積分器 |
| US5311084A (en) * | 1992-06-23 | 1994-05-10 | At&T Bell Laboratories | Integrated circuit buffer with controlled rise/fall time |
| SE9202033L (sv) * | 1992-07-01 | 1994-01-02 | Ellemtel Utvecklings Ab | Kopplingsanordning för styrning av parametrar i logikkopplingar eller liknande |
| US5329252A (en) * | 1992-11-05 | 1994-07-12 | Northern Telecom Limited | Slew-rate limited voltage controlled oscillator control voltage clamp circuit |
| US5382921A (en) * | 1992-11-23 | 1995-01-17 | National Semiconductor Corporation | Automatic selection of an operating frequency in a low-gain broadband phase lock loop system |
| US5331295A (en) * | 1993-02-03 | 1994-07-19 | National Semiconductor Corporation | Voltage controlled oscillator with efficient process compensation |
| ES2103106T3 (es) * | 1993-02-25 | 1997-08-16 | At & T Corp | Linea de retardo variable de amplio margen y oscilador en anillo. |
| US5394037A (en) * | 1993-04-05 | 1995-02-28 | Lattice Semiconductor Corporation | Sense amplifiers and sensing methods |
| US5304952A (en) * | 1993-05-10 | 1994-04-19 | National Semiconductor Corporation | Lock sensor circuit and method for phase lock loop circuits |
| US5377094A (en) * | 1993-05-14 | 1994-12-27 | Siliconix Incorporated | Push-pull output stage for driving motors which generates auxiliary voltage supply |
| US5309036A (en) * | 1993-05-28 | 1994-05-03 | Myson Technology Inc. | Driver circuit for an attachment unit interface used in a network system |
| US6118261A (en) * | 1993-11-08 | 2000-09-12 | International Business Machines Corp. | Slew rate control circuit |
-
1994
- 1994-11-01 US US08/333,014 patent/US5677642A/en not_active Expired - Lifetime
-
1995
- 1995-10-30 JP JP28140195A patent/JP3850470B2/ja not_active Expired - Fee Related
- 1995-10-31 KR KR1019950038677A patent/KR100402090B1/ko active IP Right Grant
- 1995-11-01 EP EP95307814A patent/EP0711037B1/en not_active Expired - Lifetime
- 1995-11-01 DE DE69531479T patent/DE69531479T2/de not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8384462B2 (en) | 2007-11-29 | 2013-02-26 | Nlt Technologies, Ltd. | Delay element, variable delay line, and voltage controlled oscillator, as well as display device and system comprising the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0711037B1 (en) | 2003-08-13 |
| JP3850470B2 (ja) | 2006-11-29 |
| DE69531479T2 (de) | 2004-06-17 |
| KR100402090B1 (ko) | 2004-03-02 |
| EP0711037A2 (en) | 1996-05-08 |
| DE69531479D1 (de) | 2003-09-18 |
| KR960020203A (ko) | 1996-06-17 |
| US5677642A (en) | 1997-10-14 |
| EP0711037A3 (en) | 1997-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6664822B2 (en) | Driving device having dummy circuit | |
| EP0788059B1 (en) | Driver circuit device | |
| US7038521B2 (en) | Voltage level shifting circuit with improved switching speed | |
| JP4059387B2 (ja) | 集積回路のノードにおけるディジタル信号の遷移エッジのスルー・レートを変化させる装置 | |
| US10298238B2 (en) | Differential driver with pull up and pull down boosters | |
| US4972517A (en) | Driver circuit receiving input voltage and providing corresponding output voltage | |
| US7323912B2 (en) | Half-bridge driver and power conversion system with such driver | |
| KR19990022015A (ko) | 직교 클럭 발생기에 사용하기 위한 위상시프터 | |
| JP3850470B2 (ja) | スルーレート制御駆動回路 | |
| WO1993020617A1 (en) | Digital clock selection and changeover apparatus | |
| US5801565A (en) | High speed differential data latch | |
| JPH06283981A (ja) | デューティサイクル等化回路 | |
| US6377102B2 (en) | Load equalization in digital delay interpolators | |
| US7187721B1 (en) | Transition-time control in a high-speed data transmitter | |
| KR100736056B1 (ko) | 제어 발진기 시스템 및 방법 | |
| JP2002057728A (ja) | 信号伝達装置 | |
| US6130569A (en) | Method and apparatus for a controlled transition rate driver | |
| US6366520B1 (en) | Method and system for controlling the slew rate of signals generated by open drain driver circuits | |
| JP2002026670A (ja) | 抵抗ラダー型電子ボリューム | |
| CN111682873A (zh) | 一种低功耗输出缓冲器电路 | |
| US6618786B1 (en) | Current-mode bus line driver having increased output impedance | |
| US5555263A (en) | Method and apparatus for reducing switching oscillations in an ISDN line interface circuit | |
| US6956400B2 (en) | Converter from ECL to CMOS and network element for transmitting signals | |
| JPH0812995B2 (ja) | 半導体レベル変換装置 | |
| EP0347048A2 (en) | A CMOS differential driver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050830 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051212 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060705 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060830 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |