JPS62220030A - 信号変換装置 - Google Patents

信号変換装置

Info

Publication number
JPS62220030A
JPS62220030A JP6294386A JP6294386A JPS62220030A JP S62220030 A JPS62220030 A JP S62220030A JP 6294386 A JP6294386 A JP 6294386A JP 6294386 A JP6294386 A JP 6294386A JP S62220030 A JPS62220030 A JP S62220030A
Authority
JP
Japan
Prior art keywords
signal
switching circuit
circuit
input
unipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6294386A
Other languages
English (en)
Inventor
Yuji Miyamoto
裕司 宮本
Masanori Arai
荒井 雅典
Takemi Endo
遠藤 竹美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6294386A priority Critical patent/JPS62220030A/ja
Publication of JPS62220030A publication Critical patent/JPS62220030A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔1既要〕 制御回路にクロックを入力し、同人力の“1”、又は“
0”のいずれかに対応する出力の時のみ、制御信号をユ
ニポーラ・バイポーラ変換回路に与え、一方、ユニポー
ラ・バイポーラ変換回路の2つの入力端子に、NRZの
ユニポーラの信号をスイッチ回路を介して交互に入力し
、かつ、上記制御信号が加わった時のみ、時間的に交互
にRZの信号を出力し、これら2つのRZの信号を合成
する事により、消費電力の低減と、きれいな出力波形を
得るようにするものである。
〔産業上の利用分野〕
本発明は、ディジタル伝送における、例えば多重化装置
等の局内の出力部に使用されるバイポーラ出力回路の改
良に関するものである。
ディジタルのデータ伝送においては、同軸伝送路では、
伝送路に接続した受信装置において、タイミング成分が
大きくタイミング抽出が容易な事、及びBSI化(Bi
t 5equence Independent :ど
のような入力符号列に対しても、伝送特性が影響を受け
ない)に有利である等の理由から、信号“1”としてプ
ラスの値と、マイナスの値を交互に使用し、信号“0”
としてO■を使用するバイポーラ符号化による信号を用
いている。
一方、多重化装置等の装置においては、各種の処理が容
易な、信号“1”と“0”をそれぞれ異なる二値の電圧
で表現するユニポーラ符号化による信号(例えばCML
、TTL等)が用いられる。
本発明は、ユニポーラからバイポーラの信号に変換して
、伝送路に送出する送信側の装置に関するものである。
この際、ユニポーラからバイポーラへの変換回路におい
ては、出来るだけ消費電力が少なく、回路が小型で、出
力波形もきれいなものである事が望ましい。
〔従来の技術〕
第4図は従来例の信号変換装置と、その前段の回路との
関係を示すブロック図である。
第5図は従来例の信号変換装置の回路図である。
第6図は従来例の信号変換装置の方式を説明する図であ
る。
以下に、信号変換装置の回路の動作について説明する。
第4図に示すスイッチ回路1にNRZのユニポーラの信
号を入力し、信号変換装置の出力G4おいてプラス側の
信号と、マイナス側の信号を時間的に交互に出力するよ
うに、スイッチ回路1において、2つの出力端子に入力
信号のオンの信号が交互に出力するようにスイッチ動作
させる。
このNRZの出力信号をNRZ−RZ変換器2に入力し
、更にクロックをクロックアンプ4を介して入力する事
により、ユニポーラのRZ倍信号出力される。このNR
Z−RZ変換器2の機能は、第5図に示すNANDゲー
トとANDゲートの機能を合わせ持つゲート(仮にNA
ND・^NDゲートと称する)5、及び6により行われ
る。
ここで、NANDゲートというのは、例えば2個の入力
信号のどちらも“1”の時だけ、“0”を出力する。又
、ANDゲートは、例えば2個の入力信号のどちらも“
1”の時だけ、“l”を出力する機能を有する。このユ
ニポーラのRZ倍信号信号変換装置3内の、上記NAN
D −ANDゲート5、及び6に時間的に交互に入力す
る。
上記NAND・へNOゲート5の入力端子aに入力した
NRZの信号と、同ゲート5の入力端子すに入力したク
ロックは、ここでRZ、及び出力のバイポーラの振幅を
大きくするために反転したRZの信号に変換される。こ
れを、第6図に示すタイムチャートにおいて、横線で内
部を細かく描いたパルス波形によって示している。
このRZ、及び反転したRZ倍信号電流スイッチング回
路ll内のトランジスタ7、及び8のベースにそれぞれ
入力する。
そして、トランジスタ7のベースの入力信号が“1”の
時、I・ランジスタフに電流が流れ、トランジスタ8の
ベースに入力した、反転した入力信号が“0”の時、ト
ランジスタ8に電流が流れる。
その結果、トランジスタ7、及び8のどちらかには、常
に電流が流れている事になる。
上記トランジスタ7、及び8のコレクタを、1次側の中
点を接地したトランス11の1次側の両端i、及びjに
それぞれ接続する事により、入力のRZ倍信号、反転し
たRZ倍信号で交互に逆向きの電流が流れる事になる。
したがって、同トランス11の2次側には、電圧振幅が
ほぼ2倍の出力信号が出力される。これを、第6図に示
すタイムチャートにおいて、横線で内部を細かく描いた
パルス波形により示している。
一方、トランス11の2次側で交互にプラスとマイナス
の信号を出力するバイポーラの出力信号を得るために、
電流スイッチング回路13内のNAND・ANDゲート
6には、上述のNAND −ANDゲート5と時間的に
交互にRZのユニポーラ信号を人力する。
電流スイッチング回路13の構成は、同回路12と同じ
であるが、そのトランジスタのコレクタの、トランス1
1の1次側との接続が逆になっている。
即ち、電流スイッチング回路12のトランジスタ7のコ
レクタは、トランス11のi点に接続しているが、電流
スイッチング回路13のトランジスタ9のコレクタは、
同トランス11のj点に接続している。
このため、電流スイッチング回路13の動作は、上記し
た動作と同様であるが、トランジスタのコレクタのトラ
ンス11への接続点が、トランス11の中央の接地点を
中心にして互いに逆になっているため、トランス11の
2次側には電流スイッチング回12の出力とは極性が反
転した出力が得られ、RZのバイポーラの信号が出力さ
れる。
これを、第6図に示すタイムチャートにおいて、細かく
斜線で内部を描いたパルス波形により示している。
〔発明が解決しようとする問題点〕
しかしながら上述の信号変換装置によれば、その前段に
、NRZ−RZ変換器、即ち、NAND −ANDゲー
トを使用するため、同ゲートにおいて、ジッタが生じた
り、NAND −ANDゲートの特性のばらつきによっ
て、出力信号にジッタが生じたり、プラス側とマイナス
側の出力波形が異なったりする場合が多いという問題点
があった。
更に、信号変換装置を構成する電流スイ・7アンプ回路
には、常に電流が流れているため、消費電力が大きすぎ
るという問題点があった。
〔問題点を解決するための手段〕
上記問題点は、従来例のNRZ−RZ変換器、即ち、N
AND −ANDゲートを使用せず、代わりに、NRZ
のユニポーラの信号を直接信号変換装置に入力し、更に
クロック・アンプを制御回路として上記のバイポーラ出
力回路に入れた本発明の信号変換装置によって解決され
る。
〔作用〕
本発明によれば、信号変換装置が、NRZのユニポーラ
の信号をバイポーラの信号に変換する電流スイッチング
回路と、クロックを入力する電流スイッチング回路から
成る制御回路から成り、前者の電流スイッチング回路内
のトランジスタのエミ、7タと、後者の電流スイッチン
グ回路内の入力トランジスタのコレクタを接続する。
そして、後者の電流スイッチング回路へのクロックの入
力が“l”の時だけ、前者の電流スイッチング回路に電
流が流れるようにする事により、該信号変換装置の出力
には、バイポーラのRZ符号化された信号が得られる。
〔実施例〕
第1図は本発明の原理図である。
第2図は本発明の実施例の信号変換装置の回路図である
第3図は本発明の信号変換装置の方式を説明する図であ
る。
企図を通じて同一符号は同一対称物を示す。
第1図において従来例と異なる点を以下に説明する。
即ち、従来例のNRZ−RZ変換器、即ちNANDΔN
Dゲートを使用せず、代わりに直接ユニポーラのNRZ
信号を本信号変換装置に入力する。更に、クロック・ア
ンプを本信号変換装置内に入れて、同タロツクアンプへ
の入力が“1”の時だけ、バイポーラの信号を出力する
事により、消費電力の低減をはかり、同時にクロ・7ク
アンプにより、きれいな出力波形を得るようにした点に
ある。
まずクロックを入力する電流スイッチング回路21につ
いて説明する。
電流スイッチング回路21を構成するトランジスタ17
のベースに、クロックを入力する。クロックの“1”の
信号に対応する電圧をプラスの一定値に、“O”に対応
する電圧をマイナスの一定値に設定しておくと、もう一
つのトランジスタ18のベースの電圧は、交流的には0
■のため、トランジスタ17のベースへの入力信号が“
1”の時、トランジスタ17に電流が流れ、′0″の時
、トランジスタ18に電流が流れる。
そして、クロックの信号力び1”の時、トランジスタ1
7のコレクタに接続した電流スイッチング回路20に電
流が流れ、電流スイッチング回路2oの電流の供給源と
なる。
次に、電流スイッチング回路20について説明する。
バイポーラの出力信号を得るために、NRZのユニポー
ラの信号を電流スイッチング回路20を構成するトラン
ジスタ14、及び150ベースに、第1、図に示すスイ
ッチ回路1を介して交互にそれぞれ入力する。
そして、例えばトランジスタ14へのNRZの入力信号
が111″の時、トランジスタ14に電流が流れ、その
トランジスタのコレクタに接続した、中点を接地したト
ランス19のn点に電流が流れる。
これを、第3図に示すタイムチャートに横線で細かく内
部を描いたパルスにより示している。上記トランス19
のn点には、クロックが“1″の時で、かつ、トランジ
スタ14のコレクタに電流が流れる時だけ、電流が流れ
る事になるため、RZ符号化された信号となる。
トランジスタ14、及び15には交互に信号を加える事
により、ト与ンス19の1次側には逆方向の電流が流れ
、同トランス19の2次側には、バイポーラの出力信号
が得られる。
このようにして、クロックが“1”の時だけ、電流スイ
ッチング回路20の2個のトランジスタ14.15のど
ちらかのトランジスタに電流が流れ、クロックに同期し
たRZのバイポーラの出力信号が得られる。
尚、トランジスタ16は、電流スイッチング回路20内
の2個のトランジスタ14.15への人力信号がともに
“0”の時、電流スイッチング回路の性質から、微小な
雑音などによって、どちらかのトランジスタ(14、又
は15)に電流が流れ、その結果、上記2個のトランジ
スタ14.15のコレクタに接続したトランス19に、
入力信号が“0”の時も電流が流れる事になり、正しく
ない信号を出力する。
これを避けるために、上記回路にもう1個トランジスタ
16を付加して、そのベースの電位を入力信号の“1”
と“0”のほぼ中間値に設定する。
これにより、上記2個のトランジスタ14、及び15の
ベースへの入力信号がともに“0”の時も、付加したト
ランジスタ16に電流が流れ、上記3個のトランジスタ
14.15.16のエミッタを結合した回路にも電流が
流れるために、電流スイッチング回路の性質からトラン
ジスタ14、及び15には電流が流れず、又、トランジ
スタ16のコレクタは、上記トランス19に接続されて
いないため、トランス19には電流が流れない。
〔発明の効果〕
以上説明のように、本発明による信号変換装置において
は、2個の入力端子に直接ユニポーラのNRZ信号を時
間的に交互に入力し、かつ、クロックアンプを上記信号
変換装置に入れ、クロックアンプのクロックの入力が“
1”の時だけ、クロックアンプに接続したユニポーラ・
バイポーラ変換回路に一定電流が流れるように制御する
事により、消費電力の低減をはかる事が出来る。
そして、バイポーラ出力回路内にクロックアンプを使用
しているため、きれいな出力波形が得られる。
【図面の簡単な説明】
第1図は本発明の原理図、 第2図は本発明の実施例の信号変換装置の回路図、 第3図は本発明の信号変換装置の方式を説明する図、 第4図は従来例の信号変換装置と、その前段の回路との
関係を示す図、 第5図は従来例の信号変換装置の回路図、第6図は従来
例の信号変換装置の方式を説明する図である。 図において 1はスイッチ回路、2はNRZ−RZ変換器、3は信号
変換装置、4はクロックアンプ、14.15.16.1
7.18はトランジスタ、12.13.20.21は電
流スイッチング回路、11.19はトランス を示す。

Claims (1)

    【特許請求の範囲】
  1. ユニポーラ・バイポーラ変換回路と、制御回路から成り
    、制御回路にクロックを入力し、該制御回路は、入力の
    “1”、又は“0”のいずれかに対応する出力の時のみ
    、制御信号が上記ユニポーラ・バイポーラ変換回路に与
    えられ、一方、ユニポーラ・バイポーラ変換回路に設け
    た2つの入力端子に、NRZのユニポーラのオンの信号
    をスイッチ回路を介して、クロックの周期に対応して交
    互に入力し、上記制御信号が加わった時に、上記2つの
    入力端子に入力されるNRZ信号に対応して交互にRZ
    の信号を出力し、これら2つのRZの信号を合成するよ
    うにした事を特徴とする信号変換装置。
JP6294386A 1986-03-20 1986-03-20 信号変換装置 Pending JPS62220030A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6294386A JPS62220030A (ja) 1986-03-20 1986-03-20 信号変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6294386A JPS62220030A (ja) 1986-03-20 1986-03-20 信号変換装置

Publications (1)

Publication Number Publication Date
JPS62220030A true JPS62220030A (ja) 1987-09-28

Family

ID=13214889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6294386A Pending JPS62220030A (ja) 1986-03-20 1986-03-20 信号変換装置

Country Status (1)

Country Link
JP (1) JPS62220030A (ja)

Similar Documents

Publication Publication Date Title
US6448828B2 (en) Apparatus and method for edge based duty cycle conversion
US6614371B2 (en) Synchronous data serialization circuit
JP2693915B2 (ja) 送受信機のインピーダンスを整合させる方法及び装置並びにそれを実施した集積回路及び伝送システム
US20030034805A1 (en) Regenerative signal level converter
JP3113596B2 (ja) パルス受信機
JP2669435B2 (ja) 単一チップ型レシーバ回路
US20210005231A1 (en) Latching sense amplifier
JP4036983B2 (ja) データ伝送装置
US6069511A (en) Digital slew rate and duty cycle control circuit and method
JP3080793B2 (ja) インターフェース回路
KR101405241B1 (ko) 데이터 통신용 송신기
JPH0334566A (ja) Cmos―ecl出力バッハァ回路
JP3522668B2 (ja) 信号伝達装置
JPH08213892A (ja) スルーレート制御駆動回路および電気信号発生方法
JPS62220030A (ja) 信号変換装置
US5815104A (en) Method and apparatus for digital to analog conversion
US6956400B2 (en) Converter from ECL to CMOS and network element for transmitting signals
JPS607224A (ja) デ−タラツチ回路
CN106788432A (zh) 数模转换电路
US6292035B1 (en) Signal transmission device
JPS60160728A (ja) 並‐直列変換器
CN216649648U (zh) 一种超快沿脉冲信号发生器
JPS6379415A (ja) チヨツパ型コンパレ−タ
JP2765331B2 (ja) レベル変換回路
JP2641890B2 (ja) 半導体集積回路