JP4036983B2 - データ伝送装置 - Google Patents
データ伝送装置 Download PDFInfo
- Publication number
- JP4036983B2 JP4036983B2 JP27551998A JP27551998A JP4036983B2 JP 4036983 B2 JP4036983 B2 JP 4036983B2 JP 27551998 A JP27551998 A JP 27551998A JP 27551998 A JP27551998 A JP 27551998A JP 4036983 B2 JP4036983 B2 JP 4036983B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- logic
- unit
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
- H04L25/4925—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、データ伝送に関し、詳しくは、クロック速度を増加させることなくデータの伝送効率を増大させるデータ伝送装置に関する。
【０００２】
【従来の技術】
一般なデータ伝送方式においては、データのレベルを０（low)〜５(high)に設定して一度にローデータとハイデータの２進データを伝送するようにしている。通常、コンピューターの動作速度を決定するのはクロック信号である。この理由により、コンピューター設計者は一層速いクロック信号を求めてコンピューターの動作速度を向上させるための努力を注いでいる。同理由により、ＣＭＯＳトランジスタのロジックはデータプロセッシングシステムの製造に係る重要な技術になっている。
【０００３】
この種のＣＭＯＳトランジスタは低い電力損失を提供するが、更に効率よく動作させるためには低いバイアスレベルが要求される。これに対して、バイポーラトランジスタはＣＭＯＳトランジスタより多く電力を消費する。そして、ＣＭＯＳトランジスタが電圧に依存する反面、バイポーラトランジスタはドライブ回路から印加される電流に依存する。一般に、ＣＭＯＳトランジスタの動作は素子をターンオンさせるための電圧、つまりしきい電圧に依存する。このようなしきい電圧は通常、ＣＭＯＳからのクロックのスイング(swing)電圧により決定される。このようなスイング電圧はどれほど速く一クロック信号から次クロック信号に変換できるのかを決定するものであり、クロック信号の低レベルから高レベルに変換する上昇時間により決定される。フル(full)スイング電圧信号はロー電圧スイング信号よりも電力を多く消費する。更に、フルスイング電圧信号はノイズを誘発し、このノイズは電圧スイングの程度に比例する。更に、フルスイング電圧はクロックパルスの幅の歪曲を招く。このため、低電圧レベルでより一層高い周波数を提供するクロック発生回路が要求されている。
【０００４】
以下、添付図面を参照して従来のデータ伝送装置を説明する。
図１は従来技術のＣＭＯＳトランジスタの回路的構成図である。
図１に示すように、入力電圧（Ｖin）がＶtp＋ＶDD（Ｖtp＜０）より大きい場合にはＰＭＯＳトランジスタ（ＰＭ）はオフ状態になり、ＮＭＯＳトランジスタ（ＮＭ）は飽和(saturation)状態になる。ここで、ＶtpはＰＭＯＳトランジスタ（ＰＭ）のしきい電圧を意味する。よって、ＮＭＯＳトランジスタのみがターンオンされ、出力(output)は接地電圧（ＶSS）となる。そして、入力電圧（Ｖin）がしきい電圧（ＶT ）より小さい場合にはＮＭＯＳトランジスタはオフ状態になり、ＰＭＯＳトランジスタは飽和状態になる。これにより、ＰＭＯＳトランジスタのみがターンオンされ、出力は電源電圧（ＶDD）となる。一方、入力電圧（Ｖin）がＮＭＯＳトランジスタのしきい電圧（Ｖtn）より大きく且つＶtp＋ＶDDより小さい場合にはＰＭＯＳ及びＮＭＯＳトランジスタが全て不飽和(nonsaturation)状態になり、同じ電流が流れる地点で電圧が決定される。
【０００５】
結果的に、入力電圧がハイレベルであれば出力はローレベルとなり、入力電圧がローレベルであれば出力がハイレベルとなるため、２進データの伝送が可能になる。
【０００６】
図２は従来技術の他の実施形態であり、これは米国特許第５、５３９、３３３号に開示されているＬＶＤＳ(Low Voltage Differential clock Signal) の回路図である。
【０００７】
図２はドライバ(driver)回路とレシーバ(receiver)回路との間のインタコネクション(interconnection) を説明するための図である。
ドライバ回路は、ディファレンシァルクロック信号であるＩＮ１とＩＮ２を入力した後、これをレシーバ回路へ伝送するための適当な信号に処理する。すなわち、ドライバ回路は、ディファレンシァルクロック信号（ＩＮ１、ＩＮ２）を入力し、データプロセッシングシステム内の別の回路が使用可能となるようにディファレンシァルクロック信号を低電圧ディファレンシァル信号に変換した後、出力端（ＯＵＴ１、ＯＵＴ２）を経てレシーバ回路へ伝送する。ここで、ドライバ回路及びレシーバ回路は全てＣＭＯＳ技術にて具現する。
【０００８】
レシーバ回路の抵抗（ＲT ）はドライバ回路とレシーバ回路との間の伝送ライン２のキャパシタンスとインダクタンスをマッチング(matching)させるためのものである。レシーバ回路は、ドライバ回路から変換されて出力される低電圧ディファレンシァル信号を入力し、別の回路（図示せず）で使用可能な多種の周波数に変換する。
【０００９】
このような従来のデータ伝送装置は、データ伝送時に伝送ライン２間の電圧差が大きい場合、ＲＣ時定数により遅延時間(delay time)が発生して、２つの電圧の差を利用して差動増幅器により電圧が復元される。
【００１０】
図３は図２に係る２つの伝送データの波形図であり、１．１Ｖを基準として約１Ｖ程度の差を有する信号を送ることが判る。
一方、図４はこのデータ伝送装置を液晶表示装置に適用した一実施形態を示す図である。
【００１１】
同図に示すように、液晶表示装置は、大きくＬＣＤパネル４１と、ＬＣＤパネル４１の周辺に構成されたソースドライバ４３及びゲートドライバ４５とから構成される。そして、液晶表示装置は、ソースドライバ４３及びゲートドライバ４５を制御するコントローラ４７をも含む。
【００１２】
コントローラ４７はゲートドライバ４５へコントロール信号を伝送し、ソースドライバ４３にはコントロール信号と、各々の映像信号（Ｒ、Ｇ、Ｂ）当たり６ビット乃至８ビットのデータを伝送する。すなわち、各映像信号が６ビットの場合には全部で１８ビットがソースドライバ４３へ出力され、８ビットの場合には全部で２４ビットが出力される。
【００１３】
一般に、コントローラ４７からソースドライバ４３へＲ、Ｇ、Ｂデータが伝送されるが、解像度が高くなればなるほど、一度に２チャネルずつＲ、Ｇ、Ｂデータを伝送する場合が発生する。一度に２チャネルずつＲ、Ｇ、Ｂデータを伝送すると、コントローラ４７からソースドライバ４３へデータを伝送するために必要な伝送ラインの数は最小３６ラインから最大４８ラインになる。
【００１４】
【発明が解決しようとする課題】
しかし、上記のような従来のデータ伝送装置は以下の問題点があった。
（１） ＣＭＯＳを使用してデータの伝送速度を高めると、データ伝送による電力消費の増加及びＥＭＩ(Electro Magnetic Interface)の増加をもたらす。このため、ＣＭＯＳの処理速度によりデータの伝送速度を高めるには限界があった。
【００１５】
（２） ＬＶＤＳを用いる場合は、データ伝送のために２本の伝送ラインを使用し、データの伝送効率を高めるためには一般的なＣＭＯＳの動作クロック速度よりも速く動作しなければならない。更に、既存の他のＣＭＯＳインタフェースとの互換性を有していない。このため、速く動作する信号を受信するためには内部的に速く動作するクロック信号生成するための付加的なＰＬＬ(Phase Lock Loop)が必要であり、回路構成が複雑となる。
【００１６】
（３） ＬＣＤに適用する場合に伝送ラインの数が増加し、多数の伝送ラインにより信号の歪曲が発生することがある。
本発明は上記の問題点を解決するためになされたものであり、その目的とするところは、データの伝送効率を大幅に向上させるに適したデータ伝送装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記の目的を達成するために請求項１に記載のデータ伝送装置は、第１の２進データを３進データに変換するデコーダ部と、前記デコーダ部に連結されて、前記３進データに対応するロジックレベルとして電源電圧、接地電圧、および電源電圧と接地電圧との中間電圧を生成する３ロジックデータ生成部と、第１及び第２インバータからなり、前記３ロジックデータ生成部から出力される電圧を３ロジックデータとして入力し、第２の２進データ組を生成するデータ検出部であって、前記各インバータを構成するＰＭＯＳ及びＮＭＯＳトランジスタのサイズの比が互いに異なる、前記データ検出部と、前記データ検出部からの前記第２の２進データ組を前記第１の２進データに復元するエンコーダ部であって、前記データ検出部から出力される前記第２の２進データ組を反転させるインバータ部と、前記データ検出部の出力及び前記インバータ部の出力を選択的に組み合わせて複数の出力を生成するとともに、前記複数の出力のうちの一つを利用して前記３ロジックデータの伝送状態を検出するデータ変換部と、前記データ変換部の前記複数の出力を選択的に組み合わせて前記第１の２進データを出力するデータ出力部とを含むエンコーダ部とを備えることを要旨とする。
【００１８】
請求項２に記載の発明は、請求項１記載のデータ伝送装置において、前記３ロジックデータ生成部は、ソースが電源電圧端に連結され、前記電源電圧によって導通制御されるＰＭＯＳトランジスタ（ＰＭ１）と、ソースが中間電圧端に連結され、ドレインが前記ＰＭＯＳトランジスタ（ＰＭ１）のドレインに共通接続され、前記中間電圧によって導通制御されるＮＭＯＳトランジスタ（ＮＭ１）と、ドレインが接地電圧端に連結され、ソースが前記ＰＭＯＳトランジスタ（ＰＭ１）のドレインに共通接続され、前記接地電圧によって導通制御されるＮＭＯＳトランジスタ（ＮＭ２）とを備えることを要旨とする。
【００１９】
請求項３に記載の発明は、請求項１記載のデータ伝送装置において、前記エンコーダ部は、前記３ロジックデータ検出部からの前記第２の２進データ組を入力し、該第２の２進データ組に基づいて３ロジックデータの伝送状態を検出するステート端子を有することを要旨とする。
【００２０】
【発明の実施の形態】
以下、本発明のデータ伝送装置を添付図面に基づき説明する。
まず、本発明はデータのレベルを３つにして伝送効率を向上するようにしており、３つの２進データを表現可能な組み合わせの数は８、２つの３進データが表現可能な組み合わせの数は９なので、３つの２進データを２つの３進データに変換することが可能である（図１０参照）。すなわち、２進データを３ロジックデータに変更することにより、データの伝送効率をほぼ５０％位アップさせることができる。
【００２１】
データを変換するためには、３つの２進データが有し得る組み合わせの数は８、且つ２つの３進データが有し得る組み合わせの数が９なので、これら間には順に従って組合せをした際９個の組合せが作られる（この際、手順が非順次の場合には9 Ｃ8 ＝９！＝３６２，８８０個である）
図５は本発明のデータ伝送装置の構成ブロック図である。データ伝送装置は、デコーダ部５１、３ロジックデータ生成部５３、３ロジックデータ検出部５５及びエンコーダ部５７を備える。デコーダ部５１は、３つの２進データ（Ａ、Ｂ、Ｃ）を入力して出力データｔ１Ｌ、ｔ１Ｃ、ｔ１Ｈ、ｔ２Ｌ、ｔ２Ｃ、ｔ２Ｈを生成する。３ロジックデータ生成部５３は、デコーダ部５１からの出力データを入力し、３ロジックデータを生成する。３ロジックデータ検出部５５は、３ロジックデータを検出して出力データＯＵＴｔ１、ＯＵＴｔ２を出力する。エンコーダ部５７は、３ロジックデータ検出部５５からの出力データを入力し、本来の２進データに変換する。
【００２２】
３ロジックデータ生成部５３は、図６に示すように、電源電圧（ＶDD）の伝送のためのＰＭＯＳ（ＰＭ１）と、ＶDD／２の伝送のためのＮＭＯＳ（ＮＭ１）と、接地電圧（ＶSS）の伝送のためのＮＭＯＳ（ＮＭ２）とから構成される。
【００２３】
まず、接地電圧を出力するためにはＰＭＯＳトランジスタ（ＰＭ１）とＮＭＯＳトランジスタ（ＮＭ１）がオフ状態となうように、ＰＭＯＳトランジスタ（ＰＭ１）のゲート入力信号とＮＭＯＳトランジスタ（ＮＭ１）のゲート入力信号はそれぞれハイ（Ｈ）、ロー（Ｌ）に設定される。そして、ＮＭＯＳトランジスタ（ＮＭ２）は飽和状態(saturation)であり且つ接地電圧を出力端に送るように、そのゲート入力信号はロー（Ｌ）に設定される。同様にして、ＶDD／２の電圧を出力するためにはＮＭＯＳ（ＮＭ１）のみが飽和状態となり、残りのＰＭＯＳ（ＰＭ１）及びＮＭＯＳ（ＮＭ２）はオフ状態となるように、それぞれのゲート入力信号はＨ、Ｈ、Ｌに設定される。又、ＶDDの電圧を出力するためにはＰＭＯＳのみが飽和状態となり、残りのＮＭＯＳ（ＮＭ１、ＮＭ２）はオフ状態となるように、各ゲート入力信号はＬ、Ｌ、Ｌに設定される。
【００２４】
このように、３ロジックデータ生成部５３が３ロジックデータに変換して出力すると３ロジックデータ検出部５５はＯＵＴｔ１、ＯＵＴｔ２に出力する。３ロジックデータ検出部５５の構成は次の通りである。
【００２５】
図７は本発明のデータ伝送装置の３ロジックデータ検出部５５の回路図である。同図に示すように、本発明に係る３ロジックデータ検出部５５は２つのインバータ（ＩＮＴ１、ＩＮＴ２）から構成されるが、各インバータを構成しているＰＭＯＳ及びＮＭＯＳのサイズの比を互いに異なるように設計されている。
【００２６】
もし、２つのインバータ（ＩＮＴ１、ＩＮＴ２）のうち、ＰＭＯＳトランジスタがＮＭＯＳトランジスタより大きなインバータである場合には、入力電圧が２．５Ｖより小さい電圧の時に出力が変わり、ＮＭＯＳトランジスタがＰＭＯＳトランジスタより大きな場合には２．５Ｖより大きい電圧の時に出力値が変わるようになる。例えば、入力が０〜１Ｖ程度の場合には２つのインバータ（ＩＮＴ１、ＩＮＴ２）の出力は共にハイ（Ｈ）であり、入力が２〜３Ｖ程度の場合にはＰＭＯＳトランジスタがＮＭＯＳトランジスタより大きなインバータ（ＩＮＴ１）はロー（Ｌ）を、且つＮＭＯＳトランジスタがＰＭＯＳトランジスタより大きなインバータ（ＩＮＴ２）はハイ（Ｈ）を出力する。又、入力が４〜５Ｖ程度の場合には２つのインバータ（ＩＮＴ１、ＩＮＴ２）の出力は共にロー（Ｌ）である。結果的に、入力値の状態に基づいて３つの状態を検出することが可能である。このように、入力状態に基づく出力値を図８のテーブル図に示した。
【００２７】
一方、図９は本発明に係るデコーダ部５１の回路図であり、図１０のテーブルに従って３ロジックデータ生成部５３に出力データを出力する。
本発明のデコーダ部５１は、図９に示すように、入力端（ｉｎＡ、ｉｎＢ、ｉｎＣ）に分岐接続され、入力信号を反転させるインバータ（ＩＮＴ３、ＩＮＴ４、ＩＮＴ５）と、入力信号及びインバータの出力信号を選択的に組合せて入力信号のレベルを変換するレベル変換部５１ａと、レベル変換部５１ａの出力を選択的に組合せて、変換データを３ロジックデータ生成部５３へ出力するレベル出力部５１ｂとから構成される。
【００２８】
レベル変換部５１ａは８つの論理ゲートから構成される。８つの論理ゲートは３つの入力信号の組み合わせに対応している。
８つの論理ゲートのうち第１論理ゲートには３つの入力信号（Ａ、Ｂ、Ｃ）が入力され、第２論理ゲートにはＡ、Ｂ信号、Ｃの反転信号が入力される。第３論理ゲートにはＡ、Ｃ信号、Ｂの反転信号が入力され、第４論理ゲートにはＡ信号、Ｂ、Ｃの反転信号が入力される。第５論理ゲートにはＡの反転信号、Ｂ、Ｃ信号が入力され、第６論理ゲートにはＡ、Ｃの反転信号、Ｂ信号が入力される。第７論理ゲートにはＡ、Ｂの反転信号、Ｃ信号が入力され、第８論理ゲートにはＡ、Ｂ、Ｃの反転信号が入力される。
【００２９】
レベル出力部５１ｂは６つの論理ゲートから構成される。第１論理ゲート（ＮＡＮＤ９）にはレベル変換部５１ａの第６、第７、第８論理ゲートの出力信号が入力され、第２論理ゲート（ＮＡＮＤ１０）にはレベル変換部５１ａの第３、第４、第５論理ゲートの出力信号が入力される。第３論理ゲート（ＮＡＮＤ１１）には第１、第２論理ゲートの出力信号が入力され、第４論理ゲート（ＮＡＮＤ１２）には第２、第５、第８論理ゲートの出力信号が入力される。第５論理ゲート（ＮＡＮＤ１３）には第１、第４、第７論理ゲートの出力信号が入力され、第６論理ゲート（ＮＡＮＤ１４）には第３、第６論理ゲートの出力信号が入力される。
【００３０】
第１、第４論理ゲート（ＮＡＮＤ９、ＮＡＮＤ１２）はローレベルの信号ｔ１Ｌ、ｔ２Ｌを出力し、第２、第５論理ゲート（ＮＡＮＤ１０、ＮＡＮＤ１３）は中間レベルの信号ｔ１Ｃ、ｔ２Ｃを出力する。そして、第３、第６論理ゲート（ＮＡＮＤ１１、ＮＡＮＤ１４）はハイレベルの信号ｔ１Ｈ、ｔ２Ｈを出力する。又、第３、第６論理ゲート（ＮＡＮＤ１１、ＮＡＮＤ１４）の出力端にはインバータ（ＩＮＴ６、ＩＮＴ７）がそれぞれ接続される。
【００３１】
このようにして構成されるデコーダ部５１は、３つの２進データを入力し、次段の３ロジック生成部で３ロジックデータを形成できるようにその３つの２進データを変換して出力する。３ロジックデータ生成部５３は、デコーダ部５１から出力される出力データｔ１Ｌ、ｔ１Ｃ、ｔ１Ｈ、ｔ２Ｌ、ｔ２Ｃ、ｔ２Ｈを入力し、３ロジックデータ（Ｈ、Ｃ、Ｌ）を生成して次段の３ロジックデータ検出部５５へ出力する。３ロジックデータ検出部５５は、３ロジックデータ生成部５３から出力される３ロジックデータ（Ｈ、Ｃ、Ｌ）を図８に示すようなテーブルに従って２進データ組（ｔ１１、ｔ１２、ｔ２１、ｔ２２）を生成し、次段のエンコーダ部５７に出力する。
【００３２】
エンコーダ部５７の構成を図１１に示す。
図１１に示すように、本発明のエンコーダ部５７は、３ロジックデータ検出部５５から出力される２進データ組を反転させるインバータ部５７ａと、３ロジックデータ検出部５５の出力及びインバータ部５７ａの出力を選択的に組合せて出力するデータ変換部５７ｂと、データ変換部５７ｂの出力を選択的に組合せて２進データを出力するデータ出力部５７ｃとから構成される。
【００３３】
図１１に示したステート(state) 端子は、３ロジックデータ検出部５５の出力が全て「０」である場合に、伝送エラーと判定してエラーを検出する部分である。すなわち、３ロジックデータ検出部５５の出力が全て「０」である場合は、３ロジックデータ生成部５３から伝送されてきたデータがＨＨなので、ステート端子からエラー検出信号が出力される。このように、エンコーダ部５７は、３ロジックデータ生成部５３から２進データ（Ｌ又はＨ）が出力された場合に２進データ（Ｈ又はＬ）を出力する。結果的に、エンコーダ部５７は２進データと３ロジックデータ検出部５５からの３ロジックデータとを全部入力可能なので、既存回路との互換性を高め得る。
【００３４】
上述した本発明のデータ伝送装置を適用した一実施形態を添付図面に基づき説明する。
図１２は本発明のデータ伝送装置を用いた液晶表示装置の構成図である。
【００３５】
図１２の構成は、図４の構成と比較してコントローラ４７からソースドライバ４３にデータを伝送するための伝送ラインの数が著しく減少されている。本発明のデータ伝送装置によれば、ラインの数が１／３程度減少されているので、一度に２つのチャネルずつＲ、Ｇ、Ｂデータを伝送する場合であっても、最小２４ラインから最大３２ラインのみが必要になる。
【００３６】
同図に示すように、本発明のデータ伝送装置を用いた液晶表示装置によって、コントローラ４７からソースドライバ４３へデータを伝送するためのデータ伝送ラインの数が、従来に比べて１／３程度減少している。この伝送ラインの数が減少することにより、コントローラ４７のピン数及びソースドライバ４３の入力ピン数を減少することができる。
【００３７】
【発明の効果】
請求項１、２の発明によれば、２進データを電源電圧レベル、接地電圧レベル、又は電源電圧と接地電圧との中間レベルを有する３ロジックデータに変換することにより、データ伝送時に必要となる伝送ライン数を減少することができ、よって、データの伝送効率がアップする。
【００３８】
請求項３の発明によれば、エンコーダ部にステートピンを構成してデータの伝送状態を検出することにより、データ伝送によるエラーの可否を判断することができる。
【図面の簡単な説明】
【図１】一般的なＣＭＯＳトランジスタの回路図。
【図２】従来技術のＬＶＤＳ(Low Voltage Differential clock Signal)の回路図。
【図３】図２のＬＶＤＳにおける伝送データの波形図。
【図４】従来技術を液晶表示装置に適用した一実施形態を説明するための構成図。
【図５】本発明の一実施形態のデータ伝送装置のブロック図。
【図６】図６のデータ伝送装置の３ロジックデータ生成部の構成図。
【図７】図６のデータ伝送装置の３ロジックデータ検出部の構成図。
【図８】図６の３ロジックデータ検出部の論理表。
【図９】図６のデータ伝送装置のデコーダ部の回路的構成図。
【図１０】図６の３ロジックデータ生成部の論理表。
【図１１】図６のデータ伝送装置のエンコーダ部の回路的構成図。
【図１２】本発明のデータ伝送装置を適用した一実施形態の液晶表示装置のブロック図。
【符号の説明】
５１…デコーダ部
５３…３ロジックデータ生成部
５５…３ロジックデータ検出部
５７…エンコーダ部
【発明の属する技術分野】
本発明は、データ伝送に関し、詳しくは、クロック速度を増加させることなくデータの伝送効率を増大させるデータ伝送装置に関する。
【０００２】
【従来の技術】
一般なデータ伝送方式においては、データのレベルを０（low)〜５(high)に設定して一度にローデータとハイデータの２進データを伝送するようにしている。通常、コンピューターの動作速度を決定するのはクロック信号である。この理由により、コンピューター設計者は一層速いクロック信号を求めてコンピューターの動作速度を向上させるための努力を注いでいる。同理由により、ＣＭＯＳトランジスタのロジックはデータプロセッシングシステムの製造に係る重要な技術になっている。
【０００３】
この種のＣＭＯＳトランジスタは低い電力損失を提供するが、更に効率よく動作させるためには低いバイアスレベルが要求される。これに対して、バイポーラトランジスタはＣＭＯＳトランジスタより多く電力を消費する。そして、ＣＭＯＳトランジスタが電圧に依存する反面、バイポーラトランジスタはドライブ回路から印加される電流に依存する。一般に、ＣＭＯＳトランジスタの動作は素子をターンオンさせるための電圧、つまりしきい電圧に依存する。このようなしきい電圧は通常、ＣＭＯＳからのクロックのスイング(swing)電圧により決定される。このようなスイング電圧はどれほど速く一クロック信号から次クロック信号に変換できるのかを決定するものであり、クロック信号の低レベルから高レベルに変換する上昇時間により決定される。フル(full)スイング電圧信号はロー電圧スイング信号よりも電力を多く消費する。更に、フルスイング電圧信号はノイズを誘発し、このノイズは電圧スイングの程度に比例する。更に、フルスイング電圧はクロックパルスの幅の歪曲を招く。このため、低電圧レベルでより一層高い周波数を提供するクロック発生回路が要求されている。
【０００４】
以下、添付図面を参照して従来のデータ伝送装置を説明する。
図１は従来技術のＣＭＯＳトランジスタの回路的構成図である。
図１に示すように、入力電圧（Ｖin）がＶtp＋ＶDD（Ｖtp＜０）より大きい場合にはＰＭＯＳトランジスタ（ＰＭ）はオフ状態になり、ＮＭＯＳトランジスタ（ＮＭ）は飽和(saturation)状態になる。ここで、ＶtpはＰＭＯＳトランジスタ（ＰＭ）のしきい電圧を意味する。よって、ＮＭＯＳトランジスタのみがターンオンされ、出力(output)は接地電圧（ＶSS）となる。そして、入力電圧（Ｖin）がしきい電圧（ＶT ）より小さい場合にはＮＭＯＳトランジスタはオフ状態になり、ＰＭＯＳトランジスタは飽和状態になる。これにより、ＰＭＯＳトランジスタのみがターンオンされ、出力は電源電圧（ＶDD）となる。一方、入力電圧（Ｖin）がＮＭＯＳトランジスタのしきい電圧（Ｖtn）より大きく且つＶtp＋ＶDDより小さい場合にはＰＭＯＳ及びＮＭＯＳトランジスタが全て不飽和(nonsaturation)状態になり、同じ電流が流れる地点で電圧が決定される。
【０００５】
結果的に、入力電圧がハイレベルであれば出力はローレベルとなり、入力電圧がローレベルであれば出力がハイレベルとなるため、２進データの伝送が可能になる。
【０００６】
図２は従来技術の他の実施形態であり、これは米国特許第５、５３９、３３３号に開示されているＬＶＤＳ(Low Voltage Differential clock Signal) の回路図である。
【０００７】
図２はドライバ(driver)回路とレシーバ(receiver)回路との間のインタコネクション(interconnection) を説明するための図である。
ドライバ回路は、ディファレンシァルクロック信号であるＩＮ１とＩＮ２を入力した後、これをレシーバ回路へ伝送するための適当な信号に処理する。すなわち、ドライバ回路は、ディファレンシァルクロック信号（ＩＮ１、ＩＮ２）を入力し、データプロセッシングシステム内の別の回路が使用可能となるようにディファレンシァルクロック信号を低電圧ディファレンシァル信号に変換した後、出力端（ＯＵＴ１、ＯＵＴ２）を経てレシーバ回路へ伝送する。ここで、ドライバ回路及びレシーバ回路は全てＣＭＯＳ技術にて具現する。
【０００８】
レシーバ回路の抵抗（ＲT ）はドライバ回路とレシーバ回路との間の伝送ライン２のキャパシタンスとインダクタンスをマッチング(matching)させるためのものである。レシーバ回路は、ドライバ回路から変換されて出力される低電圧ディファレンシァル信号を入力し、別の回路（図示せず）で使用可能な多種の周波数に変換する。
【０００９】
このような従来のデータ伝送装置は、データ伝送時に伝送ライン２間の電圧差が大きい場合、ＲＣ時定数により遅延時間(delay time)が発生して、２つの電圧の差を利用して差動増幅器により電圧が復元される。
【００１０】
図３は図２に係る２つの伝送データの波形図であり、１．１Ｖを基準として約１Ｖ程度の差を有する信号を送ることが判る。
一方、図４はこのデータ伝送装置を液晶表示装置に適用した一実施形態を示す図である。
【００１１】
同図に示すように、液晶表示装置は、大きくＬＣＤパネル４１と、ＬＣＤパネル４１の周辺に構成されたソースドライバ４３及びゲートドライバ４５とから構成される。そして、液晶表示装置は、ソースドライバ４３及びゲートドライバ４５を制御するコントローラ４７をも含む。
【００１２】
コントローラ４７はゲートドライバ４５へコントロール信号を伝送し、ソースドライバ４３にはコントロール信号と、各々の映像信号（Ｒ、Ｇ、Ｂ）当たり６ビット乃至８ビットのデータを伝送する。すなわち、各映像信号が６ビットの場合には全部で１８ビットがソースドライバ４３へ出力され、８ビットの場合には全部で２４ビットが出力される。
【００１３】
一般に、コントローラ４７からソースドライバ４３へＲ、Ｇ、Ｂデータが伝送されるが、解像度が高くなればなるほど、一度に２チャネルずつＲ、Ｇ、Ｂデータを伝送する場合が発生する。一度に２チャネルずつＲ、Ｇ、Ｂデータを伝送すると、コントローラ４７からソースドライバ４３へデータを伝送するために必要な伝送ラインの数は最小３６ラインから最大４８ラインになる。
【００１４】
【発明が解決しようとする課題】
しかし、上記のような従来のデータ伝送装置は以下の問題点があった。
（１） ＣＭＯＳを使用してデータの伝送速度を高めると、データ伝送による電力消費の増加及びＥＭＩ(Electro Magnetic Interface)の増加をもたらす。このため、ＣＭＯＳの処理速度によりデータの伝送速度を高めるには限界があった。
【００１５】
（２） ＬＶＤＳを用いる場合は、データ伝送のために２本の伝送ラインを使用し、データの伝送効率を高めるためには一般的なＣＭＯＳの動作クロック速度よりも速く動作しなければならない。更に、既存の他のＣＭＯＳインタフェースとの互換性を有していない。このため、速く動作する信号を受信するためには内部的に速く動作するクロック信号生成するための付加的なＰＬＬ(Phase Lock Loop)が必要であり、回路構成が複雑となる。
【００１６】
（３） ＬＣＤに適用する場合に伝送ラインの数が増加し、多数の伝送ラインにより信号の歪曲が発生することがある。
本発明は上記の問題点を解決するためになされたものであり、その目的とするところは、データの伝送効率を大幅に向上させるに適したデータ伝送装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記の目的を達成するために請求項１に記載のデータ伝送装置は、第１の２進データを３進データに変換するデコーダ部と、前記デコーダ部に連結されて、前記３進データに対応するロジックレベルとして電源電圧、接地電圧、および電源電圧と接地電圧との中間電圧を生成する３ロジックデータ生成部と、第１及び第２インバータからなり、前記３ロジックデータ生成部から出力される電圧を３ロジックデータとして入力し、第２の２進データ組を生成するデータ検出部であって、前記各インバータを構成するＰＭＯＳ及びＮＭＯＳトランジスタのサイズの比が互いに異なる、前記データ検出部と、前記データ検出部からの前記第２の２進データ組を前記第１の２進データに復元するエンコーダ部であって、前記データ検出部から出力される前記第２の２進データ組を反転させるインバータ部と、前記データ検出部の出力及び前記インバータ部の出力を選択的に組み合わせて複数の出力を生成するとともに、前記複数の出力のうちの一つを利用して前記３ロジックデータの伝送状態を検出するデータ変換部と、前記データ変換部の前記複数の出力を選択的に組み合わせて前記第１の２進データを出力するデータ出力部とを含むエンコーダ部とを備えることを要旨とする。
【００１８】
請求項２に記載の発明は、請求項１記載のデータ伝送装置において、前記３ロジックデータ生成部は、ソースが電源電圧端に連結され、前記電源電圧によって導通制御されるＰＭＯＳトランジスタ（ＰＭ１）と、ソースが中間電圧端に連結され、ドレインが前記ＰＭＯＳトランジスタ（ＰＭ１）のドレインに共通接続され、前記中間電圧によって導通制御されるＮＭＯＳトランジスタ（ＮＭ１）と、ドレインが接地電圧端に連結され、ソースが前記ＰＭＯＳトランジスタ（ＰＭ１）のドレインに共通接続され、前記接地電圧によって導通制御されるＮＭＯＳトランジスタ（ＮＭ２）とを備えることを要旨とする。
【００１９】
請求項３に記載の発明は、請求項１記載のデータ伝送装置において、前記エンコーダ部は、前記３ロジックデータ検出部からの前記第２の２進データ組を入力し、該第２の２進データ組に基づいて３ロジックデータの伝送状態を検出するステート端子を有することを要旨とする。
【００２０】
【発明の実施の形態】
以下、本発明のデータ伝送装置を添付図面に基づき説明する。
まず、本発明はデータのレベルを３つにして伝送効率を向上するようにしており、３つの２進データを表現可能な組み合わせの数は８、２つの３進データが表現可能な組み合わせの数は９なので、３つの２進データを２つの３進データに変換することが可能である（図１０参照）。すなわち、２進データを３ロジックデータに変更することにより、データの伝送効率をほぼ５０％位アップさせることができる。
【００２１】
データを変換するためには、３つの２進データが有し得る組み合わせの数は８、且つ２つの３進データが有し得る組み合わせの数が９なので、これら間には順に従って組合せをした際９個の組合せが作られる（この際、手順が非順次の場合には9 Ｃ8 ＝９！＝３６２，８８０個である）
図５は本発明のデータ伝送装置の構成ブロック図である。データ伝送装置は、デコーダ部５１、３ロジックデータ生成部５３、３ロジックデータ検出部５５及びエンコーダ部５７を備える。デコーダ部５１は、３つの２進データ（Ａ、Ｂ、Ｃ）を入力して出力データｔ１Ｌ、ｔ１Ｃ、ｔ１Ｈ、ｔ２Ｌ、ｔ２Ｃ、ｔ２Ｈを生成する。３ロジックデータ生成部５３は、デコーダ部５１からの出力データを入力し、３ロジックデータを生成する。３ロジックデータ検出部５５は、３ロジックデータを検出して出力データＯＵＴｔ１、ＯＵＴｔ２を出力する。エンコーダ部５７は、３ロジックデータ検出部５５からの出力データを入力し、本来の２進データに変換する。
【００２２】
３ロジックデータ生成部５３は、図６に示すように、電源電圧（ＶDD）の伝送のためのＰＭＯＳ（ＰＭ１）と、ＶDD／２の伝送のためのＮＭＯＳ（ＮＭ１）と、接地電圧（ＶSS）の伝送のためのＮＭＯＳ（ＮＭ２）とから構成される。
【００２３】
まず、接地電圧を出力するためにはＰＭＯＳトランジスタ（ＰＭ１）とＮＭＯＳトランジスタ（ＮＭ１）がオフ状態となうように、ＰＭＯＳトランジスタ（ＰＭ１）のゲート入力信号とＮＭＯＳトランジスタ（ＮＭ１）のゲート入力信号はそれぞれハイ（Ｈ）、ロー（Ｌ）に設定される。そして、ＮＭＯＳトランジスタ（ＮＭ２）は飽和状態(saturation)であり且つ接地電圧を出力端に送るように、そのゲート入力信号はロー（Ｌ）に設定される。同様にして、ＶDD／２の電圧を出力するためにはＮＭＯＳ（ＮＭ１）のみが飽和状態となり、残りのＰＭＯＳ（ＰＭ１）及びＮＭＯＳ（ＮＭ２）はオフ状態となるように、それぞれのゲート入力信号はＨ、Ｈ、Ｌに設定される。又、ＶDDの電圧を出力するためにはＰＭＯＳのみが飽和状態となり、残りのＮＭＯＳ（ＮＭ１、ＮＭ２）はオフ状態となるように、各ゲート入力信号はＬ、Ｌ、Ｌに設定される。
【００２４】
このように、３ロジックデータ生成部５３が３ロジックデータに変換して出力すると３ロジックデータ検出部５５はＯＵＴｔ１、ＯＵＴｔ２に出力する。３ロジックデータ検出部５５の構成は次の通りである。
【００２５】
図７は本発明のデータ伝送装置の３ロジックデータ検出部５５の回路図である。同図に示すように、本発明に係る３ロジックデータ検出部５５は２つのインバータ（ＩＮＴ１、ＩＮＴ２）から構成されるが、各インバータを構成しているＰＭＯＳ及びＮＭＯＳのサイズの比を互いに異なるように設計されている。
【００２６】
もし、２つのインバータ（ＩＮＴ１、ＩＮＴ２）のうち、ＰＭＯＳトランジスタがＮＭＯＳトランジスタより大きなインバータである場合には、入力電圧が２．５Ｖより小さい電圧の時に出力が変わり、ＮＭＯＳトランジスタがＰＭＯＳトランジスタより大きな場合には２．５Ｖより大きい電圧の時に出力値が変わるようになる。例えば、入力が０〜１Ｖ程度の場合には２つのインバータ（ＩＮＴ１、ＩＮＴ２）の出力は共にハイ（Ｈ）であり、入力が２〜３Ｖ程度の場合にはＰＭＯＳトランジスタがＮＭＯＳトランジスタより大きなインバータ（ＩＮＴ１）はロー（Ｌ）を、且つＮＭＯＳトランジスタがＰＭＯＳトランジスタより大きなインバータ（ＩＮＴ２）はハイ（Ｈ）を出力する。又、入力が４〜５Ｖ程度の場合には２つのインバータ（ＩＮＴ１、ＩＮＴ２）の出力は共にロー（Ｌ）である。結果的に、入力値の状態に基づいて３つの状態を検出することが可能である。このように、入力状態に基づく出力値を図８のテーブル図に示した。
【００２７】
一方、図９は本発明に係るデコーダ部５１の回路図であり、図１０のテーブルに従って３ロジックデータ生成部５３に出力データを出力する。
本発明のデコーダ部５１は、図９に示すように、入力端（ｉｎＡ、ｉｎＢ、ｉｎＣ）に分岐接続され、入力信号を反転させるインバータ（ＩＮＴ３、ＩＮＴ４、ＩＮＴ５）と、入力信号及びインバータの出力信号を選択的に組合せて入力信号のレベルを変換するレベル変換部５１ａと、レベル変換部５１ａの出力を選択的に組合せて、変換データを３ロジックデータ生成部５３へ出力するレベル出力部５１ｂとから構成される。
【００２８】
レベル変換部５１ａは８つの論理ゲートから構成される。８つの論理ゲートは３つの入力信号の組み合わせに対応している。
８つの論理ゲートのうち第１論理ゲートには３つの入力信号（Ａ、Ｂ、Ｃ）が入力され、第２論理ゲートにはＡ、Ｂ信号、Ｃの反転信号が入力される。第３論理ゲートにはＡ、Ｃ信号、Ｂの反転信号が入力され、第４論理ゲートにはＡ信号、Ｂ、Ｃの反転信号が入力される。第５論理ゲートにはＡの反転信号、Ｂ、Ｃ信号が入力され、第６論理ゲートにはＡ、Ｃの反転信号、Ｂ信号が入力される。第７論理ゲートにはＡ、Ｂの反転信号、Ｃ信号が入力され、第８論理ゲートにはＡ、Ｂ、Ｃの反転信号が入力される。
【００２９】
レベル出力部５１ｂは６つの論理ゲートから構成される。第１論理ゲート（ＮＡＮＤ９）にはレベル変換部５１ａの第６、第７、第８論理ゲートの出力信号が入力され、第２論理ゲート（ＮＡＮＤ１０）にはレベル変換部５１ａの第３、第４、第５論理ゲートの出力信号が入力される。第３論理ゲート（ＮＡＮＤ１１）には第１、第２論理ゲートの出力信号が入力され、第４論理ゲート（ＮＡＮＤ１２）には第２、第５、第８論理ゲートの出力信号が入力される。第５論理ゲート（ＮＡＮＤ１３）には第１、第４、第７論理ゲートの出力信号が入力され、第６論理ゲート（ＮＡＮＤ１４）には第３、第６論理ゲートの出力信号が入力される。
【００３０】
第１、第４論理ゲート（ＮＡＮＤ９、ＮＡＮＤ１２）はローレベルの信号ｔ１Ｌ、ｔ２Ｌを出力し、第２、第５論理ゲート（ＮＡＮＤ１０、ＮＡＮＤ１３）は中間レベルの信号ｔ１Ｃ、ｔ２Ｃを出力する。そして、第３、第６論理ゲート（ＮＡＮＤ１１、ＮＡＮＤ１４）はハイレベルの信号ｔ１Ｈ、ｔ２Ｈを出力する。又、第３、第６論理ゲート（ＮＡＮＤ１１、ＮＡＮＤ１４）の出力端にはインバータ（ＩＮＴ６、ＩＮＴ７）がそれぞれ接続される。
【００３１】
このようにして構成されるデコーダ部５１は、３つの２進データを入力し、次段の３ロジック生成部で３ロジックデータを形成できるようにその３つの２進データを変換して出力する。３ロジックデータ生成部５３は、デコーダ部５１から出力される出力データｔ１Ｌ、ｔ１Ｃ、ｔ１Ｈ、ｔ２Ｌ、ｔ２Ｃ、ｔ２Ｈを入力し、３ロジックデータ（Ｈ、Ｃ、Ｌ）を生成して次段の３ロジックデータ検出部５５へ出力する。３ロジックデータ検出部５５は、３ロジックデータ生成部５３から出力される３ロジックデータ（Ｈ、Ｃ、Ｌ）を図８に示すようなテーブルに従って２進データ組（ｔ１１、ｔ１２、ｔ２１、ｔ２２）を生成し、次段のエンコーダ部５７に出力する。
【００３２】
エンコーダ部５７の構成を図１１に示す。
図１１に示すように、本発明のエンコーダ部５７は、３ロジックデータ検出部５５から出力される２進データ組を反転させるインバータ部５７ａと、３ロジックデータ検出部５５の出力及びインバータ部５７ａの出力を選択的に組合せて出力するデータ変換部５７ｂと、データ変換部５７ｂの出力を選択的に組合せて２進データを出力するデータ出力部５７ｃとから構成される。
【００３３】
図１１に示したステート(state) 端子は、３ロジックデータ検出部５５の出力が全て「０」である場合に、伝送エラーと判定してエラーを検出する部分である。すなわち、３ロジックデータ検出部５５の出力が全て「０」である場合は、３ロジックデータ生成部５３から伝送されてきたデータがＨＨなので、ステート端子からエラー検出信号が出力される。このように、エンコーダ部５７は、３ロジックデータ生成部５３から２進データ（Ｌ又はＨ）が出力された場合に２進データ（Ｈ又はＬ）を出力する。結果的に、エンコーダ部５７は２進データと３ロジックデータ検出部５５からの３ロジックデータとを全部入力可能なので、既存回路との互換性を高め得る。
【００３４】
上述した本発明のデータ伝送装置を適用した一実施形態を添付図面に基づき説明する。
図１２は本発明のデータ伝送装置を用いた液晶表示装置の構成図である。
【００３５】
図１２の構成は、図４の構成と比較してコントローラ４７からソースドライバ４３にデータを伝送するための伝送ラインの数が著しく減少されている。本発明のデータ伝送装置によれば、ラインの数が１／３程度減少されているので、一度に２つのチャネルずつＲ、Ｇ、Ｂデータを伝送する場合であっても、最小２４ラインから最大３２ラインのみが必要になる。
【００３６】
同図に示すように、本発明のデータ伝送装置を用いた液晶表示装置によって、コントローラ４７からソースドライバ４３へデータを伝送するためのデータ伝送ラインの数が、従来に比べて１／３程度減少している。この伝送ラインの数が減少することにより、コントローラ４７のピン数及びソースドライバ４３の入力ピン数を減少することができる。
【００３７】
【発明の効果】
請求項１、２の発明によれば、２進データを電源電圧レベル、接地電圧レベル、又は電源電圧と接地電圧との中間レベルを有する３ロジックデータに変換することにより、データ伝送時に必要となる伝送ライン数を減少することができ、よって、データの伝送効率がアップする。
【００３８】
請求項３の発明によれば、エンコーダ部にステートピンを構成してデータの伝送状態を検出することにより、データ伝送によるエラーの可否を判断することができる。
【図面の簡単な説明】
【図１】一般的なＣＭＯＳトランジスタの回路図。
【図２】従来技術のＬＶＤＳ(Low Voltage Differential clock Signal)の回路図。
【図３】図２のＬＶＤＳにおける伝送データの波形図。
【図４】従来技術を液晶表示装置に適用した一実施形態を説明するための構成図。
【図５】本発明の一実施形態のデータ伝送装置のブロック図。
【図６】図６のデータ伝送装置の３ロジックデータ生成部の構成図。
【図７】図６のデータ伝送装置の３ロジックデータ検出部の構成図。
【図８】図６の３ロジックデータ検出部の論理表。
【図９】図６のデータ伝送装置のデコーダ部の回路的構成図。
【図１０】図６の３ロジックデータ生成部の論理表。
【図１１】図６のデータ伝送装置のエンコーダ部の回路的構成図。
【図１２】本発明のデータ伝送装置を適用した一実施形態の液晶表示装置のブロック図。
【符号の説明】
５１…デコーダ部
５３…３ロジックデータ生成部
５５…３ロジックデータ検出部
５７…エンコーダ部
Claims (3)
- 第１の２進データを３進データに変換するデコーダ部と、
前記デコーダ部に連結されて、前記３進データに対応するロジックレベルとして電源電圧、接地電圧、および電源電圧と接地電圧との中間電圧を生成する３ロジックデータ生成部と、
第１及び第２インバータからなり、前記３ロジックデータ生成部から出力される電圧を３ロジックデータとして入力し、第２の２進データ組を生成するデータ検出部であって、前記各インバータを構成するＰＭＯＳ及びＮＭＯＳトランジスタのサイズの比が互いに異なる、前記データ検出部と、
前記データ検出部からの前記第２の２進データ組を前記第１の２進データに復元するエンコーダ部であって、
前記データ検出部から出力される前記第２の２進データ組を反転させるインバータ部と、
前記データ検出部の出力及び前記インバータ部の出力を選択的に組み合わせて複数の出力を生成するとともに、前記複数の出力のうちの一つを利用して前記３ロジックデータの伝送状態を検出するデータ変換部と、
前記データ変換部の前記複数の出力を選択的に組み合わせて前記第１の２進データを出力するデータ出力部とを含むエンコーダ部と
を備えることを特徴とするデータ伝送装置。 - 前記３ロジックデータ生成部は、
ソースが電源電圧端に連結され、前記電源電圧によって導通制御されるＰＭＯＳトランジスタ（ＰＭ１）と、
ソースが中間電圧端に連結され、ドレインが前記ＰＭＯＳトランジスタ（ＰＭ１）のドレインに共通接続され、前記中間電圧によって導通制御されるＮＭＯＳトランジスタ（ＮＭ１）と、
ドレインが接地電圧端に連結され、ソースが前記ＰＭＯＳトランジスタ（ＰＭ１）のドレインに共通接続され、前記接地電圧によって導通制御されるＮＭＯＳトランジスタ（ＮＭ２）と、
を備えることを特徴とする請求項１記載のデータ伝送装置。 - 前記エンコーダ部は、前記３ロジックデータ検出部からの前記第２の２進データ組を入力し、該第２の２進データ組に基づいて３ロジックデータの伝送状態を検出するステート端子を有することを特徴とする請求項１記載のデータ伝送装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970056081A KR100282441B1 (ko) | 1997-10-29 | 1997-10-29 | 데이터 전송장치 |
| KR56081/1997 | 1997-10-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11177639A JPH11177639A (ja) | 1999-07-02 |
| JP4036983B2 true JP4036983B2 (ja) | 2008-01-23 |
Family
ID=19523710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27551998A Expired - Lifetime JP4036983B2 (ja) | 1997-10-29 | 1998-09-29 | データ伝送装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6339622B1 (ja) |
| JP (1) | JP4036983B2 (ja) |
| KR (1) | KR100282441B1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000060755A (ko) * | 1999-03-19 | 2000-10-16 | 정명식 | 전송 대역폭 확대를 위한 이진 삼진 변환 데이터 전송 시스템 |
| KR100411394B1 (ko) * | 2001-06-29 | 2003-12-18 | 주식회사 하이닉스반도체 | 메모리장치의 데이터출력회로 |
| JP3596678B2 (ja) * | 2001-11-06 | 2004-12-02 | 日本電気株式会社 | 通信システム及び通信方法 |
| EP1326360B1 (en) * | 2002-01-08 | 2008-10-15 | Nec Corporation | Communication system and method using multilevel modulation |
| US6977549B2 (en) * | 2002-02-25 | 2005-12-20 | Nec Corporation | Differential circuit, amplifier circuit, driver circuit and display device using those circuits |
| DE10249016B4 (de) * | 2002-10-21 | 2006-10-19 | Infineon Technologies Ag | Mehrpegeltreiberstufe |
| KR100506936B1 (ko) * | 2003-04-15 | 2005-08-05 | 삼성전자주식회사 | 집적 회로의 입출력 인터페이스 회로 및 방법 |
| US7787526B2 (en) * | 2005-07-12 | 2010-08-31 | Mcgee James Ridenour | Circuits and methods for a multi-differential embedded-clock channel |
| KR101095812B1 (ko) * | 2007-03-16 | 2011-12-21 | 후지쯔 세미컨덕터 가부시키가이샤 | 데이터 전송 시스템 |
| US8026740B2 (en) | 2008-03-21 | 2011-09-27 | Micron Technology, Inc. | Multi-level signaling for low power, short channel applications |
| US7795915B2 (en) * | 2008-08-04 | 2010-09-14 | Chil Semiconductor Corporation | Multi-level signaling |
| US8259461B2 (en) | 2008-11-25 | 2012-09-04 | Micron Technology, Inc. | Apparatus for bypassing faulty connections |
| KR101079603B1 (ko) * | 2009-08-11 | 2011-11-03 | 주식회사 티엘아이 | 3레벨 전압을 이용하는 차동 데이터 송수신 장치 및 차동 데이터 송수신 방법 |
| JP5534968B2 (ja) * | 2010-06-15 | 2014-07-02 | シャープ株式会社 | 液晶表示装置および電子情報機器 |
| CN104702250B (zh) * | 2015-03-11 | 2017-04-12 | 宁波大学 | 一种三值碳纳米管比较器 |
| US10056777B2 (en) * | 2016-06-24 | 2018-08-21 | Qualcomm Incorporated | Voltage mode driver with charge recycling |
| US10763901B2 (en) * | 2016-12-14 | 2020-09-01 | Sony Semiconductor Solutions Corporation | Transmission device, transmission method, and communication system |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE30182E (en) * | 1969-06-24 | 1979-12-25 | Bell Telephone Laboratories, Incorporated | Precoded ternary data transmission |
| GB1360260A (en) * | 1971-09-23 | 1974-07-17 | Standard Telephones Cables Ltd | Multilevel pcm system |
| DE4232049C1 (de) * | 1992-09-24 | 1994-05-19 | Siemens Ag | Integrierte Halbleiterschaltungsanordnung |
| US5880683A (en) * | 1993-07-22 | 1999-03-09 | Bourns, Inc. | Absolute digital position encoder |
| US5633631A (en) * | 1994-06-27 | 1997-05-27 | Intel Corporation | Binary-to-ternary encoder |
| US5539333A (en) | 1995-01-23 | 1996-07-23 | International Business Machines Corporation | CMOS receiver circuit |
| US6038260A (en) * | 1996-01-05 | 2000-03-14 | International Business Machines Corporation | Method and apparatus for transposing differential signals onto a set of binary signals to increase the information-carrying capacity of the original set of signals |
| US5847990A (en) * | 1996-12-23 | 1998-12-08 | Lsi Logic Corporation | Ram cell capable of storing 3 logic states |
| JP3288259B2 (ja) * | 1997-05-30 | 2002-06-04 | 日本電気株式会社 | ３値信号入力回路 |
-
1997
- 1997-10-29 KR KR1019970056081A patent/KR100282441B1/ko not_active IP Right Cessation
-
1998
- 1998-09-04 US US09/146,958 patent/US6339622B1/en not_active Expired - Lifetime
- 1998-09-29 JP JP27551998A patent/JP4036983B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6339622B1 (en) | 2002-01-15 |
| JPH11177639A (ja) | 1999-07-02 |
| KR19990034472A (ko) | 1999-05-15 |
| KR100282441B1 (ko) | 2001-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4036983B2 (ja) | データ伝送装置 | |
| US5959472A (en) | Driver circuit device | |
| US6700405B1 (en) | Logic circuit and full adder using the same | |
| US7400168B2 (en) | Semiconductor device with level conversion circuit | |
| US5867049A (en) | Zero setup time flip flop | |
| JP3113596B2 (ja) | パルス受信機 | |
| KR20070103767A (ko) | 송신 장치 | |
| JP2003318726A (ja) | ラッチ形レベルコンバータおよび受信回路 | |
| JP2003078407A (ja) | 高速サンプリングレシーバー | |
| JPH09270683A (ja) | 相補型クロック発生器 | |
| EP1317067B1 (en) | One-stage voltage level shift circuit and system using the same | |
| WO2018055666A1 (ja) | インターフェース回路 | |
| JP2001244804A (ja) | レベルコンバータ回路 | |
| US7741875B2 (en) | Low amplitude differential output circuit and serial transmission interface using the same | |
| US20100117708A1 (en) | Voltage Level Converter without Phase Distortion | |
| KR100329320B1 (ko) | 디지털신호전송회로 | |
| JP3120492B2 (ja) | 半導体集積回路 | |
| US7061282B2 (en) | Differential signal pairs generator | |
| US8547134B1 (en) | Architecture for high speed serial transmitter | |
| JP3355513B2 (ja) | 論理回路 | |
| US20090160517A1 (en) | Flip-flop | |
| JP2005333508A (ja) | 信号変換装置およびドライバ装置 | |
| JP2894040B2 (ja) | ラッチ回路 | |
| WO2022095503A1 (zh) | 电平移位电路以及集成电路 | |
| JP2641890B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050519 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050610 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071031 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |