JPH0613888A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH0613888A JPH0613888A JP4170935A JP17093592A JPH0613888A JP H0613888 A JPH0613888 A JP H0613888A JP 4170935 A JP4170935 A JP 4170935A JP 17093592 A JP17093592 A JP 17093592A JP H0613888 A JPH0613888 A JP H0613888A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pulse width
- mos transistor
- type mos
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 電源電圧の変動による出力パルス幅のゆらぎ
を極小に抑えることができる出力回路を提供する。 【構成】 正電源を供給する電源端子１と負電源を供給
する電源端子２との間に定電流源３を介してＰ型ＭＯＳ
トランジスタ４およびＮ型ＭＯＳトランジスタ５をコン
プリメンタリに接続し、その接続点Ａを出力端子７に接
続する。Ｐ型ＭＯＳトランジスタ４およびＮ型ＭＯＳト
ランジスタ５の各ゲートはともに接続し、その接続点Ｂ
を入力端子８に接続してこの入力端子８からパルス幅変
調信号を入力する。
を極小に抑えることができる出力回路を提供する。 【構成】 正電源を供給する電源端子１と負電源を供給
する電源端子２との間に定電流源３を介してＰ型ＭＯＳ
トランジスタ４およびＮ型ＭＯＳトランジスタ５をコン
プリメンタリに接続し、その接続点Ａを出力端子７に接
続する。Ｐ型ＭＯＳトランジスタ４およびＮ型ＭＯＳト
ランジスタ５の各ゲートはともに接続し、その接続点Ｂ
を入力端子８に接続してこの入力端子８からパルス幅変
調信号を入力する。
Description
【０００１】
【産業上の利用分野】この発明は、パルス幅変調方式の
ＤＡ変換器に用いられる発振回路等のスイッチング素子
によって駆動される出力回路に関し、特に電源電圧の変
動により生じる出力信号のゆらぎを極小に抑えるように
した出力回路に関するものである。
ＤＡ変換器に用いられる発振回路等のスイッチング素子
によって駆動される出力回路に関し、特に電源電圧の変
動により生じる出力信号のゆらぎを極小に抑えるように
した出力回路に関するものである。
【０００２】
【従来の技術】スイッチング素子によって駆動される出
力回路として、例えばパルス幅変調方式のＤＡ変換器に
用いられている発振回路の出力回路がある。図３は従来
の出力回路２０の構成を示す図で、同図において正電
源、負電源を各々供給する電源端子１１、１２の間に
は、Ｐ型ＭＯＳトランジスタ１３およびＮ型ＭＯＳトラ
ンジスタ１４がコンプリメンタリに接続されており、そ
の接続点Ｃは出力端子１５に導かれている。また、ＭＯ
Ｓトランジスタの各ゲートはともに接続され、その接続
点Ｄは入力端子１６に導かれ、パルス幅変調信号が入力
される。
力回路として、例えばパルス幅変調方式のＤＡ変換器に
用いられている発振回路の出力回路がある。図３は従来
の出力回路２０の構成を示す図で、同図において正電
源、負電源を各々供給する電源端子１１、１２の間に
は、Ｐ型ＭＯＳトランジスタ１３およびＮ型ＭＯＳトラ
ンジスタ１４がコンプリメンタリに接続されており、そ
の接続点Ｃは出力端子１５に導かれている。また、ＭＯ
Ｓトランジスタの各ゲートはともに接続され、その接続
点Ｄは入力端子１６に導かれ、パルス幅変調信号が入力
される。
【０００３】図４は、上記従来の出力回路における入出
力信号波形を示す図で、同図（ａ）は入力信号波形、
（ｂ）は出力信号波形を示す。図４に示すように、入力
信号が正の場合Ｎ型ＭＯＳトランジスタ１４がオンして
出力端子１５に負電圧を供給し、入力信号が負の場合は
Ｐ型ＭＯＳトランジスタ１３がオンして出力端子１５に
正電圧を供給する。
力信号波形を示す図で、同図（ａ）は入力信号波形、
（ｂ）は出力信号波形を示す。図４に示すように、入力
信号が正の場合Ｎ型ＭＯＳトランジスタ１４がオンして
出力端子１５に負電圧を供給し、入力信号が負の場合は
Ｐ型ＭＯＳトランジスタ１３がオンして出力端子１５に
正電圧を供給する。
【０００４】図５は、上記した従来の出力回路を用いた
パルス幅変調方式のＤＡ変換器の構成を示す図で、１８
はクロック信号入力端子、１９はデジタル信号入力端
子、２０は出力回路、２１はパルス幅変調回路、２２は
パルス幅変調回路の出力端子、２３はローパスフィル
タ、２４はアナログ信号出力端子である。同図に示すパ
ルス幅変調方式のＤＡ変換器は、出力回路２０が駆動す
るパルス幅変調回路２１によってディジタル値に対応す
るパルス幅に変調し、パルス幅変調回路２１の後段の外
付けローパスフィルタ２３により積分することでアナロ
グに変換する。
パルス幅変調方式のＤＡ変換器の構成を示す図で、１８
はクロック信号入力端子、１９はデジタル信号入力端
子、２０は出力回路、２１はパルス幅変調回路、２２は
パルス幅変調回路の出力端子、２３はローパスフィル
タ、２４はアナログ信号出力端子である。同図に示すパ
ルス幅変調方式のＤＡ変換器は、出力回路２０が駆動す
るパルス幅変調回路２１によってディジタル値に対応す
るパルス幅に変調し、パルス幅変調回路２１の後段の外
付けローパスフィルタ２３により積分することでアナロ
グに変換する。
【０００５】このように、従来の出力回路を用いたパル
ス幅変調方式のＤＡ変換器は、パルス幅にディジタル値
の重み付けを行うため、電圧変動やパルス幅変動を抑え
ることで、より精度の高いＤＡ変換を行えることができ
る。
ス幅変調方式のＤＡ変換器は、パルス幅にディジタル値
の重み付けを行うため、電圧変動やパルス幅変動を抑え
ることで、より精度の高いＤＡ変換を行えることができ
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、電源電圧の変動が直接電源電流の変化に
つながるため、以下のような問題点があった。例えば、
出力回路２０に入力される波形が、図６（ｂ）に示すよ
うに、電圧変動やパルス幅変動のない理想的な波形であ
る場合、正電源に同図（ａ）に示すような変動が生じる
と、正電源が変動する出力回路を通過後はＭＯＳトラン
ジスタを流れる電流の変動により、同図（ｃ）に示すよ
うな変化点t1、t2における傾きの異なる波形になり、パ
ルス幅にゆらぎが生じる。この出力波形が後段のパルス
幅変調回路２１のクロックとなって駆動すると、出力パ
ルス幅が変動する。このため、パルス幅変調方式のＤＡ
変換器の精度を支えるパルス幅が変動し、高調波歪や雑
音が生じる原因となっていたものである。
来の構成では、電源電圧の変動が直接電源電流の変化に
つながるため、以下のような問題点があった。例えば、
出力回路２０に入力される波形が、図６（ｂ）に示すよ
うに、電圧変動やパルス幅変動のない理想的な波形であ
る場合、正電源に同図（ａ）に示すような変動が生じる
と、正電源が変動する出力回路を通過後はＭＯＳトラン
ジスタを流れる電流の変動により、同図（ｃ）に示すよ
うな変化点t1、t2における傾きの異なる波形になり、パ
ルス幅にゆらぎが生じる。この出力波形が後段のパルス
幅変調回路２１のクロックとなって駆動すると、出力パ
ルス幅が変動する。このため、パルス幅変調方式のＤＡ
変換器の精度を支えるパルス幅が変動し、高調波歪や雑
音が生じる原因となっていたものである。
【０００７】したがって、この発明の目的は、電源電圧
の変動による出力パルス幅のゆらぎを極小に抑えること
ができる出力回路を提供することである。
の変動による出力パルス幅のゆらぎを極小に抑えること
ができる出力回路を提供することである。
【０００８】
【課題を解決するための手段】この発明の出力回路は、
正電源と負電源の間に定電流源を介してスイッチング動
作をする一対のスイッチング素子を直列に接続し、スイ
ッチング素子の接続点を出力端としている。
正電源と負電源の間に定電流源を介してスイッチング動
作をする一対のスイッチング素子を直列に接続し、スイ
ッチング素子の接続点を出力端としている。
【０００９】
【作用】この発明の構成によれば、電源電流が変動して
も出力回路の正電源と負電源の間に介在させた定電流源
が電流値を一定に保つので、波形の変化点の傾きが一定
になり、パルス幅のゆらぎを極小に抑えることができ
る。
も出力回路の正電源と負電源の間に介在させた定電流源
が電流値を一定に保つので、波形の変化点の傾きが一定
になり、パルス幅のゆらぎを極小に抑えることができ
る。
【００１０】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。図１は、この発明の実施例である出
力回路の構成を示す図で、同図において、１は正電源を
供給する電源端子、２は負電源を供給する電源端子、３
は定電流源、４はＰ型ＭＯＳトランジスタ、５はＮ型Ｍ
ＯＳトランジスタ、７は出力端子、８は入力端子であ
る。
しながら説明する。図１は、この発明の実施例である出
力回路の構成を示す図で、同図において、１は正電源を
供給する電源端子、２は負電源を供給する電源端子、３
は定電流源、４はＰ型ＭＯＳトランジスタ、５はＮ型Ｍ
ＯＳトランジスタ、７は出力端子、８は入力端子であ
る。
【００１１】この実施例にかかる出力回路は、図１に示
すように、正電源を供給する電源端子１と負電源を供給
する電源端子２との間に定電流源３を介してＰ型ＭＯＳ
トランジスタ４およびＮ型ＭＯＳトランジスタ５がコン
プリメンタリに接続されており、その接続点Ａは出力端
子７に導かれている。また、Ｐ型ＭＯＳトランジスタ４
およびＮ型ＭＯＳトランジスタ５の各ゲートはＢ点で接
続され、入力端子８に導かれており、この入力端子８か
らパルス幅変調信号が入力される。
すように、正電源を供給する電源端子１と負電源を供給
する電源端子２との間に定電流源３を介してＰ型ＭＯＳ
トランジスタ４およびＮ型ＭＯＳトランジスタ５がコン
プリメンタリに接続されており、その接続点Ａは出力端
子７に導かれている。また、Ｐ型ＭＯＳトランジスタ４
およびＮ型ＭＯＳトランジスタ５の各ゲートはＢ点で接
続され、入力端子８に導かれており、この入力端子８か
らパルス幅変調信号が入力される。
【００１２】実施例の出力回路の基本的動作は従来例と
同じであるが、正電源に図２（ａ）に示すような変動が
生じた場合、出力回路に入力される波形が同図（ｂ）に
示す電圧変動やパルス幅変動のない理想的なものであれ
ば、正電源が変動する出力回路を通過後は、定電流源３
の作用によりＭＯＳトランジスタ４、５を流れる電流が
変動しないので、同図（ｃ）に示すような変化点t1、t2
における傾きが同じ波形になる。このため、パルス幅の
ゆらぎが極小に抑えられる。
同じであるが、正電源に図２（ａ）に示すような変動が
生じた場合、出力回路に入力される波形が同図（ｂ）に
示す電圧変動やパルス幅変動のない理想的なものであれ
ば、正電源が変動する出力回路を通過後は、定電流源３
の作用によりＭＯＳトランジスタ４、５を流れる電流が
変動しないので、同図（ｃ）に示すような変化点t1、t2
における傾きが同じ波形になる。このため、パルス幅の
ゆらぎが極小に抑えられる。
【００１３】
【発明の効果】この発明の出力回路は、出力回路に定電
流源を挿入しているので、電源電圧が変動しても一定の
電流値を得ることができ、波形の変化点の傾きを一定に
保つことができるので、出力パルスのゆらぎを極小に抑
えることができる。
流源を挿入しているので、電源電圧が変動しても一定の
電流値を得ることができ、波形の変化点の傾きを一定に
保つことができるので、出力パルスのゆらぎを極小に抑
えることができる。
【図１】この発明の実施例である出力回路の構成を示す
図である。
図である。
【図２】正電源に変動が生じた場合の実施例における入
出力波形を示す図である。
出力波形を示す図である。
【図３】従来の出力回路の構成を示す図である。
【図４】従来例における入出力波形を示す図である。
【図５】パルス幅変調方式によるＤＡ変換器の構成を示
す図である。
す図である。
【図６】正電源に変動が生じた場合の実施例における入
出力波形を示す図である。
出力波形を示す図である。
１ 正電源を供給する電源端子 ２ 負電源を供給する電源端子 ３ 定電流源 ４ Ｐ型ＭＯＳトランジスタ ５ Ｎ型ＭＯＳトランジスタ ７ 出力端子 ８ 入力端子
Claims (1)
- 【請求項１】 正電源と負電源の間に定電流源を介して
スイッチング動作をする一対のスイッチング素子を直列
に接続し、前記スイッチング素子の接続点を出力端とし
たことを特徴とする出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4170935A JPH0613888A (ja) | 1992-06-29 | 1992-06-29 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4170935A JPH0613888A (ja) | 1992-06-29 | 1992-06-29 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613888A true JPH0613888A (ja) | 1994-01-21 |
Family
ID=15914100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4170935A Pending JPH0613888A (ja) | 1992-06-29 | 1992-06-29 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613888A (ja) |
-
1992
- 1992-06-29 JP JP4170935A patent/JPH0613888A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920020847A (ko) | 샘플밴드-갭 전압 기준 회로 | |
| US7183818B2 (en) | Triangular wave generating circuit adapted to class-D amplifier | |
| KR20050075427A (ko) | Ｐｗｍ 발생기 | |
| KR960009360A (ko) | 전압/전류 변환회로 | |
| US7098735B2 (en) | Reference buffer with dynamic current control | |
| JPH0521445B2 (ja) | ||
| JPH0613888A (ja) | 出力回路 | |
| EP0377978B1 (en) | A PLL control apparatus | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| DE3280314D1 (de) | Abtast- und halteschaltung. | |
| US4047056A (en) | Voltage-frequency converter | |
| JP3012558B2 (ja) | 電源回路 | |
| JPS63280515A (ja) | 論理回路 | |
| JPH09130215A (ja) | 交流波形のレベルシフト回路 | |
| RU1817030C (ru) | Преобразователь электрического напр жени в ток | |
| JPH05275995A (ja) | 帰還形パルス幅変調回路 | |
| JP3209181B2 (ja) | 緩オン／オフ信号発生回路 | |
| SU1417137A1 (ru) | Низковольтный преобразователь посто нного напр жени | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPH0650788Y2 (ja) | デジタル信号発生回路 | |
| JPS61105628A (ja) | クランプ回路 | |
| JPH06505135A (ja) | 時間／電圧変換方法及び装置 | |
| KR910003473Y1 (ko) | 자동이득제어 펄스 발생회로 | |
| SU1012223A1 (ru) | Стабилизированный преобразователь посто нного напр жени | |
| SU1228285A1 (ru) | Устройство преобразовани напр жени в интервал времени |