JPH01195743A - 3値符号送信回路 - Google Patents
3値符号送信回路Info
- Publication number
- JPH01195743A JPH01195743A JP2062388A JP2062388A JPH01195743A JP H01195743 A JPH01195743 A JP H01195743A JP 2062388 A JP2062388 A JP 2062388A JP 2062388 A JP2062388 A JP 2062388A JP H01195743 A JPH01195743 A JP H01195743A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transformer
- buffer
- primary winding
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 3
- 239000000872 buffer Substances 0.000 abstract description 29
- 238000004804 winding Methods 0.000 abstract description 20
- 230000008054 signal transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、3値符号化されたデータ信号を伝送路に送信
する3値打号送信回路に関する。
する3値打号送信回路に関する。
(従来の技術)
従来からベースバンド方式によって3値符号化されたデ
ータ信号を伝送路に送出する送信回路として、例えば第
3図に示すようなものがある。
ータ信号を伝送路に送出する送信回路として、例えば第
3図に示すようなものがある。
同図において、符号1は入力端に入力されるデータに応
じた信号に応じて出力端から3値の電圧+VCC,VG
、−VIEを出力するバッフ 7である。
じた信号に応じて出力端から3値の電圧+VCC,VG
、−VIEを出力するバッフ 7である。
また、このバッファ1の出力端は直列に接続された抵抗
2およびトランス3の一次巻線を介して接地接続され、
さらにトランス3の二次巻線側は伝送路(図示せず)に
接続されている。
2およびトランス3の一次巻線を介して接地接続され、
さらにトランス3の二次巻線側は伝送路(図示せず)に
接続されている。
ここでトランス3の一次巻線のバッファ1側をA、接地
側をBとする。
側をBとする。
バッファ1の出力端から+VCCが出力されると、Aの
電位中vCCはBの電位VGより高いため、トランス3
の一次巻線ではAからBに電流が流れる。
電位中vCCはBの電位VGより高いため、トランス3
の一次巻線ではAからBに電流が流れる。
また、バッファ1の出力端からVGが出力されると、A
の電位VGはBの電位VGと等しいため、トランス3の
一次巻線には電流が流れない、さらに、バッファ1の出
力端から−VEEが出力されると、Aの電位−VEEは
Bの電位VGより低いため、トランス3の一次巻線では
BからAに電流が流れる。しかして、トランス3の二次
巻線では上述の電流の流れに応じた電流が流れ、これが
伝送路に送出される。
の電位VGはBの電位VGと等しいため、トランス3の
一次巻線には電流が流れない、さらに、バッファ1の出
力端から−VEEが出力されると、Aの電位−VEEは
Bの電位VGより低いため、トランス3の一次巻線では
BからAに電流が流れる。しかして、トランス3の二次
巻線では上述の電流の流れに応じた電流が流れ、これが
伝送路に送出される。
しかしながら、このような従来の3値打号送信回路にお
いては、バッファ1が上述のように3値の電圧+VCC
,VG 、−VEEを出力すためには、演算増幅器すな
わちアナログ系の素子を用いることが必要とされ、これ
によってスルーレートが低下するという問題がある。ま
た、バッファ1は2種類の電源電圧+VCC5−V[[
が必要とされるという問題もある。
いては、バッファ1が上述のように3値の電圧+VCC
,VG 、−VEEを出力すためには、演算増幅器すな
わちアナログ系の素子を用いることが必要とされ、これ
によってスルーレートが低下するという問題がある。ま
た、バッファ1は2種類の電源電圧+VCC5−V[[
が必要とされるという問題もある。
(発明が解決しようとする課題)
このように上述した従来の3値打号送信回路においては
、アナログ系の素子の使用によるスルーレートの低下と
いう問題および2種類の電源電圧が必要とされるという
問題がある。
、アナログ系の素子の使用によるスルーレートの低下と
いう問題および2種類の電源電圧が必要とされるという
問題がある。
本発明はこのような問題を解決するためになされたもの
で、スルーレートの向上を図ることができ、しかも電源
電圧として単一電源でよい3値打号送信回路を提供する
ことを目的としている。
で、スルーレートの向上を図ることができ、しかも電源
電圧として単一電源でよい3値打号送信回路を提供する
ことを目的としている。
[発明の構成]
(課題を解決するための手段)
すなわち本発明は、ベースバンド方式によりトランスを
介した伝送路に3値打号化されたデータ信号を送信する
回路において、前記トランスの入力側の両端にデータに
応じて2値の電圧を出力する2値電圧出力回路がそれぞ
れ接続されていることを特徴としている。
介した伝送路に3値打号化されたデータ信号を送信する
回路において、前記トランスの入力側の両端にデータに
応じて2値の電圧を出力する2値電圧出力回路がそれぞ
れ接続されていることを特徴としている。
(作 用)
本発明の3値打号送信回路では、2組の2値電圧出力回
路の出力電圧の組合せによってデータに応じて3値打号
化されたデータ信号が伝送路に送信されることになる。
路の出力電圧の組合せによってデータに応じて3値打号
化されたデータ信号が伝送路に送信されることになる。
その際、前記の2値電圧出力回路はディジタル系の素子
で構成ずればよいためスルーレートが向上し、また電源
電圧として単一電源でよいことになる。
で構成ずればよいためスルーレートが向上し、また電源
電圧として単一電源でよいことになる。
(実施例)
以下、本発明の実施例の詳細を図面に基づいて説明する
。
。
第1図は本発明の一実施例に係るベースバンド方式によ
ってたとえばRZ方式信号のような3値打号化されたデ
ータ信号を伝送路に送出する3値打号送信回路の構成を
示す回路図である。
ってたとえばRZ方式信号のような3値打号化されたデ
ータ信号を伝送路に送出する3値打号送信回路の構成を
示す回路図である。
同図において、符号11および符号12はそれぞれ電源
電圧として十■CCが印加され入力端に入力されるデー
タに応じた信号に応じて出力端から2値の電圧+VCC
1VGを出力する第1および第2のバッファである。第
1のバッファ11の出力端は抵抗13を介しl・ランス
14の一次巻線の一方側に接続され、第2のバッファ1
2の出力端は抵抗15を介しトランス14の一次巻線の
他方側に接続される。そして、トランス14の二次巻線
には伝送路(図示せず)が接続される。
電圧として十■CCが印加され入力端に入力されるデー
タに応じた信号に応じて出力端から2値の電圧+VCC
1VGを出力する第1および第2のバッファである。第
1のバッファ11の出力端は抵抗13を介しl・ランス
14の一次巻線の一方側に接続され、第2のバッファ1
2の出力端は抵抗15を介しトランス14の一次巻線の
他方側に接続される。そして、トランス14の二次巻線
には伝送路(図示せず)が接続される。
ここでトランス14の一次巻線の第1のバッファ11側
をA、第2のバッファ側12をBとする。
をA、第2のバッファ側12をBとする。
第1のバッファ11の出力端から十■CCが出力さ゛れ
第2のバッファ12の出力端からVGが出力されると、
Aの電位十VCCはBの電位VGより高いため、トラン
ス14の一次巻線ではAがらBに電流が流れる。また、
第1のバッファ11の出力端からVGが出力され第2の
バッファ12の出力端から十■CCが出力されると、A
の電位VGはBの電位十VCCより低いため、トランス
14の一次巻線ではBからAに電流が流れる。さらに、
第1のバッファ11の出力端からVGが出力され第2の
バッファ12の出力端から同様のVGが出力されると、
Aの電位VGとBの電位VGとは等しいため、トランス
14の一次巻線には電流が流れない、なお、第1および
第2のバッファ11.12の出力端からそれぞれ十vC
Cが出力されたときも上述と同様にトランス14の一次
巻線には電流が流れない。一方、トランス14の二次巻
線側には、上記のように一次巻線を流れる電流に応じた
電流が流れ、これによりデータに応じて3値打号化され
たデータ信号が伝送路に送出されることになる。
第2のバッファ12の出力端からVGが出力されると、
Aの電位十VCCはBの電位VGより高いため、トラン
ス14の一次巻線ではAがらBに電流が流れる。また、
第1のバッファ11の出力端からVGが出力され第2の
バッファ12の出力端から十■CCが出力されると、A
の電位VGはBの電位十VCCより低いため、トランス
14の一次巻線ではBからAに電流が流れる。さらに、
第1のバッファ11の出力端からVGが出力され第2の
バッファ12の出力端から同様のVGが出力されると、
Aの電位VGとBの電位VGとは等しいため、トランス
14の一次巻線には電流が流れない、なお、第1および
第2のバッファ11.12の出力端からそれぞれ十vC
Cが出力されたときも上述と同様にトランス14の一次
巻線には電流が流れない。一方、トランス14の二次巻
線側には、上記のように一次巻線を流れる電流に応じた
電流が流れ、これによりデータに応じて3値打号化され
たデータ信号が伝送路に送出されることになる。
しかしてこの実施例の回路では、伝送路に3値打号化さ
れたデータ信号を送出するにあたり、第1および第2の
バッファ11.12が2値の電圧たとえばVG 、+V
CCを出力するものでよく、このためこれら第1および
第2のバッファ11.12はディジタル系の素子を用い
ればよいことになる。したがって従来例で説明したよう
な演算増幅器等のアナログ系の素子は不要となり、スル
ーレ−トが大幅に向上する。また、必要とされる電源電
圧は1種類の電圧十■CCだけでよいことになる。
れたデータ信号を送出するにあたり、第1および第2の
バッファ11.12が2値の電圧たとえばVG 、+V
CCを出力するものでよく、このためこれら第1および
第2のバッファ11.12はディジタル系の素子を用い
ればよいことになる。したがって従来例で説明したよう
な演算増幅器等のアナログ系の素子は不要となり、スル
ーレ−トが大幅に向上する。また、必要とされる電源電
圧は1種類の電圧十■CCだけでよいことになる。
次に、本発明の他の実施例について説明する。
第2図は本発明の他の実施例に係る3値打号送信回路の
回路図であり、第1図に示した3値打号送信回路と同一
の要素には同一の符号を付し重複した説明は省略する。
回路図であり、第1図に示した3値打号送信回路と同一
の要素には同一の符号を付し重複した説明は省略する。
すなわち第2図に示す3値打号送信回路は、第1図に示
した3値打号送信回路の第1および第2のバッファ11
.12の代わりにそれぞれ第1および第2のインバータ
回路16.17を用いたものである。
した3値打号送信回路の第1および第2のバッファ11
.12の代わりにそれぞれ第1および第2のインバータ
回路16.17を用いたものである。
これら第1および第2のインバータ回路16.17は、
ベースが入力端とされ、コレクタが電源電圧十VCCに
よってプルアップされた出力端とされ、かつエミッタが
接地接続されたトランジスタTr1、Tr2からなる。
ベースが入力端とされ、コレクタが電源電圧十VCCに
よってプルアップされた出力端とされ、かつエミッタが
接地接続されたトランジスタTr1、Tr2からなる。
そして、これら第1および第2のインバータ回路16.
17においては、ベースにデータに応じて電圧が印加さ
れることでトランジスタT r +、T r 2がオン
状態となり出力端からVGが出力され、ベースにデータ
に応じて電圧が印加されないことでトランジスタTry
、Tr2がオフ状態となり出力端から十■CCが出力さ
れる。すなわち第1および第2のインバータ回路16.
17は第1図に示した第1および第2のバッファ11.
12と同一の機能を果たすものであり、これによって上
述の実施例と同様の効果が得られることになる。
17においては、ベースにデータに応じて電圧が印加さ
れることでトランジスタT r +、T r 2がオン
状態となり出力端からVGが出力され、ベースにデータ
に応じて電圧が印加されないことでトランジスタTry
、Tr2がオフ状態となり出力端から十■CCが出力さ
れる。すなわち第1および第2のインバータ回路16.
17は第1図に示した第1および第2のバッファ11.
12と同一の機能を果たすものであり、これによって上
述の実施例と同様の効果が得られることになる。
[発明の効果]
以上説明したように本発明の3値打号送信回路によれば
、2値電圧出力回路はディジタル系の素子で構成ずれば
よいためスルーレートが向上し、また電源電圧として単
一電源でよいことになる。
、2値電圧出力回路はディジタル系の素子で構成ずれば
よいためスルーレートが向上し、また電源電圧として単
一電源でよいことになる。
第1図は本発明の一実施例に係る3値打号送信回路の構
成を示す回路図、第2図は本発明の他の実施例に係る3
値打号送信回路の構成を示す回路図、第3図は従来の3
値打号送信回路の構成を示す回路図である。 11・・・第1のバッファ 12・・・第2のバッファ 14・・・トランス 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − +■ 第1図 第2図 第3図
成を示す回路図、第2図は本発明の他の実施例に係る3
値打号送信回路の構成を示す回路図、第3図は従来の3
値打号送信回路の構成を示す回路図である。 11・・・第1のバッファ 12・・・第2のバッファ 14・・・トランス 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 − +■ 第1図 第2図 第3図
Claims (1)
- (1)ベースバンド方式によりトランスを介した伝送路
に3値符号化されたデータ信号を送信する回路において
、前記トランスの入力側の両端にデータに応じて2値の
電圧を出力する2値電圧出力回路がそれぞれ接続されて
いることを特徴とする3値符号送信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2062388A JPH01195743A (ja) | 1988-01-30 | 1988-01-30 | 3値符号送信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2062388A JPH01195743A (ja) | 1988-01-30 | 1988-01-30 | 3値符号送信回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01195743A true JPH01195743A (ja) | 1989-08-07 |
Family
ID=12032367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2062388A Pending JPH01195743A (ja) | 1988-01-30 | 1988-01-30 | 3値符号送信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01195743A (ja) |
-
1988
- 1988-01-30 JP JP2062388A patent/JPH01195743A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2063223C (en) | Power and signal transmission system | |
US4281319A (en) | Digital-to-analog converter | |
US5369406A (en) | Multiplying digital-to-analogue converter | |
US6445223B1 (en) | Line driver with an integrated termination | |
JP3131237B2 (ja) | 差動ドライバとともに使用するための出力回路 | |
US2998487A (en) | Transistor switching arrangements | |
JPS63155931A (ja) | デジタル信号伝送回路 | |
JP2000315923A (ja) | バースト光受信回路 | |
US5406142A (en) | Level shifting low to high supply voltage interface circuit | |
KR940003086B1 (ko) | D/a 컨버터 | |
JP3522668B2 (ja) | 信号伝達装置 | |
JPH01195743A (ja) | 3値符号送信回路 | |
US4899114A (en) | Voltage source amplifier for use in a pseudoternary code transmitter | |
US7088274B2 (en) | Difference amplifier for digital-to-analog converter | |
JP2795658B2 (ja) | スイッチング共振によるデータ伝送 | |
US6292035B1 (en) | Signal transmission device | |
US4016559A (en) | Digital-to-analog converter having transient suppressor system | |
EP0289818A2 (en) | A non-inverting repeater circuit for use in semiconductor circuit interconnections | |
US4596979A (en) | Fast response digital-to-analog converter | |
JPH06169225A (ja) | 電圧電流変換回路 | |
JPH03254219A (ja) | ユニポーラ・バイポーラ変換回路 | |
JPS62100007A (ja) | Fet相補償回路におけるバイアス回路 | |
JPS60242754A (ja) | パルストランス駆動回路 | |
JPS6218806A (ja) | 電流・電圧変換回路 | |
JPS63280515A (ja) | 論理回路 |