JPH07105722B2 - Ｄ／ａコンバータ - Google Patents
Ｄ／ａコンバータInfo
- Publication number
- JPH07105722B2 JPH07105722B2 JP2145324A JP14532490A JPH07105722B2 JP H07105722 B2 JPH07105722 B2 JP H07105722B2 JP 2145324 A JP2145324 A JP 2145324A JP 14532490 A JP14532490 A JP 14532490A JP H07105722 B2 JPH07105722 B2 JP H07105722B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- output
- transistor
- switch
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、設定電流源を有しその出力を各差動スイッチ
により選択的に取り出す差動電流源方式のD/A（デジタ
ル／アナログ）コンバータに関する。
により選択的に取り出す差動電流源方式のD/A（デジタ
ル／アナログ）コンバータに関する。
（従来の技術） この種の従来例として、MOSトランジスタで構成した一
般的なD/Aコンバータ（以下DACという）の１ユニット回
路を第６図に示す。ここで11は設定電流源、123,133は
差動スイッチを構成するＮチャネルMOSトランジスタ
で、差動スイッチ123はダミー側、差動スイッチ133はDA
C側（アナログ出力取り出し側）である。トランジスタ1
23のドレインは電源VDDに接続されているが、電流出力
Q,は反転関係にある。反転関係にある制御入力φ，
はデジタル入力である。
般的なD/Aコンバータ（以下DACという）の１ユニット回
路を第６図に示す。ここで11は設定電流源、123,133は
差動スイッチを構成するＮチャネルMOSトランジスタ
で、差動スイッチ123はダミー側、差動スイッチ133はDA
C側（アナログ出力取り出し側）である。トランジスタ1
23のドレインは電源VDDに接続されているが、電流出力
Q,は反転関係にある。反転関係にある制御入力φ，
はデジタル入力である。
第６図の回路を複数、例えば計16ユニットで１チャネ
ル、４ビットのDACを構築する。本回路方式は、ラダー
抵抗分圧方式とは異なり、ある基準電圧により設定電流
をつくり、その出力を、デコードされた任意コードに従
がい差動スイッチのDAC側かダミー側のどちらか一方を
導通させて得る。
ル、４ビットのDACを構築する。本回路方式は、ラダー
抵抗分圧方式とは異なり、ある基準電圧により設定電流
をつくり、その出力を、デコードされた任意コードに従
がい差動スイッチのDAC側かダミー側のどちらか一方を
導通させて得る。
（発明が解決しようとする課題） 差動電流源方式のメリットは、その出力がQ,のどちら
か一方の経路で常時流れており、定電流源が変動せず、
高速動作ができる。しかし実デバイスでは、Ｑとでは
出力インピーダンスが異なるため、Q,の一方から他方
へ電流経路が切り換わるとき、設定電流源11の電圧，電
流が第７図の如く過渡的に変動し、それが安定するまで
の時間が費されるため、D/A変換スピード（セットリン
グタイム）が遅くなり、高速動作を妨げる。
か一方の経路で常時流れており、定電流源が変動せず、
高速動作ができる。しかし実デバイスでは、Ｑとでは
出力インピーダンスが異なるため、Q,の一方から他方
へ電流経路が切り換わるとき、設定電流源11の電圧，電
流が第７図の如く過渡的に変動し、それが安定するまで
の時間が費されるため、D/A変換スピード（セットリン
グタイム）が遅くなり、高速動作を妨げる。
これを解消する手段として、従来ではQ,とも出力端子
を設け、インピーダンスが同じになるような方法をとっ
ていたが、いたずらに端子数を増すだけでなく、部品数
も増え、コスト高となるデメリットがある。また側
に、事前に付加されるべきインピーダンスをチップに内
蔵する手段もあるが、外付けインピーダンスにより寄生
するＬ（インダクタンス）,R（抵抗）,C（キャパシタン
ス）を正確に把握し、実装することは不可能に近い。
を設け、インピーダンスが同じになるような方法をとっ
ていたが、いたずらに端子数を増すだけでなく、部品数
も増え、コスト高となるデメリットがある。また側
に、事前に付加されるべきインピーダンスをチップに内
蔵する手段もあるが、外付けインピーダンスにより寄生
するＬ（インダクタンス）,R（抵抗）,C（キャパシタン
ス）を正確に把握し、実装することは不可能に近い。
上記のように定電流を差動スイッチで切り換えて出力す
る方式は、Ｑ（DAC側），（ダミー側）ともその絶対
値が等しいことが理想的であるが、出力インピーダンス
が両者で違うため、からＱへ切り換わる時、必ず変動
が起こる。
る方式は、Ｑ（DAC側），（ダミー側）ともその絶対
値が等しいことが理想的であるが、出力インピーダンス
が両者で違うため、からＱへ切り換わる時、必ず変動
が起こる。
そこで本発明の目的は、両差動スイッチ経路のインピー
ダンスが等しくなるように制御することで、差動スイッ
チが一方から他方へ切り換わっても設定電流源が変動し
ない、例えば差動スイッチがMOSトランジスタの場合、
ソース或いはドレインの電圧を、ともに等しい状態にし
ておくことで、高速なD/Aコンバータを実現することに
ある。
ダンスが等しくなるように制御することで、差動スイッ
チが一方から他方へ切り換わっても設定電流源が変動し
ない、例えば差動スイッチがMOSトランジスタの場合、
ソース或いはドレインの電圧を、ともに等しい状態にし
ておくことで、高速なD/Aコンバータを実現することに
ある。
［発明の構成］ （課題を解決するための手段と作用） 本発明は、設定電流源を有し、その出力を第1,第２の差
動スイッチで選択して取り出す差動電流源回路のDAコン
バータにおいて、第１の差動スイッチの主電流路の一端
と出力端との間に出力インピーダンス調整用トランジス
タを設け、該トランジスタの制御電極へ差動アンプの出
力を接続し、前記トランジスタと第１の差動スイッチと
の間を前記差動アンプの第１の入力端に接続し、第２の
差動スイッチの出力端を前記差動アンプの第２の入力端
に接続してなり、前記差動アンプのイマジナリーショー
トにより、前記両出力端におけるインピーダンスを等し
くさせることを特徴とするD/Aコンバータである。
動スイッチで選択して取り出す差動電流源回路のDAコン
バータにおいて、第１の差動スイッチの主電流路の一端
と出力端との間に出力インピーダンス調整用トランジス
タを設け、該トランジスタの制御電極へ差動アンプの出
力を接続し、前記トランジスタと第１の差動スイッチと
の間を前記差動アンプの第１の入力端に接続し、第２の
差動スイッチの出力端を前記差動アンプの第２の入力端
に接続してなり、前記差動アンプのイマジナリーショー
トにより、前記両出力端におけるインピーダンスを等し
くさせることを特徴とするD/Aコンバータである。
即ち本発明は、第1,第２の差動スイッチの出力端側を差
動アンプによりイマジナリーショートさせ、両出力端側
のインピーダンスを等しくさせる。これにより設定電流
源と差動スイッチ間のノードの電圧，電流に、スイッチ
切り換え時に過渡的変化が生じないため、その分高速な
D/A変換が行なえる。
動アンプによりイマジナリーショートさせ、両出力端側
のインピーダンスを等しくさせる。これにより設定電流
源と差動スイッチ間のノードの電圧，電流に、スイッチ
切り換え時に過渡的変化が生じないため、その分高速な
D/A変換が行なえる。
（実施例） 以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例の回路図であるが、これは第６図のものと
対応させた場合の例であるから、対応個所には同一符号
を付し（添字は変更）、特徴とする点の説明を行なう。
本実施例の特徴は、差動スイッチ12の一端と出力端
（VDD）との間に出力インピーダンス調整用トランジス
タ21を設け、その制御電極（ゲート）へ差動アンプ22の
出力を接続する。トランジスタ12,21間を差動アンプ22
のマイナス端子へ接続し、トランジスタ13とＱ出力端間
をアンプ22のプラス端子へ接続する。ここでトランジス
タ12,13のゲート入力φ，がデジタル入力となり、Q,
がアナログ出力となる。
図は同実施例の回路図であるが、これは第６図のものと
対応させた場合の例であるから、対応個所には同一符号
を付し（添字は変更）、特徴とする点の説明を行なう。
本実施例の特徴は、差動スイッチ12の一端と出力端
（VDD）との間に出力インピーダンス調整用トランジス
タ21を設け、その制御電極（ゲート）へ差動アンプ22の
出力を接続する。トランジスタ12,21間を差動アンプ22
のマイナス端子へ接続し、トランジスタ13とＱ出力端間
をアンプ22のプラス端子へ接続する。ここでトランジス
タ12,13のゲート入力φ，がデジタル入力となり、Q,
がアナログ出力となる。
第１図の回路にあっては、差動スイッチ12,13のドレイ
ン電圧が、差動アンプ22のイマジナリーショートで等し
くなるように、トランジスタ21のバイアスを調整する。
このためトランジスタ12,13の切り換え時に、設定電流
源11のＢ点で電圧，電流の変動がなく、その分高速動作
が可能となる。
ン電圧が、差動アンプ22のイマジナリーショートで等し
くなるように、トランジスタ21のバイアスを調整する。
このためトランジスタ12,13の切り換え時に、設定電流
源11のＢ点で電圧，電流の変動がなく、その分高速動作
が可能となる。
上記第１図ではＮチャネルMOSトランジスタによる電流
引き込み型回路を構成したが、第２図ではＰチャネルMO
Sトランジスタによる電流出力型回路例を示し、第３図
はバイポーラーCMOS技術により電流引き込み型回路で本
発明を実現した例である。これら他の実施例の作用効果
は第１図と対応するので、適宜添字を付して説明を省略
する。
引き込み型回路を構成したが、第２図ではＰチャネルMO
Sトランジスタによる電流出力型回路例を示し、第３図
はバイポーラーCMOS技術により電流引き込み型回路で本
発明を実現した例である。これら他の実施例の作用効果
は第１図と対応するので、適宜添字を付して説明を省略
する。
第４図は帰還ループを付けない例えば第６図と等価のDA
C1ユニット31を複数設け、それぞれのＱ出力を共通接続
すると共に出力も共通接続する。そして全ユニットの
総和出力を最終段にて、１個の差動アンプ22でインピー
ダンス調整用トランジスタ2/3を帰還調整する場合の例
である。ここで32はアナログ出力を得るパッド、φ1,▲
▼〜φ8,▲▼は上記φ，に相当するデジタル
入力である。
C1ユニット31を複数設け、それぞれのＱ出力を共通接続
すると共に出力も共通接続する。そして全ユニットの
総和出力を最終段にて、１個の差動アンプ22でインピー
ダンス調整用トランジスタ2/3を帰還調整する場合の例
である。ここで32はアナログ出力を得るパッド、φ1,▲
▼〜φ8,▲▼は上記φ，に相当するデジタル
入力である。
本発明の実施例の利点は次の如くである。第６図の従来
回路での動作は第７図となる。いまＱ（DAC）端子が、
例えばVDD/2となるようなインピーダンスだと仮定する
と、差動スイッチのゲート入力が＝“H"（高レベ
ル），φ＝“L"（低レベル）（ダミー経路で導通）の状
態から、＝“L",φ＝“H"（DAC経路で導通）の状態へ
移行したときは、ノードＢが第７図のように変動する。
従ってノードＢが安定するまでに要する時間は、そのま
まDACのセットリングタイムとなる。
回路での動作は第７図となる。いまＱ（DAC）端子が、
例えばVDD/2となるようなインピーダンスだと仮定する
と、差動スイッチのゲート入力が＝“H"（高レベ
ル），φ＝“L"（低レベル）（ダミー経路で導通）の状
態から、＝“L",φ＝“H"（DAC経路で導通）の状態へ
移行したときは、ノードＢが第７図のように変動する。
従ってノードＢが安定するまでに要する時間は、そのま
まDACのセットリングタイムとなる。
一方、例えば第１図の回路動作を第５図に示す。第１図
ではダミー経路で電流が流れている時なら、ノードＢは
DAC経路で流れる時と略等しいため、変動がない。従っ
て第７図の場合のようなノード変動に要する時間がない
ため、より高速にD/A変換が行なえる。
ではダミー経路で電流が流れている時なら、ノードＢは
DAC経路で流れる時と略等しいため、変動がない。従っ
て第７図の場合のようなノード変動に要する時間がない
ため、より高速にD/A変換が行なえる。
またDACは、アナログ信号を直接ドライブするため、そ
の用途は様々であり、例えばビデオ用では75Ωの同軸ケ
ーブルによるインピーダンスがあったり、光通信などで
はフォトカプラを駆動したりするが、いちいちダミー端
子（側）にDAC側と同じインピーダンスを付加するの
は、コスト大となるばかりか、無駄な端子が増えること
になる。また仮に、DAC側と同じインピーダンスをチッ
プ内のダミー側に内蔵しようとしても、DAC側のインピ
ーダンスに含まれるリードフレーム，ソケット等の寄生
L,R,Cまで加味することは非常に難しい。更には汎用品
のDACとしては、DAC,ダミーのインピーダンスを事前に
整合させることは皆無である。そこで第１図の如き本発
明の回路を用いることで、容易に両者のインピーダンス
を合わせ、高速なD/A変換を可能にすると共に、コス
ト，面積をも低減させ、汎用としての用途を一層広げる
ことができる。
の用途は様々であり、例えばビデオ用では75Ωの同軸ケ
ーブルによるインピーダンスがあったり、光通信などで
はフォトカプラを駆動したりするが、いちいちダミー端
子（側）にDAC側と同じインピーダンスを付加するの
は、コスト大となるばかりか、無駄な端子が増えること
になる。また仮に、DAC側と同じインピーダンスをチッ
プ内のダミー側に内蔵しようとしても、DAC側のインピ
ーダンスに含まれるリードフレーム，ソケット等の寄生
L,R,Cまで加味することは非常に難しい。更には汎用品
のDACとしては、DAC,ダミーのインピーダンスを事前に
整合させることは皆無である。そこで第１図の如き本発
明の回路を用いることで、容易に両者のインピーダンス
を合わせ、高速なD/A変換を可能にすると共に、コス
ト，面積をも低減させ、汎用としての用途を一層広げる
ことができる。
［発明の効果］ 以上説明した如く本発明によれば、差動スイッチ切り換
わり時の設定電流源変動が生じないようにできるため、
D/A変換のスピードアップを容易に実現できる等の利点
が得られるものである。
わり時の設定電流源変動が生じないようにできるため、
D/A変換のスピードアップを容易に実現できる等の利点
が得られるものである。
第１図ないし第４図は本発明の各実施例の回路図、第５
図は上記実施例の動作説明図、第６図は従来のDACの回
路図、第７図はその動作説明図である。 11……設定電流源、12,121,122,123,13,131,132,133…
…差動スイッチ、21,211,212,213……出力インピーダン
ス調整用トランジスタ、22……差動アンプ。
図は上記実施例の動作説明図、第６図は従来のDACの回
路図、第７図はその動作説明図である。 11……設定電流源、12,121,122,123,13,131,132,133…
…差動スイッチ、21,211,212,213……出力インピーダン
ス調整用トランジスタ、22……差動アンプ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 笠井 和彦 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 (56)参考文献 特開 平１−157620（ＪＰ，Ａ) 特開 平３−74924（ＪＰ，Ａ)
Claims (5)
- 【請求項１】設定電流源を有し、その出力を第1,第２の
差動スイッチで選択して取り出す差動電流源回路のD/A
コンバータにおいて、第１の差動スイッチの主電流路の
一端と出力端との間に出力インピーダンス調整用トラン
ジスタを設け、該トランジスタの制御電極へ差動アンプ
の出力を接続し、前記トランジスタと第１の差動スイッ
チとの間を前記差動アンプの第１の入力端に接続し、第
２の差動スイッチの出力端を前記差動アンプの第２の入
力端に接続してなり、前記差動アンプのイマジナリーシ
ョートにより、前記両差動スイッチの出力インピーダン
スを等しくさせることを特徴とするD/Aコンバータ。 - 【請求項２】前記第1,第２の差動スイッチはMOSトラン
ジスタで出力電流引き込み型回路を構成することを特徴
とする請求項１に記載のD/Aコンバータ。 - 【請求項３】前記第1,第２の差動スイッチはMOSトラン
ジスタで出力電流導出型回路を構成することを特徴とす
る請求項１に記載のD/Aコンバータ。 - 【請求項４】前記第1,第２の差動スイッチはバイポーラ
トランジスタで出力電流引き込み型回路を構成すること
を特徴とする請求項１に記載のD/Aコンバータ。 - 【請求項５】設定電流源を有し、その出力を第1,第２の
差動スイッチで選択して取り出す差動増幅源回路を複数
設け、これら回路の第１の差動スイッチの主電流路どう
し、第２の差動スイッチの主電流路どうしをそれぞれ共
通接続し、前記第１の差動スイッチの主電流路どうしの
共通接続点と出力端との間に出力インピーダンス調整用
トランジスタを設け、該トランジスタの制御電極へ差動
アンプの出力を接続し、前記トランジスタと第１の差動
スイッチの主電流路の共通接続端との間を前記差動アン
プの第１の入力端に接続し、アナログ出力端となる前記
第２の差動スイッチの主電流路の共通接続端を差動アン
プの第２の入力端に接続してなり、前記差動アンプのイ
マジナリーショートにより前記両出力端におけるインピ
ーダンスを等しくさせることを特徴とするD/Aコンバー
タ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145324A JPH07105722B2 (ja) | 1990-06-05 | 1990-06-05 | Ｄ／ａコンバータ |
| US07/710,119 US5136293A (en) | 1990-06-05 | 1991-06-04 | Differential current source type d/a converter |
| KR1019910009212A KR940003086B1 (ko) | 1990-06-05 | 1991-06-04 | D/a 컨버터 |
| DE69122175T DE69122175T2 (de) | 1990-06-05 | 1991-06-05 | Digital-Analogwandler |
| EP91109207A EP0460651B1 (en) | 1990-06-05 | 1991-06-05 | D/A converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145324A JPH07105722B2 (ja) | 1990-06-05 | 1990-06-05 | Ｄ／ａコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0440020A JPH0440020A (ja) | 1992-02-10 |
| JPH07105722B2 true JPH07105722B2 (ja) | 1995-11-13 |
Family
ID=15382530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2145324A Expired - Lifetime JPH07105722B2 (ja) | 1990-06-05 | 1990-06-05 | Ｄ／ａコンバータ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5136293A (ja) |
| EP (1) | EP0460651B1 (ja) |
| JP (1) | JPH07105722B2 (ja) |
| KR (1) | KR940003086B1 (ja) |
| DE (1) | DE69122175T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5293166A (en) * | 1992-03-31 | 1994-03-08 | Vlsi Technology, Inc. | Digital-to-analog converter and bias compensator therefor |
| US5680037A (en) * | 1994-10-27 | 1997-10-21 | Sgs-Thomson Microelectronics, Inc. | High accuracy current mirror |
| US6211583B1 (en) * | 1999-09-13 | 2001-04-03 | Motorola, Inc. | High speed current switch |
| US6492796B1 (en) * | 2001-06-22 | 2002-12-10 | Analog Devices, Inc. | Current mirror having improved power supply rejection |
| JP3739361B2 (ja) * | 2003-02-26 | 2006-01-25 | ローム株式会社 | 半導体集積回路装置 |
| US7019676B2 (en) * | 2003-06-12 | 2006-03-28 | Matsushita Electric Industrial Co, Ltd. | D/A converter |
| US7023367B1 (en) * | 2005-03-10 | 2006-04-04 | National Semiconductor Corporation | Current steering digital to analog converter with improved dynamic linearity |
| US7432773B2 (en) | 2005-10-26 | 2008-10-07 | Microchip Technology Incorporated | Method, system and apparatus for reducing oscillator frequency spiking during oscillator frequency adjustment |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4306225A (en) * | 1980-09-22 | 1981-12-15 | Gte Laboratories Incorporated | Digital-to-analog converting apparatus |
| US4405916A (en) * | 1982-01-21 | 1983-09-20 | Hewlett-Packard Company | Digital-to analog converter having supplementary currents to enhance low current switching speed |
| US4689549A (en) * | 1986-06-30 | 1987-08-25 | Motorola, Inc. | Monolithic current splitter for providing temperature independent current ratios |
| JPS6313509A (ja) * | 1986-07-04 | 1988-01-20 | Nec Corp | カレントミラ−回路 |
| US4774497A (en) * | 1986-07-10 | 1988-09-27 | Tektronix, Inc. | Digital-to-analog converter with gain compensation |
| GB2206010A (en) * | 1987-06-08 | 1988-12-21 | Philips Electronic Associated | Differential amplifier and current sensing circuit including such an amplifier |
| US5008671A (en) * | 1988-06-27 | 1991-04-16 | Analog Devices, Incorporated | High-speed digital-to-analog converter with BiMOS cell structure |
| US5017919A (en) * | 1990-06-06 | 1991-05-21 | Western Digital Corporation | Digital-to-analog converter with bit weight segmented arrays |
-
1990
- 1990-06-05 JP JP2145324A patent/JPH07105722B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-04 US US07/710,119 patent/US5136293A/en not_active Expired - Lifetime
- 1991-06-04 KR KR1019910009212A patent/KR940003086B1/ko not_active IP Right Cessation
- 1991-06-05 EP EP91109207A patent/EP0460651B1/en not_active Expired - Lifetime
- 1991-06-05 DE DE69122175T patent/DE69122175T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69122175D1 (de) | 1996-10-24 |
| KR920001858A (ko) | 1992-01-30 |
| EP0460651B1 (en) | 1996-09-18 |
| EP0460651A3 (en) | 1993-07-07 |
| JPH0440020A (ja) | 1992-02-10 |
| EP0460651A2 (en) | 1991-12-11 |
| US5136293A (en) | 1992-08-04 |
| DE69122175T2 (de) | 1997-02-20 |
| KR940003086B1 (ko) | 1994-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900000484B1 (ko) | 레벨 변환회로 | |
| EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
| US5045806A (en) | Offset compensated amplifier | |
| US4335355A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US6118340A (en) | Low noise differential input, differential output amplifier and method | |
| US5477170A (en) | Comparator capable of preventing large noise voltage | |
| US6518906B2 (en) | Use of current folding to improve the performance of a current -steered DAC operating at low supply voltage | |
| JP2641408B2 (ja) | 低電圧高速動作のｃｍｏｓ演算増幅器 | |
| US5475343A (en) | Class AB complementary output stage | |
| US20100283527A1 (en) | Analog Switch | |
| US4069431A (en) | Amplifier circuit | |
| JPH0616571B2 (ja) | 電流増幅装置 | |
| CN1044554A (zh) | 晶体管电路 | |
| US6542098B1 (en) | Low-output capacitance, current mode digital-to-analog converter | |
| JPH02162812A (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
| JPH07105722B2 (ja) | Ｄ／ａコンバータ | |
| US5801571A (en) | Current mode analog signal multiplexor | |
| US6236269B1 (en) | Complementary CMOS differential amplifier circuit | |
| JPH02305110A (ja) | インタフエース受信回路及びレベル変換回路 | |
| EP0522786B1 (en) | Dynamic biasing for class A amplifier | |
| KR100626548B1 (ko) | 차동 라인 구동기 | |
| US6525602B1 (en) | Input stage for a buffer with negative feed-back | |
| JP2000286653A (ja) | 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 | |
| US4816773A (en) | Non-inverting repeater circuit for use in semiconductor circuit interconnections | |
| JP2914738B2 (ja) | Ｄ／ａ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101113 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101113 Year of fee payment: 15 |