CN100557956C - 大增益-带宽放大器 - Google Patents
大增益-带宽放大器 Download PDFInfo
- Publication number
- CN100557956C CN100557956C CNB200480018672XA CN200480018672A CN100557956C CN 100557956 C CN100557956 C CN 100557956C CN B200480018672X A CNB200480018672X A CN B200480018672XA CN 200480018672 A CN200480018672 A CN 200480018672A CN 100557956 C CN100557956 C CN 100557956C
- Authority
- CN
- China
- Prior art keywords
- transistor
- amplifier
- input
- input stage
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title abstract description 12
- 230000000295 complement effect Effects 0.000 claims description 9
- 230000008676 import Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 10
- 230000002457 bidirectional effect Effects 0.000 description 22
- 239000004020 conductor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
- H03F1/486—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with IC amplifier blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/01759—Coupling arrangements; Interface arrangements with a bidirectional operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及大增益-带宽放大器。一种放大器包括多个级。所述多级放大器的前几级具有低增益并且保持带宽。具体地，一种放大器电路，包括：具有低阻抗负载的输入级，其中，所述输入级的低阻抗负载包括二极管连接的晶体管；以及包括有源器件并且包括二极管负载的第二级，所述有源器件被耦合到所述输入级的所述低阻抗负载，所述二极管负载被耦合到所述有源器件，其中，所述有源器件包括电流镜晶体管，用来镜像所述二级管连接的晶体管中的电流。本发明能够克服使用支持高增益-带宽积的工艺设计出来的放大器无法被使用不支持这样的高增益-带宽积的工艺的设计师共享的问题。
Description
技术领域
本发明一般涉及放大器电路，更具体地，涉及具有大增益-带宽积的放大器电路。
背景技术
普遍使用半导体材料，例如，硅和砷化镓，来制造在电子设备中使用的集成电路。这些集成电路一般包括很多晶体管，所述晶体管被用作例如放大器的更大电路的构建模块。普遍使用的针对放大器的性能度量是“增益-带宽积”。增益-带宽积描述了在一定工作频率之上增益和带宽之间的反比关系。换言之，具有大增益-带宽积的放大器可以比具有小增益-带宽积的放大器在更高的频率上放大信号。
放大器的增益-带宽积受很多因素影响，包括基本的半导体制造工艺。例如，使用一种工艺制造的放大器电路可能比使用不同工艺制造的同样的放大器电路具有更大的增益-带宽积。这在某些情况下可能会出问题，在这些情况下，使用支持高增益-带宽积的工艺设计出来的放大器被期望相同的放大器性能却使用不支持这样的高增益-带宽积的工艺的设计师共享。
由于上面所陈述的原因和下面陈述的其他原因，在技术上存在对替代放大器的需求，在阅读并理解了本说明书以后，熟练技术人员将很清楚所述其他原因。
附图说明
图1示出了接收器的图；
图2示出了放大器输入级的电路原理图；
图3示出了具有有源器件和电流求和点的放大器级的电路原理图；
图4示出了非线性放大器级的电路原理图；
图5示出了接收器的图；
图6示出了放大器输入级的电路原理图；
图7示出了接收器的图；
图8示出了同时双向端口(simultaneous bidirectional port)电路；
图9和10示出了依照本发明各种实施方案的系统图；以及
图11示出了依照本发明各种实施方案的流程图。
具体实施方案
在下面的详细描述中参考了附图，所述附图通过举例示出了在其中可以实践本发明的具体实施方案。充分详细地描述了这些实施方案，以使熟练技术人员能够实践本发明。要理解，本发明的各个实施方案尽管不同，但是不一定彼此排斥。例如，在这里结合一个实施方案描述的特定特征、结构或特性，可以在其他的实施方案中实现而不偏离本发明的精神和范围。此外，应当理解，不偏离本发明的精神和范围，可以修改每一个所公开实施方案中单个元件的位置或排列。因此，下面的详细描述不应被当作限制性的，并且，本发明的范围仅由被恰当解释的所附权利要求书以及权利要求书所具有的全部等效物来限定。在附图中，同样的数字指示在全部所述几个视图中的相同或类似的功能。
图1示出了接收器的图。接收器100包括多级放大器，所述多级放大器之后跟随着反相器140和150。多级放大器包括第一级110，第二级120，以及第三级130。接收器100在差分输入节点上接收DATA(数据)信号和REF(参考)信号，并产生标准逻辑电平的输出信号。
接收器100的拓扑结构提供了采用具有可比输出幅度的单级放大器所不能达到的更高的总增益-带宽积。第一级110是低增益差分输入级。第一级110可以比具有相同增益-带宽积的单级放大器工作在更高的频率下，因为第一级110的增益比单级放大器的增益要低。
第二级120从第一级110接收4个输出信号并在低阻抗点对电流求和，所述第二级120也具有低增益。正如第一级110，第二级120通过具有低增益而保持高带宽工作。第三级130是高增益级，它作为抬高信号电平的电平转换器工作。包括了反相器140和150，以便提供标准的逻辑输出电平和信号转换时间，但它们并非必须的。例如，在某些实施方案中，反相器140和150提供互补金属氧化物半导体(CMOS)输出信号。第一级110、第二级120和第三级130的各种实施方案参照后面的附图进行描述。
图2示出了放大器输入级的电路原理图。输入级110包括互补差分输入放大器210和220。放大器210包括电流源202和晶体管212、214、216、218。晶体管212和214组成第一差分输入晶体管对，所述差分输入对从节点204和206上的差分输入接收输入信号。
图2中示出的晶体管被示为绝缘栅晶体管，具体来说被示为金属氧化物半导体场效应晶体管(MOSFET)。例如，晶体管212和214被示为P型MOSFET，晶体管216和218被示为N型MOSFET。其他类型的开关或放大元件可以用于输入级110的各种晶体管而不会偏离本发明的范围。例如，放大器210的晶体管可以是结型场效应管(JFET)、双极型结型晶体管(BJT)，或是任何能像此处所描述的那样工作的器件。
晶体管216和218是为差分输入晶体管对提供“二极管负载”的“二极管连接”的(diode-connected)晶体管，所述差分输入晶体管对由晶体管212和214组成。此处所用的术语“二极管连接”，是指栅极和漏极被耦合在一起的晶体管，如晶体管216和218。二极管负载表现出相对低的阻抗负载，所述相对低的阻抗负载将放大器210的增益保持为低。在某些实施方案中，输入级110中使用其他的负载器件。例如，在某些实施方案中，电阻被用来替代晶体管216和218，而在其他实施方案中，二极管被用来替代晶体管216和218。
放大器210在节点240和242上分别产生输出信号ROUTN和DOUTN。输出信号ROUTN和低电源节点262之间的电压差代表晶体管216上的栅极-源极间电压(VGS)。输出信号DOUTN和低电源节点262之间的电压差代表晶体管218上的栅极-源极间电压(VGS)。当电流在两个负载器件间切换时，ROUTN和DOUTN也改变，所述电流切换基于由晶体管212和214组成的差分输入对的操作。
放大器220包括电流源221和晶体管222、224、226、228。晶体管222和224组成第二差分输入晶体管对，所述差分晶体管对从节点204和206上的差分输入接收输入信号。
晶体管226和228为二极管连接的晶体管，它们为差分输入晶体管对提供二极管负载，所述差分输入晶体管对由晶体管222和224组成。二极管负载表现出相对低的阻抗负载，所述相对低的阻抗负载将放大器210的增益保持为低。
放大器220在节点250和252上分别产生输出信号ROUTP和DOUTP。当电流在两个负载器件间切换时，参考节点260和输出信号ROUTP及DOUTP之间的电压差代表对应负载器件上的源极-栅极间电压(VSG)，所述电流切换基于由晶体管222和224组成的差分输入对的操作。
放大器210采用P型晶体管作为差分输入晶体管对，而放大器220采用N型晶体管作为差分输入对。因此，放大器210和220被称作“互补”。
输入级110的互补放大器提供了较宽的共模输入电压范围。当输入共模电压接近高电源节点260的电压值时，放大器210可能停止工作，部分原因是电流源202可能停止向放大器210的其他部分提供电流。当放大器210截止时，放大器220继续工作。当输入共模电压接近低电源节点262的电压值时，相反的情况同样成立。当输入共模电压降低时，放大器220可能停止工作，但放大器210将继续工作。
图3示出了具有有源器件和电流求和点的放大器级的电路原理图。放大器级120包括电流镜晶体管302、304、306及308。放大器级120还包括二极管连接的晶体管312、314、316及318。晶体管312和316被耦合在高电源节点260和低电源节点262之间，以形成低阻抗节点320，而晶体管314和318被耦合在高电源节点260和低电源节点262之间，以形成低阻抗节点322。
晶体管302、304、306及308是有源器件，它们为低阻抗节点320及322提供电流。晶体管302和306提供的电流在低阻抗节点322被求和，而晶体管304和308提供的电流在低阻抗节点320被求和。因此，低阻抗节点320和322是低增益放大器级中的电流求和点。
晶体管302、304、306及308提供的电流受对应的栅极节点上的电压的影响。例如，节点240上的信号ROUTN影响晶体管308提供的电流量。现在回头参照图2，ROUTN代表二极管连接的晶体管218的栅极-源极间电压(VGS)。因为同一VGS被施加于216(图2)和308(图3)，所以晶体管308作为电流镜工作，并把晶体管216中从漏极流向源极的电流进行镜像。晶体管302、304和306以类似方式作为电流镜工作。
放大器级120的增益低，部分是由于在320和322的低阻抗电流求和节点所致。在放大器级120的输入处的有源器件，以及低阻抗电流求和节点组合起来组成了保持高带宽工作、具有较低增益的放大器。信号A和B在节点322和320上组成来自放大器级120的差分输出信号。
放大器级120的工作保持了上面参照图2所描述的宽共模输入范围。若输入级110(图2)中的互补差分放大器其中之一开始截止，则放大器级120中对应的有源器件也将开始截止，但剩余的有源器件仍将工作。例如，当输入共模电压接近上轨(upper rail)，放大器210(图2)将开始截止，ROUTN和DOUTN将会降低到低于二极管连接的晶体管216及218的阈值电压，而晶体管306和308将截止。然而在此期间，晶体管302和304将继续工作。相反情况同样成立。当晶体管302和304截止时，晶体管306和308仍然工作。这保持了接收器100的宽共模输入范围(图1)。
图4示出了非线性放大器级的电路原理图。放大器级130包括互补非线性放大器420和430。放大器420和430包括差分输入对、二极管负载和被耦合为正反馈器件的负载晶体管。例如，放大器420包括差分晶体管对402和404、二极管连接的晶体管406和被耦合为正反馈器件的负载晶体管408。又例如，放大器430包括差分晶体管对412和414，二极管连接的晶体管416，以及被耦合为正反馈器件的负载晶体管418。
放大器420和430中的每一个均检测输入节点460和462上的电压差，并产生接近高电源节点260或低电源节点262的输出电压。组合来自放大器级420和430的输出以便在节点450上形成输出信号“OUT”。放大器级130作为电平转换器工作，用来将接收到的信号电平转换为接近电源节点260和262的电平。电源节点处的电压也被称作“电源轨”(supply rails)。
放大器级130以高增益和高带宽的方式工作，部分是因为它是非线性的。接近电源轨的输出信号可以在之前的放大器级110和120的工作频率下产生。放大器级130可以采用其他非线性放大器级而不偏离本发明的范围。
放大器级120(图3)被示为具有两个低阻抗节点(320，322)和两个输出信号(A，B)。在某些实施方案中，放大器级120包括四个低阻抗节点，以及四个分别来自低阻抗节点的输出信号。例如，晶体管304可以被耦合到二极管连接的晶体管316以形成第一低阻抗节点，晶体管308可以被耦合到二极管连接的晶体管312以形成第二低阻抗节点，晶体管302可以被耦合到二极管连接的晶体管318以形成第三低阻抗节点，而晶体管306可以被耦合到二极管连接的晶体管314以形成第四低阻抗节点。在这些实施方案中，放大器级120包括四个输出节点，分别与每一个低阻抗节点相对应。
放大器级130(图4)被示为包括两个并联耦合在放大器420和430之间的输入节点。在某些实施方案中，放大器级130在四个分离的节点上接收四个输入信号，其中在每一个差分输入晶体管对的一个晶体管上连接有一个节点。例如，在前面段落中所描述的实施方案中，放大器级120从低阻抗节点提供四个输出信号，而且这些输出信号可以被分别地提供给晶体管402、404、412和414的栅极。
图5示出了接收器的图。接收器500包括多级放大器和反相器140及150。接收器500的多级放大器包括输入级510、第二级120和第三级130。放大器级120和130以及反相器140和150在上面参照前面的附图描述过。输入级510类似于输入级110(图1、2)，但输入级510包括用来选择参考电压的电路，所述参考电压作为差分输入信号的一半。在下面参照图6描述输入级510。
图6示出了放大器输入级的电路原理图。输入级510包括互补差分输入放大器610和620。放大器610包括电流源602和晶体管632、634、636、638、640、642及644。
晶体管632和636是传输晶体管，它们基于“参考选择(REFERENCE SELECT)”信号的逻辑电平，选择在电气上将晶体管634或是晶体管638包括在电路中。当参考选择信号为高时，晶体管632截止，晶体管636导通，晶体管638在电路中。在这种情况下，晶体管642和638形成第一差分输入晶体管对，所述差分输入晶体管对在节点641上接收输入信号(“DATA”)，并在节点637上接收参考电压(“REFLO”)。当参考选择信号为低，晶体管636截止，晶体管632导通，晶体管634在电路中。在这种情况下，晶体管642和634形成第一差分输入晶体管对，所述差分输入晶体管对在节点641上接收输入信号，并在节点639上接收参考电压(“REFHI”)。
图6中示出的晶体管被示为绝缘栅晶体管，具体来说被示为金属氧化物半导体场效应晶体管(MOSFET)。例如，晶体管642被示为P型MOSFET，晶体管644被示为N型MOSFET。其他类型的开关或放大元件可以用于输入级510的各种晶体管而不偏离本发明的范围。例如，放大器610的晶体管可以是结型场效应管(JFET)，双极型结型晶体管(BJT)，或是任何能像此处描述的那样工作的器件。
晶体管640和644是为第一差分输入晶体管对提供二极管负载的“二极管连接”的晶体管。二极管负载表现出相对低的阻抗负载，所述相对低的阻抗负载将放大器210的增益保持为低。在某些实施方案中，输入级510中使用其他的负载器件。例如，在某些实施方案中，电阻被用来替代晶体管640和644，而在其他实施方案中，二极管被用来替代晶体管640和644。
放大器510在节点670和672上分别产生输出信号DOUTN和ROUTN。输出信号ROUTN和低电源节点262之间的电压差代表晶体管640上的栅极-源极间电压(VGS)。输出信号DOUTN和低电源节点262之间的电压差代表晶体管644上的栅极-源极间电压(VGS)。当电流在两个负载器件间切换时，ROUTN和DOUTN也改变，所述电流转换基于第一差分输入对的操作。
放大器620包括电流源601和晶体管652、654、656、658、660、662及664。晶体管652和656是传输晶体管，它们基于“参考选择”信号的逻辑电平，选择在电气上将晶体管654或是晶体管658包括在电路中。当参考选择信号为高时，晶体管652截止，晶体管656导通，晶体管658在电路中。在这种情况下，晶体管662和658形成第二差分输入晶体管对，所述差分输入晶体管对在节点641上接收输入信号，并在节点637上接收参考电压REFLO。当参考选择信号为低时，晶体管656截止，晶体管652导通，晶体管654在电路中。在这种情况下，晶体管662和654形成第二差分输入晶体管对，所述差分输入晶体管对在节点641上接收输入信号，并在节点639上接收参考电压REFHI。
输入级510被示为具有在两个参考电压值之间进行选择的机制。在某些实施方案中，可以从多于两个的可能值中选择要使用的参考电压。例如，更多传输晶体管和输入晶体管的组合可以与晶体管652、654、656及658并联。可以并联地包含任意数量的这种电路，由此允许任意数量的可选择参考电压。
放大器620在节点680和682上分别产生输出信号ROUTP和DOUTP。当电流在两个负载器件间切换时，低电源节点260和输出信号ROUTP和DOUTP之间的电压差代表对应负载器件上的源极-栅极间电压(VSG)，所述电流切换基于第二差分输入对的操作。
放大器610采用P型晶体管作为差分输入晶体管对，而放大器620采用N型晶体管作为差分输入对。因此，放大器610和620被称作“互补”。
输入级510的互补放大器提供了宽的共模输入电压范围。当输入共模电压接近高电源节点260的电压值时，放大器610可能停止工作，部分原因是因为电流源602可能会停止向放大器610的其他部分提供电流。当放大器610截止，放大器620继续工作。当输入共模电压接近低电源节点262的电压值时，相反的情况同样成立。当输入共模电压降低，放大器620可能停止工作，但放大器610将继续工作。
图7示出接收器的图。接收器700包括并联输入级510A-510D、第二级120、第三级130以及反相器140和150。在上面参照前面的附图描述了第二级120、第三级130以及反相器140和150。
输入级510A-510D每一个都是带有可选择的参考电压的独立输入级，例如输入级510(图6)。输入级510A-510D相对于输入信号和输出信号并联耦合，所述输入信号为DATA、REFHI以及REFLO，所述输出信号驱动第二级120。输入级510A-510D的每一个都接受独立的参考选择(REFERENCE SELECT)信号。这就允许每一个并联输入级独立地在REFHI和REFLO之间选择，用于和数据信号进行比较。
图8示出了同时双向端口电路。同时双向端口电路800包括输出驱动器810，控制电路820，以及接收器830。输出驱动器810驱动数据到导体812上，而接收器830从导体812接收数据。另一个同时双向端口电路可以被耦合来按照与双向端口电路800相同的方式将数据驱动到导体812上。
导体812是同时双向信号节点。当两个同时双向电路被配置为驱动数据到导体812时，导体上的电压是代表来自两个同时双向数据口的数据的电压之和。通过扣除输出驱动器810所驱动电压的影响，接收器830接收其他同时双向端口电路(未示出)传输的数据。
接收器830可以用具有可选择参考的接收器来实现，例如接收器500(图5)或接收器700(图7)。被选择的参考与正被驱动器810驱动到导体812上的数据对应。通过利用发出的(outbound)数据在接收器830中选择参考，输出驱动器810所驱动的电压的影响可以从同时双向信号节点上的电压中“扣除”，并且接收器830可以接收被其他端口电路(未示出)驱动到导体812上的数据。
控制电路820接收将被驱动器810驱动的数据，并提供参考选择信号给接收器830。在某些实施方案中，控制电路820包括缓冲器或反相器。在这些实施方案中，输出的数据(outgoing data)实际上起参考选择信号的作用。例如，当接收器830包括接收器500(图5)时，单个参考选择信号被提供来在输入级510中在REFHI和REFLO之间进行选择。在其他实施方案中，控制电路820包括比缓冲或反相器更多的电路。例如，当接收器830包括接收器700(图7)时，控制电路820可以提供多个参考选择信号。
在某些实施方案中，多个参考选择信号由控制电路820提供。当输出驱动器810具有受控转换速率(slew rate)特性时，这可能是有用的。例如，输出驱动器810能够以受控转换速率将输出的数据驱动到导体812上，以减少信号的上升时间或下降时间。为了“扣除”当输出的信号(outgoing signal)以受控转换速率转换时它的影响，控制电路820可以依次断言(assert)多个参考选择信号。在这些实施方案中，控制电路也可以给输出驱动器810提供控制信号，以控制输出转换速率(outgoing slew rate)。
通过将接收器500(图5)或接收器700(图7)应用于接收器830，接收器830的有效增益-带宽积可以增加。这对于允许在较慢工艺中制造的同时双向端口电路与在较快工艺中制造的同时双向端口电路进行通信来讲可能很有用。在较快工艺中的同时双向端口电路可以具有单级放大器来用于接收器，而在较慢工艺中的同时双向端口电路可以具有本文描述的多极放大器中的一种来用于接收器。
多极放大器、接收器、同时双向端口电路以及本发明的其他实施方案可以用很多方式实现。在某些实施方案中，它们作为数据总线的一部分在集成电路中实现。在某些实施方案中，对本发明的各个实施方案的设计描述被包括在库(library)中，所述库使得设计者能够将它们包括在定制或半定制的设计中。例如，任何所公开的实施方案都可以用例如VHDL或Verilog的可综合硬件设计语言来实现，并被分发到设计者，以包括在标准单元设计、门阵列等中。同样地，本发明的任何实施方案也可以被表示为针对特定制造工艺的硬宏(hard macro)。例如，接收器电路700(图7)可被表示为分配给集成电路的层的多边形。
图9到10示出了依照本发明各种实施方案的系统图。图9示出了包括集成电路910和920的系统900。集成电路910包括同时双向端口(SBD)电路912，而集成电路920包括SBD端口电路922。正如图9中所示，两个SBD端口电路都驱动数据到导体902上，并从导体902接收数据。导体902工作为同时双向信号节点。一个或多个SBD端口电路912和922可以使用SBD端口电路800(图8)来实现，所述SBD端口电路800包括本文所描述的多级高增益-带宽放大器中的一个。
集成电路910和920可以是任何类型的能够包括一个或多个如图所示SBD端口电路的集成电路。例如，集成电路910或920中的任一个都可以是处理器，诸如微处理器，数字信号处理器，微控制器等等。集成电路还可以是除了处理器以外的集成电路，例如专用集成电路(ASIC)、通讯器件、存储器控制器，或存储器(例如，动态随机访问存储器(DRAM))。为了便于图示，部分集成电路910和920没有被示出。所述集成电路可以包括比图9中所示的电路多得多的电路而不偏离本发明的范围。
在某些实施方案中，集成电路910包括处理器，SBD端口电路912不包括多级放大器，集成电路920包括存储器件，而SBD端口电路922的确包括此处所描述类型的多级放大器。在这些实施方案中，在集成电路920中使用一个所述多级放大器，可以允许在较慢工艺中制造的存储器件和在较快工艺中制造的处理器进行通信。在其他实施方案中，两个集成电路中的SBD端口电路都包括了多级放大器，而不管是否包括了处理器或存储器件。
集成电路910和920在图9中被示为各具有单个SBD端口。在某些实施方案中，每个集成电路可以具有多得多的SBD端口电路。例如，在某些实施方案中，整个数据总线由SBD端口电路排(bank)来驱动。在其他实施方案中，控制信号节点或者控制信号节点组由SBD端口电路来驱动。
图10示出了包括处理器1010和存储器1020及1030的电子系统1000。处理器1010包括SBD端口电路1012和1014，存储器1020包括SBD端口电路1022和1024，存储器1030包括SBD端口电路1032和1034。图9中所示的SBD端口电路中的一个或多个可以包括具有多级放大器的接收器，例如接收器500(图5)或接收器700(图7)。
处理器1010、存储器1020和存储器1030被配置为环形，这样每个器件使用至少一个被耦合到同时双向信号节点的SBD端口电路与其他两个通信。例如，处理器1010使用被耦合到同时双向信号节点的SBD端口电路1014与存储器1020通信，并且使用被耦合到同时双向信号节点1006的SBD端口电路1012与存储器1030通信。又例如，存储器件1020使用被耦合到同时双向信号节点1004的SBD端口电路1024与存储器件1030通信。
处理器1010和存储器件1020及1030在图10中被示为各具有两个SBD端口电路。在某些实施方案中，每个器件可以具有多得多的SBD端口电路。例如，在某些实施方案中，整个数据总线由SBD端口电路排所来驱动。在其他实施方案中，控制信号节点或者控制信号节点组由SBD端口电路来驱动。
在某些实施方案中，处理器1010是一个集成电路管芯(die)的一部分，存储器件1020是第二集成电路管芯的一部分，而存储器件1030是第三集成电路管芯的一部分。在这些实施方案中，所述集成电路管芯的每一个可以被独立封装并安装在公共电路板上。所述集成电路中的每一个也可以被独立封装并安装在分离的、由同时双向信号节点互连的电路板上。在其他实施方案中，处理器1010和存储器1020及1030是被封装在一起的独立的集成电路管芯，例如在一个多芯片模块中。
图10示出了一个处理器和两个存储器件。在某些实施方案中，包括更多的存储器件。此外，可以包括任意数量的处理器。在其他实施方案中，除处理器和存储器件之外的电路类型被包括在系统1000中。
由前面的图代表的系统可以是任何类型。所代表系统的实施例包括计算机(例如台式机、膝上型电脑、手持电脑、服务器、网络应用设备(web appliance)、路由器等)、无线通讯设备(例如蜂窝电话、无绳电话、寻呼机、个人数字助理等)、和计算机相关的外部设备(例如打印机、扫描仪、监视器等)、娱乐设备(例如电视、无线电、立体声系统、卡带和致密盘播放器、录像机、摄像机、数码相机、MP3(运动图像专家组，第三音频层)播放器、视频游戏、手表等)，等等。
图11示出了依照本发明各种实施方案的流程图。在某些实施方案中，方法1100或其一部分，由多级放大器执行，在前面的附图中已经示出所述多级放大器的实施方案。在其他实施方案中，方法1100由同时双向端口电路、集成电路或是电子系统执行。方法1100不受执行本方法的特定设备类型的限制。方法1100中的各种操作可以按所显示的顺序执行，或者可以按不同的顺序执行。此外，在某些实施方案中，图11中所列出的某些操作在方法1100中被省略了。
方法1100被示为以框1110开始，在所述框1110中接收到了同时双向数据信号，且在框1120中，利用低增益输入级将所述同时双向数据信号与参考电压进行比较。在这些框中的操作与输入级110(图1、2)或输入级510(图5、6)的工作相对应。这些操作也可以与如图7所示的输入级并联组合相对应。在某些实施方案中，所述比较操作包括从多个参考电压中选择参考电压。例如，可以使用输入级510(图6)选择参考电压。
在框1130中，至少一个电流镜被低增益级的输出所驱动，且在框1140中，来自所述至少一个电流镜的电流在二极管负载处被求和。框1130和1140的操作与第二级120(图3)的工作相对应。在框1150中，所述二极管负载处的信号由例如第三级130(图4)的非线性增益级放大。
尽管已经结合某些实施方案描述了本发明，可以理解，在不偏离本发明的精神和范围的情况下，可以进行修改和变化，正如本领域技术人员很容易理解的那样。这样的修改和变化被认为处于本发明和所附权利要求书的范围内。
Claims (7)
1、一种放大器电路，包括：
具有低阻抗负载的输入级，其中，所述输入级的低阻抗负载包括二极管连接的晶体管；以及
包括有源器件并且包括二极管负载的第二级，所述有源器件被耦合到所述输入级的所述低阻抗负载，所述二极管负载被耦合到所述有源器件，其中，所述有源器件包括电流镜晶体管，用来镜像所述二级管连接的晶体管中的电流。
2、如权利要求1所述的放大器电路，其中：
所述输入级包括被配置为差分输入对的第一和第二输入晶体管；以及
所述第二级包括被耦合到所述第一和第二输入晶体管的第一和第二电流镜晶体管。
3、如权利要求2所述的放大器电路，还包括第一和第二二极管连接的晶体管，所述第一和第二二极管连接的晶体管被耦合为所述第一和第二输入晶体管的负载器件。
4、如权利要求1所述的放大器电路，还包括非线性第三级，所述非线性第三级被耦合到所述第二级的所述二极管负载。
5、如权利要求1所述的放大器电路，其中，所述输入级包括互补差分输入电路，所述互补差分输入电路包括并联耦合的输入节点。
6、如权利要求1所述的放大器电路，其中，所述输入级包括差分输入级，所述差分输入级包括可选择的参考信号。
7、如权利要求1所述的放大器电路，其中，所述输入级包括多个被并联耦合的差分输入级，其中所述多个差分输入级的每一个都被配置为独立地选择参考信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/426,766 US6933781B2 (en) | 2003-04-30 | 2003-04-30 | Large gain-bandwidth amplifier, method, and system |
| US10/426,766 | 2003-04-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1816965A CN1816965A (zh) | 2006-08-09 |
| CN100557956C true CN100557956C (zh) | 2009-11-04 |
Family
ID=33309957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200480018672XA Expired - Fee Related CN100557956C (zh) | 2003-04-30 | 2004-03-24 | 大增益-带宽放大器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6933781B2 (zh) |
| EP (1) | EP1618652A2 (zh) |
| KR (1) | KR20060007039A (zh) |
| CN (1) | CN100557956C (zh) |
| TW (1) | TWI246248B (zh) |
| WO (1) | WO2004100357A2 (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080139080A1 (en) * | 2005-10-21 | 2008-06-12 | Zheng Yu Brian | Interactive Toy System and Methods |
| US7323911B2 (en) * | 2005-11-21 | 2008-01-29 | Macronix International Co., Ltd. | Differential sense amplifier circuit and method triggered by a clock signal through a switch circuit |
| TWI300936B (en) * | 2006-07-03 | 2008-09-11 | Novatek Microelectronics Corp | A high-accuracy sample and hold circuit |
| CN101459412B (zh) * | 2007-12-13 | 2011-06-01 | 上海华虹Nec电子有限公司 | 满幅输入输出的运算放大器 |
| US7733169B2 (en) * | 2008-05-07 | 2010-06-08 | Texas Instruments Incorporated | Slew rate and settling time improvement circuitry and method for 3-stage amplifier |
| EP2961064B1 (en) * | 2014-06-26 | 2018-12-19 | Dialog Semiconductor (UK) Limited | Robust sink/source output stage and control circuit |
| DE102014226168B4 (de) * | 2014-12-17 | 2018-04-19 | Dialog Semiconductor (Uk) Limited | Spannungsregler mit Senke/Quelle-Ausgangsstufe mit Betriebspunkt-Stromsteuerschaltung für schnelle transiente Lasten und entsprechendes Verfahren |
| CN105680811B (zh) * | 2016-01-05 | 2018-05-25 | 嘉兴禾润电子科技有限公司 | 一种低功耗的增益高且宽带宽的放大器结构 |
| US10311941B1 (en) * | 2018-04-10 | 2019-06-04 | Micron Technology, Inc. | Apparatuses and methods for input signal receiver circuits |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2555839B1 (fr) * | 1983-11-25 | 1986-01-24 | Thomson Csf | Dispositif amplificateur-limiteur a large bande |
| US4623799A (en) | 1985-03-27 | 1986-11-18 | Trw Inc. | High speed analog/digital driver |
| JP3380371B2 (ja) | 1995-06-22 | 2003-02-24 | 三菱電機株式会社 | 広帯域増幅器 |
| US5631607A (en) | 1995-09-06 | 1997-05-20 | Philips Electronics North America Corporation | Compact GM-control for CMOS rail-to-rail input stages by regulating the sum of the gate-source voltages constant |
| SE509882C2 (sv) | 1995-11-10 | 1999-03-15 | Ericsson Telefon Ab L M | Mottagarkrets innefattande parallella ingångskretsar |
| JPH09232883A (ja) * | 1996-02-23 | 1997-09-05 | Oki Micro Design Miyazaki:Kk | 演算増幅回路 |
| US6051999A (en) * | 1998-01-14 | 2000-04-18 | Intel Corporation | Low voltage programmable complementary input stage sense amplifier |
| DE19803796B4 (de) | 1998-01-30 | 2006-10-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Ausgangspuffer zum Ansteuern einer symmetrischen Übertragungsleitung |
| US6163216A (en) | 1998-12-18 | 2000-12-19 | Texas Instruments Tucson Corporation | Wideband operational amplifier |
| US6304106B1 (en) | 2000-02-18 | 2001-10-16 | International Business Machines Corporation | CMOS bi-directional current mode differential link with precompensation |
| US6456159B1 (en) * | 2000-09-08 | 2002-09-24 | Analog Devices, Inc. | CMOS operational amplifier |
| US6377121B1 (en) * | 2000-09-29 | 2002-04-23 | Intel Corporation | Dynamic cascoding technique for operational amplifiers |
| US6252435B1 (en) * | 2000-10-05 | 2001-06-26 | Pericom Semiconductor Corp. | Complementary differential amplifier with resistive loads for wide common-mode input range |
| US6756847B2 (en) * | 2002-03-01 | 2004-06-29 | Broadcom Corporation | Operational amplifier with increased common mode input range |
-
2003
- 2003-04-30 US US10/426,766 patent/US6933781B2/en not_active Expired - Fee Related
-
2004
- 2004-03-24 EP EP04760497A patent/EP1618652A2/en not_active Withdrawn
- 2004-03-24 WO PCT/US2004/008921 patent/WO2004100357A2/en active Application Filing
- 2004-03-24 CN CNB200480018672XA patent/CN100557956C/zh not_active Expired - Fee Related
- 2004-03-24 KR KR1020057020406A patent/KR20060007039A/ko not_active Application Discontinuation
- 2004-03-29 TW TW093108536A patent/TWI246248B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1816965A (zh) | 2006-08-09 |
| EP1618652A2 (en) | 2006-01-25 |
| TWI246248B (en) | 2005-12-21 |
| TW200428761A (en) | 2004-12-16 |
| US6933781B2 (en) | 2005-08-23 |
| KR20060007039A (ko) | 2006-01-23 |
| US20040217812A1 (en) | 2004-11-04 |
| WO2004100357A3 (en) | 2004-12-09 |
| WO2004100357A2 (en) | 2004-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101395803B (zh) | 电流开关电路和使用该电路的d/a转换器、半导体集成电路及通信设备 | |
| US8558611B2 (en) | Peaking amplifier with capacitively-coupled parallel input stages | |
| JP4416728B2 (ja) | 低電圧差動信号の駆動回路及び制御方法 | |
| US7619480B2 (en) | Distributed class G type amplifier switching method | |
| US6956436B2 (en) | Wide common mode differential input amplifier and method | |
| US7468625B2 (en) | Semiconductor device including current mirror circuit | |
| US12028089B2 (en) | Circuit apparatus for converting digital signals to analog signals including different mode driver circuits | |
| CN100557956C (zh) | 大增益-带宽放大器 | |
| CN104038168A (zh) | 用于缓冲线性化的设备和方法 | |
| US8963638B2 (en) | Operational amplifier circuit | |
| US20220224336A1 (en) | Digital logic compatible inputs in compound semiconductor circuits | |
| JPH09501294A (ja) | 半導体装置 | |
| US7764107B2 (en) | Multiplexer circuit with combined level shifting and delay control functions | |
| JPH09260968A (ja) | 増幅器及び半導体装置 | |
| CN1813403B (zh) | 具有可选择增益的差分放大器 | |
| US6771131B2 (en) | CMOS Amplifier for optoelectronic receivers | |
| JPH07105722B2 (ja) | Ｄ／ａコンバータ | |
| JP3125081B2 (ja) | 論理回路 | |
| US6504419B1 (en) | High-speed closed loop switch and method for video and communications signals | |
| CN115913153A (zh) | 功率放大器结构及其形成方法、电子设备 | |
| JP2008219283A (ja) | 差動電流モード伝送回路 | |
| CN209881742U (zh) | 可编程增益放大电路、芯片和电子设备 | |
| JP4238106B2 (ja) | 論理回路 | |
| US7872503B2 (en) | Combinatorial logic circuit | |
| US8766725B2 (en) | Apparatus and methods for frequency compensation of an amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091104 Termination date: 20200324 |