JPH11308084A - スイッチング素子のゲート駆動回路 - Google Patents
スイッチング素子のゲート駆動回路Info
- Publication number
- JPH11308084A JPH11308084A JP10109027A JP10902798A JPH11308084A JP H11308084 A JPH11308084 A JP H11308084A JP 10109027 A JP10109027 A JP 10109027A JP 10902798 A JP10902798 A JP 10902798A JP H11308084 A JPH11308084 A JP H11308084A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- positive
- switching element
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 低損失でかつ高速スイッチングが可能でしか
も配線のレイアウト面が容易になる。 【解決手段】 高圧正側電源１１の正極は、ダイオード
１３と高圧正側スイッチ１４を介してＩＧＢＴ１５のゲ
ートに接続され、高圧負側電源１２の負極は、ダイオー
ド１６と高圧負側スイッチ１７を介してＩＧＢＴ１５の
ゲートに接続される。正側電源１８の正極は、ダイオー
ド２０と正側スイッチ２１を介して出力抵抗２２の一端
に接続され、負側電源１９の負極は、ダイオード２３と
負側スイッチ２４を介して出力抵抗２２の一端に接続さ
れる。出力抵抗２２の他端はＩＧＢＴ１５のゲートに接
続される。正側スイッチ２１および負側スイッチ２４は
正転アンプ２５および反転アンプ２６を介して供給され
るゲート信号により制御される。ゲート信号は高圧正側
スイッチ１４と高圧負側スイッチ１７を制御するタイミ
ングジェネレータ２７に供給される。
も配線のレイアウト面が容易になる。 【解決手段】 高圧正側電源１１の正極は、ダイオード
１３と高圧正側スイッチ１４を介してＩＧＢＴ１５のゲ
ートに接続され、高圧負側電源１２の負極は、ダイオー
ド１６と高圧負側スイッチ１７を介してＩＧＢＴ１５の
ゲートに接続される。正側電源１８の正極は、ダイオー
ド２０と正側スイッチ２１を介して出力抵抗２２の一端
に接続され、負側電源１９の負極は、ダイオード２３と
負側スイッチ２４を介して出力抵抗２２の一端に接続さ
れる。出力抵抗２２の他端はＩＧＢＴ１５のゲートに接
続される。正側スイッチ２１および負側スイッチ２４は
正転アンプ２５および反転アンプ２６を介して供給され
るゲート信号により制御される。ゲート信号は高圧正側
スイッチ１４と高圧負側スイッチ１７を制御するタイミ
ングジェネレータ２７に供給される。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＧＢＴなどの
スイッチング素子のゲート駆動回路に関する。
スイッチング素子のゲート駆動回路に関する。
【０００２】
【従来の技術】一般的には、ＩＧＢＴなどの電圧制御形
スイッチング素子（以下ＩＧＢＴと称す）を制御するゲ
ート駆動回路は、図５に示すように構成されている。図
５において、５１はＩＧＢＴで、このＩＧＢＴ５１のゲ
ートには、（＋１５Ｖ）の正側電源５２と、（−１０
Ｖ）の負側電源５３からの電圧が正側スイッチ５４、負
側スイッチ５５、ゲート抵抗５６および配線インダクタ
ンス５７を介して印加されるように構成されている。正
側スイッチ５４と負側スイッチ５５はゲート信号により
制御される。５８、５９は正転、反転アンプ、６０はゲ
ート容量である。
スイッチング素子（以下ＩＧＢＴと称す）を制御するゲ
ート駆動回路は、図５に示すように構成されている。図
５において、５１はＩＧＢＴで、このＩＧＢＴ５１のゲ
ートには、（＋１５Ｖ）の正側電源５２と、（−１０
Ｖ）の負側電源５３からの電圧が正側スイッチ５４、負
側スイッチ５５、ゲート抵抗５６および配線インダクタ
ンス５７を介して印加されるように構成されている。正
側スイッチ５４と負側スイッチ５５はゲート信号により
制御される。５８、５９は正転、反転アンプ、６０はゲ
ート容量である。
【０００３】図５のように構成された一般的なＩＧＢＴ
のゲート駆動回路における電源電圧は、ＩＧＢＴのゲー
ト電圧定格範囲内に設定されるため、通常、＋１５Ｖか
ら−１０Ｖ（−１５Ｖの場合もある）の範囲内であるこ
とが多い。
のゲート駆動回路における電源電圧は、ＩＧＢＴのゲー
ト電圧定格範囲内に設定されるため、通常、＋１５Ｖか
ら−１０Ｖ（−１５Ｖの場合もある）の範囲内であるこ
とが多い。
【０００４】
【発明が解決しようとする課題】ＩＧＢＴなどのスイッ
チング素子のゲート駆動回路において、スイッチング素
子が大容量化すると、ゲート容量もほぼ比例して増加す
るため、制御すべきゲート電荷量が多くなって損失も増
すことになる。このような条件下でゲート電荷を高速に
制御しようとしても、ＩＧＢＴのゲートへの配線インダ
クタンスの影響で電流変化率が制限されるため、ゲート
電荷変化速度には上限が生じてしまう問題がある。
チング素子のゲート駆動回路において、スイッチング素
子が大容量化すると、ゲート容量もほぼ比例して増加す
るため、制御すべきゲート電荷量が多くなって損失も増
すことになる。このような条件下でゲート電荷を高速に
制御しようとしても、ＩＧＢＴのゲートへの配線インダ
クタンスの影響で電流変化率が制限されるため、ゲート
電荷変化速度には上限が生じてしまう問題がある。
【０００５】このため、従来は、ゲート配線を太くした
り、短くしたりすることによって配線インダクタンスを
低下させて、必要な電流変化率を達成する手段を採用し
ている。しかし、ゲート配線を太くしたり、短くしたり
すると、ゲート配線の配置などのレイアウト面で制約が
生じてしまう問題も発生する。
り、短くしたりすることによって配線インダクタンスを
低下させて、必要な電流変化率を達成する手段を採用し
ている。しかし、ゲート配線を太くしたり、短くしたり
すると、ゲート配線の配置などのレイアウト面で制約が
生じてしまう問題も発生する。
【０００６】この発明は上記の事情に鑑みてなされたも
ので、低損失でかつ高速スイッチングが可能でしかも配
線のレイアウト面が容易になるスイッチング素子のゲー
ト駆動回路を提供することを課題とする。
ので、低損失でかつ高速スイッチングが可能でしかも配
線のレイアウト面が容易になるスイッチング素子のゲー
ト駆動回路を提供することを課題とする。
【０００７】
【課題を解決するための手段】この発明は、上記の課題
を達成するために、第１発明は、ゲート信号によるオン
オフ制御される第１、第２スイッチを介して正負側電源
電圧をスイッチング素子のゲートに印加して、その素子
をスイッチング制御させるように構成したスイッチング
素子のゲート駆動回路において、前記正負側電源電圧よ
りも高い電圧を有する高圧正負側電源を設け、この高圧
正負側電源電圧を、ゲート信号から得られるタイミング
ジェネレータ出力信号によりオンオフ制御される第３、
第４スイッチを介してスイッチング素子のゲートに印加
させるようにしたことを特徴とするものである。
を達成するために、第１発明は、ゲート信号によるオン
オフ制御される第１、第２スイッチを介して正負側電源
電圧をスイッチング素子のゲートに印加して、その素子
をスイッチング制御させるように構成したスイッチング
素子のゲート駆動回路において、前記正負側電源電圧よ
りも高い電圧を有する高圧正負側電源を設け、この高圧
正負側電源電圧を、ゲート信号から得られるタイミング
ジェネレータ出力信号によりオンオフ制御される第３、
第４スイッチを介してスイッチング素子のゲートに印加
させるようにしたことを特徴とするものである。
【０００８】第２発明は、前記高圧正負側電源電圧がス
イッチング素子のゲートに印加されるのは、スイッチン
グ素子の最初のターンオンと、最初のターンオフのとき
だけで、スイッチング素子がターンオン、ターンオフし
たなら、その継続は正負側電源電圧をスイッチング素子
に供給することにより行うようにしたことを特徴とする
ものである。
イッチング素子のゲートに印加されるのは、スイッチン
グ素子の最初のターンオンと、最初のターンオフのとき
だけで、スイッチング素子がターンオン、ターンオフし
たなら、その継続は正負側電源電圧をスイッチング素子
に供給することにより行うようにしたことを特徴とする
ものである。
【０００９】第３発明は、前記タイミングジェネレータ
が、ゲート信号を微分して正負の微分波形を得る微分器
と、この微分器からの正負微分波形から第３、第４スイ
ッチを一定時間オンさせるパルス信号を生成する信号生
成部とからなるものである。第４発明は、前記高圧正負
側電源電圧が第３、第４スイッチを介して印加される点
をスイッチング素子のゲート端子に近い電路とし、前記
正負電源電圧が第１、第２スイッチを介して印加される
点をスイッチング素子のゲート端子から遠い電路とし、
両電路間にインダクタンスの電流エネルギを速やかに吸
収する抵抗を介挿したことを特徴とするものである。
が、ゲート信号を微分して正負の微分波形を得る微分器
と、この微分器からの正負微分波形から第３、第４スイ
ッチを一定時間オンさせるパルス信号を生成する信号生
成部とからなるものである。第４発明は、前記高圧正負
側電源電圧が第３、第４スイッチを介して印加される点
をスイッチング素子のゲート端子に近い電路とし、前記
正負電源電圧が第１、第２スイッチを介して印加される
点をスイッチング素子のゲート端子から遠い電路とし、
両電路間にインダクタンスの電流エネルギを速やかに吸
収する抵抗を介挿したことを特徴とするものである。
【００１０】
【発明の実施の形態】以下この発明の実施の形態を図面
に基づいて説明する。図１はこの発明の実施の形態を示
す回路構成図で、図１において、１１、１２は、（＋５
０Ｖ）の高圧正側電源および（−５０Ｖ）の高圧負側電
源で、両電源１１、１２は直列接続される。高圧正側電
源１１の正極は、図示極性のダイオード１３と高圧正側
スイッチ１４を介してＩＧＢＴ１５のゲート端子に接続
される。また、高圧負側電源１２の負極は、図示極性の
ダイオード１６と高圧負側スイッチ１７を介してＩＧＢ
Ｔ１５のゲート端子に接続される。
に基づいて説明する。図１はこの発明の実施の形態を示
す回路構成図で、図１において、１１、１２は、（＋５
０Ｖ）の高圧正側電源および（−５０Ｖ）の高圧負側電
源で、両電源１１、１２は直列接続される。高圧正側電
源１１の正極は、図示極性のダイオード１３と高圧正側
スイッチ１４を介してＩＧＢＴ１５のゲート端子に接続
される。また、高圧負側電源１２の負極は、図示極性の
ダイオード１６と高圧負側スイッチ１７を介してＩＧＢ
Ｔ１５のゲート端子に接続される。
【００１１】１８、１９は通常の＋１５Ｖの正側電源お
よび−１０Ｖの負側電源で、両電源１８、１９は直列接
続される。正側電源１８の正極は、図示極性のダイオー
ド２０と正側スイッチ２１を介して出力抵抗２２の一端
に接続される。また、負側電源１９の負極は、図示極性
のダイオード２３と負側スイッチ２４を介して出力抵抗
２２の一端に接続される。出力抵抗２２の他端はＩＧＢ
Ｔ１５のゲート端子に接続される。正側スイッチ２１お
よび負側スイッチ２４は正転アンプ２５および反転アン
プ２６を介して供給されるゲート信号により制御され
る。また、ゲート信号は、高圧正側スイッチ１４と高圧
負側スイッチ１７を制御するタイミングジェネレータ２
７（詳細を後述する）に供給される。２８は配線インダ
クタンス、２９はゲート容量である。また、高圧正側電
源１１と高圧負側電源１２との共通接続点３０は、正側
電源１８と負側電源１９との共通接続点３１と接続され
てＩＧＢＴ１５のドレインに接続される。
よび−１０Ｖの負側電源で、両電源１８、１９は直列接
続される。正側電源１８の正極は、図示極性のダイオー
ド２０と正側スイッチ２１を介して出力抵抗２２の一端
に接続される。また、負側電源１９の負極は、図示極性
のダイオード２３と負側スイッチ２４を介して出力抵抗
２２の一端に接続される。出力抵抗２２の他端はＩＧＢ
Ｔ１５のゲート端子に接続される。正側スイッチ２１お
よび負側スイッチ２４は正転アンプ２５および反転アン
プ２６を介して供給されるゲート信号により制御され
る。また、ゲート信号は、高圧正側スイッチ１４と高圧
負側スイッチ１７を制御するタイミングジェネレータ２
７（詳細を後述する）に供給される。２８は配線インダ
クタンス、２９はゲート容量である。また、高圧正側電
源１１と高圧負側電源１２との共通接続点３０は、正側
電源１８と負側電源１９との共通接続点３１と接続され
てＩＧＢＴ１５のドレインに接続される。
【００１２】前記タイミングジェネレータ２７は、図２
に示すように、ゲート信号が供給されるローパスフィル
タ（ＬＰＦ）２７ａと、このＬＰＦ２７ａを出力を微分
し、出力に正負微分パルスを得る微分器２７ｂと、この
微分器２７ｂから出力される正負微分パルスが供給さ
れ、この微分パルスから高圧正側スイッチ１４と高圧負
側スイッチ１７をオン制御するための整形された短いパ
ルスを得る正側用と負側用のヒステリシス付きの２値化
部２７ｃ，２７ｄから構成される。
に示すように、ゲート信号が供給されるローパスフィル
タ（ＬＰＦ）２７ａと、このＬＰＦ２７ａを出力を微分
し、出力に正負微分パルスを得る微分器２７ｂと、この
微分器２７ｂから出力される正負微分パルスが供給さ
れ、この微分パルスから高圧正側スイッチ１４と高圧負
側スイッチ１７をオン制御するための整形された短いパ
ルスを得る正側用と負側用のヒステリシス付きの２値化
部２７ｃ，２７ｄから構成される。
【００１３】次に上記のように構成された実施の形態の
動作を述べるに、ＩＧＢＴ１５のゲート電圧範囲は、あ
くまでもＩＧＢＴ１５のゲート端子に印加される電圧の
制限範囲内であり、ゲート駆動回路の出力端子が、この
電圧を越えたとしてもＩＧＢＴ１５のゲート端子の電圧
が許容範囲内であれば問題はないものとする。このた
め、上記タイミングジェネレータ２７からの短いパルス
でスイッチ１４、１７をオン制御した。また、電流変化
率は、配線インダクタンスとそれに印加される電圧によ
って決定される。そこで、上記形態では、スイッチング
開始直後に限ってゲート端子に、ＩＧＢＴ１５のゲート
電圧定格範囲を越える電圧を印加させて、電流値を急速
に立ち上げ（立ち下げ）ようにしたものである。
動作を述べるに、ＩＧＢＴ１５のゲート電圧範囲は、あ
くまでもＩＧＢＴ１５のゲート端子に印加される電圧の
制限範囲内であり、ゲート駆動回路の出力端子が、この
電圧を越えたとしてもＩＧＢＴ１５のゲート端子の電圧
が許容範囲内であれば問題はないものとする。このた
め、上記タイミングジェネレータ２７からの短いパルス
でスイッチ１４、１７をオン制御した。また、電流変化
率は、配線インダクタンスとそれに印加される電圧によ
って決定される。そこで、上記形態では、スイッチング
開始直後に限ってゲート端子に、ＩＧＢＴ１５のゲート
電圧定格範囲を越える電圧を印加させて、電流値を急速
に立ち上げ（立ち下げ）ようにしたものである。
【００１４】このため、上記形態では、従来の電源１
８、１９の１組に加えて、従来の電源電圧より高い電圧
の電源１１、１２を１組追加した。このような構成にお
いて、スイッチングを行う場合には、スイッチング初期
段階のみ高圧正負側電源１１、１２によってＩＧＢＴ１
５を駆動し、ゲート電流がある程度大きくなった段階で
従来の通常電源１８、１９による駆動に切り替える。こ
のような駆動となるように、高圧正側および負側スイッ
チ１４、１７に対するスイッチングのタイミングを図３
に示すように、タイミングジェネレータ２７によって制
御する。
８、１９の１組に加えて、従来の電源電圧より高い電圧
の電源１１、１２を１組追加した。このような構成にお
いて、スイッチングを行う場合には、スイッチング初期
段階のみ高圧正負側電源１１、１２によってＩＧＢＴ１
５を駆動し、ゲート電流がある程度大きくなった段階で
従来の通常電源１８、１９による駆動に切り替える。こ
のような駆動となるように、高圧正側および負側スイッ
チ１４、１７に対するスイッチングのタイミングを図３
に示すように、タイミングジェネレータ２７によって制
御する。
【００１５】すなわち、図３Ａに示すゲート信号が、図
２のＬＰＦ２７ａに入力されると、そのゲート信号は、
図３Ｂのような波形になる。この波形を図２の微分器２
７ｂで微分すると図３Ｃのような正負の微分パルス波形
となる。正の微分パルス波形はヒステリシス付き２値化
部２７ｃに入力され、その出力に図３Ｄに示すパルス波
形を得て、このパルス波形で高圧正側スイッチ１４をオ
ン制御する。このオン制御されている時間だけ、ＩＧＢ
Ｔ１５のゲート端子に一定時間正の高圧電圧を印加させ
て、ＩＧＢＴ１５をターンオンの最初だけ駆動させる。
また、負の微分波形は、ヒステリシス付き２値化部２７
ｄに入力され、その出力に図３Ｅに示すパルス波形を得
て、このパルス波形で高圧負側スイッチ１７をオン制御
する。このオン制御されている時間だけ、ＩＧＢＴ１５
のゲート端子に一定時間負の高圧電圧を印加させて、Ｉ
ＧＢＴ１５をターンオフの最初だけ駆動させる。
２のＬＰＦ２７ａに入力されると、そのゲート信号は、
図３Ｂのような波形になる。この波形を図２の微分器２
７ｂで微分すると図３Ｃのような正負の微分パルス波形
となる。正の微分パルス波形はヒステリシス付き２値化
部２７ｃに入力され、その出力に図３Ｄに示すパルス波
形を得て、このパルス波形で高圧正側スイッチ１４をオ
ン制御する。このオン制御されている時間だけ、ＩＧＢ
Ｔ１５のゲート端子に一定時間正の高圧電圧を印加させ
て、ＩＧＢＴ１５をターンオンの最初だけ駆動させる。
また、負の微分波形は、ヒステリシス付き２値化部２７
ｄに入力され、その出力に図３Ｅに示すパルス波形を得
て、このパルス波形で高圧負側スイッチ１７をオン制御
する。このオン制御されている時間だけ、ＩＧＢＴ１５
のゲート端子に一定時間負の高圧電圧を印加させて、Ｉ
ＧＢＴ１５をターンオフの最初だけ駆動させる。
【００１６】図４はタイミングジェネレータ２７による
ＩＧＢＴ１５のターンオン、ターンオフのパターンを示
すゲート駆動回路の動作説明図で、図４ａはＩＧＢＴ１
５のターンオフ定常状態（図３の期間α）のときのもの
で、図３の期間αでは通常電源の負側スイッチ２４がオ
ンして、ＩＧＢＴ１５のゲートには、ゲート定格電圧範
囲内の負のバイアスがかかる。
ＩＧＢＴ１５のターンオン、ターンオフのパターンを示
すゲート駆動回路の動作説明図で、図４ａはＩＧＢＴ１
５のターンオフ定常状態（図３の期間α）のときのもの
で、図３の期間αでは通常電源の負側スイッチ２４がオ
ンして、ＩＧＢＴ１５のゲートには、ゲート定格電圧範
囲内の負のバイアスがかかる。
【００１７】上記状態において、ターンオン指令が入る
と（図３の期間β）、通常電源の負側スイッチ２４がオ
フになると同時に正側の２つのスイッチ１４、２１がオ
ンになる（図４ｂ）。高圧正側スイッチ１４のオンによ
り、高圧正側電源１１からＩＧＢＴ１５に駆動電流が流
れて、ＩＧＢＴ１５がターンオンする。しばらくすると
（図３に示す期間βが経過する間）、高圧正側スイッチ
１４はオフになり、通常電源側の正側スイッチ２１だけ
が、図４ｃのようにオンを継続することによって、ＩＧ
ＢＴ１５のゲート定格電圧範囲内の正のバイアスがかか
る（図３の期間γ）。
と（図３の期間β）、通常電源の負側スイッチ２４がオ
フになると同時に正側の２つのスイッチ１４、２１がオ
ンになる（図４ｂ）。高圧正側スイッチ１４のオンによ
り、高圧正側電源１１からＩＧＢＴ１５に駆動電流が流
れて、ＩＧＢＴ１５がターンオンする。しばらくすると
（図３に示す期間βが経過する間）、高圧正側スイッチ
１４はオフになり、通常電源側の正側スイッチ２１だけ
が、図４ｃのようにオンを継続することによって、ＩＧ
ＢＴ１５のゲート定格電圧範囲内の正のバイアスがかか
る（図３の期間γ）。
【００１８】その後、ターンオフ指令が入ると（図３の
期間δ）、通常電源の正側スイッチ２１が、オフになる
のと同時に負側の２つのスイッチ１７、２４がオンにな
る（図４ｄ）。この段階（図３の期間δ）では、電圧の
絶対値が大きい高圧負側電源１２から負側スイッチ１７
を介してＩＧＢＴ１５へターンオフ電流が流れる。しば
らくすると（図３に示す期間δが経過する間）、高圧負
側スイッチ１７はオフし、通常電源の負側スイッチ２４
のみがオンを継続する状態になる（図３の期間α１）。
期間δ）、通常電源の正側スイッチ２１が、オフになる
のと同時に負側の２つのスイッチ１７、２４がオンにな
る（図４ｄ）。この段階（図３の期間δ）では、電圧の
絶対値が大きい高圧負側電源１２から負側スイッチ１７
を介してＩＧＢＴ１５へターンオフ電流が流れる。しば
らくすると（図３に示す期間δが経過する間）、高圧負
側スイッチ１７はオフし、通常電源の負側スイッチ２４
のみがオンを継続する状態になる（図３の期間α１）。
【００１９】上記のようにスイッチング開始直後は高圧
電源１１からの高電圧によってＩＧＢＴ１５はターンオ
ン（ドライブ）されるために、ゲート電荷の出し入れが
高速化される。
電源１１からの高電圧によってＩＧＢＴ１５はターンオ
ン（ドライブ）されるために、ゲート電荷の出し入れが
高速化される。
【００２０】なお、高圧電源によるＩＧＢＴ１５の駆動
時には、出力抵抗２２は必要がないが、しかし、通常電
源による駆動に切り替えた直後は、インダクタンスに電
流が流れているため、このインダクタンスのエネルギに
よってＩＧＢＴ１５のゲート端子電圧が高くなり過ぎが
生じ、通常電源を越える電圧が印加される可能性があ
る。また、通常電源による駆動は、ゲート電圧を安定化
させるということが、この実施の形態の目的で、積極的
なゲート電荷の出し入れは行わない（これは高圧電源に
よって行われるから）。
時には、出力抵抗２２は必要がないが、しかし、通常電
源による駆動に切り替えた直後は、インダクタンスに電
流が流れているため、このインダクタンスのエネルギに
よってＩＧＢＴ１５のゲート端子電圧が高くなり過ぎが
生じ、通常電源を越える電圧が印加される可能性があ
る。また、通常電源による駆動は、ゲート電圧を安定化
させるということが、この実施の形態の目的で、積極的
なゲート電荷の出し入れは行わない（これは高圧電源に
よって行われるから）。
【００２１】このため、図１に示すようにゲート駆動回
路を構成すれば、通常電源の出力抵抗２２を高く設定す
ることが可能になり、インダクタンスのエネルギを、こ
の出力抵抗２２によって速やかに吸収させ、ＩＧＢＴ１
５のゲート端子の電圧変化を抑えることができるように
なる。
路を構成すれば、通常電源の出力抵抗２２を高く設定す
ることが可能になり、インダクタンスのエネルギを、こ
の出力抵抗２２によって速やかに吸収させ、ＩＧＢＴ１
５のゲート端子の電圧変化を抑えることができるように
なる。
【００２２】
【発明の効果】以上述べたように、この発明によれば、
スイッチング開始初期段階でのゲート電流の立ち上が
り、立ち下がりが素早くなるため、大容量のゲート容量
を持つＩＧＢＴでも高速なゲート駆動が可能となるとと
もに、従来のゲート駆動回路ではゲート電荷変化速度の
制約によって実現できなかった高速かつ低損失スイッチ
ングが可能となる利点がある。また、高圧電源の電圧を
高くしてやれば、配線インダクタンスを無理に低減しな
くても済むようになるため、配置などのレイアウト面が
容易になる。
スイッチング開始初期段階でのゲート電流の立ち上が
り、立ち下がりが素早くなるため、大容量のゲート容量
を持つＩＧＢＴでも高速なゲート駆動が可能となるとと
もに、従来のゲート駆動回路ではゲート電荷変化速度の
制約によって実現できなかった高速かつ低損失スイッチ
ングが可能となる利点がある。また、高圧電源の電圧を
高くしてやれば、配線インダクタンスを無理に低減しな
くても済むようになるため、配置などのレイアウト面が
容易になる。
【図１】この発明の実施の形態を示す回路構成図。
【図２】タイミングジェネレータの詳細を示すブロック
図。
図。
【図３】タイミングジェネレータの動作を述べるための
タイミングチャート。
タイミングチャート。
【図４】ａはターンオフ定常状態、ｂはターンオン過渡
状態、ｃはターンオン定常状態、ｄはターンオフ過渡状
態をそれぞれ示す説明図。
状態、ｃはターンオン定常状態、ｄはターンオフ過渡状
態をそれぞれ示す説明図。
【図５】従来のゲート駆動回路を示す回路構成図。
１１…高圧正側電源 １２…高圧負側電源 １３、１６、２０、２３…ダイオード １４…高圧正側スイッチ １５…電圧制御形スイッチング素子 １７…高圧負側スイッチ １８…正側電源 １９…負側電源 ２１…正側スイッチ ２２…出力抵抗 ２４…負側スイッチ ２７…タイミングジェネレータ
Claims (4)
- 【請求項１】 ゲート信号によるオンオフ制御される第
１、第２スイッチを介して正負側電源電圧をスイッチン
グ素子のゲートに印加して、その素子をスイッチング制
御させるように構成したスイッチング素子のゲート駆動
回路において、 前記正負側電源電圧よりも高い電圧を有する高圧正負側
電源を設け、この高圧正負側電源電圧を、ゲート信号か
ら得られるタイミングジェネレータ出力信号によりオン
オフ制御される第３、第４スイッチを介してスイッチン
グ素子のゲートに印加させるようにしたことを特徴とす
るスイッチング素子のゲート駆動回路。 - 【請求項２】 前記高圧正負側電源電圧がスイッチング
素子のゲートに印加されるのは、スイッチング素子の最
初のターンオンと、最初のターンオフのときだけで、ス
イッチング素子がターンオン、ターンオフしたなら、そ
の継続は正負側電源電圧をスイッチング素子に供給する
ことにより行うようにしたことを特徴とする請求項１記
載のスイッチング素子のゲート駆動回路。 - 【請求項３】 前記タイミングジェネレータは、ゲート
信号を微分して正負の微分波形を得る微分器と、この微
分器からの正負微分波形から第３、第４スイッチを一定
時間オンさせるパルス信号を生成する信号生成部とから
なる請求項１又は２記載のスイッチング素子のゲート駆
動回路。 - 【請求項４】 前記高圧正負側電源電圧が第３、第４ス
イッチを介して印加される点をスイッチング素子のゲー
ト端子に近い電路とし、前記正負電源電圧が第１、第２
スイッチを介して印加される点をスイッチング素子のゲ
ート端子から遠い電路とし、両電路間にインダクタンス
の電流エネルギを速やかに吸収する抵抗を介挿したこと
を特徴とする請求項１記載のスイッチング素子のゲート
駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10902798A JP3769932B2 (ja) | 1998-04-20 | 1998-04-20 | スイッチング素子のゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10902798A JP3769932B2 (ja) | 1998-04-20 | 1998-04-20 | スイッチング素子のゲート駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11308084A true JPH11308084A (ja) | 1999-11-05 |
| JP3769932B2 JP3769932B2 (ja) | 2006-04-26 |
Family
ID=14499757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10902798A Expired - Fee Related JP3769932B2 (ja) | 1998-04-20 | 1998-04-20 | スイッチング素子のゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3769932B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003169465A (ja) * | 2001-11-30 | 2003-06-13 | Toshiba Corp | ゲート駆動回路、および電力変換装置 |
| JP2004072424A (ja) * | 2002-08-06 | 2004-03-04 | Denso Corp | Ｍｏｓゲートトランジスタのゲート駆動回路 |
| JP2005086917A (ja) * | 2003-09-09 | 2005-03-31 | Mitsubishi Electric Corp | 半導体駆動回路 |
| US7459945B2 (en) | 2004-08-11 | 2008-12-02 | Kabushiki Kaisha Toshiba | Gate driving circuit and gate driving method of power MOSFET |
| US7538587B2 (en) | 2004-11-10 | 2009-05-26 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
| WO2010073489A1 (ja) * | 2008-12-26 | 2010-07-01 | 株式会社アドバンテスト | スイッチ装置、および試験装置 |
| WO2010073461A1 (ja) * | 2008-12-26 | 2010-07-01 | 株式会社アドバンテスト | スイッチ装置 |
| JP2012065041A (ja) * | 2010-09-14 | 2012-03-29 | Renesas Electronics Corp | 高周波モジュール |
| WO2015072098A1 (ja) * | 2013-11-13 | 2015-05-21 | パナソニックＩｐマネジメント株式会社 | ゲート駆動回路およびそれを用いた電力変換装置 |
| WO2022200819A1 (ja) * | 2021-03-22 | 2022-09-29 | 日産自動車株式会社 | 駆動回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02276488A (ja) * | 1989-04-18 | 1990-11-13 | Ricoh Co Ltd | Ｄｃモータの回転数制御方式 |
| JPH03117211A (ja) * | 1989-09-29 | 1991-05-20 | Toshiba Corp | 半導体素子の駆動回路 |
| JPH1023743A (ja) * | 1996-07-05 | 1998-01-23 | Mitsubishi Electric Corp | 半導体素子の駆動回路 |
| JPH1075164A (ja) * | 1996-09-02 | 1998-03-17 | Meidensha Corp | 電圧制御形スイッチング素子のゲート駆動回路 |
-
1998
- 1998-04-20 JP JP10902798A patent/JP3769932B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02276488A (ja) * | 1989-04-18 | 1990-11-13 | Ricoh Co Ltd | Ｄｃモータの回転数制御方式 |
| JPH03117211A (ja) * | 1989-09-29 | 1991-05-20 | Toshiba Corp | 半導体素子の駆動回路 |
| JPH1023743A (ja) * | 1996-07-05 | 1998-01-23 | Mitsubishi Electric Corp | 半導体素子の駆動回路 |
| JPH1075164A (ja) * | 1996-09-02 | 1998-03-17 | Meidensha Corp | 電圧制御形スイッチング素子のゲート駆動回路 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003169465A (ja) * | 2001-11-30 | 2003-06-13 | Toshiba Corp | ゲート駆動回路、および電力変換装置 |
| JP2004072424A (ja) * | 2002-08-06 | 2004-03-04 | Denso Corp | Ｍｏｓゲートトランジスタのゲート駆動回路 |
| JP2005086917A (ja) * | 2003-09-09 | 2005-03-31 | Mitsubishi Electric Corp | 半導体駆動回路 |
| US7459945B2 (en) | 2004-08-11 | 2008-12-02 | Kabushiki Kaisha Toshiba | Gate driving circuit and gate driving method of power MOSFET |
| US7538587B2 (en) | 2004-11-10 | 2009-05-26 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
| TWI492536B (zh) * | 2008-12-26 | 2015-07-11 | Advantest Corp | 開關裝置 |
| WO2010073461A1 (ja) * | 2008-12-26 | 2010-07-01 | 株式会社アドバンテスト | スイッチ装置 |
| US20110285207A1 (en) * | 2008-12-26 | 2011-11-24 | Advantest Corporation | Switching apparatus |
| JP5331822B2 (ja) * | 2008-12-26 | 2013-10-30 | 株式会社アドバンテスト | スイッチ装置 |
| TWI484755B (zh) * | 2008-12-26 | 2015-05-11 | Advantest Corp | 切換裝置以及測試裝置 |
| WO2010073489A1 (ja) * | 2008-12-26 | 2010-07-01 | 株式会社アドバンテスト | スイッチ装置、および試験装置 |
| US9136834B2 (en) | 2008-12-26 | 2015-09-15 | Advantest Corporation | Switching apparatus |
| JP2012065041A (ja) * | 2010-09-14 | 2012-03-29 | Renesas Electronics Corp | 高周波モジュール |
| WO2015072098A1 (ja) * | 2013-11-13 | 2015-05-21 | パナソニックＩｐマネジメント株式会社 | ゲート駆動回路およびそれを用いた電力変換装置 |
| JPWO2015072098A1 (ja) * | 2013-11-13 | 2017-03-16 | パナソニックＩｐマネジメント株式会社 | ゲート駆動回路およびそれを用いた電力変換装置 |
| US9660511B2 (en) | 2013-11-13 | 2017-05-23 | Panasonic Intellectual Property Management Co., Ltd. | Gate driver circuit and power conversion apparatus using same |
| WO2022200819A1 (ja) * | 2021-03-22 | 2022-09-29 | 日産自動車株式会社 | 駆動回路 |
| CN117083803A (zh) * | 2021-03-22 | 2023-11-17 | 日产自动车株式会社 | 驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3769932B2 (ja) | 2006-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4595670B2 (ja) | 電圧駆動型スイッチング素子の駆動装置 | |
| US7405609B2 (en) | Circuit arrangement for driving an electrical circuit breaker at high voltage potential | |
| JP4113436B2 (ja) | ゲートドライブ装置 | |
| EP1098428A2 (en) | Semiconductor power converting apparatus | |
| JP2001352748A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| CN104866000B (zh) | 具有稳压器的栅极驱动电路及方法 | |
| JP2007208831A (ja) | 絶縁ゲート型トランジスタ駆動回路装置 | |
| JP3581809B2 (ja) | インバータ | |
| JPH11308084A (ja) | スイッチング素子のゲート駆動回路 | |
| CN112039505A (zh) | 用于运行电路的方法、电路以及机动车 | |
| JPH0250518A (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| JP3602011B2 (ja) | 制御回路 | |
| JP2004015884A (ja) | スイッチング回路及び電源回路 | |
| JPH0541397U (ja) | 電圧型半導体素子駆動装置 | |
| CN102594099A (zh) | 智能功率模块的栅极驱动电路 | |
| JP2010093885A (ja) | パワースイッチング素子の駆動回路 | |
| JP2021151039A (ja) | ゲート駆動装置およびゲート駆動方法、パワー半導体モジュール、並びに電力変換装置 | |
| JP2000014127A (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JPH0583100A (ja) | Ｍｏｓｆｅｔの駆動回路 | |
| JP2001286124A (ja) | ゲート駆動方法及びゲート駆動制御回路 | |
| US11831305B2 (en) | Circuit arrangement for switching switch elements | |
| JP2845524B2 (ja) | 静電誘導形トランジスタのゲート駆動回路 | |
| JPS63129874A (ja) | モ−タ制御装置 | |
| KR20170116502A (ko) | 인버터의 스위칭 속도 제어 장치 및 그 방법 | |
| KR100360380B1 (ko) | 공진형 직류-직류 싸이리스터 초퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |