WO2010073489A1 - スイッチ装置、および試験装置 - Google Patents

スイッチ装置、および試験装置 Download PDF

Info

Publication number
WO2010073489A1
WO2010073489A1 PCT/JP2009/006473 JP2009006473W WO2010073489A1 WO 2010073489 A1 WO2010073489 A1 WO 2010073489A1 JP 2009006473 W JP2009006473 W JP 2009006473W WO 2010073489 A1 WO2010073489 A1 WO 2010073489A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
power supply
unit
switch
voltage value
Prior art date
Application number
PCT/JP2009/006473
Other languages
English (en)
French (fr)
Inventor
山邉之
Original Assignee
株式会社アドバンテスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンテスト filed Critical 株式会社アドバンテスト
Priority to JP2010543786A priority Critical patent/JP5405492B2/ja
Priority to DE200911004404 priority patent/DE112009004404T5/de
Publication of WO2010073489A1 publication Critical patent/WO2010073489A1/ja
Priority to US13/118,472 priority patent/US8947112B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Definitions

  • Patent Document 1 describes a drive circuit that controls the switching time of an IGBT (Insulated Gate Bipolar Transistor).
  • IGBT Insulated Gate Bipolar Transistor
  • the FET 20 may include other types of devices instead of the FET 20 as long as the FET 20 is a switch that switches a connection state between the first terminal 60 and the second terminal 70 in accordance with a given control voltage.
  • the FET 20 may be configured to include an IGBT or the like.
  • the calibration unit 95 changes the first voltage (V 1 ) supplied to the drive unit 30 and the output voltage applied to the load 500 is predetermined for each changed first voltage from the switching start timing.
  • the control voltage corresponding to the designated switching time may be detected by measuring the time to reach the voltage of.
  • the calibration unit 95 may obtain the setting value of the changing unit 40 corresponding to the designated switching time before the switch device 10 is actually used.
  • the driving unit 30-1 when receiving a control signal (“H”) that causes the FET 20-1 to be in a short-circuit state, the driving unit 30-1 receives a first voltage from the voltage (V OUT ) appearing at the output terminal 115. A high control voltage is applied by the voltage value (V 1 ).
  • the first power supply unit 32-2 of the switch device 10-2, the second output terminal is connected to the third voltage value (V 3), than the third voltage value from the first output terminal (V 3) the first voltage
  • a power supply voltage of a high voltage (V 1 + V 3 ) is generated by the value (V 1 ).
  • the driving unit 30-2 gives the third voltage value (V 3 ) to the FET 20-1.
  • the drive unit 30 when the drive unit 30 receives a control signal (“H”) that causes the FET 20 to be in a short circuit state, the drive unit 30 causes the FET 20 to receive only the first voltage value (V 1 ) rather than the third voltage value (V 3 ). A high voltage (V 1 + V 3 ) is applied.
  • H control signal
  • the voltage supplied to 2 and the third voltage value (V 3 ) supplied to the drive unit 30-2 may be different voltages.
  • the second output terminal of the first power supply unit 32-1 may supply a voltage lower than the voltage (V OUT ) appearing at the output terminal 115 to the drive unit 30-1, or the first power supply unit 32-2.
  • the second output terminal may supply a voltage lower than the third voltage value (V 3 ) to the driving unit 30-2.
  • both the first power supply unit 32-1 and the first power supply unit 32-2 output a high voltage by the first voltage value (V 1 ) relative to the reference voltage.
  • the switching time of the switch device 10-1 and the switch device 10-2 may be changed independently by changing the output voltage value with respect to the reference voltage of the unit 32-1 and the first power supply unit 32-2.
  • FIG. 5 shows an example of detailed configurations of the drive unit 30 and the first power supply unit 32 in the switch device 10 together with other parts of the switch device 10.
  • the first power supply unit 32 may include an operational amplifier 322, a resistor 324, a resistor 325, a transistor 326, and a variable voltage source 328.
  • the operational amplifier 322, the resistor 324, the resistor 325, and the transistor 326 function as a current buffer circuit that amplifies the voltage set in the variable voltage source 328.
  • the variable voltage source 328 supplies a voltage corresponding to the setting by the changing unit 40 to the current buffer circuit.
  • the variable voltage source 328 may be a DA converter, for example.
  • the first power supply unit 32 amplifies the signal supplied from the variable voltage source 328 and supplies it as the power supply voltage of the drive unit 30.
  • the driving unit 30 may be a so-called push-pull type driving circuit including a first transistor 340 and a second transistor 342.
  • the collector terminal of the first transistor 340 is connected to the first output terminal of the first power supply unit 32, and the first voltage value (V 1 ) is supplied from the first power supply unit 32.
  • the emitter terminal of the first transistor 340 is connected to the emitter terminal of the second transistor 342.
  • the collector terminal of the second transistor 342 is connected to the second output terminal of the first power supply unit 32, and the third voltage value (V 3 ) is supplied from the first power supply unit 32.
  • a common switch control signal is input to the base terminals of the first transistor 340 and the second transistor 342.
  • a node to which the emitter terminal of the first transistor 340 and the emitter terminal of the second transistor 342 are connected is further connected to the gate terminal of the FET 20. Then, in response to the switch control signal, the control voltage supplied to the gate terminal of the FET 20 by the power supplied from the first power supply unit 32 becomes the first voltage value (V 1 ) and the third voltage value (V 3 ). And change between.
  • the drive unit 30 can change the control voltage to control the switching time.
  • the first voltage value (V 1 ) may be a voltage value having a positive polarity or a voltage value having a negative polarity with respect to the third voltage value (V 3 ). In the example of FIG.
  • the second output terminal of the first power supply unit 32 is connected to the source terminal of the FET 20, and the source terminal of the FET 20 has the third voltage value (V 3 ).
  • the second output terminal of 32 may not be connected to the source terminal of the FET 20, and another voltage may be applied to the source terminal of the FET 20.
  • the third voltage value (V 3 ) may be a voltage lower than the voltage applied to the source terminal of the FET 20.
  • FIG. 6 shows another example of the detailed configuration of the switch device 10.
  • the switch device 10 switches the connection state between the two terminals. More specifically, the switch device 10 opens or shorts between the first terminal 60 and the second terminal 70.
  • the switch device 10 includes an FET 20, a first power supply unit 32, a second power supply unit 35, a drive unit 30, and a change unit 40.
  • the FET 20 switches the connection state between the two terminals (between the first terminal 60 and the second terminal 70) according to the applied control voltage. More specifically, the FET 20 opens or shorts between two terminals according to a given control voltage.
  • a switching state of the FET 20 in which one of the two terminals is opened or short-circuited is referred to as a first state
  • a switching state different from the first state of the FET 20 is referred to as a second state.
  • the FET 20 is in the first state when the control voltage of the third voltage value (V 3 ) is applied, and is in the second state when the control voltage of the second voltage value (V 2 ) is applied.
  • the switch device 10 may include other types of devices instead of the FET 20 as long as the switch device 10 is a switch that switches the connection state between the first terminal 60 and the second terminal 70 in accordance with the applied control voltage. Good.
  • the switch device 10 may be configured to include an IGBT or the like instead of the FET 20.
  • the first power supply unit 32 can change the first voltage value (V 1 ) from the outside.
  • the first power supply unit 32 is externally supplied with data representing the first voltage value (V 1 ) to be generated, and generates a power supply voltage having a value corresponding to the given data.
  • the second voltage value (V 2 ) has the same polarity voltage value as that of the first voltage value (V 1 ) when the third voltage value (V 3 ) is used as a reference (for example, 0 V).
  • the absolute value of the potential difference from the third voltage value (V 3 ) is greater than or equal to the first voltage value (V 1 ). That is, the first voltage value (V 1 ), the second voltage value (V 2 ), and the third voltage value (V 3 ) are V 2 ⁇ V 1 ⁇ V 3 , or V 2 ⁇ V 1 ⁇ V 3. (Where V 2 ⁇ V 3 ).
  • the drive unit 30 supplies the control voltage of the second voltage value (V 2 ) to the FET 20, when the power supply voltage generated by the second power supply unit 35 is dropped and applied to the FET 20, the second voltage A voltage value obtained by adding the value (V 2 ) and the voltage drop is generated.
  • the drive unit 30 receives a control signal representing a switching instruction for switching the FET 20 to the first state or the second state.
  • the drive unit 30 applies a control voltage having a third voltage value (V 3 ) to the FET 20.
  • the driving unit 30, when receiving a control signal for the FET 20 and the second state provides the FET 20, the second voltage value control voltage (V 2).
  • the drive unit 30 includes, as an example, a first transistor 33, a second transistor 34, an input switch 36, a diode 38, and a resistor 39.
  • the first transistor 33 has a collector connected to the first output terminal of the first power supply unit 32 and an emitter connected to the gate of the FET 20.
  • the first transistor 33 is turned on when the first output terminal of the second power supply unit 35 is connected to the base, and is turned off when the second output terminal of the second power supply unit 35 is connected to the base. .
  • the second transistor 34 has a collector connected to the second output terminal of the first power supply unit 32 and the second power supply unit 35 and an emitter connected to the gate of the FET 20.
  • the second transistor 34 is turned off when the first output terminal of the second power supply unit 35 is connected to the base, and between the collector and emitter when the second output terminal of the second power supply unit 35 is connected to the base. Turn on.
  • the diode 38 is provided between the first output terminal of the first power supply unit 32 and the collector of the first transistor 33.
  • the drive unit 30 prevents a backflow current to the first power supply unit 32 when the gate voltage of the FET 20 exceeds the first voltage value (V 1 ). That is, the diode 38 functions as a current blocking unit that blocks backflow current from the first output terminal of the second power supply unit 35 to the first output terminal of the first power supply unit 32.
  • the resistor 39 is provided between the first output terminal of the second power supply unit 35 and the base of the first transistor 33.
  • the resistor 39 is a first output terminal of the second power supply unit 35 when the power supply voltage of the second voltage value (V 2 ) generated from the first output terminal of the second power supply unit 35 is applied to the gate of the FET 20. And a resistance for suppressing the amount of current provided between the control terminal of the FET 20.
  • the resistor 39 is provided for the purpose of making the output resistance of the second power supply unit 35 larger than the output resistance of the first power supply unit 32. Therefore, as long as the output resistance inside the second power supply unit 35 is larger than the output resistance of the first power supply unit 32, the drive unit 30 may not have the resistor 39.
  • the drive unit 30 When such a drive unit 30 receives a control signal indicating an instruction to set the FET 20 in the first state, the first transistor 33 is turned off and the second transistor 34 is turned on. The first power supply unit 32 and the second output terminal of the second power supply unit 35 can be connected. Therefore, in this case, the drive unit 30 can apply the control voltage of the third voltage value (V 3 ) to the gate of the FET 20 to put the FET 20 in the first state.
  • the drive unit 30 can switch the connection state of the FET 20 according to the control signal. Details of the operation of the drive unit 30 in response to receiving an instruction to switch the FET 20 from the first state to the second state will be described with reference to FIGS. 7 and 8.
  • the changing unit 40 is designated with a switching time by a user or the like.
  • the changing unit 40 changes the value of the power supply voltage (first voltage value (V 1 )) generated by the first power supply unit 32 according to the designated switching time.
  • the changing unit 40 changes the power supply voltage of the first voltage value (V 1 ) generated by the first power supply unit 32 from the third voltage value (V 3 ) to the second voltage value according to the designated switching time. Change within the range up to (V 2 ).
  • the changing unit 40 instead of changing the first voltage value (V 1 ) generated by the first power supply unit 32, corresponds to the third voltage value (V 3) of the control voltage according to the designated switching time.
  • To the first voltage value (V 1 ), or the time change rate from the first voltage value (V 1 ) to the second voltage value (V 2 ) of the control voltage may be changed.
  • FIG. 7 shows the case where the first transistor 33 is on and the second transistor 34 is off, and the gate voltage Vgs of the FET 20 is in the range from the third voltage value (V 3 ) to the first voltage value (V 1 ).
  • An equivalent circuit of the drive unit 30 is shown.
  • the driving unit 30 When receiving the control signal for instructing the FET 20 to be in the first state, the driving unit 30 turns off the first transistor 33 and turns on the second transistor 34 to control the third voltage value (V 3 ). Is applied to the gate of the FET 20.
  • the driving unit 30 turns on the first transistor 33 from the state in which the first transistor 33 is turned off and the second transistor 34 is turned on.
  • the second transistor 34 is changed to an off state.
  • the drive unit 30 when the switching instruction for switching the FET 20 from the first state to the second state is received, the drive unit 30 is within the range of the gate voltage Vgs from the third voltage value (V 3 ) to the first voltage value (V 1 ). Supplies the power supply current output from the first power supply unit 32 to the gate capacitor 31 via the diode 38, and supplies almost no power supply current output from the second power supply unit 35 to the gate capacitance 31. That is, the drive unit 30 applies the power supply voltage generated by the first power supply unit 32 to the FET 20 as a control voltage (gate voltage Vgs).
  • the drive unit 30 receives the switching instruction for switching the FET 20 from the first state to the second state, and sets the control voltage to the third voltage by the power supply voltage generated by the first power supply unit 32.
  • the value (V 3 ) can be changed from the first voltage value (V 1 ).
  • FIG. 8 shows the case where the first transistor 33 is on and the second transistor 34 is off, and the gate voltage Vgs of the FET 20 is in the range from the first voltage value (V 1 ) to the second voltage value (V 2 ).
  • An equivalent circuit of the drive unit 30 is shown. Subsequently, when charge is accumulated in the gate capacitance 31 of the FET 20 and the gate voltage Vgs of the FET 20 reaches the first voltage value (V 1 ), the diode 38 is turned off and the first output terminal of the first power supply unit 32 is connected. The gate terminal of the FET 20 is opened.
  • the driving unit 30 is in the range where the gate voltage Vgs ranges from the first voltage value (V 1 ) to the second voltage value (V 2 ).
  • the second power supply unit 35 generates the gate voltage Vgs (control voltage) of the FET 20 in response to receiving a switching instruction to switch the FET 20 from the first state to the second state.
  • the generated power further changes from the first voltage value (V 1 ) to the second voltage value (V 2 ) in the same direction as the change from the third voltage value (V 3 ) to the first voltage value (V 1 ). be able to.
  • the changing unit 40 sets the first voltage value (V 1 ) closer to the second voltage value (V 2 ) when shortening the switching time, and increases the first voltage value when increasing the switching time. The value is changed to a value farther from the second voltage value (V 2 ). Thereby, the change part 40 can adjust the switching time in the case of changing FET20 from a 1st state to a 2nd state according to the designated switching time.
  • the changing unit 40 may make the power supply voltage of the first voltage value (V 1 ) generated by the first power supply unit 32 coincide with the second voltage value (V 2 ).
  • the drive unit 30 uses almost the power generated by the second power supply unit 35 as the gate voltage Vgs (control voltage) of the FET 20.
  • the power generated by the first power supply unit 32 can be changed from the third voltage value (V 3 ) to the second voltage value (V 2 ).
  • the changing unit 40 may change the time change rate from the third voltage value (V 3 ) to the first voltage value (V 1 ) of the control voltage instead of the above. More specifically, when changing the switching time, the changing unit 40 reduces the output resistance of the first power supply unit 32, for example, to reduce the first voltage value (V 3 ) from the third voltage value (V 3 ). Increase the rate of time change until 1 ). In addition, when the switching unit increases the switching time, for example, by increasing the output resistance of the first power supply unit 32, the changing unit 40 increases the third voltage value (V 3 ) to the first voltage value (V 1 ). Reduce the rate of time change.

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

　２つの端子間の接続状態を切り替えるスイッチ装置であって、与えられる制御電圧に応じて２つの端子間の接続状態を切り替えるスイッチと、与えられる制御信号に応じた制御電圧をスイッチに与える駆動部と、指定されたスイッチング時間に応じて、駆動部から出力される制御電圧を変更する変更部と、を備えるスイッチ装置を提供する。変更部は、指定されたスイッチング時間に応じて、駆動部の電源電圧を変更してよい。また、変更部は、スイッチのスイッチング動作に先立って駆動部から出力される制御電圧を変更してよい。

Description

スイッチ装置、および試験装置
　本発明は、スイッチ装置、および試験装置に関する。
　従来、電界効果トランジスタ（ＦＥＴ）等の電圧制御型のスイッチが知られている。このようなスイッチは、ターンオンおよびターンオフにおいて所定のスイッチング時間を要する。
　ところで、デバイスを試験する試験装置の分野においては、このようなスイッチのスイッチング時間を制御する場合がある。しかし、このようなスイッチのスイッチング時間を制御できる駆動回路は構成が複雑であった。
　例えば、特許文献１には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）のスイッチング時間を制御する駆動回路が記載されている。しかし、特許文献１に記載の駆動回路では、コレクタ電圧等が所定の電圧に達したことを検出して駆動電圧を上昇させなければならなく、構成が複雑であった。
特許第３９４１３０９号
　そこで本発明の１つの側面においては、上記の課題を解決することのできるスイッチ装置、および試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
　本発明の第１の態様によると、２つの端子間の接続状態を切り替えるスイッチ装置であって、与えられる制御電圧に応じて２つの端子間の接続状態を切り替えるスイッチと、与えられる制御信号に応じた制御電圧をスイッチに与える駆動部と、指定されたスイッチング時間に応じて、駆動部から出力される制御電圧を変更する変更部と、を備えるスイッチ装置を提供する。
　本発明の第２の態様によると、被試験デバイスを試験する試験装置であって、被試験デバイスに対して試験信号を供給する信号供給部と、試験信号に応じて被試験デバイスから出力される応答信号を取得する信号取得部と、応答信号に基づき被試験デバイスの良否を判定する判定部と、を備え、信号供給部は、被試験デバイスが接続される出力端子と、高電圧側基準電圧が与えられる第１端子と、出力端子が接続された第２端子との間を、被試験デバイスを試験するための試験パターンに応じたポジ側の制御信号に応じて開放または短絡する高電圧側スイッチ装置と、出力端子が接続された第１端子と、低電圧側基準電圧が与えられる第２端子との間を、ポジ側の制御信号と論理が反転したネガ側の制御信号に応じて開放または短絡する低電圧側スイッチ装置と、を有し、高電圧側スイッチ装置および低電圧側スイッチ装置のそれぞれは、与えられる制御電圧に応じて、第１端子と第２端子との間の接続状態を切り替えるスイッチと、与えられる制御信号に応じた制御電圧をスイッチに与える駆動部と、指定されたスイッチング時間に応じて、駆動部から出力される制御電圧を変更する変更部と、を含む試験装置を提供する。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
スイッチ装置１０の構成の概略を示す。 図２（Ａ）は、駆動部３０がＦＥＴ２０のゲート－ソース間に与える電圧Ｖｇｓの波形を示す。図２（Ｂ）は、図２（Ａ）に示された電圧Ｖｇｓ波形が印加されたときのＦＥＴ２０のドレイン－ソース間電圧Ｖｄｓの波形を示す。 被試験デバイス２００を試験する試験装置１００の構成を示す。 信号供給部１１０の構成の一例を示す。 スイッチ装置１０の詳細な構成の一例を示す。 スイッチ装置１０の詳細な構成の他の例を示す。 第１トランジスタ３３がオンおよび第２トランジスタ３４がオフであって、ＦＥＴ２０のゲート電圧Ｖｇｓが第３電圧値（Ｖ３）から第１電圧値（Ｖ１）までの範囲の場合における駆動部３０の等価回路を示す。 第１トランジスタ３３がオンおよび第２トランジスタ３４がオフであって、ＦＥＴ２０のゲート電圧Ｖｇｓが第１電圧値（Ｖ１）から第２電圧値（Ｖ２）までの範囲の場合における駆動部３０の等価回路を示す。 第１電圧値（Ｖ１）を変化させた場合の、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）の時間変化の一例を示す。 第１電圧値（Ｖ１）を変化させた場合の、ＦＥＴ２０のドレイン－ソース間電圧Ｖｄｓの時間変化の一例を示す。 第１電圧値（Ｖ１）が第２電圧値（Ｖ２）に一致する場合の、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）の時間変化の一例を示す。 第１電圧値（Ｖ１）が第３電圧値（Ｖ３）に一致する場合の、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）の時間変化の一例を示す。
　以下、発明の実施の形態を通じて本発明の（一）側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、スイッチ装置１０の構成の概略を示す。スイッチ装置１０は、電界効果トランジスタ２０（ＦＥＴ２０と記載する場合がある。）と、駆動部３０と、第１電源部３２と、変更部４０と、制御信号入力端子５０と、第１端子６０と、第２端子７０と、タイミング調整部９０と、キャリブレーション部９５を備える。スイッチ装置１０は、制御信号入力端子５０に入力されるスイッチ制御信号に応じて第１端子６０と第２端子７０との間の接続状態を切り替える。図１の例では、第１端子６０に電圧源４００が接続され、第２端子７０は負荷５００に接続されている。スイッチ装置１０は、電圧源４００を負荷５００に接続するか否かを切り替える。
　ＦＥＴ２０は、スイッチの一例である。ＦＥＴ２０はＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）であってよい。ＦＥＴ２０のゲート端子は、駆動部３０の出力端子に接続される。ＦＥＴ２０のドレイン端子は、第１端子６０に接続される。ＦＥＴ２０のソース端子は第２端子７０に接続される。
　なお、ＦＥＴ２０は、与えられる制御電圧に応じて第１端子６０と第２端子７０との間の接続状態を切り替えるスイッチであれば、ＦＥＴ２０に代えて、他の種類のデバイスを備えてもよい。ＦＥＴ２０は、一例として、ＩＧＢＴ等を備える構成であってもよい。
　駆動部３０は、与えられるスイッチ制御信号に応じた制御電圧をＦＥＴ２０のゲートに与える。駆動部３０は、制御信号入力端子５０に入力されるスイッチ制御信号を受け取る。スイッチ制御信号はＦＥＴ２０の接続状態を切り替える切替指示を表わす。駆動部３０は、ＦＥＴ２０を開放状態とする制御信号を受けている場合には、第１電源部３２が発生した電力によりＦＥＴ２０に第３電圧値（Ｖ３）の制御電圧を与える。また、駆動部３０は、ＦＥＴ２０を短絡状態とする制御信号を受けている場合には、第１電源部３２が発生した電力によりＦＥＴ２０に、第１電圧値（Ｖ１）の制御電圧を与える。
　第１電源部３２は、第１電圧値（Ｖ１）の電源電圧を発生する。第１電源部３２は、一例として、第１出力（図１における正側端子）端子から第１電圧値（Ｖ１）の電源電圧を発生し、第２出力端子（図１における負側端子）から第３電圧値（Ｖ３）を発生する。なお、第１電圧値（Ｖ１）は、第３電圧値（Ｖ３）に対して正側の極性の電圧値であっても、負側の極性の電圧値であってもよい。また、図１の例では、第１電源部３２の第２出力端子がＦＥＴ２０のソース端子と接続され、ＦＥＴ２０のソース端子は第３電圧値（Ｖ３）となっているが、第１電源部３２の第２出力端子がＦＥＴ２０のソース端子と接続されず、ＦＥＴ２０のソース端子には他の電圧が印加されてもよい。この場合、第３電圧値（Ｖ３）は、ＦＥＴ２０のソース端子に印加される電圧よりも低い電圧であってもよい。
　また、本実施形態においては、第１電源部３２は、第１電圧値（Ｖ１）を外部から変更することができる。第１電源部３２は、一例として、発生すべき第１電圧値（Ｖ１）を表わすデータが外部から与えられ、与えられたデータに応じた値の電源電圧を発生する。
　変更部４０は、指定されたスイッチング時間に応じて、駆動部３０から出力される制御電圧を変更する。具体的には、変更部４０は、スイッチのスイッチング動作に先立ち、指定されたスイッチング時間に応じて、第１電源部３２が第１出力端子から駆動部３０に供給する第１電圧値（Ｖ１）を設定する。第１電圧値（Ｖ１）は、ＦＥＴ２０を短絡状態とする制御信号を受けている場合の制御電圧としてＦＥＴ２０のゲート端子に供給される。したがって、変更部４０が第１電源部３２に与える設定は、最終的にＦＥＴ２０のスイッチング時間とスイッチング開始タイミングとを定める。変更部４０は、ＦＥＴ２０を短絡状態とするときの制御電圧を、ＦＥＴ２０のしきい電圧Ｖｇｓ（ＴＨ）からゲート電圧の最大定格までの範囲で変更してよい。
　タイミング調整部９０は、変更部４０による第１電圧値（Ｖ１）の設定変更に応じて、制御信号入力端子５０に入力されるスイッチ制御信号が駆動部３０に供給されるタイミングを調整する。タイミング調整部９０は可変遅延回路であってよい。タイミング調整部９０は、制御信号入力端子５０に入力されるスイッチ制御信号が駆動部３０に供給されるタイミングを調整する。例えば、第１電圧値（Ｖ１）を増加させた場合、にスイッチング開始タイミングが早まるので、タイミング調整部９０は、第１電圧値（Ｖ１）によらず一定のタイミングでスイッチングを開始させるべく、スイッチ制御信号の供給タイミングを遅く（遅延量を大きく）してよい。
　なお、スイッチ装置１０がタイミング調整部９０を備えず、スイッチ制御信号の供給源によってスイッチ制御信号が駆動部３０に供給されるタイミングを調整してもよい。この場合、制御信号入力端子５０に入力されるスイッチ制御信号が直接駆動部３０に供給されてよい。
　キャリブレーション部９５は、ＦＥＴ２０のスイッチング動作に先立って、指定されたスイッチング時間に対応する制御電圧Ｖｇｓを検出する。具体的には、キャリブレーション部９５は、制御信号入力端子５０に入力されるスイッチ制御信号を受け取るとともに、スイッチ制御信号に応じたＦＥＴ２０のドレイン－ソース間電圧Ｖｄｓ又は負荷５００に与えられる出力電圧の変化を測定する。例えば、キャリブレーション部９５は、駆動部３０に供給される第１電圧（Ｖ１）を変更しつつ、変更した第１電圧毎に、スイッチング開始タイミングから、第１端子６０－第２端子７０間の電圧（ドレイン－ソース間電圧Ｖｄｓ）が所定の電圧に達するまでの時間を測定することにより、指定されたスイッチング時間に対応する制御電圧を検出してよい。また、キャリブレーション部９５は、駆動部３０に供給される第１電圧（Ｖ１）を変更しつつ、変更した第１電圧毎に、スイッチング開始タイミングから、負荷５００に印加される出力電圧が所定の電圧に達するまでの時間を測定することにより、指定されたスイッチング時間に対応する制御電圧を検出してよい。キャリブレーション部９５は、スイッチ装置１０の実使用前に、指定されたスイッチング時間に対応する変更部４０の設定値を求めてよい。
　また、キャリブレーション部９５は、制御電圧Ｖｇｓに応じたスイッチング開始タイミングの変動を相殺するのに適切なスイッチ制御信号の供給タイミングを求め、タイミング調整部９０の調整量を設定してよい。また、スイッチ装置１０がタイミング調整部９０を備えない構成をとる場合には、適切なスイッチ制御信号の供給タイミングを、タイミング校正情報としてスイッチ制御信号の供給源に提供してよい。
　図２（Ａ）は、駆動部３０がＦＥＴ２０のゲート－ソース間に与える電圧Ｖｇｓを時刻ｔ１において０Ｖから所定の電圧に増加させたときの波形を示す。図２（Ａ）には、時刻ｔ１における電圧Ｖｇｓの増加幅が、ＦＥＴ２０のしきい電圧Ｖｇｓ（ＴＨ）（波形ａ）からゲート電圧の最大定格付近の電圧（波形ｂ）までの範囲とした場合の複数の波形が示される。また、図２（Ｂ）には、電圧Ｖｇｓの波形ａから波形ｂに対応したＦＥＴ２０のドレイン－ソース間電圧Ｖｄｓの波形が示される。図２（Ａ）および（Ｂ）に示されるように、ＦＥＴ２０はゲート－ソース間に印加される制御電圧Ｖｇｓに応じて、第１端子６０－第２端子７０間の接続状態（開放／短絡）をスイッチングする。すなわち、制御電圧Ｖｇｓが０Ｖのとき、第１端子６０－第２端子７０間は開放状態となり、制御電圧Ｖｇｓがしきい電圧Ｖｇｓ（ＴＨ）以上のとき、第１端子６０－第２端子７０間は短絡状態となる。
　図２（Ａ）および（Ｂ）に示されるように、ＦＥＴ２０を短絡するために出力する制御電圧値とＦＥＴ２０のしきい電圧Ｖｇｓ（ＴＨ）との差分が大きいほど（すなわち、通常より過大な電圧をＶｇｓとして印加するほど）、ＦＥＴ２０のスイッチング時間は短くなる。また、ＦＥＴ２０を短絡する制御電圧値とＦＥＴ２０を開放する制御電圧値の差が大きいほど、ＦＥＴ２０のスイッチング開始タイミングは早くなる。
　図３は、被試験デバイス２００を試験する試験装置１００の構成を示す。試験装置１００は、信号供給部１１０と、信号取得部１２０と、判定部１３０とを備える。信号供給部１１０は被試験デバイス２００に対して試験信号を供給する。信号取得部１２０は、被試験デバイス２００から出力される応答信号を取得する。判定部１３０は、信号取得部１２０が取得した応答信号に基づき、被試験デバイス２００の良否を判定する。
　図４は、信号供給部１１０の構成の変形例を示す。信号供給部１１０は、スイッチ装置１０－１と、スイッチ装置１０－２と、出力端子１１５と、高電圧側基準電圧３００とを備える。スイッチ装置１０－１およびスイッチ装置１０－２は、図１を用いて説明したスイッチ装置１０と同様の構成であってよい。すなわち、スイッチ装置１０－１のＦＥＴ２０－１、駆動部３０－１、第１電源部３２－１、変更部４０－１、制御信号入力端子５０－１、第１端子６０－１、および第２端子７０－１は、それぞれ図１におけるＦＥＴ２０、駆動部３０、第１電源部３２、変更部４０、制御信号入力端子５０、第１端子６０、および第２端子７０と同様であってよく、スイッチ装置１０－２のＦＥＴ２０－２、駆動部３０－２、第１電源部３２－２、変更部４０－２、制御信号入力端子５０－２、第１端子６０－２、および第２端子７０－２は、それぞれ図１におけるＦＥＴ２０、駆動部３０、変更部４０、制御信号入力端子５０、第１端子６０、および第２端子７０と同様であってよい。なお、本例におけるスイッチ装置１０－１およびスイッチ装置１０－２は、理解を容易にすべく、タイミング調整部９０およびキャリブレーション部９５を備えない構成を例示しているが、これらを備える構成を採用してもよい。
　スイッチ装置１０－１の第１端子６０－１は、高電圧側基準電圧を供給する高電圧側基準電圧３００に接続される。スイッチ装置１０－２の第２端子７０－２は第１電源部３２－２の第２出力端子に接続され、第３電圧値（Ｖ３）が供給される。本例において第３電圧値（Ｖ３）は低電圧側基準電圧である。他の例では、第１電源部３２－２の第２出力端子がＦＥＴ２０－２のソース端子と接続されず、第３電圧値（Ｖ３）とは異なる電圧が低電圧側基準電圧としてスイッチ装置１０－２の第２端子７０－２に供給されてよい。スイッチ装置１０－１の第２端子７０－１は、スイッチ装置１０－２の第１端子６０－２と接続される。スイッチ装置１０－１の第２端子７０－１とスイッチ装置１０－２の第１端子６０－２とが接続されたノードに、被試験デバイス２００に接続される出力端子１１５が設けられる。
　図４に示す信号供給部１１０の構成において、スイッチ装置１０－１の第１電源部３２－１は、第２出力端子が出力端子１１５及び／又は第２端子７０－１に接続され、第１出力端子から出力端子１１５に現れる電圧（ＶＯＵＴ）よりも第１電圧値（Ｖ１）だけ高電圧の電源電圧を発生する。駆動部３０－１は、ＦＥＴ２０－１を開放状態とする制御信号（例えば"Ｌ"）を受けている場合には、ＦＥＴ２０－１に出力端子１１５に現れる電圧（ＶＯＵＴ）を与える。また、駆動部３０－１は、ＦＥＴ２０－１を短絡状態とする制御信号（"Ｈ"）を受けている場合には、ＦＥＴ２０－１に、出力端子１１５に現れる電圧（ＶＯＵＴ）より第１電圧値（Ｖ１）だけ高電圧の制御電圧を与える。スイッチ装置１０－２の第１電源部３２－２は、第２出力端子が第３電圧値（Ｖ３）に接続され、第１出力端子から第３電圧値（Ｖ３）よりも第１電圧値（Ｖ１）だけ高電圧（Ｖ１＋Ｖ３）の電源電圧を発生する。駆動部３０－２は、ＦＥＴ２０－２を開放状態とする制御信号（"Ｌ"）を受けている場合には、ＦＥＴ２０－１に第３電圧値（Ｖ３）を与える。また、駆動部３０は、ＦＥＴ２０を短絡状態とする制御信号（"Ｈ"）を受けている場合には、ＦＥＴ２０に、第３電圧値（Ｖ３）よりも第１電圧値（Ｖ１）だけ高電圧（Ｖ１＋Ｖ３）を与える。
　なお、第１電源部３２－１の第１出力端子が出力する電圧は、ＦＥＴ２０－１のゲート－ソース電圧（Ｖｇｓ）の定格範囲内であれば出力端子１１５に現れる電圧（ＶＯＵＴ）と無関係の所定の電圧であってもよい。また、第１電源部３２－１の第２出力端子がスイッチ装置１０－１の第２端子７０－１と接続されず、出力端子１１５に現れる電圧（ＶＯＵＴ）と駆動部３０－１に供給される電圧とを異なる電圧としてもよい。同様に、第１電源部３２－２の第２出力端子がスイッチ装置１０－２の第２端子７０－２と接続されず、低電圧側基準電圧としてスイッチ装置１０－２の第２端子７０－２に供給される電圧と、駆動部３０－２に供給される第３電圧値（Ｖ３）とを異なる電圧としてもよい。例えば、第１電源部３２－１の第２出力端子は、出力端子１１５に現れる電圧（ＶＯＵＴ）よりも低い電圧を駆動部３０－１に供給してもよく、第１電源部３２－２の第２出力端子は第３電圧値（Ｖ３）よりも低い電圧を駆動部３０－２に供給してもよい。
　なお、本例においては、第１電源部３２－１と第１電源部３２－２がともに基準となる電圧に対して第１電圧値（Ｖ１）だけ高電圧を出力したが、第１電源部３２－１と第１電源部３２－２の基準となる電圧に対する出力電圧値を異ならせてスイッチ装置１０－１とスイッチ装置１０－２のスイッチング時間を独立に変更してもよい。
　スイッチ装置１０－１の制御信号入力端子５０－１には、被試験デバイス２００を試験するための試験パターンに応じたポジ側の制御信号が入力される。一方、スイッチ装置１０－２の制御信号入力端子５０－２には、ポジ側の制御信号と論理が反転したネガ側の制御信号が入力される。したがって、スイッチ装置１０－１とスイッチ装置１０－２は、一方が短絡状態であるときに他方が開放状態となり、出力端子１１５からは、高電圧側基準電圧と低電圧側基準電圧の何れか一方が出力される。信号供給部１１０はスイッチ装置１０－１及びスイッチ装置１０－２の接続状態に応じた試験信号を、出力端子１１５から被試験デバイス２００に試験信号を供給する。
　スイッチ装置１０－１およびスイッチ装置１０－２のスイッチング時間は、それぞれ変更部４０－１、変更部４０－２により変更することができる。このため、信号供給部１１０は、変更部４０－１および変更部４０－２の設定により、被試験デバイス２００の試験仕様に応じて試験信号の立ち上がり時間（Ｔｒ）、立ち下り時間（Ｔｆ）を変化させることができる。
　図５は、スイッチ装置１０における駆動部３０と第１電源部３２の詳細な構成の一例を、スイッチ装置１０の他の部分とともに示す。第１電源部３２は、演算増幅器３２２と、抵抗３２４と、抵抗３２５と、トランジスタ３２６と、可変電圧源３２８とを備えてよい。演算増幅器３２２、抵抗３２４、抵抗３２５、およびトランジスタ３２６は、可変電圧源３２８に設定された電圧を、電流増幅する電流バッファ回路として機能する。可変電圧源３２８は、変更部４０による設定に応じた電圧を電流バッファ回路に供給する。可変電圧源３２８は、例えばＤＡ変換器であってよい。第１電源部３２は、可変電圧源３２８から供給される信号を電流増幅しつつ、駆動部３０の電源電圧として供給する。
　駆動部３０は、第１トランジスタ３４０と第２トランジスタ３４２とを備えた、いわゆるプッシュ－プル型の駆動回路であってよい。第１トランジスタ３４０のコレクタ端子は第１電源部３２の第１出力端子に接続され、第１電源部３２から第１電圧値（Ｖ１）が供給される。第１トランジスタ３４０のエミッタ端子は、第２トランジスタ３４２のエミッタ端子に接続される。第２トランジスタ３４２のコレクタ端子は第１電源部３２の第２出力端子に接続され、第１電源部３２から第３電圧値（Ｖ３）が供給される。第１トランジスタ３４０および第２トランジスタ３４２のベース端子には、共通のスイッチ制御信号が入力される。第１トランジスタ３４０のエミッタ端子と第２トランジスタ３４２のエミッタ端子が接続されたノードは、さらにＦＥＴ２０のゲート端子に接続される。そして、スイッチ制御信号に応じて、第１電源部３２から供給される電力により、ＦＥＴ２０のゲート端子に供給される制御電圧が、第１電圧値（Ｖ１）と第３電圧値（Ｖ３）との間で変化する。上記の構成により、駆動部３０は、スイッチング時間を制御すべく制御電圧を変更できる。なお、第１電圧値（Ｖ１）は、第３電圧値（Ｖ３）に対して正側の極性の電圧値であっても、負側の極性の電圧値であってもよい。また、図５の例では、第１電源部３２の第２出力端子がＦＥＴ２０のソース端子と接続され、ＦＥＴ２０のソース端子は第３電圧値（Ｖ３）となっているが、第１電源部３２の第２出力端子がＦＥＴ２０のソース端子と接続されず、ＦＥＴ２０のソース端子には他の電圧が印加されてもよい。この場合、第３電圧値（Ｖ３）は、ＦＥＴ２０のソース端子に印加される電圧よりも低い電圧であってもよい。
　図６は、スイッチ装置１０の詳細な構成の他の例を示す。スイッチ装置１０は、２つの端子間の接続状態を切り替える。より具体的には、スイッチ装置１０は、第１端子６０と第２端子７０との間を開放または短絡する。スイッチ装置１０は、ＦＥＴ２０と、第１電源部３２と、第２電源部３５と、駆動部３０と、変更部４０とを備える。
　ＦＥＴ２０は、与えられる制御電圧に応じて２つの端子間（第１端子６０と第２端子７０との間）の接続状態を切り替える。より具体的には、ＦＥＴ２０は、与えられる制御電圧に応じて、２つの端子間を開放または短絡する。
　なお、２つの端子間を開放または短絡のうちの何れか一方にするＦＥＴ２０のスイッチング状態を第１状態といい、ＦＥＴ２０の第１状態とは異なるスイッチング状態を第２状態という。ＦＥＴ２０は、第３電圧値（Ｖ３）の制御電圧が与えられた場合には第１状態となり、第２電圧値（Ｖ２）の制御電圧が与えられた場合には第２状態となる。
　本実施形態においては、ＦＥＴ２０は、ドレインが第１端子６０に接続され、ソースが第２端子７０に接続される。そして、ＦＥＴ２０は、制御端であるゲートおよびソース間に制御電圧が与えられる。このようなＦＥＴ２０は、ゲートとソースとの間に与えられる制御電圧に応じて、第１端子６０と第２端子７０との間を開放または短絡する。
　なお、スイッチ装置１０は、与えられる制御電圧に応じて第１端子６０と第２端子７０との間の接続状態を切り替えるスイッチであれば、ＦＥＴ２０に代えて、他の種類のデバイスを備えてもよい。スイッチ装置１０は、一例として、ＦＥＴ２０に代えて、ＩＧＢＴ等を備える構成であってもよい。
　第１電源部３２は、第１電圧値（Ｖ１）の電源電圧を発生する。第１電源部３２は、一例として、第１出力端子（図６中の正側端子）から第１電圧値（Ｖ１）の電源電圧を発生し、第２出力端子（図６中の負側端子）から第３電圧値（Ｖ３）の電源電圧を発生する。なお、第１電圧値（Ｖ１）は、第３電圧値（Ｖ３）より低い電圧値であっても、第３電圧値（Ｖ３）より高い電圧値であってもよい。
　また、本実施形態においては、第１電源部３２は、第１電圧値（Ｖ１）を外部から変更することができる。第１電源部３２は、一例として、発生すべき第１電圧値（Ｖ１）を表わすデータが外部から与えられ、与えられたデータに応じた値の電源電圧を発生する。
　第２電源部３５は、第２電圧値（Ｖ２）の電源電圧を発生する。第２電源部３５は、一例として、第１出力端子（図６中の正側端子）から第２電圧値（Ｖ２）の電源電圧を発生する。また、第２電源部３５は、一例として第２出力端子（図６中の負側端子）第３電圧値（Ｖ３）の電源電圧を発生する。即ち、第２電源部２６の第２出力端子は、第１電源部２４の第２出力端子と同一電圧を発生する。
　なお、第２電圧値（Ｖ２）は、第３電圧値（Ｖ３）を基準とした場合に（例えば０ボルトとした場合）に第１電圧値（Ｖ１）と同一極性電圧値であって、第３電圧値（Ｖ３）からの電位差の絶対値が第１電圧値（Ｖ１）以上である。即ち、第１電圧値（Ｖ１）、第２電圧値（Ｖ２）および第３電圧値（Ｖ３）は、Ｖ２≧Ｖ１≧Ｖ３、または、Ｖ２≦Ｖ１≦Ｖ３といった関係となる（ただし、Ｖ２≠Ｖ３）。駆動部３０が、第２電圧値（Ｖ２）の制御電圧をＦＥＴ２０へ与える時において、当該第２電源部３５により発生された電源電圧を電圧降下させてＦＥＴ２０へ与える場合には、第２電圧値（Ｖ２）と当該降下電圧とを加算した電圧値を発生する。
　駆動部３０は、ＦＥＴ２０を第１状態または第２状態に切り替える切替指示を表わす制御信号を受け取る。駆動部３０は、ＦＥＴ２０を第１状態とする制御信号を受けている場合には、ＦＥＴ２０に第３電圧値（Ｖ３）の制御電圧を与える。また、駆動部３０は、ＦＥＴ２０を第２状態とする制御信号を受けている場合には、ＦＥＴ２０に、第２電圧値（Ｖ２）の制御電圧を与える。
　ここで、駆動部３０は、ＦＥＴ２０を第１状態から第２状態へ切り替える切替指示を受けたことに応じて、制御電圧を、次のように変化させる。即ち、この場合、駆動部３０は、制御電圧を、第１電源部３２が発生した電力により第３電圧値（Ｖ３）から第１電圧値（Ｖ１）まで変化させた後、第２電源部３５が発生した電力により、第１電圧値（Ｖ１）から第２電圧値（Ｖ２）まで変化させる。さらに、この場合において、駆動部３０は、制御電圧を、第３電圧値（Ｖ３）から第１電圧値（Ｖ１）までの時間変化率より低い時間変化率で、第１電圧値（Ｖ１）から第２電圧値（Ｖ２）まで変化をさせる。
　駆動部３０は、一例として、第１トランジスタ３３と、第２トランジスタ３４と、入力スイッチ３６と、ダイオード３８と、抵抗３９とを有する。第１トランジスタ３３は、コレクタが第１電源部３２の第１出力端子に接続され、エミッタがＦＥＴ２０のゲートに接続される。そして、第１トランジスタ３３は、ベースに第２電源部３５の第１出力端子が接続された場合、オンとなり、ベースに第２電源部３５の第２出力端子が接続された場合、オフとなる。
　第２トランジスタ３４は、コレクタが第１電源部３２および第２電源部３５の第２出力端子に接続され、エミッタがＦＥＴ２０のゲートに接続される。第２トランジスタ３４は、ベースに第２電源部３５の第１出力端子が接続された場合、オフとなり、ベースに第２電源部３５の第２出力端子が接続された場合、コレクタ－エミッタ間がオンとなる。
　入力スイッチ３６は、制御信号を受け取る。入力スイッチ３６は、ＦＥＴ２０を第１状態とする切替指示の制御信号が与えられると、第１トランジスタ３３および第２トランジスタ３４のベースに第２電源部３５の第２出力端子を接続する。また、入力スイッチ３６は、ＦＥＴ２０を第２状態とする切替指示の制御信号が与えられると、第１トランジスタ３３および第２トランジスタ３４のベースに第２電源部３５の第１出力端子を接続する。
　ダイオード３８は、第１電源部３２の第１出力端子と第１トランジスタ３３のコレクタとの間に設けられる。駆動部３０は、ＦＥＴ２０のゲート電圧が第１電圧値（Ｖ１）を超えた場合における、第１電源部３２への逆流電流を阻止する。即ち、ダイオード３８は、第２電源部３５の第１出力端子から第１電源部３２の第１出力端子への逆流電流を阻止する電流阻止部として機能する。
　抵抗３９は、第２電源部３５の第１出力端子と、第１トランジスタ３３のベースとの間に設けられる。抵抗３９は、第２電源部３５の第１出力端子から発生された第２電圧値（Ｖ２）の電源電圧がＦＥＴ２０のゲートに印加される場合において、第２電源部３５の第１出力端子とＦＥＴ２０の制御端との間に設けられた電流量抑制のための抵抗として機能する。なお、抵抗３９は、第１電源部３２の出力抵抗よりも、第２電源部３５の出力抵抗を大きくする目的で設けられる。従って、第２電源部３５の内部の出力抵抗が、第１電源部３２の出力抵抗よりも大きければ、駆動部３０は、抵抗３９を有さない構成であってもよい。
　このような駆動部３０は、ＦＥＴ２０を第１状態とする指示を示す制御信号を受けた場合、第１トランジスタ３３がオフ且つ第２トランジスタ３４がオンとなるので、ＦＥＴ２０の制御端であるゲートと第１電源部３２および第２電源部３５の第２出力端子とを接続することができる。従って、この場合、駆動部３０は、第３電圧値（Ｖ３）の制御電圧をＦＥＴ２０のゲートに与えて、ＦＥＴ２０を第１状態とすることができる。
　また、このような駆動部３０は、ＦＥＴ２０を第２状態とする指示を示す制御信号を受けた場合、第１トランジスタ３３がオン且つ第２トランジスタ３４がオフとなるので、ＦＥＴ２０の制御端であるゲートと第２電圧値（Ｖ２）を発生する第２電源部３５の第１出力端子とを接続することができる。従って、この場合、駆動部３０は、第２電圧値（Ｖ２）の制御電圧をＦＥＴ２０のゲートに与えて、ＦＥＴ２０を第２状態とすることができる。
　以上のように駆動部３０は、制御信号に応じてＦＥＴ２０の接続状態を切り替えることができる。なお、ＦＥＴ２０を第１状態から第２状態へ切り替える切替指示を受けたことに応じた駆動部３０の動作については、詳細を図７および図８において説明する。
　変更部４０は、ユーザ等からスイッチング時間が指定される。変更部４０は、指定されたスイッチング時間に応じて、第１電源部３２が発生する電源電圧の値（第１電圧値（Ｖ１））を変更する。変更部４０は、一例として、指定されたスイッチング時間に応じて、第１電源部３２が発生する第１電圧値（Ｖ１）の電源電圧を第３電圧値（Ｖ３）から第２電圧値（Ｖ２）までの範囲で変更する。なお、変更部４０は、第１電源部３２が発生する第１電圧値（Ｖ１）を変更することに代えて、指定されたスイッチング時間に応じて、制御電圧の第３電圧値（Ｖ３）から第１電圧値（Ｖ１）までの時間変化率、または、制御電圧の第１電圧値（Ｖ１）から第２電圧値（Ｖ２）までの時間変化率を変更してもよい。
　図７は、第１トランジスタ３３がオンおよび第２トランジスタ３４がオフであって、ＦＥＴ２０のゲート電圧Ｖｇｓが第３電圧値（Ｖ３）から第１電圧値（Ｖ１）までの範囲の場合における駆動部３０の等価回路を示す。駆動部３０は、ＦＥＴ２０を第１状態とする指示の制御信号を受けている場合、第１トランジスタ３３をオフ且つ第２トランジスタ３４をオンの状態とし、第３電圧値（Ｖ３）の制御電圧をＦＥＴ２０のゲートに印加している。そして、駆動部３０は、ＦＥＴ２０を第１状態から第２状態へ切り替える切替指示を受けた場合、第１トランジスタ３３をオフ且つ第２トランジスタ３４をオンとしている状態から、第１トランジスタ３３をオン且つ第２トランジスタ３４をオフの状態に変化させる。
　ここで、第１トランジスタ３３がオンおよび第２トランジスタ３４がオフに変化した直後においては、ＦＥＴ２０のゲート容量３１に電荷が蓄積されておらず、ゲート電圧Ｖｇｓは第３電圧値（Ｖ３）である。また、ゲート電圧Ｖｇｓが第３電圧値（Ｖ３）から第１電圧値（Ｖ１）までの範囲においては、ダイオード３８がオンとなり、第１電源部３２の第１出力端子とＦＥＴ２０のゲート端子との間は接続される。また、第１電源部３２の出力抵抗は第２電源部３５の出力抵抗より低い。よって、ＦＥＴ２０のゲート電圧Ｖｇｓが第１電圧値（Ｖ１）より低く、且つ、第１電源部３２および第２電源部３５が同時にＦＥＴ２０のゲートに接続された場合には、第１電源部３２の電源電流が支配的に供給され、第２電源部３５の電源電流はほとんど供給されない。
　従って、ＦＥＴ２０を第１状態から第２状態へ切り替える切替指示を受けた場合、ゲート電圧Ｖｇｓが第３電圧値（Ｖ３）から第１電圧値（Ｖ１）までの範囲においては、駆動部３０は、第１電源部３２が出力した電源電流をダイオード３８を介してゲート容量３１に供給して、第２電源部３５が出力した電源電流をほとんどゲート容量３１に供給しない。即ち、駆動部３０は、第１電源部３２により発生された電源電圧を制御電圧（ゲート電圧Ｖｇｓ）としてＦＥＴ２０に印加する。これにより、このような駆動部３０は、ＦＥＴ２０を第１状態から第２状態へ切り替える切替指示を受けたことに応じて、制御電圧を、第１電源部３２が発生した電源電圧により第３電圧値（Ｖ３）から第１電圧値（Ｖ１）まで変化させることができる。
　図８は、第１トランジスタ３３がオンおよび第２トランジスタ３４がオフであって、ＦＥＴ２０のゲート電圧Ｖｇｓが第１電圧値（Ｖ１）から第２電圧値（Ｖ２）までの範囲の場合における駆動部３０の等価回路を示す。続いて、ＦＥＴ２０のゲート容量３１に電荷が蓄積され、ＦＥＴ２０のゲート電圧Ｖｇｓが第１電圧値（Ｖ１）に達すると、ダイオード３８は、オフとなり、第１電源部３２の第１出力端子とＦＥＴ２０のゲート端子との間は開放される。
　従って、ＦＥＴ２０を第１状態から第２状態へ切り替える切替指示を受けた場合、ゲート電圧Ｖｇｓが第１電圧値（Ｖ１）から第２電圧値（Ｖ２）までの範囲においては、駆動部３０は、第２電源部３５が出力した電源電流をベースエミッタ間ダイオード成分３７を介してゲート容量３１に蓄積する。即ち、第２電源部３５により発生された電源電圧を制御電圧（ゲート電圧Ｖｇｓ）としてＦＥＴ２０に印加する。これにより、このような駆動部３０は、ＦＥＴ２０を第１状態から第２状態へ切り替える切替指示を受けたことに応じて、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）を、第２電源部３５が発生した電力により、第３電圧値（Ｖ３）から第１電圧値（Ｖ１）までの変化と同方向に、第１電圧値（Ｖ１）から第２電圧値（Ｖ２）まで更に変化させることができる。
　さらに、第２電源部３５の出力抵抗は、第１電源部３２の出力抵抗より高い。従って、駆動部３０は、ゲート電圧Ｖｇｓが第１電圧値（Ｖ１）から第２電圧値（Ｖ２）までの範囲におけるゲート容量３１への供給電流を、ゲート電圧Ｖｇｓが第３電圧値（Ｖ３）から第１電圧値（Ｖ１）までの範囲におけるゲート容量３１への供給電流より小さくする。これにより、駆動部３０は、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）の第１電圧値（Ｖ１）から第２電圧値（Ｖ２）までの時間変化率を、第３電圧値（Ｖ３）から第１電圧値（Ｖ１）までの時間変化率より低くすることができる。
　そして、ＦＥＴ２０のゲート容量３１に電荷が更に蓄積され、ＦＥＴ２０のゲート電圧Ｖｇｓが第２電圧値（Ｖ２）に達すると、ＦＥＴ２０のゲート容量３１への電荷の蓄積は停止する。これにより、駆動部３０は、第２電圧値（Ｖ２）の制御電圧をＦＥＴ２０のゲートに印加することができる。
　図９は、第１電圧値（Ｖ１）を変化させた場合の、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）の時間変化の一例を示す。図１０は、第１電圧値（Ｖ１）を変化させた場合の、ＦＥＴ２０のドレイン－ソース間電圧Ｖｄｓの時間変化の一例を示す。
　なお、図９および図１０において、Ａは、第１電圧値（Ｖ１）が第２電圧値（Ｖ２）により近い値に設定された例を示す。一方、Ｂは、第１電圧値（Ｖ１）が、Ａの場合と比較して第２電圧値（Ｖ２）から遠い値に設定された例を示す。
　本実施形態において、変更部４０は、第１電源部３２が発生する第１電圧値（Ｖ１）の電源電圧を、第３電圧値（Ｖ３）から第２電圧値（Ｖ２）までの範囲で変更する。ここで、第１電圧値（Ｖ１）が第２電圧値（Ｖ２）により近い値に設定された場合、より遠い値に設定された場合と比較して、第１電源部３２により発生された電源電圧を用いて制御電圧が変化する割合が大きくなる。従って、第１電圧値（Ｖ１）が第２電圧値（Ｖ２）により近い値に設定された場合、ＦＥＴ２０のスイッチング時間が短くなる。即ち、ＦＥＴ２０のスイッチング時間は、第１電圧値（Ｖ１）が、第２電圧値（Ｖ２）により近い値に設定されるほど、短くなる。
　従って、変更部４０は、スイッチング時間を短くする場合には、第１電圧値（Ｖ１）を第２電圧値（Ｖ２）により近い値とし、スイッチング時間を長くする場合には、第１電圧値を第２電圧値（Ｖ２）からより遠い値とするように変更する。これにより、変更部４０は、指定されたスイッチング時間に応じて、ＦＥＴ２０を第１状態から第２状態へ変化させる場合におけるスイッチング時間を調整することができる。
　図１１は、第１電圧値（Ｖ１）が第２電圧値（Ｖ２）に一致する場合の、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）の時間変化の一例を示す。図１２は、第１電圧値（Ｖ１）が第３電圧値（Ｖ３）に一致する場合の、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）の時間変化の一例を示す。
　また、変更部４０は、第１電源部３２が発生する第１電圧値（Ｖ１）の電源電圧を、第２電圧値（Ｖ２）に一致させてもよい。第１電圧値（Ｖ１）が第２電圧値（Ｖ２）に一致する場合、駆動部３０は、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）を、第２電源部３５が発生した電力をほとんど用いずに、第１電源部３２が発生した電力により第３電圧値（Ｖ３）から第２電圧値（Ｖ２）まで変化させることができる。このような場合、駆動部３０は、図１１のｔ０に示されるように、ＦＥＴ２０のスイッチング時間を最も短くすることができる。
　また、変更部４０は、第１電源部３２が発生する第１電圧値（Ｖ１）の電源電圧を、第３電圧値（Ｖ３）に一致させてもよい。第１電圧値（Ｖ１）が第３電圧値（Ｖ３）に一致する場合、駆動部３０は、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）を、第１電源部３２が発生した電力を用いずに、第２電源部３５が発生した電力により第３電圧値（Ｖ３）から第２電圧値（Ｖ２）まで変化させることができる。このような場合、駆動部３０は、図１２のｔ１０に示されるように、ＦＥＴ２０のスイッチング時間を最も長くすることができる。
　なお、変更部４０は、以上に代えて、制御電圧の第３電圧値（Ｖ３）から第１電圧値（Ｖ１）までの時間変化率を変更してもよい。より具体的には、変更部４０は、スイッチング時間を短くする場合には、例えば第１電源部３２の出力抵抗を小さくすることにより、第３電圧値（Ｖ３）から第１電圧値（Ｖ１）までの時間変化率を大きくする。また、変更部４０は、スイッチング時間を長くする場合には、例えば第１電源部３２の出力抵抗を大きくすることにより、第３電圧値（Ｖ３）から第１電圧値（Ｖ１）までの時間変化率を小さくする。
　また、変更部４０は、制御電圧の第１電圧値（Ｖ１）から第２電圧値（Ｖ２）までの時間変化率を変更してもよい。変更部４０は、一例として、スイッチング時間を短くする場合には、例えば第２電源部３５の出力抵抗（例えば抵抗３９）を小さくすることにより、第１電圧値（Ｖ１）から第２電圧値（Ｖ２）までの時間変化率を大きくする。また、変更部４０は、スイッチング時間を長くする場合には、例えば第２電源部３５の出力抵抗を大きくすることにより、第１電圧値（Ｖ１）から第２電圧値（Ｖ２）までの時間変化率を小さくする。
　以上のように、スイッチ装置１０によれば、簡易な構成でスイッチのスイッチング時間を制御することができる。より詳しくは、スイッチ装置１０によれば、ＦＥＴ２０を第１状態から第２状態へ切り替える場合におけるスイッチング時間を指定された時間に制御することができる。
　また、変形例として、第１電源部３２は、第２電圧値（Ｖ２）を超える第１電圧値（Ｖ１）であって、ＦＥＴ２０のゲート電圧の定格範囲内の電源電圧を発生することができる可変電圧電源であってもよい。即ち、第２電圧値（Ｖ２）が第３電圧値（Ｖ３）より高い場合において、第１電源部３２は、第２電圧値（Ｖ２）より高く、ゲート電圧の定格以下の第１電圧値（Ｖ１）の電源電圧を発生することができる可変電圧電源であってよい。また、第２電圧値（Ｖ２）が第３電圧値（Ｖ３）より低い場合において、第１電源部３２は、第２電圧値（Ｖ２）より低く、ゲート電圧の定格以上の第１電圧値（Ｖ１）の電源電圧を発生することができる可変電圧電源であってよい。
　このような場合、変更部４０は、第１電圧値（Ｖ１）を、第３電圧値（Ｖ３）から、第２電圧値（Ｖ２）を超えたゲート電圧の定格電圧まで変更する。これにより、変更部４０は、スイッチング時間をより広い範囲で変更することができる。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・スイッチ装置
２０・・・ＦＥＴ
３０・・・駆動部
３１・・・ゲート容量
３２・・・第１電源部
３３・・・第１トランジスタ
３４・・・第２トランジスタ
３５・・・第２電源部
３６・・・入力スイッチ
３７・・・ベースエミッタ間ダイオード成分
３８・・・ダイオード
３９・・・抵抗
４０・・・変更部
５０・・・制御信号入力端子
６０・・・第１端子
７０・・・第２端子
９０・・・タイミング調整部
９５・・・キャリブレーション部
１０－１・・・高電圧側スイッチ装置
２０－１・・・ＦＥＴ
３０－１・・・駆動部
３２－１・・・第１電源部
４０－１・・・変更部
５０－１・・・制御信号入力端子
６０－１・・・第１端子
７０－１・・・第２端子
１０－２・・・低電圧側スイッチ装置
２０－２・・・ＦＥＴ
３０－２・・・駆動部
３２－２・・・第１電源部
４０－２・・・変更部
５０－２・・・制御信号入力端子
６０－２・・・第１端子
７０－２・・・第２端子
１００・・・試験装置
１１０・・・信号供給部
１１５・・・出力端子
１２０・・・信号取得部
１３０・・・判定部
２００・・・被試験デバイス
３００・・・高電圧側基準電圧
３２０・・・電流バッファ回路
３２２・・・演算増幅器
３２４・・・抵抗
３２５・・・抵抗
３２６・・・トランジスタ
３２８・・・可変電圧源
３４０・・・第１トランジスタ
３４２・・・第２トランジスタ
４００・・・電圧源
５００・・・負荷

Claims (11)

  1. 　２つの端子間の接続状態を切り替えるスイッチ装置であって、
    　与えられる制御電圧に応じて前記２つの端子間の接続状態を切り替えるスイッチと、
    　与えられる制御信号に応じた制御電圧を前記スイッチに与える駆動部と、
    　指定されたスイッチング時間に応じて、前記駆動部から出力される前記制御電圧を変更する変更部と、
    　を備えるスイッチ装置。
  2. 　前記変更部は、指定されたスイッチング時間に応じて、前記駆動部に電源として供給される電力を変更する
    　請求項１に記載のスイッチ装置。
  3. 　前記変更部は、前記スイッチのスイッチング動作に先立って前記駆動部から出力される前記制御電圧を変更する
    　請求項１または２に記載のスイッチ装置。
  4. 　前記スイッチは、電界効果トランジスタであり、
    　前記駆動部は、前記制御電圧を前記電界効果トランジスタのゲートに与える
    　請求項１から３の何れかに記載のスイッチ装置。
  5. 　前記変更部は、前記制御電圧を、前記電界効果トランジスタのしきい電圧からゲート電圧の最大定格までの範囲で変更する
    　請求項４に記載のスイッチ装置。
  6. 　第１電圧値の電源電圧を発生する第１電源部と、
    　第２電圧値の電源電圧を発生する第２電源部と、を更に備え、
    　前記駆動部は、前記スイッチを第１状態から第２状態へ切り替える切替指示を受けたことに応じて、前記制御電圧を、前記第１電源部が発生した電力により前記第１電圧値まで変化させた後、前記第２電源部が発生した電力により、前記第１電圧値までの時間変化率より低い時間変化率で同方向に、前記第１電圧値から第２電圧値まで更に変化させる
    　請求項１から５の何れかに記載のスイッチ装置。
  7. 　前記第１電源部は、第１出力端子から前記第１電圧値の電源電圧を発生し、第２出力端子から第３電圧値の電源電圧を発生し、
    　前記第２電源部は、第１出力端子から前記第２電圧値の電源電圧を発生し、第２出力端子から第３電圧値の電源電圧を発生し、
    　前記駆動部は、前記スイッチを第１状態へ切り替える切替指示を受けた場合、前記スイッチの制御端と前記第１電源部および前記第２電源部のそれぞれの第２出力端子とを接続し、前記スイッチを第２状態へ切り替える切替指示を受けた場合、前記スイッチの制御端と前記第１電源部および前記第２電源部のそれぞれの第１出力端子とを接続する
    　請求項６に記載のスイッチ装置。
  8. 　前記第１電源部は、前記第１電圧値を外部から変更することができ、
    　前記変更部は、指定されたスイッチング時間に応じて、前記第１電源部が発生する前記第１電圧値の電源電圧を、前記第３電圧値から、前記第２電圧値を超えた前記スイッチの制御電圧の定格電圧までの範囲で変更する
    　請求項７に記載のスイッチ装置。
  9. 　前記変更部による前記制御電圧の変更に応じて、前記制御信号を前記駆動部に与えるタイミングを調整するタイミング調整部を更に備える
    　請求項１から８の何れかに記載のスイッチ装置。
  10. 　前記スイッチのスイッチング動作に先立って、指定されたスイッチング時間に対応する前記制御電圧を検出するキャリブレーション部を更に備える
    　請求項１から９の何れかに記載のスイッチ装置。
  11. 　被試験デバイスを試験する試験装置であって、
    　前記被試験デバイスに対して試験信号を供給する信号供給部と、
    　前記試験信号に応じて前記被試験デバイスから出力される応答信号を取得する信号取得部と、
    　前記応答信号に基づき前記被試験デバイスの良否を判定する判定部と、
    　を備え、
    　前記信号供給部は、
    　前記被試験デバイスが接続される出力端子と、
    　高電圧側基準電圧が与えられる第１端子と、前記出力端子が接続された第２端子との間を、前記被試験デバイスを試験するための試験パターンに応じたポジ側の制御信号に応じて開放または短絡する高電圧側スイッチ装置と、
    　前記出力端子が接続された第１端子と、低電圧側基準電圧が与えられる第２端子との間を、前記ポジ側の制御信号と論理が反転したネガ側の制御信号に応じて開放または短絡する低電圧側スイッチ装置と、
    　を有し、
    　前記高電圧側スイッチ装置および前記低電圧側スイッチ装置のそれぞれは、
    　与えられる制御電圧に応じて、前記第１端子と前記第２端子との間の接続状態を切り替えるスイッチと、
    　与えられる制御信号に応じた制御電圧を前記スイッチに与える駆動部と、
    　指定されたスイッチング時間に応じて、前記駆動部から出力される前記制御電圧を変更する変更部と、
    　を含む試験装置。
PCT/JP2009/006473 2008-12-26 2009-11-30 スイッチ装置、および試験装置 WO2010073489A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010543786A JP5405492B2 (ja) 2008-12-26 2009-11-30 スイッチ装置、および試験装置
DE200911004404 DE112009004404T5 (de) 2008-12-26 2009-11-30 Schaltvorrichtung und Prüfvorrichtung
US13/118,472 US8947112B2 (en) 2008-12-26 2011-05-30 Switching apparatus and test apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-334617 2008-12-26
JP2008334617 2008-12-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/118,472 Continuation US8947112B2 (en) 2008-12-26 2011-05-30 Switching apparatus and test apparatus

Publications (1)

Publication Number Publication Date
WO2010073489A1 true WO2010073489A1 (ja) 2010-07-01

Family

ID=42287148

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/006473 WO2010073489A1 (ja) 2008-12-26 2009-11-30 スイッチ装置、および試験装置

Country Status (5)

Country Link
US (1) US8947112B2 (ja)
JP (1) JP5405492B2 (ja)
DE (1) DE112009004404T5 (ja)
TW (1) TWI484755B (ja)
WO (1) WO2010073489A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8917114B2 (en) 2010-12-14 2014-12-23 Nuvoton Technology Corporation Voltage detection circuit

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015171226A (ja) * 2014-03-06 2015-09-28 三菱電機株式会社 インバータ装置及び空気調和機
DE102017204418A1 (de) * 2017-03-16 2018-09-20 Robert Bosch Gmbh Verfahren zum Umschalten eines Halbleiterschalters
US11561563B2 (en) 2020-12-11 2023-01-24 Skyworks Solutions, Inc. Supply-glitch-tolerant regulator
US11817854B2 (en) 2020-12-14 2023-11-14 Skyworks Solutions, Inc. Generation of positive and negative switch gate control voltages
US11556144B2 (en) 2020-12-16 2023-01-17 Skyworks Solutions, Inc. High-speed low-impedance boosting low-dropout regulator
US11502683B2 (en) * 2021-04-14 2022-11-15 Skyworks Solutions, Inc. Calibration of driver output current

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0393457A (ja) * 1989-09-04 1991-04-18 Toshiba Corp 電圧駆動形素子の駆動回路
JPH03117211A (ja) * 1989-09-29 1991-05-20 Toshiba Corp 半導体素子の駆動回路
JPH04213213A (ja) * 1990-12-10 1992-08-04 Fujitsu Ltd ディジタル集積回路装置
JPH06125252A (ja) * 1992-09-28 1994-05-06 Nec Ic Microcomput Syst Ltd 遅延回路装置
JPH11308084A (ja) * 1998-04-20 1999-11-05 Meidensha Corp スイッチング素子のゲート駆動回路
JP2005267700A (ja) * 2004-03-17 2005-09-29 Hitachi Ltd 半導体集積回路およびそれを用いた磁気記憶装置
JP2007509589A (ja) * 2003-10-23 2007-04-12 フォームファクター， インコーポレイテッド 制御された等しい遅延時間を有する分離バッファ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0833330A (ja) * 1994-07-19 1996-02-02 Oki Electric Ind Co Ltd Ｆｅｔのスイッチング制御回路
GB9423051D0 (en) * 1994-11-15 1995-01-04 Sgs Thomson Microelectronics A voltage level converter
US6216099B1 (en) * 1997-09-05 2001-04-10 Advanced Micro Devices, Inc. Test system and methodology to improve stacked NAND gate based critical path performance and reliability
JP3941309B2 (ja) * 1998-12-03 2007-07-04 株式会社日立製作所 電圧駆動形スイッチング素子のゲート駆動回路
JP2000232347A (ja) * 1999-02-08 2000-08-22 Toshiba Corp ゲート回路及びゲート回路制御方法
JP4723278B2 (ja) * 2004-04-28 2011-07-13 パナソニック株式会社 半導体集積回路装置および半導体集積回路システム
US7667524B2 (en) * 2004-11-05 2010-02-23 International Rectifier Corporation Driver circuit and method with reduced DI/DT and having delay compensation
JP4791885B2 (ja) * 2006-05-29 2011-10-12 株式会社東芝 放電順序制御回路
JP4802970B2 (ja) * 2006-10-26 2011-10-26 横河電機株式会社 二重化電流出力装置
JP2009071956A (ja) * 2007-09-12 2009-04-02 Mitsubishi Electric Corp ゲート駆動回路
US7511527B1 (en) * 2008-01-29 2009-03-31 Texas Instruments Incorporated Methods and apparatus to test power transistors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0393457A (ja) * 1989-09-04 1991-04-18 Toshiba Corp 電圧駆動形素子の駆動回路
JPH03117211A (ja) * 1989-09-29 1991-05-20 Toshiba Corp 半導体素子の駆動回路
JPH04213213A (ja) * 1990-12-10 1992-08-04 Fujitsu Ltd ディジタル集積回路装置
JPH06125252A (ja) * 1992-09-28 1994-05-06 Nec Ic Microcomput Syst Ltd 遅延回路装置
JPH11308084A (ja) * 1998-04-20 1999-11-05 Meidensha Corp スイッチング素子のゲート駆動回路
JP2007509589A (ja) * 2003-10-23 2007-04-12 フォームファクター， インコーポレイテッド 制御された等しい遅延時間を有する分離バッファ
JP2005267700A (ja) * 2004-03-17 2005-09-29 Hitachi Ltd 半導体集積回路およびそれを用いた磁気記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8917114B2 (en) 2010-12-14 2014-12-23 Nuvoton Technology Corporation Voltage detection circuit

Also Published As

Publication number Publication date
TW201032472A (en) 2010-09-01
DE112009004404T5 (de) 2012-08-16
JPWO2010073489A1 (ja) 2012-06-07
US20120139567A1 (en) 2012-06-07
TWI484755B (zh) 2015-05-11
US8947112B2 (en) 2015-02-03
JP5405492B2 (ja) 2014-02-05

Similar Documents

Publication Publication Date Title
JP5405492B2 (ja) スイッチ装置、および試験装置
US9184651B2 (en) Current detection and emulation circuit, and method thereof
CN100527621C (zh) 过流检测装置
US9337824B2 (en) Drive circuit with adjustable dead time
US7151406B2 (en) Compensation of nonlinearity introduced by dead time in switching output stage
US10903829B2 (en) Switched capacitor driving circuits for power semiconductors
US10917080B2 (en) Gate drive circuit
US20170110965A1 (en) Power conversion apparatus
WO2019116825A1 (ja) ゲート駆動回路
JPWO2016163142A1 (ja) 駆動回路
US9559668B2 (en) Drive circuit and semiconductor apparatus
US20180234016A1 (en) Adaptive Control Method for Generating Non Overlapping Time in Output Devices
US9602096B2 (en) Power electronic device with improved efficiency and electromagnetic radiation characteristics
JP2008252251A (ja) スイッチ回路、信号出力装置および試験装置
US11175332B2 (en) Method for measurement of current-voltage characteristics
US11784612B2 (en) Signal detection circuit
EP4191857A1 (en) Adaptive controller for a voltage converter
JP2022187422A (ja) ブリッジ回路の駆動回路、それを用いたモータ駆動装置、電子機器
Will et al. Impact of Negative Turn-Off Voltage On Turn-On Losses in GaN E-HEMTs
US20090102540A1 (en) Switch apparatus and control apparatus
US9667243B2 (en) High speed tracking current sense system
KR101264346B1 (ko) 계측장비를 위한 정밀 펄스형 전류원
CN113447789B (zh) Mosfet检测电路及方法
US10528071B2 (en) Electronic drive circuit
US9136834B2 (en) Switching apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09834305

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2010543786

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112009004404

Country of ref document: DE

Ref document number: 1120090044042

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09834305

Country of ref document: EP

Kind code of ref document: A1