JP5405492B2

JP5405492B2 - スイッチ装置、および試験装置

Info

Publication number: JP5405492B2
Application number: JP2010543786A
Authority: JP
Inventors: 之山邉
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2008-12-26
Filing date: 2009-11-30
Publication date: 2014-02-05
Anticipated expiration: 2029-11-30
Also published as: TWI484755B; TW201032472A; DE112009004404T5; US20120139567A1; JPWO2010073489A1; US8947112B2; WO2010073489A1

Description

本発明は、スイッチ装置、および試験装置に関する。

従来、電界効果トランジスタ（ＦＥＴ）等の電圧制御型のスイッチが知られている。このようなスイッチは、ターンオンおよびターンオフにおいて所定のスイッチング時間を要する。

ところで、デバイスを試験する試験装置の分野においては、このようなスイッチのスイッチング時間を制御する場合がある。しかし、このようなスイッチのスイッチング時間を制御できる駆動回路は構成が複雑であった。

例えば、特許文献１には、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）のスイッチング時間を制御する駆動回路が記載されている。しかし、特許文献１に記載の駆動回路では、コレクタ電圧等が所定の電圧に達したことを検出して駆動電圧を上昇させなければならなく、構成が複雑であった。

特許第３９４１３０９号

そこで本発明の１つの側面においては、上記の課題を解決することのできるスイッチ装置、および試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

本発明の第１の態様によると、２つの端子間の接続状態を切り替えるスイッチ装置であって、与えられる制御電圧に応じて２つの端子間の接続状態を切り替えるスイッチと、与えられる制御信号に応じた制御電圧をスイッチに与える駆動部と、指定されたスイッチング時間に応じて、駆動部から出力される制御電圧を変更する変更部と、を備えるスイッチ装置を提供する。

本発明の第２の態様によると、被試験デバイスを試験する試験装置であって、被試験デバイスに対して試験信号を供給する信号供給部と、試験信号に応じて被試験デバイスから出力される応答信号を取得する信号取得部と、応答信号に基づき被試験デバイスの良否を判定する判定部と、を備え、信号供給部は、被試験デバイスが接続される出力端子と、高電圧側基準電圧が与えられる第１端子と、出力端子が接続された第２端子との間を、被試験デバイスを試験するための試験パターンに応じたポジ側の制御信号に応じて開放または短絡する高電圧側スイッチ装置と、出力端子が接続された第１端子と、低電圧側基準電圧が与えられる第２端子との間を、ポジ側の制御信号と論理が反転したネガ側の制御信号に応じて開放または短絡する低電圧側スイッチ装置と、を有し、高電圧側スイッチ装置および低電圧側スイッチ装置のそれぞれは、与えられる制御電圧に応じて、第１端子と第２端子との間の接続状態を切り替えるスイッチと、与えられる制御信号に応じた制御電圧をスイッチに与える駆動部と、指定されたスイッチング時間に応じて、駆動部から出力される制御電圧を変更する変更部と、を含む試験装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

スイッチ装置１０の構成の概略を示す。図２（Ａ）は、駆動部３０がＦＥＴ２０のゲート−ソース間に与える電圧Ｖｇｓの波形を示す。図２（Ｂ）は、図２（Ａ）に示された電圧Ｖｇｓ波形が印加されたときのＦＥＴ２０のドレイン−ソース間電圧Ｖｄｓの波形を示す。被試験デバイス２００を試験する試験装置１００の構成を示す。信号供給部１１０の構成の一例を示す。スイッチ装置１０の詳細な構成の一例を示す。スイッチ装置１０の詳細な構成の他の例を示す。第１トランジスタ３３がオンおよび第２トランジスタ３４がオフであって、ＦＥＴ２０のゲート電圧Ｖｇｓが第３電圧値（Ｖ_３）から第１電圧値（Ｖ_１）までの範囲の場合における駆動部３０の等価回路を示す。第１トランジスタ３３がオンおよび第２トランジスタ３４がオフであって、ＦＥＴ２０のゲート電圧Ｖｇｓが第１電圧値（Ｖ_１）から第２電圧値（Ｖ_２）までの範囲の場合における駆動部３０の等価回路を示す。第１電圧値（Ｖ_１）を変化させた場合の、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）の時間変化の一例を示す。第１電圧値（Ｖ_１）を変化させた場合の、ＦＥＴ２０のドレイン−ソース間電圧Ｖｄｓの時間変化の一例を示す。第１電圧値（Ｖ_１）が第２電圧値（Ｖ_２）に一致する場合の、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）の時間変化の一例を示す。第１電圧値（Ｖ_１）が第３電圧値（Ｖ_３）に一致する場合の、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）の時間変化の一例を示す。

以下、発明の実施の形態を通じて本発明の（一）側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、スイッチ装置１０の構成の概略を示す。スイッチ装置１０は、電界効果トランジスタ２０（ＦＥＴ２０と記載する場合がある。）と、駆動部３０と、第１電源部３２と、変更部４０と、制御信号入力端子５０と、第１端子６０と、第２端子７０と、タイミング調整部９０と、キャリブレーション部９５を備える。スイッチ装置１０は、制御信号入力端子５０に入力されるスイッチ制御信号に応じて第１端子６０と第２端子７０との間の接続状態を切り替える。図１の例では、第１端子６０に電圧源４００が接続され、第２端子７０は負荷５００に接続されている。スイッチ装置１０は、電圧源４００を負荷５００に接続するか否かを切り替える。

ＦＥＴ２０は、スイッチの一例である。ＦＥＴ２０はＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）であってよい。ＦＥＴ２０のゲート端子は、駆動部３０の出力端子に接続される。ＦＥＴ２０のドレイン端子は、第１端子６０に接続される。ＦＥＴ２０のソース端子は第２端子７０に接続される。

なお、ＦＥＴ２０は、与えられる制御電圧に応じて第１端子６０と第２端子７０との間の接続状態を切り替えるスイッチであれば、ＦＥＴ２０に代えて、他の種類のデバイスを備えてもよい。ＦＥＴ２０は、一例として、ＩＧＢＴ等を備える構成であってもよい。

駆動部３０は、与えられるスイッチ制御信号に応じた制御電圧をＦＥＴ２０のゲートに与える。駆動部３０は、制御信号入力端子５０に入力されるスイッチ制御信号を受け取る。スイッチ制御信号はＦＥＴ２０の接続状態を切り替える切替指示を表わす。駆動部３０は、ＦＥＴ２０を開放状態とする制御信号を受けている場合には、第１電源部３２が発生した電力によりＦＥＴ２０に第３電圧値（Ｖ_３）の制御電圧を与える。また、駆動部３０は、ＦＥＴ２０を短絡状態とする制御信号を受けている場合には、第１電源部３２が発生した電力によりＦＥＴ２０に、第１電圧値（Ｖ_１）の制御電圧を与える。

第１電源部３２は、第１電圧値（Ｖ_１）の電源電圧を発生する。第１電源部３２は、一例として、第１出力（図１における正側端子）端子から第１電圧値（Ｖ_１）の電源電圧を発生し、第２出力端子（図１における負側端子）から第３電圧値（Ｖ_３）を発生する。なお、第１電圧値（Ｖ_１）は、第３電圧値（Ｖ_３）に対して正側の極性の電圧値であっても、負側の極性の電圧値であってもよい。また、図１の例では、第１電源部３２の第２出力端子がＦＥＴ２０のソース端子と接続され、ＦＥＴ２０のソース端子は第３電圧値（Ｖ_３）となっているが、第１電源部３２の第２出力端子がＦＥＴ２０のソース端子と接続されず、ＦＥＴ２０のソース端子には他の電圧が印加されてもよい。この場合、第３電圧値（Ｖ_３）は、ＦＥＴ２０のソース端子に印加される電圧よりも低い電圧であってもよい。

また、本実施形態においては、第１電源部３２は、第１電圧値（Ｖ_１）を外部から変更することができる。第１電源部３２は、一例として、発生すべき第１電圧値（Ｖ_１）を表わすデータが外部から与えられ、与えられたデータに応じた値の電源電圧を発生する。

変更部４０は、指定されたスイッチング時間に応じて、駆動部３０から出力される制御電圧を変更する。具体的には、変更部４０は、スイッチのスイッチング動作に先立ち、指定されたスイッチング時間に応じて、第１電源部３２が第１出力端子から駆動部３０に供給する第１電圧値（Ｖ_１）を設定する。第１電圧値（Ｖ_１）は、ＦＥＴ２０を短絡状態とする制御信号を受けている場合の制御電圧としてＦＥＴ２０のゲート端子に供給される。したがって、変更部４０が第１電源部３２に与える設定は、最終的にＦＥＴ２０のスイッチング時間とスイッチング開始タイミングとを定める。変更部４０は、ＦＥＴ２０を短絡状態とするときの制御電圧を、ＦＥＴ２０のしきい電圧Ｖｇｓ_（ＴＨ）からゲート電圧の最大定格までの範囲で変更してよい。

タイミング調整部９０は、変更部４０による第１電圧値（Ｖ_１）の設定変更に応じて、制御信号入力端子５０に入力されるスイッチ制御信号が駆動部３０に供給されるタイミングを調整する。タイミング調整部９０は可変遅延回路であってよい。タイミング調整部９０は、制御信号入力端子５０に入力されるスイッチ制御信号が駆動部３０に供給されるタイミングを調整する。例えば、第１電圧値（Ｖ_１）を増加させた場合、にスイッチング開始タイミングが早まるので、タイミング調整部９０は、第１電圧値（Ｖ_１）によらず一定のタイミングでスイッチングを開始させるべく、スイッチ制御信号の供給タイミングを遅く（遅延量を大きく）してよい。

なお、スイッチ装置１０がタイミング調整部９０を備えず、スイッチ制御信号の供給源によってスイッチ制御信号が駆動部３０に供給されるタイミングを調整してもよい。この場合、制御信号入力端子５０に入力されるスイッチ制御信号が直接駆動部３０に供給されてよい。

キャリブレーション部９５は、ＦＥＴ２０のスイッチング動作に先立って、指定されたスイッチング時間に対応する制御電圧Ｖｇｓを検出する。具体的には、キャリブレーション部９５は、制御信号入力端子５０に入力されるスイッチ制御信号を受け取るとともに、スイッチ制御信号に応じたＦＥＴ２０のドレイン−ソース間電圧Ｖｄｓ又は負荷５００に与えられる出力電圧の変化を測定する。例えば、キャリブレーション部９５は、駆動部３０に供給される第１電圧（Ｖ_１）を変更しつつ、変更した第１電圧毎に、スイッチング開始タイミングから、第１端子６０−第２端子７０間の電圧（ドレイン−ソース間電圧Ｖｄｓ）が所定の電圧に達するまでの時間を測定することにより、指定されたスイッチング時間に対応する制御電圧を検出してよい。また、キャリブレーション部９５は、駆動部３０に供給される第１電圧（Ｖ_１）を変更しつつ、変更した第１電圧毎に、スイッチング開始タイミングから、負荷５００に印加される出力電圧が所定の電圧に達するまでの時間を測定することにより、指定されたスイッチング時間に対応する制御電圧を検出してよい。キャリブレーション部９５は、スイッチ装置１０の実使用前に、指定されたスイッチング時間に対応する変更部４０の設定値を求めてよい。

また、キャリブレーション部９５は、制御電圧Ｖｇｓに応じたスイッチング開始タイミングの変動を相殺するのに適切なスイッチ制御信号の供給タイミングを求め、タイミング調整部９０の調整量を設定してよい。また、スイッチ装置１０がタイミング調整部９０を備えない構成をとる場合には、適切なスイッチ制御信号の供給タイミングを、タイミング校正情報としてスイッチ制御信号の供給源に提供してよい。

図２（Ａ）は、駆動部３０がＦＥＴ２０のゲート−ソース間に与える電圧Ｖｇｓを時刻ｔ１において０Ｖから所定の電圧に増加させたときの波形を示す。図２（Ａ）には、時刻ｔ１における電圧Ｖｇｓの増加幅が、ＦＥＴ２０のしきい電圧Ｖｇｓ_（ＴＨ）（波形ａ）からゲート電圧の最大定格付近の電圧（波形ｂ）までの範囲とした場合の複数の波形が示される。また、図２（Ｂ）には、電圧Ｖｇｓの波形ａから波形ｂに対応したＦＥＴ２０のドレイン−ソース間電圧Ｖｄｓの波形が示される。図２（Ａ）および（Ｂ）に示されるように、ＦＥＴ２０はゲート−ソース間に印加される制御電圧Ｖｇｓに応じて、第１端子６０−第２端子７０間の接続状態（開放／短絡）をスイッチングする。すなわち、制御電圧Ｖｇｓが０Ｖのとき、第１端子６０−第２端子７０間は開放状態となり、制御電圧Ｖｇｓがしきい電圧Ｖｇｓ_（ＴＨ）以上のとき、第１端子６０−第２端子７０間は短絡状態となる。

図２（Ａ）および（Ｂ）に示されるように、ＦＥＴ２０を短絡するために出力する制御電圧値とＦＥＴ２０のしきい電圧Ｖｇｓ_（ＴＨ）との差分が大きいほど（すなわち、通常より過大な電圧をＶｇｓとして印加するほど）、ＦＥＴ２０のスイッチング時間は短くなる。また、ＦＥＴ２０を短絡する制御電圧値とＦＥＴ２０を開放する制御電圧値の差が大きいほど、ＦＥＴ２０のスイッチング開始タイミングは早くなる。

図３は、被試験デバイス２００を試験する試験装置１００の構成を示す。試験装置１００は、信号供給部１１０と、信号取得部１２０と、判定部１３０とを備える。信号供給部１１０は被試験デバイス２００に対して試験信号を供給する。信号取得部１２０は、被試験デバイス２００から出力される応答信号を取得する。判定部１３０は、信号取得部１２０が取得した応答信号に基づき、被試験デバイス２００の良否を判定する。

図４は、信号供給部１１０の構成の変形例を示す。信号供給部１１０は、スイッチ装置１０−１と、スイッチ装置１０−２と、出力端子１１５と、高電圧側基準電圧３００とを備える。スイッチ装置１０−１およびスイッチ装置１０−２は、図１を用いて説明したスイッチ装置１０と同様の構成であってよい。すなわち、スイッチ装置１０−１のＦＥＴ２０−１、駆動部３０−１、第１電源部３２−１、変更部４０−１、制御信号入力端子５０−１、第１端子６０−１、および第２端子７０−１は、それぞれ図１におけるＦＥＴ２０、駆動部３０、第１電源部３２、変更部４０、制御信号入力端子５０、第１端子６０、および第２端子７０と同様であってよく、スイッチ装置１０−２のＦＥＴ２０−２、駆動部３０−２、第１電源部３２−２、変更部４０−２、制御信号入力端子５０−２、第１端子６０−２、および第２端子７０−２は、それぞれ図１におけるＦＥＴ２０、駆動部３０、変更部４０、制御信号入力端子５０、第１端子６０、および第２端子７０と同様であってよい。なお、本例におけるスイッチ装置１０−１およびスイッチ装置１０−２は、理解を容易にすべく、タイミング調整部９０およびキャリブレーション部９５を備えない構成を例示しているが、これらを備える構成を採用してもよい。

スイッチ装置１０−１の第１端子６０−１は、高電圧側基準電圧を供給する高電圧側基準電圧３００に接続される。スイッチ装置１０−２の第２端子７０−２は第１電源部３２−２の第２出力端子に接続され、第３電圧値（Ｖ_３）が供給される。本例において第３電圧値（Ｖ_３）は低電圧側基準電圧である。他の例では、第１電源部３２−２の第２出力端子がＦＥＴ２０−２のソース端子と接続されず、第３電圧値（Ｖ_３）とは異なる電圧が低電圧側基準電圧としてスイッチ装置１０−２の第２端子７０−２に供給されてよい。スイッチ装置１０−１の第２端子７０−１は、スイッチ装置１０−２の第１端子６０−２と接続される。スイッチ装置１０−１の第２端子７０−１とスイッチ装置１０−２の第１端子６０−２とが接続されたノードに、被試験デバイス２００に接続される出力端子１１５が設けられる。

図４に示す信号供給部１１０の構成において、スイッチ装置１０−１の第１電源部３２−１は、第２出力端子が出力端子１１５及び／又は第２端子７０−１に接続され、第１出力端子から出力端子１１５に現れる電圧（Ｖ_ＯＵＴ）よりも第１電圧値（Ｖ_１）だけ高電圧の電源電圧を発生する。駆動部３０−１は、ＦＥＴ２０−１を開放状態とする制御信号（例えば"Ｌ"）を受けている場合には、ＦＥＴ２０−１に出力端子１１５に現れる電圧（Ｖ_ＯＵＴ）を与える。また、駆動部３０−１は、ＦＥＴ２０−１を短絡状態とする制御信号（"Ｈ"）を受けている場合には、ＦＥＴ２０−１に、出力端子１１５に現れる電圧（Ｖ_ＯＵＴ）より第１電圧値（Ｖ_１）だけ高電圧の制御電圧を与える。スイッチ装置１０−２の第１電源部３２−２は、第２出力端子が第３電圧値（Ｖ_３）に接続され、第１出力端子から第３電圧値（Ｖ_３）よりも第１電圧値（Ｖ_１）だけ高電圧（Ｖ_１＋Ｖ_３）の電源電圧を発生する。駆動部３０−２は、ＦＥＴ２０−２を開放状態とする制御信号（"Ｌ"）を受けている場合には、ＦＥＴ２０−２に第３電圧値（Ｖ_３）を与える。また、駆動部３０−２は、ＦＥＴ２０−２を短絡状態とする制御信号（"Ｈ"）を受けている場合には、ＦＥＴ２０−２に、第３電圧値（Ｖ_３）よりも第１電圧値（Ｖ_１）だけ高電圧（Ｖ_１＋Ｖ_３）を与える。

なお、第１電源部３２−１の第１出力端子が出力する電圧は、ＦＥＴ２０−１のゲート−ソース電圧（Ｖｇｓ）の定格範囲内であれば出力端子１１５に現れる電圧（Ｖ_ＯＵＴ）と無関係の所定の電圧であってもよい。また、第１電源部３２−１の第２出力端子がスイッチ装置１０−１の第２端子７０−１と接続されず、出力端子１１５に現れる電圧（Ｖ_ＯＵＴ）と駆動部３０−１に供給される電圧とを異なる電圧としてもよい。同様に、第１電源部３２−２の第２出力端子がスイッチ装置１０−２の第２端子７０−２と接続されず、低電圧側基準電圧としてスイッチ装置１０−２の第２端子７０−２に供給される電圧と、駆動部３０−２に供給される第３電圧値（Ｖ_３）とを異なる電圧としてもよい。例えば、第１電源部３２−１の第２出力端子は、出力端子１１５に現れる電圧（Ｖ_ＯＵＴ）よりも低い電圧を駆動部３０−１に供給してもよく、第１電源部３２−２の第２出力端子は第３電圧値（Ｖ_３）よりも低い電圧を駆動部３０−２に供給してもよい。

なお、本例においては、第１電源部３２−１と第１電源部３２−２がともに基準となる電圧に対して第１電圧値（Ｖ_１）だけ高電圧を出力したが、第１電源部３２−１と第１電源部３２−２の基準となる電圧に対する出力電圧値を異ならせてスイッチ装置１０−１とスイッチ装置１０−２のスイッチング時間を独立に変更してもよい。

スイッチ装置１０−１の制御信号入力端子５０−１には、被試験デバイス２００を試験するための試験パターンに応じたポジ側の制御信号が入力される。一方、スイッチ装置１０−２の制御信号入力端子５０−２には、ポジ側の制御信号と論理が反転したネガ側の制御信号が入力される。したがって、スイッチ装置１０−１とスイッチ装置１０−２は、一方が短絡状態であるときに他方が開放状態となり、出力端子１１５からは、高電圧側基準電圧と低電圧側基準電圧の何れか一方が出力される。信号供給部１１０はスイッチ装置１０−１及びスイッチ装置１０−２の接続状態に応じた試験信号を、出力端子１１５から被試験デバイス２００に試験信号を供給する。

スイッチ装置１０−１およびスイッチ装置１０−２のスイッチング時間は、それぞれ変更部４０−１、変更部４０−２により変更することができる。このため、信号供給部１１０は、変更部４０−１および変更部４０−２の設定により、被試験デバイス２００の試験仕様に応じて試験信号の立ち上がり時間（Ｔｒ）、立ち下り時間（Ｔｆ）を変化させることができる。

図５は、スイッチ装置１０における駆動部３０と第１電源部３２の詳細な構成の一例を、スイッチ装置１０の他の部分とともに示す。第１電源部３２は、演算増幅器３２２と、抵抗３２４と、抵抗３２５と、トランジスタ３２６と、可変電圧源３２８とを備えてよい。演算増幅器３２２、抵抗３２４、抵抗３２５、およびトランジスタ３２６は、可変電圧源３２８に設定された電圧を、電流増幅する電流バッファ回路として機能する。可変電圧源３２８は、変更部４０による設定に応じた電圧を電流バッファ回路に供給する。可変電圧源３２８は、例えばＤＡ変換器であってよい。第１電源部３２は、可変電圧源３２８から供給される信号を電流増幅しつつ、駆動部３０の電源電圧として供給する。

駆動部３０は、第１トランジスタ３４０と第２トランジスタ３４２とを備えた、いわゆるプッシュ−プル型の駆動回路であってよい。第１トランジスタ３４０のコレクタ端子は第１電源部３２の第１出力端子に接続され、第１電源部３２から第１電圧値（Ｖ_１）が供給される。第１トランジスタ３４０のエミッタ端子は、第２トランジスタ３４２のエミッタ端子に接続される。第２トランジスタ３４２のコレクタ端子は第１電源部３２の第２出力端子に接続され、第１電源部３２から第３電圧値（Ｖ_３）が供給される。第１トランジスタ３４０および第２トランジスタ３４２のベース端子には、共通のスイッチ制御信号が入力される。第１トランジスタ３４０のエミッタ端子と第２トランジスタ３４２のエミッタ端子が接続されたノードは、さらにＦＥＴ２０のゲート端子に接続される。そして、スイッチ制御信号に応じて、第１電源部３２から供給される電力により、ＦＥＴ２０のゲート端子に供給される制御電圧が、第１電圧値（Ｖ_１）と第３電圧値（Ｖ_３）との間で変化する。上記の構成により、駆動部３０は、スイッチング時間を制御すべく制御電圧を変更できる。なお、第１電圧値（Ｖ_１）は、第３電圧値（Ｖ_３）に対して正側の極性の電圧値であっても、負側の極性の電圧値であってもよい。また、図５の例では、第１電源部３２の第２出力端子がＦＥＴ２０のソース端子と接続され、ＦＥＴ２０のソース端子は第３電圧値（Ｖ_３）となっているが、第１電源部３２の第２出力端子がＦＥＴ２０のソース端子と接続されず、ＦＥＴ２０のソース端子には他の電圧が印加されてもよい。この場合、第３電圧値（Ｖ_３）は、ＦＥＴ２０のソース端子に印加される電圧よりも低い電圧であってもよい。

図６は、スイッチ装置１０の詳細な構成の他の例を示す。スイッチ装置１０は、２つの端子間の接続状態を切り替える。より具体的には、スイッチ装置１０は、第１端子６０と第２端子７０との間を開放または短絡する。スイッチ装置１０は、ＦＥＴ２０と、第１電源部３２と、第２電源部３５と、駆動部３０と、変更部４０とを備える。

ＦＥＴ２０は、与えられる制御電圧に応じて２つの端子間（第１端子６０と第２端子７０との間）の接続状態を切り替える。より具体的には、ＦＥＴ２０は、与えられる制御電圧に応じて、２つの端子間を開放または短絡する。

なお、２つの端子間を開放または短絡のうちの何れか一方にするＦＥＴ２０のスイッチング状態を第１状態といい、ＦＥＴ２０の第１状態とは異なるスイッチング状態を第２状態という。ＦＥＴ２０は、第３電圧値（Ｖ_３）の制御電圧が与えられた場合には第１状態となり、第２電圧値（Ｖ_２）の制御電圧が与えられた場合には第２状態となる。

本実施形態においては、ＦＥＴ２０は、ドレインが第１端子６０に接続され、ソースが第２端子７０に接続される。そして、ＦＥＴ２０は、制御端であるゲートおよびソース間に制御電圧が与えられる。このようなＦＥＴ２０は、ゲートとソースとの間に与えられる制御電圧に応じて、第１端子６０と第２端子７０との間を開放または短絡する。

なお、スイッチ装置１０は、与えられる制御電圧に応じて第１端子６０と第２端子７０との間の接続状態を切り替えるスイッチであれば、ＦＥＴ２０に代えて、他の種類のデバイスを備えてもよい。スイッチ装置１０は、一例として、ＦＥＴ２０に代えて、ＩＧＢＴ等を備える構成であってもよい。

第１電源部３２は、第１電圧値（Ｖ_１）の電源電圧を発生する。第１電源部３２は、一例として、第１出力端子（図６中の正側端子）から第１電圧値（Ｖ_１）の電源電圧を発生し、第２出力端子（図６中の負側端子）から第３電圧値（Ｖ_３）の電源電圧を発生する。なお、第１電圧値（Ｖ_１）は、第３電圧値（Ｖ_３）より低い電圧値であっても、第３電圧値（Ｖ_３）より高い電圧値であってもよい。

第２電源部３５は、第２電圧値（Ｖ_２）の電源電圧を発生する。第２電源部３５は、一例として、第１出力端子（図６中の正側端子）から第２電圧値（Ｖ_２）の電源電圧を発生する。また、第２電源部３５は、一例として第２出力端子（図６中の負側端子）第３電圧値（Ｖ_３）の電源電圧を発生する。即ち、第２電源部２６の第２出力端子は、第１電源部２４の第２出力端子と同一電圧を発生する。

なお、第２電圧値（Ｖ_２）は、第３電圧値（Ｖ_３）を基準とした場合に（例えば０ボルトとした場合）に第１電圧値（Ｖ_１）と同一極性電圧値であって、第３電圧値（Ｖ_３）からの電位差の絶対値が第１電圧値（Ｖ_１）以上である。即ち、第１電圧値（Ｖ_１）、第２電圧値（Ｖ_２）および第３電圧値（Ｖ_３）は、Ｖ_２≧Ｖ_１≧Ｖ_３、または、Ｖ_２≦Ｖ_１≦Ｖ_３といった関係となる（ただし、Ｖ_２≠Ｖ_３）。駆動部３０が、第２電圧値（Ｖ_２）の制御電圧をＦＥＴ２０へ与える時において、当該第２電源部３５により発生された電源電圧を電圧降下させてＦＥＴ２０へ与える場合には、第２電圧値（Ｖ_２）と当該降下電圧とを加算した電圧値を発生する。

駆動部３０は、ＦＥＴ２０を第１状態または第２状態に切り替える切替指示を表わす制御信号を受け取る。駆動部３０は、ＦＥＴ２０を第１状態とする制御信号を受けている場合には、ＦＥＴ２０に第３電圧値（Ｖ_３）の制御電圧を与える。また、駆動部３０は、ＦＥＴ２０を第２状態とする制御信号を受けている場合には、ＦＥＴ２０に、第２電圧値（Ｖ_２）の制御電圧を与える。

ここで、駆動部３０は、ＦＥＴ２０を第１状態から第２状態へ切り替える切替指示を受けたことに応じて、制御電圧を、次のように変化させる。即ち、この場合、駆動部３０は、制御電圧を、第１電源部３２が発生した電力により第３電圧値（Ｖ_３）から第１電圧値（Ｖ_１）まで変化させた後、第２電源部３５が発生した電力により、第１電圧値（Ｖ_１）から第２電圧値（Ｖ_２）まで変化させる。さらに、この場合において、駆動部３０は、制御電圧を、第３電圧値（Ｖ_３）から第１電圧値（Ｖ_１）までの時間変化率より低い時間変化率で、第１電圧値（Ｖ_１）から第２電圧値（Ｖ_２）まで変化をさせる。

駆動部３０は、一例として、第１トランジスタ３３と、第２トランジスタ３４と、入力スイッチ３６と、ダイオード３８と、抵抗３９とを有する。第１トランジスタ３３は、コレクタが第１電源部３２の第１出力端子に接続され、エミッタがＦＥＴ２０のゲートに接続される。そして、第１トランジスタ３３は、ベースに第２電源部３５の第１出力端子が接続された場合、オンとなり、ベースに第２電源部３５の第２出力端子が接続された場合、オフとなる。

第２トランジスタ３４は、コレクタが第１電源部３２および第２電源部３５の第２出力端子に接続され、エミッタがＦＥＴ２０のゲートに接続される。第２トランジスタ３４は、ベースに第２電源部３５の第１出力端子が接続された場合、オフとなり、ベースに第２電源部３５の第２出力端子が接続された場合、コレクタ−エミッタ間がオンとなる。

入力スイッチ３６は、制御信号を受け取る。入力スイッチ３６は、ＦＥＴ２０を第１状態とする切替指示の制御信号が与えられると、第１トランジスタ３３および第２トランジスタ３４のベースに第２電源部３５の第２出力端子を接続する。また、入力スイッチ３６は、ＦＥＴ２０を第２状態とする切替指示の制御信号が与えられると、第１トランジスタ３３および第２トランジスタ３４のベースに第２電源部３５の第１出力端子を接続する。

ダイオード３８は、第１電源部３２の第１出力端子と第１トランジスタ３３のコレクタとの間に設けられる。駆動部３０は、ＦＥＴ２０のゲート電圧が第１電圧値（Ｖ_１）を超えた場合における、第１電源部３２への逆流電流を阻止する。即ち、ダイオード３８は、第２電源部３５の第１出力端子から第１電源部３２の第１出力端子への逆流電流を阻止する電流阻止部として機能する。

抵抗３９は、第２電源部３５の第１出力端子と、第１トランジスタ３３のベースとの間に設けられる。抵抗３９は、第２電源部３５の第１出力端子から発生された第２電圧値（Ｖ_２）の電源電圧がＦＥＴ２０のゲートに印加される場合において、第２電源部３５の第１出力端子とＦＥＴ２０の制御端との間に設けられた電流量抑制のための抵抗として機能する。なお、抵抗３９は、第１電源部３２の出力抵抗よりも、第２電源部３５の出力抵抗を大きくする目的で設けられる。従って、第２電源部３５の内部の出力抵抗が、第１電源部３２の出力抵抗よりも大きければ、駆動部３０は、抵抗３９を有さない構成であってもよい。

このような駆動部３０は、ＦＥＴ２０を第１状態とする指示を示す制御信号を受けた場合、第１トランジスタ３３がオフ且つ第２トランジスタ３４がオンとなるので、ＦＥＴ２０の制御端であるゲートと第１電源部３２および第２電源部３５の第２出力端子とを接続することができる。従って、この場合、駆動部３０は、第３電圧値（Ｖ_３）の制御電圧をＦＥＴ２０のゲートに与えて、ＦＥＴ２０を第１状態とすることができる。

また、このような駆動部３０は、ＦＥＴ２０を第２状態とする指示を示す制御信号を受けた場合、第１トランジスタ３３がオン且つ第２トランジスタ３４がオフとなるので、ＦＥＴ２０の制御端であるゲートと第２電圧値（Ｖ_２）を発生する第２電源部３５の第１出力端子とを接続することができる。従って、この場合、駆動部３０は、第２電圧値（Ｖ_２）の制御電圧をＦＥＴ２０のゲートに与えて、ＦＥＴ２０を第２状態とすることができる。

以上のように駆動部３０は、制御信号に応じてＦＥＴ２０の接続状態を切り替えることができる。なお、ＦＥＴ２０を第１状態から第２状態へ切り替える切替指示を受けたことに応じた駆動部３０の動作については、詳細を図７および図８において説明する。

変更部４０は、ユーザ等からスイッチング時間が指定される。変更部４０は、指定されたスイッチング時間に応じて、第１電源部３２が発生する電源電圧の値（第１電圧値（Ｖ_１））を変更する。変更部４０は、一例として、指定されたスイッチング時間に応じて、第１電源部３２が発生する第１電圧値（Ｖ_１）の電源電圧を第３電圧値（Ｖ_３）から第２電圧値（Ｖ_２）までの範囲で変更する。なお、変更部４０は、第１電源部３２が発生する第１電圧値（Ｖ_１）を変更することに代えて、指定されたスイッチング時間に応じて、制御電圧の第３電圧値（Ｖ_３）から第１電圧値（Ｖ_１）までの時間変化率、または、制御電圧の第１電圧値（Ｖ_１）から第２電圧値（Ｖ_２）までの時間変化率を変更してもよい。

図７は、第１トランジスタ３３がオンおよび第２トランジスタ３４がオフであって、ＦＥＴ２０のゲート電圧Ｖｇｓが第３電圧値（Ｖ_３）から第１電圧値（Ｖ_１）までの範囲の場合における駆動部３０の等価回路を示す。駆動部３０は、ＦＥＴ２０を第１状態とする指示の制御信号を受けている場合、第１トランジスタ３３をオフ且つ第２トランジスタ３４をオンの状態とし、第３電圧値（Ｖ_３）の制御電圧をＦＥＴ２０のゲートに印加している。そして、駆動部３０は、ＦＥＴ２０を第１状態から第２状態へ切り替える切替指示を受けた場合、第１トランジスタ３３をオフ且つ第２トランジスタ３４をオンとしている状態から、第１トランジスタ３３をオン且つ第２トランジスタ３４をオフの状態に変化させる。

ここで、第１トランジスタ３３がオンおよび第２トランジスタ３４がオフに変化した直後においては、ＦＥＴ２０のゲート容量３１に電荷が蓄積されておらず、ゲート電圧Ｖｇｓは第３電圧値（Ｖ_３）である。また、ゲート電圧Ｖｇｓが第３電圧値（Ｖ_３）から第１電圧値（Ｖ_１）までの範囲においては、ダイオード３８がオンとなり、第１電源部３２の第１出力端子とＦＥＴ２０のゲート端子との間は接続される。また、第１電源部３２の出力抵抗は第２電源部３５の出力抵抗より低い。よって、ＦＥＴ２０のゲート電圧Ｖｇｓが第１電圧値（Ｖ_１）より低く、且つ、第１電源部３２および第２電源部３５が同時にＦＥＴ２０のゲートに接続された場合には、第１電源部３２の電源電流が支配的に供給され、第２電源部３５の電源電流はほとんど供給されない。

従って、ＦＥＴ２０を第１状態から第２状態へ切り替える切替指示を受けた場合、ゲート電圧Ｖｇｓが第３電圧値（Ｖ_３）から第１電圧値（Ｖ_１）までの範囲においては、駆動部３０は、第１電源部３２が出力した電源電流をダイオード３８を介してゲート容量３１に供給して、第２電源部３５が出力した電源電流をほとんどゲート容量３１に供給しない。即ち、駆動部３０は、第１電源部３２により発生された電源電圧を制御電圧（ゲート電圧Ｖｇｓ）としてＦＥＴ２０に印加する。これにより、このような駆動部３０は、ＦＥＴ２０を第１状態から第２状態へ切り替える切替指示を受けたことに応じて、制御電圧を、第１電源部３２が発生した電源電圧により第３電圧値（Ｖ_３）から第１電圧値（Ｖ_１）まで変化させることができる。

図８は、第１トランジスタ３３がオンおよび第２トランジスタ３４がオフであって、ＦＥＴ２０のゲート電圧Ｖｇｓが第１電圧値（Ｖ_１）から第２電圧値（Ｖ_２）までの範囲の場合における駆動部３０の等価回路を示す。続いて、ＦＥＴ２０のゲート容量３１に電荷が蓄積され、ＦＥＴ２０のゲート電圧Ｖｇｓが第１電圧値（Ｖ_１）に達すると、ダイオード３８は、オフとなり、第１電源部３２の第１出力端子とＦＥＴ２０のゲート端子との間は開放される。

従って、ＦＥＴ２０を第１状態から第２状態へ切り替える切替指示を受けた場合、ゲート電圧Ｖｇｓが第１電圧値（Ｖ_１）から第２電圧値（Ｖ_２）までの範囲においては、駆動部３０は、第２電源部３５が出力した電源電流をベースエミッタ間ダイオード成分３７を介してゲート容量３１に蓄積する。即ち、第２電源部３５により発生された電源電圧を制御電圧（ゲート電圧Ｖｇｓ）としてＦＥＴ２０に印加する。これにより、このような駆動部３０は、ＦＥＴ２０を第１状態から第２状態へ切り替える切替指示を受けたことに応じて、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）を、第２電源部３５が発生した電力により、第３電圧値（Ｖ_３）から第１電圧値（Ｖ_１）までの変化と同方向に、第１電圧値（Ｖ_１）から第２電圧値（Ｖ_２）まで更に変化させることができる。

さらに、第２電源部３５の出力抵抗は、第１電源部３２の出力抵抗より高い。従って、駆動部３０は、ゲート電圧Ｖｇｓが第１電圧値（Ｖ_１）から第２電圧値（Ｖ_２）までの範囲におけるゲート容量３１への供給電流を、ゲート電圧Ｖｇｓが第３電圧値（Ｖ_３）から第１電圧値（Ｖ_１）までの範囲におけるゲート容量３１への供給電流より小さくする。これにより、駆動部３０は、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）の第１電圧値（Ｖ_１）から第２電圧値（Ｖ_２）までの時間変化率を、第３電圧値（Ｖ_３）から第１電圧値（Ｖ_１）までの時間変化率より低くすることができる。

そして、ＦＥＴ２０のゲート容量３１に電荷が更に蓄積され、ＦＥＴ２０のゲート電圧Ｖｇｓが第２電圧値（Ｖ_２）に達すると、ＦＥＴ２０のゲート容量３１への電荷の蓄積は停止する。これにより、駆動部３０は、第２電圧値（Ｖ_２）の制御電圧をＦＥＴ２０のゲートに印加することができる。

図９は、第１電圧値（Ｖ_１）を変化させた場合の、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）の時間変化の一例を示す。図１０は、第１電圧値（Ｖ_１）を変化させた場合の、ＦＥＴ２０のドレイン−ソース間電圧Ｖｄｓの時間変化の一例を示す。

なお、図９および図１０において、Ａは、第１電圧値（Ｖ_１）が第２電圧値（Ｖ_２）により近い値に設定された例を示す。一方、Ｂは、第１電圧値（Ｖ_１）が、Ａの場合と比較して第２電圧値（Ｖ_２）から遠い値に設定された例を示す。

本実施形態において、変更部４０は、第１電源部３２が発生する第１電圧値（Ｖ_１）の電源電圧を、第３電圧値（Ｖ_３）から第２電圧値（Ｖ_２）までの範囲で変更する。ここで、第１電圧値（Ｖ_１）が第２電圧値（Ｖ_２）により近い値に設定された場合、より遠い値に設定された場合と比較して、第１電源部３２により発生された電源電圧を用いて制御電圧が変化する割合が大きくなる。従って、第１電圧値（Ｖ_１）が第２電圧値（Ｖ_２）により近い値に設定された場合、ＦＥＴ２０のスイッチング時間が短くなる。即ち、ＦＥＴ２０のスイッチング時間は、第１電圧値（Ｖ_１）が、第２電圧値（Ｖ_２）により近い値に設定されるほど、短くなる。

従って、変更部４０は、スイッチング時間を短くする場合には、第１電圧値（Ｖ_１）を第２電圧値（Ｖ_２）により近い値とし、スイッチング時間を長くする場合には、第１電圧値を第２電圧値（Ｖ_２）からより遠い値とするように変更する。これにより、変更部４０は、指定されたスイッチング時間に応じて、ＦＥＴ２０を第１状態から第２状態へ変化させる場合におけるスイッチング時間を調整することができる。

図１１は、第１電圧値（Ｖ_１）が第２電圧値（Ｖ_２）に一致する場合の、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）の時間変化の一例を示す。図１２は、第１電圧値（Ｖ_１）が第３電圧値（Ｖ_３）に一致する場合の、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）の時間変化の一例を示す。

また、変更部４０は、第１電源部３２が発生する第１電圧値（Ｖ_１）の電源電圧を、第２電圧値（Ｖ_２）に一致させてもよい。第１電圧値（Ｖ_１）が第２電圧値（Ｖ_２）に一致する場合、駆動部３０は、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）を、第２電源部３５が発生した電力をほとんど用いずに、第１電源部３２が発生した電力により第３電圧値（Ｖ_３）から第２電圧値（Ｖ_２）まで変化させることができる。このような場合、駆動部３０は、図１１のｔ_０に示されるように、ＦＥＴ２０のスイッチング時間を最も短くすることができる。

また、変更部４０は、第１電源部３２が発生する第１電圧値（Ｖ_１）の電源電圧を、第３電圧値（Ｖ_３）に一致させてもよい。第１電圧値（Ｖ_１）が第３電圧値（Ｖ_３）に一致する場合、駆動部３０は、ＦＥＴ２０のゲート電圧Ｖｇｓ（制御電圧）を、第１電源部３２が発生した電力を用いずに、第２電源部３５が発生した電力により第３電圧値（Ｖ_３）から第２電圧値（Ｖ_２）まで変化させることができる。このような場合、駆動部３０は、図１２のｔ_１０に示されるように、ＦＥＴ２０のスイッチング時間を最も長くすることができる。

なお、変更部４０は、以上に代えて、制御電圧の第３電圧値（Ｖ_３）から第１電圧値（Ｖ_１）までの時間変化率を変更してもよい。より具体的には、変更部４０は、スイッチング時間を短くする場合には、例えば第１電源部３２の出力抵抗を小さくすることにより、第３電圧値（Ｖ_３）から第１電圧値（Ｖ_１）までの時間変化率を大きくする。また、変更部４０は、スイッチング時間を長くする場合には、例えば第１電源部３２の出力抵抗を大きくすることにより、第３電圧値（Ｖ_３）から第１電圧値（Ｖ_１）までの時間変化率を小さくする。

また、変更部４０は、制御電圧の第１電圧値（Ｖ_１）から第２電圧値（Ｖ_２）までの時間変化率を変更してもよい。変更部４０は、一例として、スイッチング時間を短くする場合には、例えば第２電源部３５の出力抵抗（例えば抵抗３９）を小さくすることにより、第１電圧値（Ｖ_１）から第２電圧値（Ｖ_２）までの時間変化率を大きくする。また、変更部４０は、スイッチング時間を長くする場合には、例えば第２電源部３５の出力抵抗を大きくすることにより、第１電圧値（Ｖ_１）から第２電圧値（Ｖ_２）までの時間変化率を小さくする。

以上のように、スイッチ装置１０によれば、簡易な構成でスイッチのスイッチング時間を制御することができる。より詳しくは、スイッチ装置１０によれば、ＦＥＴ２０を第１状態から第２状態へ切り替える場合におけるスイッチング時間を指定された時間に制御することができる。

また、変形例として、第１電源部３２は、第２電圧値（Ｖ_２）を超える第１電圧値（Ｖ_１）であって、ＦＥＴ２０のゲート電圧の定格範囲内の電源電圧を発生することができる可変電圧電源であってもよい。即ち、第２電圧値（Ｖ_２）が第３電圧値（Ｖ_３）より高い場合において、第１電源部３２は、第２電圧値（Ｖ_２）より高く、ゲート電圧の定格以下の第１電圧値（Ｖ_１）の電源電圧を発生することができる可変電圧電源であってよい。また、第２電圧値（Ｖ_２）が第３電圧値（Ｖ_３）より低い場合において、第１電源部３２は、第２電圧値（Ｖ_２）より低く、ゲート電圧の定格以上の第１電圧値（Ｖ_１）の電源電圧を発生することができる可変電圧電源であってよい。

このような場合、変更部４０は、第１電圧値（Ｖ_１）を、第３電圧値（Ｖ_３）から、第２電圧値（Ｖ_２）を超えたゲート電圧の定格電圧まで変更する。これにより、変更部４０は、スイッチング時間をより広い範囲で変更することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・スイッチ装置
２０・・・ＦＥＴ
３０・・・駆動部
３１・・・ゲート容量
３２・・・第１電源部
３３・・・第１トランジスタ
３４・・・第２トランジスタ
３５・・・第２電源部
３６・・・入力スイッチ
３７・・・ベースエミッタ間ダイオード成分
３８・・・ダイオード
３９・・・抵抗
４０・・・変更部
５０・・・制御信号入力端子
６０・・・第１端子
７０・・・第２端子
９０・・・タイミング調整部
９５・・・キャリブレーション部
１０−１・・・高電圧側スイッチ装置
２０−１・・・ＦＥＴ
３０−１・・・駆動部
３２−１・・・第１電源部
４０−１・・・変更部
５０−１・・・制御信号入力端子
６０−１・・・第１端子
７０−１・・・第２端子
１０−２・・・低電圧側スイッチ装置
２０−２・・・ＦＥＴ
３０−２・・・駆動部
３２−２・・・第１電源部
４０−２・・・変更部
５０−２・・・制御信号入力端子
６０−２・・・第１端子
７０−２・・・第２端子
１００・・・試験装置
１１０・・・信号供給部
１１５・・・出力端子
１２０・・・信号取得部
１３０・・・判定部
２００・・・被試験デバイス
３００・・・高電圧側基準電圧
３２０・・・電流バッファ回路
３２２・・・演算増幅器
３２４・・・抵抗
３２５・・・抵抗
３２６・・・トランジスタ
３２８・・・可変電圧源
３４０・・・第１トランジスタ
３４２・・・第２トランジスタ
４００・・・電圧源
５００・・・負荷

Claims

２つの端子間の接続状態を切り替えるスイッチ装置であって、
与えられる制御電圧に応じて前記２つの端子間の接続状態を切り替えるスイッチと、
与えられる制御信号に応じた制御電圧を前記スイッチに与える駆動部と、
指定されたスイッチング時間に応じて、前記駆動部から出力される前記制御電圧を変更する変更部と、
前記スイッチのスイッチング動作に先立って、指定されたスイッチング時間に対応する前記制御電圧を検出するキャリブレーション部と、
を備え、
前記キャリブレーション部は、前記２つの端子間の電圧、または、前記２つの端子の一方に接続される負荷に印加される電圧が、スイッチング開始タイミングから所定の電圧に達するまでの時間を測定して、指定された前記スイッチング時間に対応する前記制御電圧を検出して、前記変更部を設定する
スイッチ装置。
２つの端子間の接続状態を切り替えるスイッチ装置であって、
与えられる制御電圧に応じて前記２つの端子間の接続状態を切り替えるスイッチと、
与えられる制御信号に応じた制御電圧を前記スイッチに与える駆動部と、
指定されたスイッチング時間に応じて、前記駆動部から出力される前記制御電圧を変更する変更部と、
前記スイッチのスイッチング動作に先立って、指定されたスイッチング時間に対応する前記制御電圧を検出するキャリブレーション部と、
を備え、
前記キャリブレーション部は、前記２つの端子間の電圧、または、前記２つの端子の一方に接続される負荷に印加される電圧が、スイッチング開始タイミングから所定の電圧に達するまでの時間を測定して、指定された前記スイッチング時間に対応する前記制御電圧を検出して、
第１電圧値の電源電圧を発生する第１電源部と、
第２電圧値の電源電圧を発生する第２電源部と、を更に備え、
前記駆動部は、前記スイッチを第１状態から第２状態へ切り替える切替指示を受けたことに応じて、前記制御電圧を、前記第１電源部が発生した電力により前記第１電圧値まで変化させた後、前記第２電源部が発生した電力により、前記第１電圧値までの時間変化率より低い時間変化率で同方向に、前記第１電圧値から第２電圧値まで更に変化させる
スイッチ装置。
前記変更部は、指定されたスイッチング時間に応じて、前記駆動部に電源として供給される電力を変更する
請求項１または２に記載のスイッチ装置。
前記変更部は、前記スイッチのスイッチング動作に先立って前記駆動部から出力される前記制御電圧を変更する
請求項１から３の何れか１項に記載のスイッチ装置。
前記スイッチは、電界効果トランジスタであり、
前記駆動部は、前記制御電圧を前記電界効果トランジスタのゲートに与える
請求項１から４の何れか１項に記載のスイッチ装置。
前記変更部は、前記制御電圧を、前記電界効果トランジスタのしきい電圧からゲート電圧の最大定格までの範囲で変更する
請求項５に記載のスイッチ装置。
前記第１電源部は、第１出力端子から前記第１電圧値の電源電圧を発生し、第２出力端子から第３電圧値の電源電圧を発生し、
前記第２電源部は、第１出力端子から前記第２電圧値の電源電圧を発生し、第２出力端子から第３電圧値の電源電圧を発生し、
前記駆動部は、前記スイッチを第１状態へ切り替える切替指示を受けた場合、前記スイッチの制御端と前記第１電源部および前記第２電源部のそれぞれの第２出力端子とを接続し、前記スイッチを第２状態へ切り替える切替指示を受けた場合、前記スイッチの制御端と前記第１電源部および前記第２電源部のそれぞれの第１出力端子とを接続する
請求項２に記載のスイッチ装置。
前記第１電源部は、前記第１電圧値を外部から変更することができ、
前記変更部は、指定されたスイッチング時間に応じて、前記第１電源部が発生する前記第１電圧値の電源電圧を、前記第３電圧値から、前記第２電圧値を超えた前記スイッチの制御電圧の定格電圧までの範囲で変更する
請求項７に記載のスイッチ装置。
前記変更部による前記制御電圧の変更に応じて、前記制御信号を前記駆動部に与えるタイミングを調整するタイミング調整部を更に備える
請求項１から８の何れか１項に記載のスイッチ装置。
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに対して試験信号を供給する信号供給部と、
前記試験信号に応じて前記被試験デバイスから出力される応答信号を取得する信号取得部と、
前記応答信号に基づき前記被試験デバイスの良否を判定する判定部と、
を備え、
前記信号供給部は、
前記被試験デバイスが接続される出力端子と、
高電圧側基準電圧が与えられる第１端子と、前記出力端子が接続された第２端子との間を、前記被試験デバイスを試験するための試験パターンに応じたポジ側の制御信号に応じて開放または短絡する高電圧側スイッチ装置と、
前記出力端子が接続された第１端子と、低電圧側基準電圧が与えられる第２端子との間を、前記ポジ側の制御信号と論理が反転したネガ側の制御信号に応じて開放または短絡する低電圧側スイッチ装置と、
を有し、
前記高電圧側スイッチ装置および前記低電圧側スイッチ装置のそれぞれは、
与えられる制御電圧に応じて、前記第１端子と前記第２端子との間の接続状態を切り替えるスイッチと、
与えられる制御信号に応じた制御電圧を前記スイッチに与える駆動部と、
指定されたスイッチング時間に応じて、前記駆動部から出力される前記制御電圧を変更する変更部と、
前記スイッチのスイッチング動作に先立って、指定されたスイッチング時間に対応する前記制御電圧を検出するキャリブレーション部と、
を含み、
前記キャリブレーション部は、前記２つの端子間の電圧、または、前記２つの端子の一方に接続される負荷に印加される電圧が、スイッチング開始タイミングから所定の電圧に達するまでの時間を測定して、指定された前記スイッチング時間に対応する前記制御電圧を検出して、前記変更部を設定する
試験装置。
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに対して試験信号を供給する信号供給部と、
前記試験信号に応じて前記被試験デバイスから出力される応答信号を取得する信号取得部と、
前記応答信号に基づき前記被試験デバイスの良否を判定する判定部と、
を備え、
前記信号供給部は、
前記被試験デバイスが接続される出力端子と、
高電圧側基準電圧が与えられる第１端子と、前記出力端子が接続された第２端子との間を、前記被試験デバイスを試験するための試験パターンに応じたポジ側の制御信号に応じて開放または短絡する高電圧側スイッチ装置と、
前記出力端子が接続された第１端子と、低電圧側基準電圧が与えられる第２端子との間を、前記ポジ側の制御信号と論理が反転したネガ側の制御信号に応じて開放または短絡する低電圧側スイッチ装置と、
を有し、
前記高電圧側スイッチ装置および前記低電圧側スイッチ装置のそれぞれは、
与えられる制御電圧に応じて、前記第１端子と前記第２端子との間の接続状態を切り替えるスイッチと、
与えられる制御信号に応じた制御電圧を前記スイッチに与える駆動部と、
指定されたスイッチング時間に応じて、前記駆動部から出力される前記制御電圧を変更する変更部と、
前記スイッチのスイッチング動作に先立って、指定されたスイッチング時間に対応する前記制御電圧を検出するキャリブレーション部と、
を含み、
前記キャリブレーション部は、前記２つの端子間の電圧、または、前記２つの端子の一方に接続される負荷に印加される電圧が、スイッチング開始タイミングから所定の電圧に達するまでの時間を測定して、指定された前記スイッチング時間に対応する前記制御電圧を検出して、
第１電圧値の電源電圧を発生する第１電源部と、
第２電圧値の電源電圧を発生する第２電源部と、を更に備え、
前記駆動部は、前記スイッチを第１状態から第２状態へ切り替える切替指示を受けたことに応じて、前記制御電圧を、前記第１電源部が発生した電力により前記第１電圧値まで変化させた後、前記第２電源部が発生した電力により、前記第１電圧値までの時間変化率より低い時間変化率で同方向に、前記第１電圧値から第２電圧値まで更に変化させる
試験装置。