CN103684378A - 用于驱动晶体管的电路 - Google Patents

用于驱动晶体管的电路 Download PDF

Info

Publication number
CN103684378A
CN103684378A CN201310114650.4A CN201310114650A CN103684378A CN 103684378 A CN103684378 A CN 103684378A CN 201310114650 A CN201310114650 A CN 201310114650A CN 103684378 A CN103684378 A CN 103684378A
Authority
CN
China
Prior art keywords
current
starting
signal
level
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310114650.4A
Other languages
English (en)
Other versions
CN103684378B (zh
Inventor
G.德博伊
K.诺林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/597,887 external-priority patent/US8829946B2/en
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN103684378A publication Critical patent/CN103684378A/zh
Application granted granted Critical
Publication of CN103684378B publication Critical patent/CN103684378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166Soft switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K2217/00Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明涉及用于驱动晶体管的电路。一个方面是一种电路,具有配置为接收输入信号的输入,以及配置为连接到晶体管的起动端子的起动输出。测量装置配置为确定流经晶体管的负载路径的负载电流以及晶体管的负载路径两端的负载电压中的至少一个,并配置为提供测量信号,该信号依赖于该负载电流和负载路径电压中的至少一个。起动电流源配置为接收该测量信号并在起动输出处提供起动电流,该起动电流具有依赖于该测量信号的电流电平。

Description

用于驱动晶体管的电路
相关申请的交叉引用
本发明是2008年9月30日提交的美国申请序列号 12/241,882的部分继续申请,该申请在此通过引用并入本申请中。
技术领域
本发明涉及用于驱动晶体管的电路。
背景技术
用于开关电气负载的开关可以是晶体管,其具有起动连接和负载路径。在这类应用中,晶体管的负载路径与用于供应电压的端子之间的负载串联连接。通过使用供应给晶体管的起动连接的起动信号,将晶体管接通以接通负载或者将晶体管关断以关断负载。
当用作开关的这类晶体管关断时,流经该晶体管的负载电流为零,并且负载路径在其两端具有阻断电压,该电压比当晶体管接通时的负载路径电压高。当晶体管接通时,负载路径电压下降到较低的值,并且负载电流升高。该负载电流明确地依赖于所施加的供应电压和负载。
对于开关过程的关键因素,即当晶体管从接通状态变为关断状态时或当晶体管从关断状态变为接通状态时,可以是陡坡电压沿(即电压随时间的大幅变化)或陡坡电流沿(即电流随时间的大幅变化)。因此,陡坡电流沿可以例如导致在由供应线形成的寄生电感上产生不期望的电压尖峰。与寄生谐振电路发生相互作用的陡坡电压沿可能导致不期望的电压尖峰。例如,这类寄生谐振电路包括供应线上的电感和安装有晶体管和负载的印刷电路板的电容。
发明内容
一个方面涉及电路。该电路包括配置为接收输入信号的输入,配置为连接到晶体管的起动端子的起动输出,以及测量电路。该测量电路配置为确定流经晶体管的负载路径的负载电流以及晶体管的负载路径两端的负载电压中的至少一个,并配置为提供测量信号,该信号依赖于该负载电流和负载路径电压中的至少一个。起动电流源配置为接收该测量信号并在起动输出处提供起动电流,该起动电流具有依赖于该测量信号的电流电平。
附图说明
包含有附图以提供对实施例的进一步理解,并将这些附图包含在本说明书中以作为说明书的一部分。附图示出实施例,并与具体实施方式结合用于解释实施例的原理。将容易地意识到其他实施例和实施例的众多意图的优点,因为它们通过参考下面的详细具体实施方式更容易理解。附图中的元素并不彼此成比例。相似的附图标记指代相应的类似部件。
图1示出了用于用作开关的晶体管的电气等效电路图。
图2示出了用于晶体管的起动电路的一个实施例。
图3示出了用于晶体管的起动电路(驱动电路)的一个实施例。
图4示出了使用信号波形的开关过程的一个实施例。
图5示出了具有晶体管和用于该晶体管的起动电路的电路装置的一个实施例,该电路装置具有带有可变电阻器的电阻器装置。
图6示出了该起动电路的起动信号源的一个实施例。
图7示出了使用信号轮廓的电阻器装置实例进行工作的方式。
图8示出了该起动电路中的电流测量装置的一个实施例。
图9示出了该起动电路中的电流测量装置的一个实施例。
图10示出了电阻器装置的一个实施例。
图11示出了电阻器装置的一个实施例。
图12示出了具有晶体管作为电阻器元件的电阻器装置的一个实施例。
图13示出了图10中示出的电阻器装置在使用信号轮廓工作时的方式。
图14示出了用于起动图10中示出的电阻器装置的电阻器元件的方法的一个实施例。
图15示出了起动电路的一个实施例。
图16示出了包括控制电路和驱动电路的驱动电路的一个实施例。
图17示出了图16的驱动电路的第一实施例。
图18示出了图17的驱动电路的变型。
图19示出了图16的驱动电路的第二实施例。
图20示出了图16的驱动电路的第三实施例。
具体实施方式
在下文的详细描述中,参考作为该描述的一部分的附图,该附图通过说明本发明可能实施的具体实施例进行展示。在这方面,方向性术语,如“顶部”“底部”“前面”“后面”“首起”“尾部”等,用来表示所描述(多个)附图的方向。因为实施例的部件能放置在许多不同方向上,因此方向性术语用做说明目的而不是限制性的。可以理解的是,可以利用其他实施例并进行结构或逻辑上的修改,而不偏离本发明的保护范围。因此,下面的详细描述不被认为具有限制意义,本发明的范围由附加的权利要求定义。
可以理解的是,除非特别说明,否则此处描述的各种实施例的特征可彼此结合。
图1示出电气等效电路图来说明晶体管1用来作为开关来开关电负载23。晶体管具有起动连接(也可以称为起动端子,或者控制端子)G来供应起动信号(控制信号)和负载路径D-S。正如在所示出的示例中,如果晶体管作为电子开关用于开关负载,它的负载路径D-S与供应电压端子间的负载23串联连接,在供应电压端子之间施加供应电压。这些供应电压端子中的第一供应电压端子比如是用于正供应电位V+的端子,这些供应电压端子中的第二供应电压端子比如是负供应电位或参考接地电位GND。
图1所示的晶体管1是MOSFET(金属氧化物半导体场效晶体管)的形式且有栅极连接(栅极端子)G,其形成起动连接,还有漏极和源极连接(漏极和源极端子)D、S,在D、S间行进有负载路径D-S。在一个实施例中,这个MOSFET是基于补偿原理工作的MOSFET。应该指出的是,图1所示的MOSFET可以认为只是一个例子,无需说同样可使用其他晶体管,特别地IGBT(绝缘栅双极型晶体管)、结型FET(JFET)、双极结型晶体管(BJT), 高电子迁移率晶体管(HEMT)、GaN-HEMT、SiC-JFET、SiC-MOSFET,来代替该MOSFET。
除了晶体管1和负载23,图1还示出了不可避免而存在的寄生部件。负载例如是具有欧姆、电感、和/或电容特性的负载。图1的电路装置可以是功率转换器装置的一部分,如升压转换器、降压转换器、反激式转换器等。这些寄生部件包括晶体管1的内部寄生部件:存在于栅极连接G和源极连接S之间的栅/源电容14;存在于栅极连接G和漏极连接D之间的栅/漏电容13,也叫做米勒电容;存在于漏极连接D和源极连接S之间的漏/源电容15;和存在于外部可访问的栅极连接G与MOSFET 1内部的栅极氧化物(未示出)之间的内部栅极电阻11。如果MOSFET是基于补偿原理工作的MOSFET,它的输出电容的电容值依赖输出电压,如根据原理所知的,且随着输出电压增大而非线性下降。
除了内部寄生部件,还存在有外部寄生部件。在所示出的例子中,这些外部寄生部件是供应线电感21、22、24,它们是由到漏极连接D、源极连接S和栅极连接G的供应线形成的,以及还有在栅极供应线和漏极供应线间形成的寄生电容25。这个栅极供应线和漏极供应线例如是印刷电路板上的导体轨,这里没有更详细说明。印刷电路板上这些导体轨间的电容与寄生电容25对应。
当MOSFET 1的栅/源电容14已被充电到栅极和源极G、S间施加的栅/源电压Vgs大于MOSFET阈值电压的程度时,MOSFET 1开始导通。MOSFET通过使用起动电路接通和关断,这在图1中没有更详细说明,这提供栅极电流Ig作为MOSFET 1的起动信号。在n沟道的MOSFET中,选择该栅极电流以使它在图1所示电流的方向上流动,从而给栅/源电容14充电且因此接通MOSFET,并以使它在相反方向上流动从而给栅/源电容14放电并因此关断MOSFET 1。
当MOSFET 1关断时,流经MOSFET 1的负载电流Ids大约为零,该负载路径D-S两端的负载路径电压Vds至少对应于供应电压。然而,考虑到寄生电感21、22和特别地如果负载是电感负载,该负载路径电压Vds也可以比供应电压高。当MOSFET 1接通时,负载电流Ids不等于0且基本上由供应电压和负载23的类型确定。当MOSFET 1接通时施加的负载路径电压Vds依赖于流过的负载电流Ids和部件的接通电阻。在功率MOSFET具有高达几百伏击穿电压的情况下,如果负载电流对应于部件的额定电流,则该电压降仅为几伏。
开关过程(也就是当MOSFET 1从接通状态改变到关断状态及反之亦然)的关键因素可能是负载电流Ids或者负载路径电压Vds的陡坡沿,也就是负载电流Ids或者负载路径电压Vds随着时间的大幅变化。在下文中,d(Ids)/dt表示负载电流随时间的变化,d(Vds)/dt表示负载路径电压Vds随时间的变化。
当MOSFET 1的内部沟道被关断时,先前流过的负载电流Ids首先继续流过并给输出电容15充电。这个过程是对于负载路径电压Vds随时间变化来说是确定的,对此应用下式:
Figure 303982DEST_PATH_IMAGE001
                   (1)
此处,C14表示输出电容15的电容值。在MOSFET 1关断前流动的负载电流Ids越大且输出电容15越小的情况下,负载路径电压随时间的改变越大。如果如利用补偿原理(超结原理)使得面积特定的接通电阻
Figure 345756DEST_PATH_IMAGE002
减少,其中
Figure 250127DEST_PATH_IMAGE003
表示接通电阻,
Figure 645336DEST_PATH_IMAGE004
表示实现部件所需的芯片面积,则对于相同的接通电阻,功率晶体管的芯片面积减少。芯片面积的减少也引起输出电容减少,这意味着对于相同负载电流,能够发生输出电压随时间的更大改变。
图1所示的电路装置包括寄生谐振电路,它由在栅极供应线中的寄生电感24、栅/漏电容13、漏极供应中的寄生电感21和栅极与漏极供应线之间的寄生电容25形成。当输出电压Vds改变时,能量被引入到该寄生谐振电路中,输出电压Vds随时间变化越大,能量输入越大。该引入的能量激发谐振电路来产生振荡,振荡频率可在几百MHz范围内,且能引起在栅极连接G上的电压尖峰,引入到寄生谐振电路的能量越大该电压尖峰的幅值越大。就这种电压尖峰能导致高电压负载而言,这种电压尖峰在电路中是不期望的,且最坏的情况可能导致MOSFET 1的栅极氧化物损坏。考虑到上面解释的输出电容的电容值和电压沿梯度的关联,输出电容越小该问题就会发生得越多。
当MOSFET 1被关断且负载电流Ids(在给漏/源电容15充电后)变为0时,负载电流Ids的该变化导致在源极供应线中的寄生电感22的感应电压。对于该感应电压V22,应用下式:
Figure 587272DEST_PATH_IMAGE005
                   (2)
此处,L22表示该寄生电感的电感值。当给出电感值L22后,负载电流Ids随时间变化越大,感应电压22越大。如果当MOSFET 1关断时负载路径电流Ids变低,则电压V22相对参考接地电位GND是负电压。如果MOSFET 1的栅极连接G在参考接地电位GND,比如,为了关断MOSFET,施加在源极连接S上的感应负电压V22引起MOSFET 1的栅/源结在其两端施加有起动电压,起动电压对应于感应电压V22且用来启动MOSFET 1。当MOSFET 1关断时,这将引起不期望的振荡响应。
图2和3示出起动晶体管1的起动电路3的例子。晶体管1,同图2和3所示的,例如是MOSFET,正如参考图1已经被说明的。
起动电路3包括:用于连接到MOSFET 1的起动连接G的起动输出31,用于在起动输出31处提供起动电流Ig的起动电流源7,和用于提供供应给起动电流源7的测量信号S5的测量装置5。参考图2,测量装置5是电流测量装置,例如,它被设计成产生电流测量信号作为测量信号S5,测量信号S5依赖于流过晶体管1的负载路径D-S的电流。参考图3,测量装置也可以是电压测量装置,它被设计成产生电压测量信号作为测量信号S5,测量信号S5依赖于晶体管1的负载路径D-S两端的电压。
在图2和3所示的起动电路3的情况下,MOSFET 1通过供应给起动电流源7的输入信号Sin如规定的那样被接通或关断。举例说明,该输入信号是二进制信号,其能够采取(assume)接通电平和关断电平。在此情况下,起动电流源7被设计成为起动输出提供起动电流Ig,起动电流Ig依赖于输入信号Sin,且例如基于输入信号的信号电平具有接通电流电平或关断电流电平。在此例中当起动电流Ig在其接通电流电平时,晶体管1接通,当起动电流Ig在其关断电平时,晶体管1关断。
起动电流的类型依赖于由起动电路3起动的晶体管的类型。对于下面的解释,假定该晶体管是n沟道MOSFET。为起动此类晶体管,当输入信号Sin在接通电平时,起动电流源7在接通电流电平传递起动电流,起动电流如图2和3所示电流方向流动。结果晶体管1的栅/源电容(图1中14)被充电,所以晶体管1接通。具有接通电流电平的此种起动电流后来也叫做栅极充电电流。当输入信号Sin在关断电平时,起动电流源7在关断电流电平传递起动电流,它在与图2和3所示的相反方向上流动,并且对MOSFET的栅/源电容放电,这使MOSFET 1关断。对于起动电流Ig,考虑到图2和3所示的电流方向,接通电流电平是正电流电平,关断电流电平是负电流电平。
对于给定的栅/源电容14,栅极充电电流或者栅极放电电流的幅值直接影响被起动的晶体管1的开关速度,并且因此影响开关沿的梯度。此情况下,普遍适用的是开关速度—并且因此的是开关沿梯度—随着栅极充电电流或栅极放电电流幅值减少而减少。在此起动电路3的情况下,起动电流Ig的接通电流电平和关断电流电平可以直接用作设置晶体管的开关速度或者开关沿梯度。
图4用示意说明的输入信号Sin、负载路径电压Vds和负载路径电流Ids的波形,通过使用参照图2和3所解释的起动电路3,来说明MOSFET 1的起动。在所示的例子中,MOSFET以时钟化或脉冲宽度调制方式起动,也就是说在连续起动周期期间,MOSFET分别在图4中用Ton所表示的接通时间上接通,在图4中接着接通时间Ton、用Toff表示的关断时间上关断。图4中,接通时间Ton对应于输入信号Sin采取接通电平(实施例中为高电平)的时间段,并且关断时间对应于输入信号Sin采取关断电平(实施例中为低电平)的时间段。在图4中,起动周期的持续时间用T表示。
连续起动周期的时间T,在连续起动周期期间的接通和关断时间Ton和Toff,二者可以不同或改变。
依据前面的解释,在接通时间Ton开始时负载路径电压Vds开始下降,也就是说当栅极充电电流流过时,直到MOSFET 1完全接通且负载路径电压采取其最小值,并且负载电流Ids开始上升。反之,当输入信号Sin采取其关断电平,负载路径电压Vds开始上升,使得栅极放电电流流过,负载路径电压Ids开始下降。
为了能控制负载路径电压Vds随时间的变化
Figure 409735DEST_PATH_IMAGE006
和负载电流Ids随时间的变化
Figure 926035DEST_PATH_IMAGE007
,并且特别地能设置它的上限,起动电流Ig的接通电流电平和关断电流电平能够基于测量信号S5被设置。这些接通和关断电流电平被设置,使得随着负载电流增加或随着负载路径电压增加,栅极充电电流和/或栅极放电电流的绝对值减少。对于大负载电流,这导致开关过程减缓,它限制了开关过程期间负载路径电压Vds或者负载电流Ids随时间的改变。接通和关断电流电平能基于负载电流(如图2)和负载路径电压中的至少一个来设置。在此情况下,利用了这一事实:当晶体管1完全接通时,负载路径电压Vds与负载电流Ids成正比,利用接通电阻作为比例因子。依据一个实施例,接通和关断电流电平依赖于负载电流和负载路径电压其中之一被设置。依据进一步的实施例,负载电流和负载路径电压都被考虑。此情况下,产生了基于负载电流和负载路径电压的加权信号,并基于加权信号产生了接通和关断电流。
接通和关断电流电平可以有相同的绝对值,且可以只是算术符号不同,但是也可以被产生以使得它们具有不同的绝对值。在一个实施例中,也可基于测量信号S5,只设置这些电流电平中的一个,如,接通电流电平。这些电流电平可以随着负载电流Ids或负载路径电压Vds而连续改变,或者另外按过程随着负载电流Ids或负载路径电压Vds而连续改变。在一个例子中,采取措施来使在接通时间Ton期间的负载电流Ids或负载路径电压Vds被确定,并且采取措施来使下一个或者下几个起动周期的电流电平被匹配到负载电流Ids或负载路径电压Vds的所确定的值。
图5示出起动电流源7可能实施的一个例子。该起动电流源7具有电阻器装置4和起动信号源6。电阻器装置4连接在起动信号源6和起动输出31之间,并且具有依据测量信号S5的无电抗电阻值。为设置该电阻值,电阻器装置4被供应以来自测量装置5(图5未示出)的测量信号S5。
规定晶体管1是接通或关断的输入信号Sin被供应给起动信号源6。该输入信号Sin是——如已经解释过的——二进制信号,例如,它可以采取接通电平和关断电平。起动信号源6被设计成为信号源输出61提供依赖于输入信号Sin的起动信号。当输入信号Sin在接通电平时,起动信号源6用电阻器装置4来传递起动信号到起动输出31,起动信号适合于接通能够连接到起动输出31的晶体管1。在此情况下,起动信号类型依赖于由起动电路3起动的晶体管类型。对于下面的说明,假定该晶体管是n沟道的MOSFET。
为起动此种n沟道MOSFET,当输入信号Sin在接通电平时,起动信号源6传递相对于MOSFET 1的源极连接S的正起动电压V6,正起动电压V6在电阻器装置4两端导致起动电流Ig或栅极充电电流,该栅极充电电流在所示方向上流向起动输出31,且给栅极/源电容(图1中14)充电,所以MOSFET 1被接通。当输入信号Sin在关断电平时,起动信号源6传递相对于MOSFET 1的源极连接S的负电压,或者相对于MOSFET 1的源极连接S的零电压,该电压在电阻器装置4两端导致起动电流Ig或栅极放电电流,该栅极放电电流在所示的方向相反的方向上流动,且给MOSFET 1的栅/源电容放电,所以MOSFET 1被关断。
举例说明,起动信号源6具有这样的形式,使得它只基于输入信号Sin产生起动电压V6。在此情况下,起动电流Ig直接依赖于电阻器装置4的电阻值,且该电阻值越大起动电流越小。因为栅极充电电流和栅极放电电流的幅值—即接通电流电平和关断电流电平,对于给定的栅/源电容14—直接影响起动晶体管1的开关速度,并因此影响开关沿梯度,因此在所示的起动电路3中开关速度或开关沿梯度用电阻器装置来设置是可能的。
图6示出一个提供起动电压V6的起动信号源6的例子。该起动信号源6具有带有两个连接在正和负起动电位+Vcc、-Vcc端子之间的互补晶体管62、63的反相器。本实施例中,正和负起动电位分别是参照晶体管其中一个负载路径连接上的电位的起动电位—在MOSFET情况下,是源极连接S上的电位。代替负起动电位-Vcc,较低起动电位也可以是0,即可以对应于负载路径连接上的电位。两个互补晶体管61、62分别通过反相器64由输入信号Sin起动。在所示例子中,该反相器中的两晶体管的上面是p沟道晶体管,下面是n沟道晶体管。当两晶体管中的上面62接通且下面63关断时,信号源输出61在正起动电位Vcc。当MOSFET 1被连接,栅极充电电流在此情况下在图6所示方向上流动,充电电流的电流值确定地依赖于电阻器装置4的电阻值。当两晶体管的下面63接通且上面62关断时,信号源输出61在负起动电位—Vcc或0,当MOSFET 1被连接,放电电流流在图6所示的方向的相反方向上流动,放电电流的电流值确定地依赖于电阻器装置4的电阻值。
如图6所示起动信号源6的实施例中,当输入信号Sin采取高电平时,上面的晶体管62接通且下面的晶体管63关断。相反地,当输入信号Sin采取低电平时,下面的晶体管63接通且上面的晶体管62关断。在此起动信号源6的情况下,输入信号Sin的高电平对应于接通电平,输入信号Sin的低电平对应于关断电平。
如图5所示的起动电路的实施例中,电阻器装置4的电阻值可以基于测量信号设置,即,基于负载电流Ids或者负载路径电压Vds设置。在一个例子中,采取措施来使该无电抗电阻能采取至少两种不同电阻值:第一电阻值和第二电阻值(第二电阻值大于第一阻值)。在此情况下,电阻器装置4被设计成对于大于预定的负载电流阈值或者负载路径电压阈值的负载电流值采取较大的第二阻值,并且被设计成对于小于预定的负载电流阈值或者负载路径电压阈值的负载电流值采取较小的第一阻值。对于大负载电流值或负载路径电压值(也就是说对于比负载电流阈值或者负载路径电压阈值大的负载电流值或者负载路径电压值)的电阻器装置4的电阻值的增加例如导致栅极充电和放电电流减少,并且因此导致开关过程减缓。此方式下,在开关过程期间负载路径电压Vds或者负载电流Ids随时间的变化被限制。
图7示出电阻器装置4的电阻值对测量信号S5的依赖关系的例子。Rg表示图7中电阻器装置4的电阻值。在示出的例子中,该电阻值Rg对应于对于比阈值S5th小的测量信号值S5的第一电阻值R1,和对应于对于比阈值S5th大的测量信号值S5的第二电阻值R2。在此实施例中,测量信号阈值直接对应于负载电流阈值或者负载路径电压阈值。
可以这样实施电阻器装置4,以使得它能采取多于两个的不同电阻值。图7中点画线示出的曲线示出此例中电阻值Rg的轮廓。在此情况下,电阻器装置4能够基于负载电流Ids采取三种不同电阻值:对于比第一阈值S5th1低的测量信号值的第一电阻值R1;对于介于第一阈值S5th1和第二阈值S5th之间的测量信号值的第二电阻值R12;和对于比第二阈值S5th2高的测量信号值的第三电阻值R12。提供三个不同的电阻值仅仅被当做一个例子。无需说电阻器装置4能采取的不同电阻值的数量能够根据需要进行选择。
在开关过程期间负载路径电压Vds和负载电流Ids随时间的改变依赖于在接通时间Ton期间发生的最大负载电流(图4中的Idsmax)或者最大负载路径电压。在一个例子中,采取措施来使电阻器装置4的电阻值被设置为直接依据该起动周期期间发生的负载电流或负载路径电压的最大值。
图8示出能够用来达到这样的操作的测量装置5的一个例子。该测量装置5具有测量单元51,它作为电流测量装置或者作为电压测量装置实施,且设计成感测晶体管(图8未示出)的负载电流Ids或者其负载路径电压并且产生第一测量信号S51,第一测量信号S51例如与负载电流Ids或者负载路径电压Vds成比例。该第一测量信号S51被供应给峰值整流器52,峰值整流器的输出提供测量信号S5。峰值整流器52能够重置,并且它的输出传递第一测量信号S51的最大值,该最大值由于作为测量信号S5的最后重置而发生。每当新的起动周期开始,也就是当输入信号Sin从关断电平转换到接通电平时,峰值整流器52例如由输入信号Sin重置。
当使用图8所示的测量装置5时,电阻器装置4的正确电阻值,或者一般地正确起动电流,首先出现在接通时间Ton的过程中,即在负载电流Ids升到其最大值这个时间段内。在关断过程,与最大负载电流相关的电阻值然后被设置,并且该电阻值确保负载路径电压Vds和负载电流Ids随时间的变化根据需要是有限的。应当指出,该装置中第一测量信号S51直接是负载电流Ids或者负载路径电压Vds的量度。
在另一例子中,采取措施来使在起动周期期间的最大负载电流Ids或者最大负载路径电压Vds被确定,并且采取措施来使该最大值在至少一个随后起动周期期间用来设置电阻值,或者一般地起动电流。此实施例中,在每个情况下基于在先前起动周期期间确定的最大负载电流电压值或者负载路径电压值,电阻值可以从起动周期到起动周期被重置。并且,可以只在每n(当n>1时)个起动周期期间确定最大负载电流或者最大负载路径电压,并可以在后续n-1个起动周期期间使用以此方式确定的最大值来设置电阻值或者起动电流。
图9示出一个适于实施这样的操作模式的测量装置5的一个例子。该测量装置5不同于图6所示之处在于,该峰值整流器52具有下游的采样和保持元件53,采样和保持元件53被供应以来自峰值整流器52的输出信号,并且采样和保持元件53的输出提供电流测量信号S5。例如在每个情况下在起动周期开始时,采样和保持元件53对来自输入信号Sin规定的峰值整流器52的输出信号进行采样。作为当前起动周期期间的测量信号S5,负载电流Ids或者负载路径电压的最大值然后在前一起动周期期间是可用的。只在每n个起动周期期间的测量信号S5的起动可以通过采样和保持元件53被起动以使得它只在每n个起动周期对来自峰值整流器52的输出信号进行采样来实现。在此情况下,采样和保持元件53通过可选的计数器54用输入信号Sin起动,计数器54计数输入信号Sin的电平改变,并且在n个预定沿改变之后它将起动采样和保持元件53,也就是说,例如,发生了从关断电平变到接通电平的n个沿改变。
图10示出被设计成基于电流测量信号S5采取多种不同电阻值的电阻器装置4的一个例子。该电阻器装置4包括至少两个——在例子中是三个——串联电路,每个串联电路具有无电抗电阻411、412、41n和开关元件421、422、42n,它们彼此并联,且在每种情况下并联在起动信号源的输出61和起动输出31之间。为了起动开关元件421、422、42n,提供了评估电路43,它由电流测量信号S5供应,且基于该电流测量信号S5用起动信号S1、S2、Sn接通或关断各个开关元件。在一个例子中,采取措施来使各个无电抗电阻411、412、41n均具有不同无电抗电阻值,且采取措施来使评估电路43基于测量信号S5仅接通相应的其中一个开关元件并关断其他开关元件。在此实施例中,无电抗电阻值对应于例如图7所示的无电抗电阻值R1、R11、R12。在此情况下,评估电路43被设计成比较测量信号S5和对应于负载电流阈值或负载路径电压阈值的阈值S5th1、S5th、S5th2,且基于比较结果接通其中一个开关元件,以实现无电抗电阻值对负载电流Ids/负载路径电压Vds或者参考图7所说明的电流测量信号S5的依赖关系。无需说为了达到更精细的分辨率,也就是说为了获得具有各自相关的电阻值的更小的负载电流范围或者负载路径电压范围,可提供多于三个的串联电路,每个串联电路包含电阻器元件和开关元件。
在另一实施例中,采取措施来使各个无电抗电阻411、412、41n均具有相同的无电抗电阻值,并且采取措施来使评估电路43被设计成基于电流测量信号S5改变接通的开关元件数量。这改变了并联电阻器元件的数量,因此改变了在起动信号源的输出端61和起动输出31之间有效的无电抗电阻值。
也可以结合上述两种变型,也就是说提供具有不同无电抗电阻值的无电抗电阻,且仍然实施评估电路43,使得它能基于电流测量信号S5同时接通一个、两个或更多开关元件。在所有变型中,评估电路43和串联电路彼此调谐,以使得由电流测量信号表示的负载电流越大,在信号源输出61和起动输出31之间有效的电阻越高。
图11示出电阻器装置4的另一个实施例,基于测量信号S5,电阻器装置4能在起动信号源的输出61和起动输出31之间设置多个不同的离散电阻值。该电阻器装置4包括阻性导体轨44,其具有连接到信号源输出61的输入接头440,并具有多个——例子中是三个——输出接头441、442、44n,输出接头彼此间隔设置,且每一个通过各自的开关元件451、452、45n连接到起动输出31。为起动这些开关元件451、452、45n,提供了评估电路43,它由测量信号S5供应,且被设计成使用起动信号S1、S2、Sn基于测量信号S5来接通各个开关元件451、452、45n。在此实施例中,评估电路43工作的方式对应于前面参考图10所说明的评估电路基于第一种变型工作的方式。当开关元件451、452、45n的其中一个接通时,在信号源输出61和起动输出31之间有效的该无电抗电阻因此对应于由在输入接头440和输出部分(它的相关联的开关元件接通)之间的导体轨44所拥有的无电抗电阻。在本实施例中,输出接头(它的相关联的开关元件接通)离输入接头440越远,无电抗电阻值越大。
在另一例子中,采取措施来使电阻器装置4的电阻值基于测量信号5连续变化。图12示出该电阻器装置的例子。电阻器装置4具有可控电阻器元件46,该可控电阻器元件具有连接在信号源输出61和起动输出31之间的电阻路径和设置连接。在所示例中该电阻器元件是晶体管,特别是MOSFET,它的负载路径或漏极/源极路径形成电阻路径,并且它的控制连接或栅极连接形成该设置连接。作为电阻器元件的该晶体管由评估电路47起动,该评估电路由测量信号S5供应且提供依据测量信号的起动信号Vg46。电流测量信号S5与设置信号Vg46的不同信号值由评估电路47进行的关联例如是通过计算单元实现,或者通过使用查找表实现,该查找表将设置信号Vg46的相应值与测量信号S5的各个可能值相关联。
对于一个例子,图13示出电阻路径中的无电抗电阻R46相对于测量信号S5的依赖关系。在所示的例子中,对于预定的阈值S5th,电阻器R46具有最大值,该电阻器R46基于较小的测量信号值而上升到该最大值,且由于增加电流测量信号值而再次从该最大值下降。然而此情况下,对于高于阈值S5th的测量信号值的电阻器R46比对于很小测量信号值的电阻值R46高。
图14示出在n沟道MOSFET作为电阻器元件的情况下,设定值Vg46相对于测量信号S5的依赖关系。对于电阻值R46采取其最大值的电流测量信号值S5,设置信号在其最小值,反之同理。
通常,对于所有前面所解释的电阻器装置来说真实的是,对于负载电流或者负载路径电压有至少一个值范围,对于该范围,电阻器装置的电阻值随着负载电流增加或者随着负载路径电压增加而连续或按过程增加,且对于该范围,起动电流随着负载电流增加或者随着负载路径电压增加而连续或按过程减少。在此情况下,对于如参照图7所说明的整个可能的负载电流值或负载路径电压值的范围,电阻值或起动电流能够单调增加或减少。如参照图13所说明的,电阻值/负载电流也可以恰好对于可能的负载电流值和负载路径电压值的子范围单调增加/减少,并可以对于另一子范围又减少/增加。
前述电阻器装置中的评估电路可以是集成电路的一部分,该集成电路可包括起动电流源7和测量装置。在此情况下,在参照图12所说明的电阻器装置4中的晶体管46也同样可以是此种集成电路的一部分。
作为对于前述测量装置5的测量单元,任何适合于感测晶体管的负载电流并提供与该负载电流成比率的第一电流测量信号的电流测量单元都适用。举例说明,这样的测量单元包括在工作期间与晶体管的负载路径串联连接的测量电阻器。然而,这样的测量单元也可以基于作为已知的电流感测原理来工作,并且可包括与其负载电流将被感测且与将被测量的晶体管在相同工作点工作的晶体管并联连接的晶体管。在此情况下,流经测量晶体管的电流与流经被测量晶体管的电流成正比。比率因子在此情况下基于测量晶体管和将被测量的晶体管之间的面积比。这种电流测量单元在原理上是已知的,即意味着这方面的进一步解释可以省去。并且,合适的测量单元是适合于直接或间接感测负载路径两端的电压的任何电压测量单元。通过测量负载两端的电压,负载路径电压能以此方式被测量,考虑到在包括晶体管1和负载Z的串联电路两端的供应电压,负载路径电压与负载两端的电压有关。
在上面所说明的电路配置中,起动电流Ig基于流经晶体管的负载电流或者基于晶体管1的负载路径两端的负载路径电压来设置。在起动电路3的另一例子中,如图15示出的,采取措施来使起动电流Ig基于规定晶体管1是否意图接通和关断的脉冲宽度调制输入信号Sin的占空比D而被设置。参考图4,占空比基于接通时间Ton和起动周期的总持续时间T之间的比率,也就是说下式成立:D=Ton/T
示出的起动电路3具有起动电流源7,它能依据其中一个前述的起动电流源产生,并且由占空比信号S8而不是前述的用于负载电流或负载路径电压的测量信号S5供应。起动电流源7被设计成基于占空比信号S8来设置起动电流Ig的电流电平,以使得起动电流Ig的电流电平随着占空比变大而变小。依据以上所述,起动电流源可以具有这种形式,即起动电流的电流电平随占空比增加而连续或按过程地减少。
如图15所示的起动电路特别适合于用于开关感应负载的起动晶体管。比如,这些是在开关模式转换器中的晶体管,例如升压转换器(step-up converter)或降压转换器(step-down converter),特别是在升压转换器中,其作为功率因子矫正电路(功率因子控制器)而工作。当这样的感应层被开关时,接通信号的占空比是对在接通时间Ton期间流经晶体管1的电流的最大值的直接量度,该电流随着占空比增加而增加。
输入信号Sin由未进行更详细说明的控制电路产生。表示占空比的占空比信号能由该控制电路直接产生。如果该信号不直接可用,则参照图8,通过评估输入信号Sin也可以产生占空比信号S8。在图15中,附图标记8表示用于评估输入信号Sin并提供占空比信号的评估电路。
依据前面所述,起动电流Ig能够在每个占空比开始时基于前一起动周期中的占空比而适用。依据进一步的实施例,一个起动周期内的占空比被确定,驱动电流电平基于该占空比被计算出来,且相同的起动电流电平被用在n个(n≥2)起动周期内,直到占空比被再次评估。在此情况下,占空比只在每n个起动周期被评估。
图16示出起动电流源7的进一步实施例,起动电流源7被配置为依赖于输入信号Sin和测量信号S5产生起动电流(驱动电流)Ig。如前面实施例所说明的,测量信号S5表示流经晶体管(图2和3中的1)的负载路径(图2和3中的D-S)的电流(图2和3中的Ids)以及晶体管的负载路径两端的电压其中之一。输入信号Sin定义了期望的晶体管开关状态。即,输入信号Sin表示是否期望接通或关断晶体管。
参考图16,起动电流源7包括接收测量信号S5和输入信号Sin的控制电路10,以及驱动电路9。驱动电路9依据从控制电路10接收的至少一个控制信号S101、S102来产生起动电流Ig。由控制电路10提供的至少一个控制信号S101、S102包括关于期望起动电流电平和期望起动电流流向的信息。即,该至少一个控制信号S101、S102表示该晶体管是否被接通或被关断,且表示包含在开关过程中的起动电流Ig的起动电流电平。在图16的实施例中,控制电路10提供两个控制信号,即表示起动电流流向的第一控制信号S101,和表示起动电平的第二控制信号S102。然而,提供两个控制信号只是一个例子。依据进一步的实施例,只使用一个控制信号,该信号包含关于期望活动电流流向的信息和关于期望活动电流流动电平的信息。依据一个实施例,该控制信号可能有正信号电平或负信号电平,其中正信号电平和负信号电平中的一个表示第一起动电流流向,而正信号电平和负信号电平中的另一个表示第二电流流向。正和负信号电平的量值表示起动电流电平。在图16的实施例中,第一控制信号S101依赖于输入信号Sin,并且第二控制信号S102依赖于测量信号S5。
图17示出驱动电路9的第一实施例。驱动电路9包括接收至少一个控制信号S101、S102的控制单元94以及至少两个驱动器级901、902。在图17中,只示出两个(n=2)驱动器级。然而,驱动电路9也可以以在除了n=2之外任何多个驱动器级来实施。
每个驱动器级901、90n包括至少一个开关元件,其连接在正和负起动电位+Vcc、-Vcc之一的端子以及驱动器级901、90n的输出941、94n之间。在图17的实施例中,每个驱动器级901、90n包括半桥,其具有连接在正供应电位+Vcc的端子和输出941、94n之间的第一开关元件901、91n,和连接在负供应电位-Vcc的端子和输出941、94n间的第二开关元件921、92n。阻性元件931、93n连接在每个驱动器级901、90n的开关元件和相应的输出941、94n之间。在图17的实施例中,开关元件911、91n、921、92n实现为晶体管,特别是MOSFET。然而,除了MOSFET外的任何其他类型晶体管也可以用作开关元件。
驱动器级901、90n每个由控制单元94依据至少一个控制信号S101、S102来控制。在图17的驱动电路9中,每个驱动器级901、90n可提供驱动电流。由驱动器级901、90n提供的驱动电流被加到驱动电路9的输出处,其中各个驱动器级的输出941、94n被连接。因此,起动电流Ig是由各个驱动器级901、90n提供的驱动电流的总和。在图17的驱动电路9中,当第一开关元件911、91n被接通且当第二开关元件921、92n被关断时,每个驱动器级901、90n可提供具有第一电流方向的驱动电流,或者当第二开关元件921、92n被接通且当开关元件911、91n被关断时,每个驱动器级901、90n可提供具有第二电流流向的驱动电流。
依据一个实施例,阻性元件931、93n具有不同的电阻。在此情况下,能提供6种不同的起动电流,即用于接通晶体管的三种不同的起动电流和用于关断晶体管的三种不同的起动电流。为了接通晶体管1,仅当第一驱动器级901的第一晶体管911被接通时,提供第一起动电流,仅当第二驱动器级90n的第一开关元件91n被接通时,提供第二起动电流,且当第一和第二驱动器级901、91n的第一开关元件911、91n都被接通时,提供第三起动电流。为了关断晶体管,仅当第一驱动器级901的第二开关元件921被接通时,提供第四起动电流,仅当第二驱动器级90n的第二开关元件92n被接通时,提供第五起动电流,且当第一和第二驱动器级901、91n的第二开关元件921、92n都被接通时,提供第六起动电流。当然,能被提供的不同电流电平的数量随着驱动器级数量的增加而增加。
起动电流Ig的量值依赖于阻性元件931、93n的电阻。依据一个实施例,控制电路10和控制单元94被设置成使得驱动器级901、91n被起动,起动方式为起动电流Ig的量值随着用测量信号S5表示的负载电流或负载电压的增加而增加。由于图17中驱动器级901、91n的性质,起动电流Ig可以依据测量信号S5,通过适当地起动驱动器级901、91n中的至少一个,来以离散的步长改变。
驱动电路9可以作为集成电路实施。阻性元件可以集成931、93n在与驱动器级901、912的晶体管和控制单元相同的半导体本体中。在图17中,用附图标记100所标注的点划线示出了集成在半导体本体中的部件。
依据进一步的实施例,如图18所示,阻性元件931、932是外部部件。即,阻性元件931、932是放置在半导体本体(用线100示意性说明的)外部的分立(未集成)器件。此种情况下,阻性元件931、932是用户的一种选择,并且能够依据驱动电路的具体用途适用。在图18中,附图标记941’、942’表示半导体本体(半导体芯片)的输出端,其中驱动器单元901、912的晶体管和控制电路94集成在该半导体本体中。在此情况下,驱动单元901、912包括集成的晶体管和外部阻性元件931、932
图19示出驱动电路9的进一步实施例。在此驱动电路中,驱动器级901、91n共享阻性元件93。即,阻性元件93连接在驱动电路9的输出和各个驱动器级901、91n的输出941、94n之间。在此驱动电路中,起动电流Ig的电流电平可以通过改变活动的驱动器级901、91n的数量来改变。当驱动器级的其中一个开关元件被接通时,驱动器级活动。每个开关元件有接通电阻,它是开关元件在接通状态下的电阻。因此,不仅阻性元件93而且接通的开关元件的数量来定义起动电流Ig,例如,当起动的驱动器级901、91n的数量增加时,起动电流Ig增加。在图18的实施例中,对于接通和关断晶体管二者,可以调节两个不同的起动电流电平。对于接通晶体管,第一电流电平能通过接通第一和第二驱动器级901、91n之一的第一开关元件901、91n被调节,并且第二电流电平能够通过接通全部第一开关元件901、91n被调节,其中第二电流电平低于第一电流电平。同样地,对于用于关断的第一电流电平能够通过接通第二开关元件921、92n之一而被调节,同时第二电流电平能够通过全部接通第二开关元件921、92n而被调节。在图17和18的实施例中,阻性元件的电阻显著高于驱动器单元901、902中晶体管的接通电阻,比如是接通电阻的至少5到10倍。在图19的实施例中,阻性元件的电阻在驱动器单元的晶体管的接通电阻的范围内,比如在一个晶体管的接通电阻的0.5倍和2倍之间。因此,活动驱动器单元的数量的变化显著地改变驱动器电路9的整体输出电阻。
阻性元件90可以是集成器件(如图17的实施例中)或者外部(分立)器件(如图18的实施例中)。
图20示出驱动电路9的进一步实施例。图19的驱动电路包括三个驱动器级901、902、90n。这些驱动器级的第一个只用于接通,且在正起动电位+Vcc的端子和输出941之间,具有与第一阻性元件931串联连接的第一开关元件911。第二驱动电路902只用于关断,且在负起动电位-Vcc的端子和输出942之间,具有与阻性元件932串联连接的第二开关元件922。第三驱动器级90n用于接通和关断,且对应于参考图17所说明的驱动器级之一。通过适当地起动三个驱动器级901、902中的至少一个,能调节起动电流Ig的方向和起动电流Ig的电流电平。阻性元件931、932、93n的电阻可以是不同的。
阻性元件901、902可以是集成的器件(如图17中的实施例)或者外部(分立)的器件(如图18中的实施例)。
图16到20示出了起动电流源7的功能而不是实施方式。图16到19示出的各个功能块,如控制电路10和控制单元94,可以用适合于实施控制电路10和控制单元94的常规技术来实施。具体地,这些功能块可以实施为模拟电路,数字电路,或者可以用硬件和软件来实施,比如为实施控制电路10和控制单元94的功能运行特定软件的微控制器。
在前面说明的每个实施例中,驱动电流(栅极电流Ig)随着负载电流的增加而减少。
应当指出,可以对上述说明的电路装置和方法进行修改,以使得用于接通晶体管的起动电流,即接通电流电平,和用于关断晶体管的起动电流,即关断电流电平,可以彼此独立地设置。举例来说,因此可以基于负载电流、负载路径电压或者占空比,只为其中一个提到的开关过程(接通或关断)或者为全部两个开关过程来设置起动电流。
最后,需要指出的是,只在一个例子的内容中所说明的方法或部件的特征也可以与其他例子中的方法或部件特征结合,即使这在前面没有明确说明也是可以的。因此,在一个实施例中,下述权利要求之一中再现的特征能够与任何其他权利要求的特征相结合。
尽管此处已经说明或描述了具体实施例,可以理解的是对于本领域的普通技术人员,在不偏离本发明的范围的情况下,各种替换和/或等价实施方式可以代替所示出或描述的具体实施例。本申请意在覆盖此处讨论的具体实施例的任何修改或改变。因此,本发明意图只受权利要求和其等价物的限制。

Claims (16)

1.一种电路,包括:
配置为接收输入信号的输入,以及配置为连接到晶体管的起动端子的起动输出;
测量装置,配置为确定流经晶体管的负载路径的负载电流以及晶体管的负载路径两端的负载电压中的至少一个,并配置为提供测量信号,该信号依赖于该负载电流和负载路径电压中的至少一个;以及
起动电流源,配置为接收该测量信号并在起动输出处提供起动电流,该起动电流具有依赖于该测量信号的电流电平。
2.根据权利要求1所述的电路,还包括:
控制电路,配置为接收该输入信号和测量信号,并提供依赖于该输入信号和测量信号的至少一个控制信号;
驱动电路,配置为接收该至少一个控制信号,并包括至少两个驱动器级,每个驱动器级具有至少一个输出,每个输出耦合到该起动输出。
3.根据权利要求2所述的电路,其中该驱动电路还包括:
控制单元,配置为接收该至少一个控制信号,并依赖于该至少一个控制信号使该至少两个驱动器级中的至少一个活动。
4.根据权利要求3所述的电路,其中该控制电路和该控制单元配置为以如下方式起动该驱动器级,即起动电流的量值随着由测量信号表示的负载电压或负载电流而增大。
5.根据权利要求2所述的电路,其中每个驱动器级包括:
至少一个开关元件,其耦合在用于正起动电位的端子和用于负起动电位的端子中的一个与驱动器级的输出之间。
6.根据权利要求5所述的电路,其中该至少两个驱动器级中的至少一个还包括:
至少一个另外的开关元件,其耦合在用于正起动电位的端子和用于负起动电位的端子中的另一个与该驱动器级的输出之间。
7.根据权利要求5所述的电路,还包括:
阻性元件,连接在该至少两个驱动器级的输出和该起动输出之间。
8.根据权利要求5所述的电路,其中每个驱动器级包括:
阻性元件,连接在该至少一个开关元件和该驱动器级的输出之间。
9.一种电路,包括:
晶体管,具有负载路径和控制端子;
测量装置,配置为确定流经该晶体管的负载路径的负载电流以及晶体管的负载路径两端的负载电压中的一个,并配置为提供测量信号;以及
起动电流源,配置为接收该测量信号和输入信号,并在起动输出处提供起动电流,该起动电流具有依赖于该测量信号的电流电平。
10.根据权利要求9所述的电路,其中该起动电流源还包括:
控制电路,配置为接收该输入信号和测量信号,并提供依赖于该输入信号和测量信号的至少一个控制信号;
驱动电路,配置为接收该至少一个控制信号,并包括至少两个驱动器级,每个驱动器级具有至少一个输出,每个输出耦合到该起动输出。
11.根据权利要求10所述的电路,其中该驱动电路还包括:
控制单元,配置为接收该至少一个控制信号,并依赖于该至少一个控制信号使该至少两个驱动器级中的至少一个活动。
12.根据权利要求11所述的电路,其中该控制电路和该控制单元配置为以如下方式起动该驱动器级,即起动电流的量值随着由测量信号表示的负载电压或负载电流而增大。
13.根据权利要求10所述的电路,其中每个驱动器级包括:
至少一个开关元件,其耦合在用于正起动电位的端子和用于负起动电位的端子中的一个与驱动器级的输出之间。
14.根据权利要求13所述的电路,其中该至少两个驱动器级中的至少一个还包括:
至少一个另外的开关元件,其耦合在用于正起动电位的端子和用于负起动电位的端子中的另一个与该驱动器级的输出之间。
15.根据权利要求13所述的电路,还包括:
阻性元件,连接在该至少两个驱动器级的输出和该起动输出之间。
16.根据权利要求13所述的电路,其中每个驱动器级包括:
阻性元件,连接在该至少一个开关元件和该驱动器级的输出之间。
CN201310114650.4A 2012-08-29 2013-04-03 用于驱动晶体管的电路 Active CN103684378B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/597,887 2012-08-29
US13/597887 2012-08-29
US13/597,887 US8829946B2 (en) 2008-09-30 2012-08-29 Circuit for driving a transistor dependent on a measurement signal

Publications (2)

Publication Number Publication Date
CN103684378A true CN103684378A (zh) 2014-03-26
CN103684378B CN103684378B (zh) 2017-05-24

Family

ID=50098612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310114650.4A Active CN103684378B (zh) 2012-08-29 2013-04-03 用于驱动晶体管的电路

Country Status (2)

Country Link
CN (1) CN103684378B (zh)
DE (1) DE102013207224B4 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105119590A (zh) * 2015-09-18 2015-12-02 江苏中科君芯科技有限公司 Igbt高效驱动电路
CN105306029A (zh) * 2014-06-13 2016-02-03 英飞凌科技奥地利有限公司 电路和用于操作电路的方法
CN105471417A (zh) * 2014-09-29 2016-04-06 英飞凌科技股份有限公司 用于反向导通的igbt的控制电路
CN106936297A (zh) * 2017-05-16 2017-07-07 重庆大学 一种自适应调节驱动电阻的SiC MOSFET驱动电路
CN107112887A (zh) * 2014-11-11 2017-08-29 赖茵豪森机械制造公司 电阻器仿真和栅极升压
CN107210737A (zh) * 2015-02-16 2017-09-26 爱信艾达株式会社 开关元件驱动电路
CN108075755A (zh) * 2016-11-11 2018-05-25 台达电子工业股份有限公司 功率模块与其控制方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016061815A1 (en) * 2014-10-24 2016-04-28 Texas Instruments Incorporated Adaptive controller for voltage converter
DE102018003154A1 (de) * 2018-04-17 2019-10-17 Universität Stuttgart Gate-Treiberschaltung zur Steuerung der Verlustleistung von Leistungstransistoren, Sperrschichttemperaturregelungssystem und -verfahren

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808504A (en) * 1995-08-25 1998-09-15 Mitsubishi Denki Kabushiki Kaisha Insulated gate transistor drive circuit
US20050270012A1 (en) * 2004-06-02 2005-12-08 International Rectifier Corporation Bi-directional current sensing by monitoring VS voltage in a half or full bridge circuit
CN1922496A (zh) * 2004-03-03 2007-02-28 罗姆股份有限公司 电流检测电路、负载驱动装置以及存储装置
CN101009464A (zh) * 2006-01-27 2007-08-01 罗姆股份有限公司 电荷泵电路和具有该电路的电器设备
CN101785187A (zh) * 2007-05-21 2010-07-21 先进模拟科技公司 减小功耗的mosfet栅极驱动器
GB2440771B (en) * 2006-08-11 2011-09-14 Univ Montfort Active gate driver system
CN102594137A (zh) * 2011-01-14 2012-07-18 英飞凌科技奥地利有限公司 用于控制开关式电源的系统和方法
US20120182049A1 (en) * 2011-01-14 2012-07-19 Cristian Garbossa System and Method for Driving a Switch Transistor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228768A (ja) * 2003-01-21 2004-08-12 Toshiba Corp ゲート駆動回路
US8299820B2 (en) * 2008-09-30 2012-10-30 Infineon Technologies Austria Ag Circuit including a resistor arrangement for actuation of a transistor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808504A (en) * 1995-08-25 1998-09-15 Mitsubishi Denki Kabushiki Kaisha Insulated gate transistor drive circuit
CN1922496A (zh) * 2004-03-03 2007-02-28 罗姆股份有限公司 电流检测电路、负载驱动装置以及存储装置
US20050270012A1 (en) * 2004-06-02 2005-12-08 International Rectifier Corporation Bi-directional current sensing by monitoring VS voltage in a half or full bridge circuit
CN101009464A (zh) * 2006-01-27 2007-08-01 罗姆股份有限公司 电荷泵电路和具有该电路的电器设备
GB2440771B (en) * 2006-08-11 2011-09-14 Univ Montfort Active gate driver system
CN101785187A (zh) * 2007-05-21 2010-07-21 先进模拟科技公司 减小功耗的mosfet栅极驱动器
CN102594137A (zh) * 2011-01-14 2012-07-18 英飞凌科技奥地利有限公司 用于控制开关式电源的系统和方法
US20120182049A1 (en) * 2011-01-14 2012-07-19 Cristian Garbossa System and Method for Driving a Switch Transistor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105306029A (zh) * 2014-06-13 2016-02-03 英飞凌科技奥地利有限公司 电路和用于操作电路的方法
CN105306029B (zh) * 2014-06-13 2018-07-06 英飞凌科技奥地利有限公司 电路和用于操作电路的方法
CN105471417A (zh) * 2014-09-29 2016-04-06 英飞凌科技股份有限公司 用于反向导通的igbt的控制电路
CN105471417B (zh) * 2014-09-29 2018-11-13 英飞凌科技股份有限公司 用于反向导通的igbt的控制电路
CN107112887A (zh) * 2014-11-11 2017-08-29 赖茵豪森机械制造公司 电阻器仿真和栅极升压
CN107210737A (zh) * 2015-02-16 2017-09-26 爱信艾达株式会社 开关元件驱动电路
CN105119590A (zh) * 2015-09-18 2015-12-02 江苏中科君芯科技有限公司 Igbt高效驱动电路
CN108075755A (zh) * 2016-11-11 2018-05-25 台达电子工业股份有限公司 功率模块与其控制方法
CN108075755B (zh) * 2016-11-11 2021-07-06 台达电子工业股份有限公司 功率模块与其控制方法
CN106936297A (zh) * 2017-05-16 2017-07-07 重庆大学 一种自适应调节驱动电阻的SiC MOSFET驱动电路

Also Published As

Publication number Publication date
DE102013207224A1 (de) 2014-03-06
DE102013207224B4 (de) 2017-12-21
CN103684378B (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
CN103684378A (zh) 用于驱动晶体管的电路
US8829946B2 (en) Circuit for driving a transistor dependent on a measurement signal
US10122279B2 (en) Inverting buck-boost converter drive circuit and method
US8299820B2 (en) Circuit including a resistor arrangement for actuation of a transistor
US10587262B1 (en) DV/DT self-adjustment gate driver architecture
US7602154B2 (en) Phase compensation driving scheme for synchronous rectifiers
KR101449083B1 (ko) 스위칭 게이트 드라이브
US8810287B2 (en) Driver for semiconductor switch element
US9209793B2 (en) Bootstrap circuitry for an IGBT
US8711582B2 (en) Parasitic element compensation circuit and method for compensating for the parasitic element
US9853547B2 (en) Methods and apparatus for adaptive timing for zero voltage transition power converters
CN105305848A (zh) 操作在边界导通模式中的无桥式升压pfc变换器的升压电感消磁检测
US8222928B2 (en) Circuit arrangement including voltage supply circuit
US9660511B2 (en) Gate driver circuit and power conversion apparatus using same
JP2013509152A (ja) 同期整流器制御のシステム及び方法
KR20130020527A (ko) 게이트 구동 회로 및 전력 변환 장치
US9876425B2 (en) Control circuit for power converter
WO2012165649A1 (en) Power mosfet driver circuit and element value determining method therefor
TWI484755B (zh) 切換裝置以及測試裝置
US9748948B2 (en) Methods for overdriving a base current of an emitter switched bipolar junction transistor and corresponding circuits
CN112311227B (zh) 开关电源及其振铃消除电路和振铃消除方法
CN108352785B (zh) 用于电力转换器中的谐振能量最小化的方法及设备
Rafiq et al. A resonant gate driver circuit with turn-on and turn-off dv/dt control
Lee et al. A negative voltage supply for high-side switches using buck-boost bootstrap circuitry
CN107302309B (zh) 用于零电压转变功率转换器的自适应计时的方法及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant