CN107302309B - 用于零电压转变功率转换器的自适应计时的方法及设备 - Google Patents

用于零电压转变功率转换器的自适应计时的方法及设备 Download PDF

Info

Publication number
CN107302309B
CN107302309B CN201710234583.8A CN201710234583A CN107302309B CN 107302309 B CN107302309 B CN 107302309B CN 201710234583 A CN201710234583 A CN 201710234583A CN 107302309 B CN107302309 B CN 107302309B
Authority
CN
China
Prior art keywords
switch
signal
period
transistor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710234583.8A
Other languages
English (en)
Other versions
CN107302309A (zh
Inventor
绍拉夫·班迪奥帕迪亚雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN107302309A publication Critical patent/CN107302309A/zh
Application granted granted Critical
Publication of CN107302309B publication Critical patent/CN107302309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本申请案涉及用于零电压转变功率转换器的自适应计时的方法及设备。控制功率转换器的方法(图11，1100)包含执行多个循环(1100)，所述循环包含：在第一周期期间接通第一开关(1112)，所述第一开关耦合到电源及开关节点；在第二周期期间接通第二开关(1118)，所述第二开关耦合到所述开关节点；在所述第二周期期间的第一时间处接通第三开关(1102)且在所述第二周期之后的第二时间处通过第一断开信号关断所述第三开关(1106、1108)，所述第一断开信号包含高放电信号(1108)、后续的较低放电信号(1106)，所述第三开关耦合到辅助节点及第二电感器，所述第二电感器耦合到所述辅助节点；及在所述第二时间之后的第三时间处接通第四开关(1110)且在后一循环的所述第一周期期间关断所述第四开关(1114)，所述第四开关耦合到所述辅助节点。

Description

用于零电压转变功率转换器的自适应计时的方法及设备
相关申请案的交叉参考
本申请案依据35U.S.C.§119(e)主张发明人为班德亚帕德耶(Bandyopadhyay)的于2016年4月15日提出申请的标题为“用于ZVT功率转换器的多级高侧FET驱动器(Multi-Stage High-Side FET Drivers for ZVT Power Converters)”的共同拥有的第62/323,101号美国临时专利申请案的优先权的益处，所述申请案特此以其全文引用的方式并入本文中。另外，本申请案与以下申请案有关：共同拥有且共同让与的第14/982,750号美国专利申请案(“‘750申请案”)，其标题为“用于零电压转变功率转换器中的共振能量最小化的方法及设备(Methods and Apparatus for Resonant Energy Minimization in ZeroVoltage Transition Power Converters)”、发明人为拉贝拉(LaBella)等人；及共同拥有且共同让与的第15/350,697号美国专利申请案，其于2016年11月12日提出申请、标题为“用于零电压转变功率转换器的自适应计时的方法及设备(Methods and Apparatus forAdaptive Timing for Zero Voltage Transition Power Converters)”、发明人为拉贝拉等人；及共同拥有且共同让与的第15/396,466号美国专利申请案，其标题为“用于零电压转变功率转换器的自适应计时的方法及设备(METHODS AND APPARATUS FOR ADAPTIVETIMING FOR ZERO VOLTAGE TRANSITION POWER CONVERTERS)”、于2016年12月31日提出申请、发明人为班德亚帕德耶等人，所述申请案也特此以全文引用的方式并入本文中。
技术领域
本发明一般来说涉及电子器件，且明确地说，涉及用于功率转换的电路。
背景技术
称作切换式电源的一类电源始于数十年前且当前着重用于电子工业中。切换式电源常见于许多类型的电子装备中，例如工业机械、汽车电子器件、计算机与服务器、移动消费型电子器件(移动电话、平板计算机等)、移动电子器件的电池充电器以及例如无线耳机及钥匙链闪光灯的低成本/轻量型物项。许多应用包含用于便携式电池供电装置的切换式电源，在便携式电池供电装置中，初始电压逐步降低到经减小电压以用于给装置的部件(例如以相当低电压直流(DC)电平操作的集成电路)供电。切换式供应器是受欢迎的，这是因为这些电源可是轻量型且低成本的。当与使用非切换式电源(例如线性电源)的先前方法相比时，切换式供应器在电力的电压及电流电平的转换中是高度高效的。
切换式电源中通过仅在需要时使用高速低损耗开关(例如MOSFET晶体管)来将能量从输入电源(举例来说，电池)转移到被供电的电子装备(负载)以维持负载所需的电压及电流电平而实现高效率。
执行从在特定电压及电流范围内供应电能的DC输入(例如电池)到不同DC电压及电流范围的转换的切换式电源称作“DC-DC”转换器。许多现代DC-DC转换器通过采用零电压转变(ZVT)而能够实现接近90％或90％以上的效率。ZVT技术由华(Hua)等人开发且描述于1994年发表的论文中(“新颖零电压转变PWM转换器(Novel Zero-Voltage-Transition PWMConverters)”，G.华(G.Hua)、C.-S.吕(C.-S.Leu)、Y.江(Y.Jiang)及F.C.李(F.C.Lee)，IEEE电力电子学报(IEEE Trans.Power Electron.)，第9卷，第2期，213-219页，1994年3月)，所述论文以其全文引用的方式并入本文中。在DC-DC转换器中使用ZVT功能会减小否则将因切换损失而发生的能量损失。ZVT还具有减小DC-DC转换器的主要电力开关上的电压应力的额外益处。开关上的电压应力的减小允许开关具有较低电压容差额定值，且因此，可能地，开关可是较小且成本较低的。
先前DC-DC转换器所采用的ZVT电路引入额外开关以及切换元件上的对应额外能量损失及电压应力。然而，与采用ZVT功能性的切换转换器的总体性能改进相比，ZVT功能的能量损失及电压应力的影响不太显著。仍需要用以减小ZVT功能的能量损失及电压应力的进一步改进。这些改进将准许电子装备在增加电池寿命、降低操作成本及改进热管理方面得以改进。
发明内容
在所描述实例中，一种控制功率转换器的方法包含执行多个循环，所述循环包含：在第一周期期间接通第一开关，所述第一开关耦合到电源及开关节点；在第二周期期间接通第二开关，所述第二开关耦合到所述开关节点；在所述第二周期期间的第一时间处接通第三开关且在所述第二周期之后的第二时间处通过第一断开信号关断所述第三开关，所述第一断开信号包含高放电信号、后续的较低放电信号，所述第三开关耦合到辅助节点及第二电感器，所述第二电感器耦合到所述辅助节点；及在所述第二时间之后的第三时间处接通第四开关且在后一循环的所述第一周期期间关断所述第四开关，所述第四开关耦合到所述辅助节点。
附图说明
图1是图解说明ZVT DC-DC降压功率转换器的电路图。
图2是用以操作ZVT功能性的开关转变事件的顺序的时序图。
图3是针对本申请案的实例性布置的用以操作ZVT功能性的开关转变事件的顺序的时序图。
图4是一组波形图，其中具有图3的时序图。
图5是ZVT共振电路的理想等效电路图的电路图。
图6是替代布置中的ZVT共振电路的理想等效电路图的电路图。
图7是实施例ZVT降压转换器电路的简化电路图。
图8是实施例开关控制的简化电路图。
图9是展示对例如图8的实施例的实施例的模拟的图。
图10是在具有及不具有图8的电路的情况下的模拟结果的图。
图11是方法实施例的流程图。
图12是另一电路实施例的电路图。
具体实施方式
不同图中的对应编号及符号通常是指对应部分，除非另有指示。所述各图未必按比例绘制。
术语“经耦合”可包含利用介入元件做出的连接，且在“经耦合”的任何元件之间可存在额外元件及各种连接。
为更好地图解说明先前ZVT方法的缺点，图1的电路100图解说明布置成降压转换器电路拓扑的ZVT DC-DC转换器。降压DC-DC转换器提供处于比输入电压低的电压的输出电压。可受益于ZVT切换的使用的其它类型的DC-DC转换器包含但不限于：升压转换器，其将到负载的电压增大到大于输入电压的电压；及降压-升压DC-DC转换器，其在降压与升压功能之间动态地转变以适于各种输入电压电平(具有可能大于或小于输出电压的输入电压)以将输出电压提供到负载。
图1是ZVT DC-DC降压转换器电路100的切换元件、关键无源组件及关键寄生元件的简化电路图。为使阐释简单化，图1省略了次要组件、次要寄生元件、用于监视输出电压的电路及用于控制实例性ZVT DC-DC降压功率转换器中利用的开关计时的控制电路。
在图1中，电路100包含连同输出电感器106(Lo)及电容器108(Co)一起执行降压转换器的主要功能的两个主要电力开关102(S1)及104(S2)。降压转换器电路100以输出电压电平Vo向负载(表示为电阻器110(Ro))供应能量，所述输出电压电平Vo是来自DC输入电压供应器112(Vin)的经减小电压。Vin表示以下两者：为到ZVT功率转换器的输入电压源(例如，电池或另一电源)的外部元件，及跨越Vin输入电压源的正及负端子的电压电平。
辅助开关Sa1及Sa2以及辅助电感器La是为实现ZVT功能性而添加到常规切换转换器拓扑的组件。促成开关S2上的电压应力的主要寄生电感在图1中由寄生电感114(Lbyp)表示。晶体管102的源极端子、晶体管104的漏极端子以及每一辅助电感器116(La)及输出电感器106(Lo)的一个端子耦合到共同开关节点118(开关节点)，如图1中所图解说明。第一辅助开关120(Sa1)、第二辅助开关122(Sa2)及辅助电感器116一起耦合在辅助节点124(Aux节点)处。图1的实例性电路100中的全部四个开关(S1、S2、Sa1及Sa2)展示为实施为增强模式n沟道MOSFET。开关S1及S2的漏极到源极寄生电容对于电路描述是重要的且在图1中分别图解说明为电容126(Cds1)及电容128(Cds2)。MOSFET开关的固有体二极管还展示为耦合在图1的所有开关(S1、S2、Sa1及Sa2)的源极与漏极之间。
虽然通常使用增强模式n沟道MOSFET作为DC-DC转换器中的开关，如图1中的实例中所展示，但其它类型的晶体管开关以及二极管开关已被采用且可用于形成电路100。图1中的开关还可用于形成其它类型的切换式功率转换器。
电路100通过在两种主要状态之间交替地进行切换而向负载供应经减小电压(使输出电压(Vo)跨越电阻器110(Ro))。在主要状态中的一者(通过将开关S1闭合且将开关S2断开而定义，此意指开关S1是被接通的晶体管，而开关S2是被关断的晶体管)中，输入电压源(Vin)向负载供应能量，而且还在电感器Lo中存储用以维持或增加磁能的能量。在另一主要状态(通过将开关S1断开且将开关S2闭合而定义，此意指开关S1是被关断的晶体管，而开关S2是被接通的晶体管)中，来自输入电压(Vin)的电流流动被阻断。在此状态中，先前存储于电感器Lo中的磁能被转换为电能，且在输出端子处将能量供应给负载(电阻器Ro)。通过使电路在主要状态中的每一者中花费的相对时间量变化而使跨越负载Ro的输出电压Vo维持处于预定义范围内。
在上文中所描述的两种状态之间进行交替的转换器有时描述为经脉冲宽度调制(PWM)切换转换器。使用此描述是因为输出电压Vo与输入电压Vin乘以开关S1的工作循环(开关S1的接通时间与总循环周期的比率)成比例。通常，先前已知的降压转换器在这些状态之间进行循环(通常以例如数百kHz到1MHz及1MHz以上的频率进行)。除两种主要状态之外，在两种主要状态之间的转变期间存在短暂空载时间。在空载时间期间，开关S1及S2同时断开，即，实施开关S1及S2的晶体管被同时关断。空载时间用于确保不存在跨越输入电压源(Vin)直接到接地的高电流路径，所述高电流路径可在开关S1及S2两者被同时闭合的情况下发生。常规PWM切换式电源在每一操作循环期间采用两个空载时间：第一空载时间在开关S1断开时发生且在开关S2闭合时结束；且第二空载时间在开关S2断开时发生且在开关S1闭合时结束。
在ZVT转换器(例如电路100)中，ZVT功能在第二空载时间随S2断开而开始之前开始，且ZVT功能在第二空载时间随开关S1闭合而结束之后结束。ZVT功能在上文所描述的降压转换器循环的第一空载时间(开关S1断开与S2闭合之间的时间)中不操作。
图2以时序图图解说明用于操作降压转换器电路100中的ZVT功能性的开关转变事件的顺序。在图2中，切换事件标示为t0、t1、t3及t4。(注意，在将常规ZVT DC-DC降压转换器的切换事件顺序与实例性实施例的切换事件顺序进行比较时，为增加阐释的简单性，图2中不存在标示为t2的事件。)在图2中，上文中所描述的在开关S2断开与开关S1闭合之间的时间间隔期间的空载时间在事件t1处开始且在事件t3处结束。
图1中所图解说明的四个开关(主要S1、S2以及辅助开关Sa1及Sa2)中的每一者的断开及闭合状态在图2中由施加到开关栅极的电压(分别为Vg1、Vg2、Vga1及Vga2)表示且以四个图232、234、236及238展示。图232图解说明开关S1的栅极上的电压，图234图解说明开关S2的栅极上的电压，图236图解说明开关Sa1的栅极上的电压，且图238图解说明开关Sa2的栅极上的电压。施加到开关栅极的标注为Von的电压指示开关是闭合的(对应晶体管接通)，且标注为Voff的电压指示开关是断开的(对应晶体管关断)。图2图解说明切换事件的顺序且不图解说明特定电压电平、波形形状及时间增量。
先前已知方法的ZVT功能性在图2中标示为t0的事件处开始，其中开关Sa1接通，如图236中所展示。在事件t0之前的时间中，开关S2已闭合且开关S1及Sa2已断开达当前降压转换器循环的显著部分。时间从图2中所图解说明的事件t0前进到事件t1。在时间t1处，开关S2断开，如图234中所展示。在下一事件t3处，开关S1及Sa2闭合，如图232、238两者中所展示。开关Sa1在时间t3处断开，如图236中所展示，且在用以提供空载时间的短延迟之后，Sa2仅在事件t3之后闭合，如图238中所展示。在事件t4处，Sa2断开，如图238中所展示，以在降压转换器的当前循环内完成ZVT功能性。
图1中所图解说明的实例性常规ZVT降压转换器电路100在主要电力开关S1于图2中所图解说明的标示为t3的事件处从断开转变为闭合(S1接通，如图232中所展示)时实现ZVT。开关S1在t3处接通，其中跨越开关S1为零伏或接近零伏。对于电路100，为在S1接通(或闭合)之前达到跨越开关S1为零伏或接近零伏的条件，使用L-C共振电路。所述L-C共振电路增大开关S1的源极端子(耦合到图1的节点“开关节点”)处的电压，直到所述电压大约等于S1的漏极端子处的电压为止，所述漏极端子处的电压耦合到输入电压Vin且大约等于输入电压Vin。所述L-C共振电路包含辅助电感器La以及电容Cds1与Cds2(分别为开关S1及S2的漏极到源极寄生电容，参见图1)的并联组合。此L-C共振电路在本文中称为“ZVT共振电路”。ZVT共振电路是电路100的一部分。在一些方法中，ZVT共振电路仅在开关Sa1闭合且开关S1、S2及Sa2断开时发生共振，此发生于图2中的事件t1与t3之间的时间跨度期间。对于一些方法，事件t1与t3之间的时间跨度等于ZVT共振电路的共振频率的四分之一循环。
虽然在与经形成不具有ZVT功能的DC-DC转换器相比时，并入有ZVT功能的一些常规DC-DC转换器在晶体管开关上通常具有较低能量损失及较低电压应力，但ZVT功能本身引入额外能量损失及电压应力。
存在两个促成先前已知ZVT功能的能量损失的关键因素，所述能量损失通过使用实施例得以减小。首先，在辅助开关Sa1关断时正传导峰值电流时能量被损耗，这是因为峰值电流穿过MOSFET线性区域而转变。在ZVT操作期间促成能量损失的第二关键因素是穿过辅助开关Sa1、Sa2、主要开关S1及电感器La的传导损失的总和。
因ZVT功能而产生的电压应力的最显著影响是对开关S2所需的电压容差的影响。开关S2上的电压应力影响S2晶体管大小及潜在成本。开关S2上的电压应力是在开关Sa1关断时有峰值电流流动穿过开关Sa1从而产生由寄生电感114(图1中的Lbyp)诱发的跨越开关S2的电压尖峰的结果。另外，在Sa1关断时有电流流动穿过Sa1的情况下跨越Sa1存在电压尖峰，此归因于因寄生电感而发生的振铃。然而，为实现较高电压容差而对Sa1进行大小设定不会对潜在转换器成本造成显著影响，这是因为Sa1已是相对小的晶体管(当与主要功率晶体管S1及S2相比时)。
如上文所论述，图1以简化电路图图解说明ZVT DC-DC降压功率转换器的切换元件、关键无源组件及关键寄生元件。出于简化目的，图1省略了次要组件、次要寄生元件以及用于监视输出电压及控制先前方法及本申请案的实例性布置中存在的开关计时的电路。实施例包含对电路100中所描绘的开关的转变的排序及计时。因此，本文中使用电路100来阐释ZVT DC-DC降压功率转换器的切换事件以及图解说明本申请案的布置。
在实例性实施例中，所采用的开关转变排序及计时产生经改进功率效率。使用实施例的布置还实现开关实施方案的具有经减小半导体裸片面积的经改进ZVT功率转换器。
本申请案的实施例中所采用的开关转变排序及计时发生于ZVT功能的操作期间且并不显著影响电路100在电源循环的其余部分期间的操作。因此，不包含对完整电源循环的描述。
图3以时序图图解说明针对‘750申请案的实例性布置的用以操作ZVT功能性的开关转变事件的顺序。注意，虽然所述实施例可连同例如‘750申请案中所描述的ZVT转换器一起使用，但所述实施例不限于此且可与其它ZVT转换器电路一起使用。在ZVT转换器中，使用所述实施例会增加效率且产生较低晶体管成本，所述实施例包含但不限于本文中所论述的说明性实例。在图3中，切换事件标示为t0、t1、t2、t3及t4。
图1中所图解说明的四个开关(S1、S2、Sa1及Sa2)中的每一者的断开及闭合状态在图3中由施加到开关栅极的电压(分别为Vg1、Vg2、Vga1及Vga2)表示。图332图解说明开关S1的栅极端子处的电压Vg1。图334图解说明开关S2的栅极端子处的电压Vg2。图336图解说明开关Sa1的栅极端子处的电压。图338图解说明开关Sa2的栅极端子处的电压。施加到开关栅极的标注为Von的电压指示开关是闭合的，这是因为晶体接通，且标注为Voff的电压指示开关是断开的，这是因为晶体管。图3中的图332、334、336及338图解说明切换事件的顺序。图3不图解说明特定电压电平、波形形状及时间增量。对于所述实施例及其它ZVT方法两者，开关Sa1关断与开关Sa2接通之间存在短暂空载时间。此空载时间用于确保跨越输入电压源Vin不存在高电流路径。开关Sa1关断与开关Sa2接通之间的空载时间不显著影响电路100的功能性。因此，为使阐释进一步简单化，开关Sa1关断、介入空载时间及开关Sa2接通在图3中图解说明为发生于单个事件中(时间t2处)。
‘750申请案的实例性布置的ZVT功能性在图3中以标示为t0的事件开始，其中开关Sa1接通，如图336中所展示，而开关S2保持闭合(接通)且开关S1及Sa2保持断开。在图3中，时间前进到事件t1。在事件t1处，开关S2断开，如图334中所展示。在下一事件t2处，如图3中所展示，开关Sa1断开，如图336中所图解说明，且在满足空载时间要求的短延迟之后，开关Sa2闭合，如图338中所展示。(与本申请案的布置形成鲜明对比，在先前方法中，ZVT电路在时间t2处不采用切换事件，如先前所述。)如图3中所展示，针对本申请案的布置，在事件t3处，开关S1闭合，如图332中所图解说明。在事件t4处，开关Sa2断开，如图338中所展示，以在降压转换器的当前循环内实现ZVT功能性。
另外，本文中所提供的波形及时序图未标注有电压及电流值以及时间增量，这是因为特定值取决于如何实施特定实例性布置。当在本文中对波形进行比较时，使用相同相对电压、电流及时间标度。
针对上述切换事件之间的每一连续时间跨度，接着描述在相应时间跨度内本申请案的布置所采用的ZVT功能性以及开关转变排序及计时以及本布置与先前方法的比较。另外，下文中提供对用以控制本申请案的布置的开关排序及计时的电路功能性的描述。
在ZVT功能的操作期间的第一时间跨度介于事件t0与t1之间，如图3中所展示。ZVT功能在每一降压转换器循环期间于事件t0处开始。在t0之前的时间中，ZVT功能以如下状态开始：开关S1断开且开关S2闭合，并且开关Sa1及Sa2断开。在事件t0处，开关Sa1闭合，从而允许电流流动穿过辅助电感器La，所述电流从零安培斜升直到电感器La中流动的电流大约等于流动穿过电感器Lo的电流为止。同时，闭合开关S2中流动的电流斜升到零或接近零。针对所述实施例的布置及其它ZVT方法两者的电路100的行为对于在事件t0处开始且在事件t1处结束的时间间隔是类似的，只不过事件t1在事件t0之后发生的时间由本申请案的布置的控制电路调整。下文中进一步描述所述调整。
对事件t1发生的时间的调整可经执行以修改ZVT共振电路的共振轨线，使得开关节点电压在事件t3处将等于或几乎等于输入电压Vin(以下描述后续事件的ZVT功能性)。持续地调整共振轨线允许ZVT功能适于负载中的动态改变及其它操作条件。对t1(在t0处的事件之后)发生的时间的调整在所述布置中通过监视及调整在S2于事件t1处被关断时流动穿过开关S2的电流Is2而间接实现。为实现对S2关断电流的调整，在事件t3处测量开关节点电压。如果开关节点电压在时间t3处等于或大于Vin，那么S2关断电流的目标值(在S2关断时穿过S2的电流或IS2-off)逐步减小。如果开关节点电压在时间t3处小于Vin，那么Is2-off逐步增加。在紧跟着的降压转换器循环的ZVT功能的操作期间，在事件t0与t1之间监视开关S2中的电流且将所述电流与Is2-off(前一循环中所设定)进行比较。在所述布置中，当电流Is2等于或小于Is2-off时，开关S2关断。
如图3中所展示，在ZVT功能的操作期间的第二时间跨度介于事件t1与t2之间。针对本申请案的布置及其它ZVT方法两者，开关S2在事件t1处断开，其中流动穿过开关S2的电流为零或接近零，如图334中所展示。开关S1及Sa2在t1处保持断开。在仅闭合开关Sa1的情况下，电感器La与开关S1及S2分别的寄生漏极到源极电容Cds1及Cds2的并联组合共振(ZVT共振电路)。在实施例的实例性布置中，事件t2在事件t1之后的1/6tr的时间处发生(其中“tr”是ZVT共振电路的共振周期)。在1/6tr处，开关节点达到大于1/2Vin的电压。在时间t2处，Sa1断开且Sa2闭合(在断开Sa1与闭合Sa2之间的短空载时间延迟之后)，如图3中的图336、338中所展示。
图4以图440、442及444图解说明针对‘750申请案的实例性布置的标示为I(La)的辅助电感器116(La，图1)中的电流且还呈现将所获得的电流与针对常规ZVT转换器以其它方法获得的对应电流进行比较的图。为图解的清晰起见，图4中所展示的切换事件t0、t1、t2、t3及t4分别从图3复制于图432、434、436及438中。图4的针对I(La)波形的时间标度对于本申请案的布置及出于比较目的所图解说明的先前方法两者是相同的。
图4的图432、434、436及438分别对应于图3中的图332、334、336及338，且分别描绘关于图1中的电路100的开关S1、S2、Sa1及Sa2上的栅极电压。在图4中，以事件t0、t1、t2、t3及t4图解说明‘750申请案的实例性排序布置。
在图4中，电感器La(图1中标示为116)中流动的电流展示于针对在进行事件时间t2调整情况下的I(La)的单独图440及针对在不进行t2调整情况下的I(La)的单独图442以及将两种布置组合于相同轴系上的图444上。图444经呈现以图解说明其中进行t2调整的布置在事件t2与t4之间的时间跨度期间以较低电感器La电流操作达较短时间周期。针对图444中的重叠波形图，使用虚线来图解说明在不进行t2调整情况下的电流I(La)以展示波形显著不同的位置。在图4的图440、442及444中，穿过Lo的电流由标示为I(Lo)的固定网格线表示。实际上，I(Lo)并非固定值且是负载相依的。为使阐释简单化，I(Lo)展示为固定值。
调整t2或不调整t2的方法之间的额外差异在于：在其中调整t2的布置中，在于事件t2处断开开关Sa1时有电流流动穿过开关Sa1的情况下发生电压尖峰，此归因于因寄生电感而发生的振铃。在其中t2与t3一致的其它ZVT降压转换器中，此电压尖峰仅跨越开关S2而出现，这是因为在尖峰发生时开关S2断开且开关S1闭合。相比之下，在其中调整t2的布置中，所述布置通过在S1及S2两者均断开的情况下且在S1的漏极到源极电容(Cds1)被完全放电之前断开开关Sa1而操作，从而跨越串联的开关S1及S2两者分布电压尖峰。具体来说，在其中调整t2的方法中，开关S1及S2分别的寄生漏极到源极电容Cds1及Cds1的串联组合形成跨越其发生电压尖峰的电容式分压器。跨越S1及S2两者分配电压尖峰会减小开关S2的电压容差要求(当与在其它方法中针对相同开关的电压容差要求相比时)。在进行t2调整情况下不增大开关S1的电压容差要求，这是因为在实例性布置中发生于Sa1断开时的跨越S1的尖峰小于在降压转换器的操作期间的其它时间处跨越S1的电压。减小开关S2的电压容差要求允许使用较小且较廉价晶体管来实施开关S2。
针对其中进行t2调整的方法，在ZVT功能的操作期间的第三时间跨度介于事件t2与t3之间。如上文中所述，在对图3的描述中，‘750申请案的布置的事件t2发生于发生开关Sa1从闭合到断开的转变及随后发生的开关Sa2从断开到闭合的转变时，其中开关S1及S2保持断开。当开关Sa1断开且开关Sa2闭合时，ZVT共振电路配置被改变且跨越电感器La的电压发生反向。穿过电感器La的电流流动将沿相同方向继续进行，且共振将在不同轨线上继续进行，其中La中的电流朝向零共振，从而致使开关节点继续进行充电。在事件t2处存储于La中的能量继续对开关节点进行充电直到其变得大约等于输入电压Vin为止，假设时间t2处的事件在开关节点电压仍充分高于Vin电压电平的1/2的情况下发生。应注意，对于理想电路，如果t2将发生于开关节点恰好为1/2Vin时，那么存储于电感器La中的能量将把开关节点电压充电到Vin。然而，在实例性布置中，t2应在开关节点处于大于1/2Vin的电压的情况下发生以适应组件参数变化及非理想电路特性。开关节点电压在事件t2之后的1/12tr的时间处变得大约等于Vin，此时，事件t3发生，其中S1闭合。此顺序展示于时间t3处的图432、434、436及438中。
图5以简化电路图图解说明在上文中所描述的从事件t1到t2的时间跨度期间操作的实例性配置的等效理想ZVT共振电路500。图6以另一简化电路图图解说明在上文中所描述的从事件t2到t3的时间跨度内的实例性配置的等效理想ZVT共振电路600。等效电路500及600两者均图解说明图1的电路100的一部分，其中开关S1、S2、Sa1及Sa2在相应时间跨度内呈上文中所描述的状态。为简单起见，在电路500及600的图式中，开关Sa1及Sa2在闭合时被视为理想的且展示为互连导体，且简单地未展示断开时。
如上文中所描述，针对本申请案的布置，在事件t2与t3之间的时间周期期间，电感器La中的所存储能量用于将开关节点从大于1/2Vin的电平充电到Vin。与本布置形成鲜明对比，针对使用其它方法的ZVT转换器，转换器利用来自功率转换器输入电压源Vin的能量来将开关节点充电到大约等于输入电压Vin。因此，较多能量被存储于La中且因此La中的电流在开关S1于先前方法的操作期间的t3处闭合时较高(与针对本申请案的布置相比)。针对其它方法，La中所存储的较多能量及穿过La的较高电流产生较大能量损失。
如上文中所述，本布置的事件t2并非其它方法转换器的操作的一部分。因此，其它方法ZVT共振电路继续在相同轨线上进行共振达从t1到t3的整个时间跨度。相比之下，针对本文中所描述的实例性布置，共振轨线在事件t2处被修改，如上文中所描述。
如图4中所图解说明，与其它方法相比，在‘750申请案的实例性布置的操作期间，穿过开关Sa1的电流在Sa1关断时较低。由于使开关节点电压斜升到大于1/2Vin的电平，因此穿过Sa1的电流较低。开关Sa1的关断被提早执行(当与其它方法相比时)，而非等到开关节点电压变得大约等于Vin之后执行。因此，针对本申请案的布置，当能量在晶体管线性区域中传导时(在从接通到关断的转变期间)被开关Sa1损失的能量低得多。
在ZVT功能的操作期间的第四及最后时间跨度介于事件t3与t4之间。在事件t3与t4之间的时间周期期间，开关S1在事件t3处接通且电感器La中的电流斜降到零，此时，Sa2在事件t4处关断，从而结束ZVT功能在当前降压转换器循环内的操作。在开关S1闭合之后，存储于电感器La中的电流的超过Lo中的电流的部分被传回到源极，且La中的电流的其余部分流动到Lo中以给负载供电。
在事件t3与t4之间的时间周期中其它方法的操作与‘750申请案的布置的操作之间存在至少三个差异。第一差异是：在其它方法中，在t3处，开关Sa1断开且开关Sa2闭合。对于‘750申请案的方法，在事件t3之前(在t2处)，Sa1断开且Sa2闭合，如上文中所描述。第二差异是：存储于电感器La中的能量的较小部分被传回到源极(当与其它方法相比时)，从而减小能量损失。第三差异是：对于其它方法，电感器La的电流在t3处达到其峰值。替代地，对于‘750申请案的方法，穿过La的峰值电流较低且在较早时间(在事件t2处)实现峰值电流，从而致使从t3到t4的时间周期针对所描述布置显著较短。另外，针对所描述布置的从t2到t4的时间比针对其它方法的从t3到t4的时间短。
上文中所描述的‘750申请案的实例性布置的操作致使开关Sa1、Sa2及S1以及电感器La各自以较低RMS电流电平传导电流达较短时间量(当与其它方法相比时)，从而产生显著较低能量损失。通过使用所述布置可获得的益处包含：穿过Sa1、Sa2、S1及La的RMS电流被降低，这是因为Sa1在开关节点电压达到Vin之前关断，从而在La、Sa1及Sa2中产生较低峰值电流；开关Sa1的传导时间被减少，这是因为开关Sa1比在先前方法中更早关断，从而在开关节点电压达到Vin之前关断；及由于La中的峰值电流针对上文中所描述的布置较低，因此La中的电流在较少时间内斜升到零，从而在开关S1中产生较低RMS电流。另外，由于La中的电流较迅速地斜升到零，因此开关Sa2、开关S1及电感器La的传导时间也被减少。
应注意，虽然所述实施例可并入有‘750申请案的电路及方法且应用于‘750申请案的电路及方法，但所述实施例不限于此且可应用于其它ZVT转换器布置及在其它ZVT转换器布置中使用。即，虽然本文中的实例将‘750申请案的电路及方法论述为实例性ZVT电路及方法，但所述实施例可与其它ZVT布置一起使用且还将获得那些申请案的优点。所附权利要求书的实施例及范围不限于本文中所描述的说明性实例。
图7是ZVT降压转换器电路的实施例的简化电路图。图7的类似地标示的元件执行与图1的元件类似的功能。即，元件702、704、706、708、710、712、714、716、718、720、722、724、726及728分别执行与图1中的元件102、104、106、108、110、112、114、116、118、120、122、124、126及128类似的功能。电路700在从S2关断时直到S1接通的间隔期间的操作的时序展示于图3中。在图7中，控制件752控制开关702(S1)，控制件754控制开关704(S2)，控制件756控制开关720(Sa1)，且控制件758控制开关722(Sa2)。由控制件752、754、756及758施加的接通/关断信号的时序分别根据图3中所展示的时序而控制开关702、704、720及722。
在图7的电路中，开关720(Sa1)在具有高于穿过负载电阻710的电流的电流的情况下关断，这是因为在关断时(t2，图3)，开关720载运负载电流加上ZVT操作的共振电流。此指示需要低驱动电流来关断开关720以限制电流(dI/dt)的改变，明确地说米勒平坦区(Miller plateau)及较低栅极电压的改变，这是因为低dI/dt使在关断期间由寄生回路电感及装置电容所致的跨越开关的振铃最小化。具有受控且持续的关断电流的单级驱动器可减小振铃，但代价是增大开关720的栅极信号的有效脉冲宽度及较高有效开关电阻(尤其对于窄脉冲宽度)。增大的有效脉冲宽度会增加辅助半桥及电感器中的循环电流。连同较高有效开关电阻，所述实施方案会遭受较高传导损失。
图8是开关控制的实施例的简化电路图。图8的类似地标示的元件执行与图7的元件类似的功能。即，元件816、820、824及856分别执行与图7中的元件716、720、724及756类似的功能。晶体管862是p型晶体管，其中所述晶体管的源极耦合到标示为“Boot”的经升压节点(即，高于Vin)。晶体管862由信号870驱动。由于晶体管862为p型，因此晶体管862在信号870为低时接通。晶体管864是从开关820的栅极耦合到开关820的源极的n型晶体管。晶体管864由信号872驱动。由于晶体管864为n型，因此晶体管864在信号872为高时接通。如图8中可见，从晶体管864关断的时间到晶体管862接通的时间之间存在间隙tg。另外，在晶体管862关断的时间与晶体管864接通的时间之间存在间隙tg。此将确保晶体管862及864不同时接通，从而防止Boot节点到Aux节点824的传导路径。除晶体管864之外，晶体管866也从开关820的栅极耦合到开关820的源极。晶体管866的通道宽度(N*W)是晶体管864的通道宽度(W)的数倍。晶体管866由信号874控制。晶体管866在晶体管864接通的时间的开始处接通达周期tp。因此，在时间tp期间，晶体管864及866两者均接通，从而提供极大下拉电流以将开关820的栅极放电。
时间周期tp经选择以将晶体管820的栅极电压迅速地驱动到米勒平坦区。在tp过去之后，晶体管866关断以提供低得多的关断电流及因此穿过开关820的较低dI/dt。因此控制件856在米勒平坦区之前提供对开关820的迅速关断(与在米勒平坦区期间的较慢关断相组合)以减小振铃。控制件856比恒定电流或恒定阻抗驱动更好地执行，这是因为控制件856提供甚至更快转变(在米勒区域之前)以及良好阻尼(此归因于米勒区域开始之后的缓慢关断)的优点，且使开关820的有效接通电阻在关断期间保持为低。
图9是展示类似图8的电路的电路的模拟的结果的图。迹线901是开关820(图8)的栅极上的电压。迹线903是对开关820(图8)的栅极进行充电或放电的电流。迹线974是施加到晶体管866(图8)的信号，所述信号类似于信号874。迹线972是施加到晶体管864(图8)的信号，所述信号类似于信号872。在点905处，开关820的栅极在信号870(图8)的控制下被晶体管862充电到高值。在点909处，高放电电流被施加到开关820(图8)的栅极，这是因为晶体管864及866(图8)两者分别因信号972及974而接通。信号974的接通时间的持续时间tp经选择使得开关820(图8)的栅极迅速地达到米勒平坦区911，但在米勒平坦区911开始时便结束。此提供对开关820(图8)的迅速关断从而对振铃具有良好阻尼，此归因于在米勒平坦区911期间具有较低放电电平。
图10是展示在具有及不具有图8的电路的情况下的模拟结果的图。迹线1013是使用控制件856(图8)来控制开关720(图7)的辅助节点724(图7)处的电压。迹线1015是使用控制件856(图8)来控制开关720(图7)的开关节点718(图7)处的电压。另外，迹线1021是穿过使用控制件856(图8)来控制开关720(图7)的辅助电感器716(图7)的电流。
相比之下，迹线1017是在不使用控制件856(图8)来控制开关720(图7)的情况下辅助节点724(图7)处的电压。迹线1019是在不使用控制件856(图8)来控制开关720(图7)的情况下开关节点718(图7)处的电压。迹线1023是在不使用控制件856(图8)来控制开关720(图7)的情况下穿过辅助电感器716(图7)的电流。点1009处的迹线1015与点1010处的迹线1019的比较展示使用包含控制件856的实施例会显著减小开关节点718(图7)处的振铃，同时改进开关节点718(图7)的斜升速度。另外，迹线1023展示穿过辅助电感器716(图7)的电流与迹线1021中所展示的电流相比更大且更持久。此展示使用控制件856(图8)来控制开关720(图7)的RMS功率节省。虽然此数据展示使用控制件856(图8)来控制开关720(图7)的特定益处，但控制件856还可用作控制件752、754及758(图7)以提供迅速关断从而分别针对开关702、704及722(图7)对振铃具有良好阻尼。
图11是方法实施例的流程图。方法1100以在事件t0处接通Sa1的步骤1102开始。步骤1104在t1处关断S2。步骤1106在t2处使用低放电关断Sa1。大约同时，步骤1108以高放电将Sa1放电达tp。步骤1110接通Sa2。步骤1112在t3处接通S1。步骤1114关断Sa2。步骤1116关断S1且步骤1118接通S2。在这些步骤之后，重复进行所述循环。
图11的方法可应用于‘750申请案的ZVT计时。另外，在替代实施例中，图11的方法可应用于ZVT计时电路而非‘750申请案的电路，且所述实施例及所附权利要求书不限于本文中所描述的说明性实例。
图12是另一实施例电路的电路图。电路1200包含控制器1280，所述控制器提供并入所述实施例的降压电路拓扑中的ZVT功率转换器。在实施例中，控制器1280可形成为单片集成电路或形成为多芯片封装，其可或可不包含图12中所展示的其它组件。图12的类似地标示的元件执行与图7的元件类似的功能。即，元件1202、1204、1206、1208、1210、1212、1216、1218、1220、1222、1224、1226及1228分别执行与图7中的元件702、704、706、708、710、712、716、718、720、722、724、726及728类似的功能。在电路1200中，再次展示图1的实例性降压转换器，所述降压转换器具有输入电压Vin、一对主要开关S1、S2，所述开关与输出电感器Lo、电容器Co及电阻Ro一起将电压Vout提供到耦合到输出的负载Ro。为提供转换器的零电压转变功能，使用辅助开关Sa1及Sa2以及电感器La来控制开关S1的源极端子处的电压且允许开关S1在S1的源极到漏极电压约为零时被接通。
在图12中，控制器1280将栅极控制电压Vg1、Vg2提供到主要开关S1、S2并且将栅极控制电压Vga1、Vga2提供到辅助开关Sa1、Sa2。除其它功能外，控制器1280还执行上文中所描述的图7的控制件752、754、756及758的功能。控制器1280实施用以操作电路1200的降压转换器的切换顺序。控制器1280还控制转换器操作循环的其它部分的栅极电压以调节输出电压。到控制器1280的输入包含输入电压Vin、输出电压Vout及开关节点电压Vsw。
控制器1280可以多种方式实施(举例来说，如电路，作为非限制性实例，所述电路包含微控制器、微处理器、CPU、DSP或其它可编程逻辑，如专用逻辑功能，例如状态机)，且可包含固定或用户可编程指令。此外，作为替代布置，控制器1280可实施于单独集成电路上，其中开关S1、S2、Sa1、Sa2及其余无源模拟组件实施于独立集成电路上。在替代方案中，开关S1、S2、Sa1、Sa2中的一或多者及其余无源模拟组件可实施于与控制器1280相同的衬底中。控制器1280可使用现场可编程门阵列(FPGA)或复杂可编程逻辑装置(CPLD)等等实施为专用集成电路(ASIC)。本文中所描述的布置的排序及计时控制可实施为软件、固件或硬编码指令。可使用延迟线及计数器等等来确定如由特定硬件设计者所确定的延迟1/6tr、1/12tr。由于本文中的布置实施为施加到转换器的晶体管的栅极信号的顺序的改变，因此在现有转换器电路中可通过修改软件及某一感测硬件而利用所述布置，且因此可使用所述布置来改进先前现有系统的性能而不需要全部替换转换器硬件。
在权利要求书的范围内，在所描述实施例中可做出若干修改，且其它实施例是可能的。

Claims (19)

1.一种控制功率转换器的方法，所述方法包括：
执行多个循环，每一循环包含：
在第一周期期间接通第一开关，所述第一开关具有耦合到电源的第一端子的第一电流处置端子及耦合到开关节点的第二电流处置端子；第一电感器的端子耦合到所述开关节点，所述第一电感器具有耦合到用于将电流供应到负载的输出端子的另一端子；
在第二周期期间接通第二开关，所述第二周期发生于所述第一周期之后，使得所述第一开关及所述第二开关不同时接通，所述第二开关具有耦合到所述开关节点的第一电流处置端子及耦合到所述电源的第二端子的第二电流处置端子；
在所述第二周期期间的第一时间处接通第三开关且在所述第二周期之后但在后一循环的所述第一周期开始之前的第二时间处关断所述第三开关，所述第三开关通过第一断开信号而关断，所述第一断开信号包含第一断开周期期间的高放电信号、后续的第二断开周期期间的低放电信号，具有第一电流处置端子的所述第三开关耦合到所述电源的所述第一端子且第二电流处置端子耦合到辅助节点及第二电感器的第一端子，所述第二电感器的第二端子耦合到所述开关节点；以及
在所述第二时间之后的第三时间处接通第四开关且在所述后一循环的所述第一周期期间关断所述第四开关，所述第四开关具有耦合到所述辅助节点的第一电流处置端子及耦合到所述电源的所述第二端子的第二电流处置端子。
2.根据权利要求1所述的方法，其中所述高放电信号由第一晶体管提供，且所述低放电信号由比所述第一晶体管小的第二晶体管提供。
3.根据权利要求2所述的方法，其中所述第一及第二晶体管两者在所述第一断开周期期间均接通，且所述第二晶体管在所述第二断开周期期间接通。
4.根据权利要求2所述的方法，其中所述第一晶体管的宽度是所述第二晶体管的宽度的倍数。
5.一种控制功率转换器的设备，其包括：
第一开关，其具有控制端子、耦合到电压源的第一电流处置端子及耦合到开关节点的第二电流处置端子；
第二开关，其具有控制端子、耦合到所述开关节点的第一电流处置端子及耦合到电压参考的第二电流处置端子；
第一电感器，其具有耦合到所述开关节点的第一端子，及耦合到用于将电流供应到负载的输出端子的第二端子；
第三开关，其具有控制端子、耦合到所述电压源的第一电流处置端子，及耦合到辅助节点的第二电流处置端子；
第四开关，其具有控制端子、耦合到所述辅助节点的第一电流处置端子，及耦合到所述电压参考的第二电流处置端子；
第二电感器，其具有耦合到所述开关节点的第一端子，及耦合到所述辅助节点的第二端子；
第一晶体管，其耦合到所述第三开关的所述控制端子以提供高放电信号，及第二晶体管，其耦合到所述第三开关的所述控制端子以提供低放电信号；以及
计时电路，其经配置以：将控制信号输出到所述第一、第二、第三及第四开关且控制所述第一晶体管及所述第二晶体管；将第一闭合信号耦合到所述第三开关的所述控制端子，之后将第一断开信号耦合到所述第二开关的所述控制端子；在所述第一断开信号之后的第一选定时间将第二断开信号耦合到所述第三开关的所述控制端子，所述第二断开信号包含第一周期期间的所述高放电信号、后续的第二周期期间的所述低放电信号；在所述第二断开信号之后的第二选定时间将第二闭合信号耦合到所述第四开关的控制端子；在所述第二闭合信号之后的第三选定时间将第三闭合信号耦合到所述第一开关的所述控制端子；在所述第三闭合信号之后将第三断开信号耦合到所述第四开关的所述控制端子；及在所述第三断开信号之后将第四断开信号耦合到所述第一开关的所述控制端子。
6.根据权利要求5所述的设备，其中所述高放电信号在所述第三开关的米勒平坦区开始时结束。
7.根据权利要求5所述的设备，其中所述第二晶体管具有小于所述第一晶体管的宽度的宽度。
8.根据权利要求5所述的设备，其中所述第一及第二晶体管两者在所述第一周期期间均接通且所述第二晶体管在所述第二周期期间接通。
9.根据权利要求5所述的设备，其中所述第一晶体管的宽度是所述第二晶体管的宽度的倍数。
10.根据权利要求5所述的设备，其中所述第一、第三及第四断开信号包含高放电周期期间的所述高放电信号、后续的所述低放电信号。
11.根据权利要求5所述的设备，其中所述第一、第二、第三及第四开关是场效应晶体管。
12.根据权利要求6所述的设备，其中所述第一周期比所述第二周期短。
13.一种集成电路，其包括：
第一开关控制输出；
第二开关控制输出；
第三开关控制输出；
第四开关控制输出；以及
计时电路，其经配置以在所述第三开关控制输出上引起第一闭合信号，之后在所述第二开关控制输出上引起第一断开信号；致使所述第三开关控制输出在所述第一断开信号之后的第一选定时间之后提供第二断开信号，所述第二断开信号包含第一周期期间的高放电信号、后续的第二周期期间的低放电信号；致使所述第四开关控制输出在所述第二断开信号之后的第二选定时间提供第二闭合信号；致使所述第一开关控制输出在所述第二闭合信号之后的第三选定时间提供第三闭合信号；致使所述第四开关控制输出在所述第三闭合信号之后的第四选定时间提供第三断开信号及在所述第三断开信号之后提供第四断开信号；及致使所述第二开关控制输出在所述第三断开信号之后提供第四闭合信号。
14.根据权利要求13所述的集成电路，其中所述高放电信号在耦合到所述第三开关控制输出的开关的米勒平坦区开始时结束。
15.根据权利要求13所述的集成电路，其中所述高放电信号由第一晶体管提供，且所述低放电信号由比所述第一晶体管小的第二晶体管提供。
16.根据权利要求15所述的集成电路，其中所述第一及第二晶体管两者在所述第一周期期间均接通，且所述第二晶体管在所述第二周期期间接通。
17.根据权利要求15所述的集成电路，其中所述第一晶体管的宽度是所述第二晶体管的宽度的倍数。
18.根据权利要求13所述的集成电路，其中所述第一、第三及第四断开信号包含高放电周期期间的所述高放电信号、后续的所述低放电信号。
19.根据权利要求13所述的集成电路，其中所述第一、第二、第三及第四开关控制输出经配置以控制场效应晶体管。
CN201710234583.8A 2016-04-15 2017-04-11 用于零电压转变功率转换器的自适应计时的方法及设备 Active CN107302309B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662323101P 2016-04-15 2016-04-15
US62/323,101 2016-04-15
US15/396,471 2016-12-31
US15/396,471 US10141846B2 (en) 2016-04-15 2016-12-31 Methods and apparatus for adaptive timing for zero voltage transition power converters

Publications (2)

Publication Number Publication Date
CN107302309A CN107302309A (zh) 2017-10-27
CN107302309B true CN107302309B (zh) 2020-11-24

Family

ID=60038500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710234583.8A Active CN107302309B (zh) 2016-04-15 2017-04-11 用于零电压转变功率转换器的自适应计时的方法及设备

Country Status (2)

Country Link
US (1) US10141846B2 (zh)
CN (1) CN107302309B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230020072A1 (en) * 2021-07-19 2023-01-19 Analog Devices, Inc. Zero-voltage switching for buck-boost converter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278120A (zh) * 2000-05-17 2000-12-27 深圳市华为电气技术有限公司 升压及降压变换软开关拓扑电路
CN103023322A (zh) * 2012-12-18 2013-04-03 黄文辉 一种软开关的降压式变换电路及其控制策略
CN204538968U (zh) * 2015-03-18 2015-08-05 山东明大电器有限公司 一种改进的zvt-pwmbuck电路
CN105322791A (zh) * 2014-07-31 2016-02-10 德克萨斯仪器股份有限公司 用于峰值切换以减小高频dc-dc转换器中的损失的方法和装置
CN205039692U (zh) * 2015-08-25 2016-02-17 张恒雄 升压降压复合型zvt零电压转换驱动控制电路

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594635A (en) 1993-03-30 1997-01-14 Motorola, Inc. Constant frequency, zero-voltage-switching converters with resonant switching bridge
JPH07123707A (ja) 1993-10-21 1995-05-12 Sanee Denki Kk 部分共振型定周波ｐｗｍ制御ｄｃ／ｄｃコンバータ
US5684688A (en) 1996-06-24 1997-11-04 Reliance Electric Industrial Company Soft switching three-level inverter
US5736842A (en) * 1996-07-11 1998-04-07 Delta Electronics, Inc. Technique for reducing rectifier reverse-recovery-related losses in high-voltage high power converters
SE511059C2 (sv) * 1997-01-24 1999-07-26 Ericsson Telefon Ab L M Förfarande och anordning för effektomvandling.
US6452814B1 (en) 2001-09-19 2002-09-17 Technical Witts, Inc. Zero voltage switching cells for power converters
JP2004215469A (ja) 2003-01-09 2004-07-29 Renesas Technology Corp スイッチング電源装置および電源制御用半導体集積回路
US7940033B2 (en) 2003-04-22 2011-05-10 Aivaka, Inc. Control loop for switching power converters
US7145316B1 (en) 2005-06-06 2006-12-05 Micrel, Inc. Control circuit for monitoring and maintaining a bootstrap voltage in an N-channel buck regulator
JP5082329B2 (ja) 2006-08-10 2012-11-28 富士電機株式会社 Ｄｃ−ｄｃコンバータ
JP5167665B2 (ja) 2007-03-26 2013-03-21 富士通セミコンダクター株式会社 降圧ｄｃ−ｄｃコンバータの制御回路、降圧ｄｃ−ｄｃコンバータおよびその制御方法
TW200906038A (en) 2007-07-26 2009-02-01 Richtek Technology Corp Non-synchronous step-up voltage converter with anti-oscillation function and the anti-oscillation method thereof
DE102007057230A1 (de) 2007-11-28 2009-06-04 Kostal Industrie Elektrik Gmbh Verfahren zur Steuerung eines Gleichstromstellers
US7782032B2 (en) 2007-12-03 2010-08-24 California Polytechnic Corporation System method and apparatus for a multi-phase DC-to-DC converter
EP2722979B1 (en) 2008-03-24 2022-11-30 Solaredge Technologies Ltd. Switch mode converter including auxiliary commutation circuit for achieving zero current switching
JP5326421B2 (ja) 2008-08-18 2013-10-30 富士電機株式会社 Ｄｃ−ｄｃコンバータの異常電流防止回路
JP4714250B2 (ja) 2008-09-10 2011-06-29 株式会社日立製作所 Ｄｃ−ｄｃコンバータ
KR101606400B1 (ko) 2008-12-30 2016-03-25 주식회사 동부하이텍 고속 차동 레벨 쉬프터 및 이를 포함하는 부트스트랩 드라이버
US8294440B2 (en) 2009-06-27 2012-10-23 Lowe Jr Brian Albert Voltage regulator using depletion mode pass driver and boot-strapped, input isolated floating reference
JP2011014738A (ja) 2009-07-02 2011-01-20 Mitsumi Electric Co Ltd 半導体集積回路
US20110149611A1 (en) 2009-12-21 2011-06-23 Intersil Americas Inc. Bidirectional signal conversion
US8929114B2 (en) 2011-02-24 2015-01-06 Virginia Tech Intellectual Properties, Inc. Three-level active neutral point clamped zero voltage switching converter
US9172299B2 (en) 2011-04-19 2015-10-27 Sparq Systems Inc. Digital EMI filter
CN102761247A (zh) 2011-04-26 2012-10-31 登丰微电子股份有限公司 转换电路的控制电路
US9036443B2 (en) * 2011-05-18 2015-05-19 The University Of Tokyo Integrated circuit device
CA2751915C (en) 2011-09-09 2020-03-31 Queen's University At Kingston Methods and circuits for improving the dynamic response of a dc-dc converter
US8723487B2 (en) 2012-03-09 2014-05-13 Majid Pahlevaninezhad Zero voltage switching interleaved boost AC/DC converter
US20130249520A1 (en) 2012-03-23 2013-09-26 Fairchild Semiconductor Corporation Boost regulator with timing controlled inductor bypass
KR101422940B1 (ko) 2012-12-05 2014-07-23 삼성전기주식회사 역률 보정 장치 및 그를 이용한 역률 보정 제어 방법
FR3000323B1 (fr) 2012-12-21 2016-05-13 Thales Sa Systeme d'alimentation a decoupage et aeronef comprenant un tel systeme
US9178422B2 (en) 2013-02-21 2015-11-03 Texas Instruments Incorporated Resonance-based single inductor output-driven DC-DC converter and method
US9148054B2 (en) 2013-03-14 2015-09-29 Volterra Semiconductor LLC Voltage regulators with kickback protection
US20150002115A1 (en) 2013-07-01 2015-01-01 Texas Instruments Incorporated Series-capacitor buck converter multiphase controller
TWI509964B (zh) 2013-07-19 2015-11-21 Upi Semiconductor Corp 電源轉換器的驅動器及其驅動控制方法
CN105830325B (zh) 2013-12-05 2019-04-19 德克萨斯仪器股份有限公司 电源转换器软启动电路
JP5979124B2 (ja) 2013-12-06 2016-08-24 株式会社デンソー スイッチング電源装置、電子装置及び車載装置
JP6368535B2 (ja) 2014-05-07 2018-08-01 ローム株式会社 Ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、ならびに電子機器
JP6368196B2 (ja) 2014-08-28 2018-08-01 ローム株式会社 降圧ｄｃ／ｄｃコンバータおよびそのコントロールｉｃ、オフィス用通信機器、電動自転車
CN104201884B (zh) 2014-09-15 2017-03-01 北京航天新风机械设备有限责任公司 一种软开关dc‑dc变换电路
US10177661B2 (en) 2015-06-15 2019-01-08 Futurewei Technologies, Inc. Control method for buck-boost power converters
JP6591220B2 (ja) 2015-07-15 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置および電力制御装置
US9680378B2 (en) 2015-08-28 2017-06-13 Sanken Electric Co., Ltd. Switching power-supply device
US9754740B2 (en) 2015-11-27 2017-09-05 Sanken Electric Co., Ltd. Switching control circuit and switching power-supply device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278120A (zh) * 2000-05-17 2000-12-27 深圳市华为电气技术有限公司 升压及降压变换软开关拓扑电路
CN103023322A (zh) * 2012-12-18 2013-04-03 黄文辉 一种软开关的降压式变换电路及其控制策略
CN105322791A (zh) * 2014-07-31 2016-02-10 德克萨斯仪器股份有限公司 用于峰值切换以减小高频dc-dc转换器中的损失的方法和装置
CN204538968U (zh) * 2015-03-18 2015-08-05 山东明大电器有限公司 一种改进的zvt-pwmbuck电路
CN205039692U (zh) * 2015-08-25 2016-02-17 张恒雄 升压降压复合型zvt零电压转换驱动控制电路

Also Published As

Publication number Publication date
CN107302309A (zh) 2017-10-27
US10141846B2 (en) 2018-11-27
US20170302149A1 (en) 2017-10-19

Similar Documents

Publication Publication Date Title
CN107294385B (zh) 用于零电压转换功率转换器的自适应定时的方法和设备
CN106664020B (zh) 用于多相位降压转换器电路的共享式自举电容器及方法
US9537400B2 (en) Switching converter with dead time between switching of switches
KR101229462B1 (ko) 프리휠링 다이오드를 구비한 스텝-다운 스위칭 레귤레이터
CN107404229B (zh) 用于零电压转变功率转换器的自适应计时的方法及设备
US10686361B2 (en) Synchronous rectifier gate driver with active clamp
WO2016202244A1 (en) Control method for buck-boost power converters
CN110165872B (zh) 一种开关控制电路及其控制方法
US7304463B2 (en) DC-DC converter
US7551004B2 (en) Inverter apparatus with improved gate drive for power MOSFET
US10673334B2 (en) Method for operating a power converter circuit and power converter circuit
US9793810B2 (en) Control method for zero voltage switching buck-boost power converters
US9998110B2 (en) System and method for variable impedance gate driver
CN109891730B (zh) Dc-dc转换器
CN108352785B (zh) 用于电力转换器中的谐振能量最小化的方法及设备
CN107302309B (zh) 用于零电压转变功率转换器的自适应计时的方法及设备
CN105917564B (zh) 用于操作开关调节器的电路和方法
Zhang et al. Comparison of continuous and discontinuous current source drivers for high frequency applications
CN212572391U (zh) 电子电路
Ribes-Mallada et al. Assessment of direct VRM topologies
TWI838215B (zh) 控制器和用於開關調節器的控制器中的方法
WO2018051086A1 (en) Dc-dc converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant