JP2007509589A - 制御された等しい遅延時間を有する分離バッファ - Google Patents
制御された等しい遅延時間を有する分離バッファ Download PDFInfo
- Publication number
- JP2007509589A JP2007509589A JP2006536863A JP2006536863A JP2007509589A JP 2007509589 A JP2007509589 A JP 2007509589A JP 2006536863 A JP2006536863 A JP 2006536863A JP 2006536863 A JP2006536863 A JP 2006536863A JP 2007509589 A JP2007509589 A JP 2007509589A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- delay
- input
- output
- variable delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/26—Time-delay networks
- H03H11/265—Time-delay networks with adjustable delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
本発明に基づいて、複数の分離バッファを介した遅延を一定に保つような回路が提供される。等しい遅延を有する分離バッファを用いた分岐を提供することにより、効率的なウェーハテストシステムの生成を可能にし、さらに、等しいラインの遅延を維持しながら分岐の分離を必要とする別のシステムの生成を可能にする。
Claims (23)
- 信号入力、可変遅延制御入力および出力を有する可変遅延分離バッファと、
該可変遅延分離バッファの該可変遅延制御入力を提供する出力を有する遅延制御回路であって、時間遅延基準を介した遅延に実質的に整合するために該可変遅延分離バッファを介した遅延を制御するように、出力における遅延制御電位を設定する、遅延制御回路と
を備える、装置。 - 前記遅延制御回路が、
基準遅延ラインと、
信号入力、可変遅延制御入力および出力を有する基準バッファと、
該基準遅延ラインに接続された第1の入力と、該基準バッファの該出力に接続された第2の入力と、該基準バッファの該可変遅延制御入力および前記可変遅延分離バッファの前記可変遅延制御入力に接続された出力とを有する位相比較器と
を備える、請求項1に記載の装置。 - 前記可変遅延分離バッファと前記基準バッファとが単一のウェーハ上に製造されている、請求項2に記載の装置。
- 複数の駆動バッファをさらに備え、該駆動バッファの各々は、前記可変遅延分離バッファの前記出力に接続された信号入力と、システム電圧を受け取るように接続された電源入力とを有する、請求項1に記載の装置。
- 前記駆動バッファおよび前記可変分離バッファの各々がCMOSインバータを備える、請求項4に記載の装置。
- 前記可変遅延分離バッファが、前記可変遅延制御入力を提供する可変電流シンクを有する差動増幅器を備える、請求項1に記載の装置。
- 前記基準遅延ラインによって前記位相比較器の前記第1の入力に接続され、前記基準バッファによって該位相比較器の前記第2の入力に接続された発振器と、
該基準バッファの前記可変遅延制御入力と前記可変遅延分離バッファの前記可変遅延制御入力とに該位相比較器の前記出力を接続するループフィルタと
をさらに備える、請求項2に記載の装置。 - 前記基準バッファおよび分離バッファの前記可変遅延制御入力が各々、高レベル電圧入力ラインと低レベル電圧入力ラインとを備え、
システム電圧がシステム高電圧電源およびシステム低電圧電源とを含み、
前記ループフィルタが該基準バッファおよび該可変遅延分離バッファの該高レベル電圧入力ラインと該低レベル電圧入力ラインとに前記位相比較器の前記出力を接続し、該ループフィルタは、該位相比較器の出力を積分および集める手段を備え、該手段は、該高電圧電源に対して該高レベル電圧ライン上に積分した信号を提供し、該低電圧電源に対して該低レベル電圧ライン上に積分した信号を提供し、該高電圧ラインおよび該低電圧ライン上の該積分した信号が該高レベル電圧電源と該低レベル電圧電源との間に集められるようになされる、請求項7に記載の装置。 - 前記積分および集める手段が、
前記位相比較器の前記出力に接続された第1の端子と、第2の端子とを有する第1の抵抗と、
前記システム高電圧電源を受け取るようにシステム高電圧電源ラインに接続された第1の端子と、第2の端子とを有する第2の抵抗と、
第1のコンデンサと、
該第1および第2の抵抗の該第2の端子に接続された非反転(+)入力と、反転(−)入力と、前記基準バッファおよび前記可変遅延分離バッファの前記高電圧入力ラインに接続された出力とを有する第1の増幅器であって、該第1の増幅器の該出力は該第1のコンデンサを介して該非反転(−)入力にフィードバックされる、第1の増幅器と、
該位相比較器の該出力に接続された第1の端子と、第2の端子とを有する第3の抵抗と、
システム低電位を受け取るようにシステム低電圧電源ラインに接続された第1の端子と、第2の端子とを有する第4の抵抗と、
第2のコンデンサと、
該第3の抵抗の該第2の端子に接続された反転(−)入力と、該第4の抵抗の該第2の端子に接続された非反転(+)入力と、該基準バッファおよび該可変遅延分離バッファの前記低電圧入力ラインに接続された出力とを有する第2の増幅器であって、該第2の増幅器の該出力は該第2のコンデンサを介して該非反転(−)入力にフィードバックされる、第2の増幅器と
を備える、請求項8に記載の装置。 - 前記可変遅延分離バッファが、
システム電圧から変化されるような制御電位を受け取る可変遅延制御入力を有する第1のインバータと、
該第1のインバータと直列に接続された第2のインバータであって、該システム電圧の受け取り部に接続された電源入力を有する、第2のインバータと
を備え、
前記基準バッファが、
システム電圧から変化されるような制御電位を受け取る可変遅延制御入力を有する第1のインバータと、
該第1のインバータと直列に接続された第2のインバータであって、該システム電圧の受け取り部に接続された電源入力を有する、第2のインバータと
を備える、請求項2に記載の装置。 - 前記可変遅延分離バッファの前記信号入力が、プローブカード上のチャネルの第1の端子を形成し、該チャネルの第2の端子は、ウェーハ上のデバイスをテストするためのテスト信号を伝送および受信するためのテスタへの接続用に構成されており、
前記駆動バッファの各々の前記出力は、該ウェーハ上のデバイスを接触させるためにそれぞれのプローブに接続するように構成されている、請求項4に記載の装置。 - 前記可変遅延分離バッファが第1の可変遅延分離バッファを備え、
前記装置が、さらなる遅延分離バッファを複数さらに備え、該さらなる遅延分離バッファの各々は、該第1の可変遅延分離バッファと共通に接続された信号入力と、前記遅延制御回路の前記出力に接続された可変遅延制御入力と、出力とを有する、請求項1に記載の装置。 - 複数の駆動バッファをさらに備え、該駆動バッファの各々は、前記第1の可変遅延分離バッファと前記さらなる可変遅延分離バッファとのうちの1つの出力に接続された信号入力と、システム電圧を受け取るように接続された電源入力とを有する、請求項12に記載の装置。
- ウェーハ上の複数のデバイスをテストするためのテスト信号を伝送および受信するテスタと、
該テスタに共通に接続された入力を有する複数の分離バッファであって、該分離バッファの各々は出力をさらに有する、分離バッファと、
各々が該ウェーハ上の該複数のデバイスのうちの1つに接触するように構成された複数のプローブであって、該プローブの各々は、該複数の分離バッファのうちの1つの該出力に接続された端子をさらに有する、プローブと
を備える、テストシステム。 - 前記分離バッファの各々が、該分離バッファのそれぞれの前記入力と前記出力との間の信号の時間遅延を制御するように設定された可変電位を受け取る可変遅延制御入力をさらに有し、
前記テストシステムは、
該分離バッファの該可変遅延制御入力に接続された出力を有する遅延制御回路であって、時間遅延基準に基づいて該出力における制御電位の大きさを設定する、遅延制御回路をさらに備える、請求項14に記載のテストシステム。 - 複数の駆動バッファをさらに備え、該駆動バッファの各々は、前記複数のプローブのうちの1つに前記複数の分離バッファのうちの1つの前記出力を接続し、システム電圧を受け取るように接続された電源入力を有する、請求項15に記載のテストシステム。
- 前記遅延制御回路が、
発振器と、
前記時間遅延基準を提供する基準遅延ラインであって、該発振器に接続された入力と、出力とを有する、基準遅延ラインと、
該発振器に接続された信号入力と、可変遅延制御入力と、出力とを有する基準バッファと、
該基準遅延ラインの該出力に接続された第1の入力と、該基準バッファの該出力に接続された第2の入力と、該基準バッファの該可変遅延制御入力および前記分離バッファの前記可変遅延制御入力に接続された出力とを有する、位相比較器と
を備える、請求項15に記載の装置。 - 前記分離バッファの各々は、システム電源電圧を受け取るように接続された電源入力を有し、
前記テストシステムは、
前記テスタに前記分離バッファの前記入力を接続する可変遅延制御バッファであって、可変遅延制御入力をさらに有する、可変遅延制御バッファと、
該可変遅延制御バッファの該可変遅延制御入力に接続された出力を有する遅延制御回路であって、時間遅延基準に基づいて該出力における遅延制御電位を設定する、遅延制御回路と
をさらに備える、請求項14に記載のテストシステム。 - ウェーハ上の集積回路をテストする方法であって、
集積回路(IC)上のテストパッドに接続するように構成された複数のプローブのうちの1つに、テスタチャネルから分配されるテスタからのテストデータ信号を供給することと、
複数の分岐に分離バッファを介して該チャネルを分配することであって、該分岐の各々は該複数のプローブのうちの1つに接続されている、ことと
を包含する、方法。 - 前記分離バッファの各々が実質的に同一の遅延を提供するように、該分離バッファを介して遅延を制御することをさらに備える、請求項19に記載の方法。
- 前記分離バッファを介して遅延を制御するステップが、該分離バッファに印加される電源電圧を変化させることによって遅延を制御する、請求項20に記載の方法。
- 前記分離バッファを介して遅延を制御するステップが、該分離バッファに流れる電流を変化させることによって遅延を制御する、請求項20に記載の方法。
- 前記複数の分岐の前に、前記チャネルに可変遅延バッファを提供することと、
該複数の分岐の各々を介して実質的に同一の遅延を提供するように、該可変遅延バッファの遅延を制御することと
をさらに備える、請求項19に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/693,133 US7154259B2 (en) | 2003-10-23 | 2003-10-23 | Isolation buffers with controlled equal time delays |
PCT/US2004/035205 WO2005040836A2 (en) | 2003-10-23 | 2004-10-22 | Isolation buffers with controlled equal time delays |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007509589A true JP2007509589A (ja) | 2007-04-12 |
Family
ID=34522309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006536863A Pending JP2007509589A (ja) | 2003-10-23 | 2004-10-22 | 制御された等しい遅延時間を有する分離バッファ |
Country Status (7)
Country | Link |
---|---|
US (3) | US7154259B2 (ja) |
EP (1) | EP1695099A4 (ja) |
JP (1) | JP2007509589A (ja) |
KR (1) | KR20060118499A (ja) |
CN (1) | CN100585417C (ja) |
TW (1) | TW200526963A (ja) |
WO (1) | WO2005040836A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010073489A1 (ja) * | 2008-12-26 | 2010-07-01 | 株式会社アドバンテスト | スイッチ装置、および試験装置 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6856150B2 (en) * | 2001-04-10 | 2005-02-15 | Formfactor, Inc. | Probe card with coplanar daughter card |
US6897699B1 (en) * | 2002-07-19 | 2005-05-24 | Rambus Inc. | Clock distribution network with process, supply-voltage, and temperature compensation |
US7154259B2 (en) * | 2003-10-23 | 2006-12-26 | Formfactor, Inc. | Isolation buffers with controlled equal time delays |
US6927605B2 (en) * | 2003-11-07 | 2005-08-09 | Hewlett-Packard Development Company, L.P. | System and method for dynamically varying a clock signal |
US7307433B2 (en) * | 2004-04-21 | 2007-12-11 | Formfactor, Inc. | Intelligent probe card architecture |
US7595629B2 (en) * | 2004-07-09 | 2009-09-29 | Formfactor, Inc. | Method and apparatus for calibrating and/or deskewing communications channels |
US7453258B2 (en) | 2004-09-09 | 2008-11-18 | Formfactor, Inc. | Method and apparatus for remotely buffering test channels |
US7262624B2 (en) * | 2004-12-21 | 2007-08-28 | Formfactor, Inc. | Bi-directional buffer for interfacing test system channel |
US7245134B2 (en) * | 2005-01-31 | 2007-07-17 | Formfactor, Inc. | Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes |
US7650246B2 (en) * | 2005-08-31 | 2010-01-19 | International Business Machines Corporation | Process and apparatus for estimating circuit delay |
US7653356B2 (en) * | 2005-09-15 | 2010-01-26 | Silicon Laboratories Inc. | System and method for reducing spurious emissions in a wireless communication device including a testing apparatus |
US20070099586A1 (en) * | 2005-11-01 | 2007-05-03 | Silicon Laboratories Inc. | System and method for reducing spurious emissions in a wireless communication device including a testing apparatus |
US7557592B2 (en) * | 2006-06-06 | 2009-07-07 | Formfactor, Inc. | Method of expanding tester drive and measurement capability |
US7439751B2 (en) * | 2006-09-27 | 2008-10-21 | Taiwan Semiconductor Manufacturing Co, Ltd. | Apparatus and method for testing conductive bumps |
JP2008107780A (ja) * | 2006-09-29 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 信号伝達回路,表示データ処理装置,および表示装置 |
US7814450B2 (en) * | 2006-12-31 | 2010-10-12 | Texas Instruments Incorporated | Active skew control of a digital phase-lock loop using delay lock-loops |
KR100851550B1 (ko) * | 2007-02-27 | 2008-08-11 | 삼성전자주식회사 | 테스트 시스템 및 그것의 고전압 측정 방법 |
US7924035B2 (en) * | 2008-07-15 | 2011-04-12 | Formfactor, Inc. | Probe card assembly for electronic device testing with DC test resource sharing |
DE102008045196A1 (de) * | 2008-08-30 | 2010-03-04 | Qimonda Ag | Sondenkarte für Wafertests |
US20100066442A1 (en) * | 2008-09-15 | 2010-03-18 | Fenghao Mu | Method and Apparatus for Tunable Current-Mode Filtering |
US8633722B1 (en) * | 2010-09-29 | 2014-01-21 | Xilinx, Inc. | Method and circuit for testing accuracy of delay circuitry |
US10776233B2 (en) | 2011-10-28 | 2020-09-15 | Teradyne, Inc. | Programmable test instrument |
US9759772B2 (en) | 2011-10-28 | 2017-09-12 | Teradyne, Inc. | Programmable test instrument |
US9477258B2 (en) | 2013-05-22 | 2016-10-25 | Industrial Technology Research Institute | Clock tree in circuit having a power-mode control circuit to determine a first delay time and a second delay time |
TWI505653B (zh) * | 2013-10-31 | 2015-10-21 | Usi Electronics Shenzhen Co Ltd | 一種增強隔離度電路 |
CN104601196B (zh) * | 2013-10-31 | 2017-06-06 | 环胜电子(深圳)有限公司 | 一种增强隔离度电路 |
KR102326661B1 (ko) * | 2015-08-13 | 2021-11-16 | 삼성전자주식회사 | 이퀄라이저 장치 및 이를 포함하는 메모리 장치 |
US10037615B2 (en) | 2016-07-01 | 2018-07-31 | Disney Enterprises, Inc. | System and method facilitating palette-based color editing |
CN110069952B (zh) * | 2019-03-27 | 2021-07-13 | 百富计算机技术(深圳)有限公司 | 终端测试方法、装置和终端测试系统 |
CN110007149B (zh) * | 2019-03-28 | 2021-01-22 | 河北远东通信系统工程有限公司 | 一种数字化移相辅助的线性比相方法 |
CN110007150B (zh) * | 2019-03-28 | 2021-01-22 | 河北远东通信系统工程有限公司 | 一种直接数字相位处理的线性比相方法 |
US20240044956A1 (en) * | 2022-08-05 | 2024-02-08 | Nanya Technology Corporation | Electronic device and phase detector |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63266919A (ja) * | 1987-04-24 | 1988-11-04 | Hitachi Ltd | 半導体集積回路装置 |
JPH0394511A (ja) * | 1989-09-07 | 1991-04-19 | Fujitsu Ltd | 半導体遅延回路 |
US5070297A (en) * | 1990-06-04 | 1991-12-03 | Texas Instruments Incorporated | Full wafer integrated circuit testing device |
JPH04115625A (ja) * | 1990-08-31 | 1992-04-16 | Fujitsu Ltd | 入力信号遅延回路 |
JPH04219015A (ja) * | 1990-04-04 | 1992-08-10 | Unisys Corp | クロック・デスキュー回路 |
JPH05199088A (ja) * | 1991-02-25 | 1993-08-06 | Toshiba Corp | 遅延回路 |
JPH0946196A (ja) * | 1995-07-28 | 1997-02-14 | Ando Electric Co Ltd | 可変遅延回路 |
JPH0980118A (ja) * | 1995-09-11 | 1997-03-28 | Advantest Corp | Icテスタ |
JPH1141076A (ja) * | 1997-07-15 | 1999-02-12 | Hitachi Ltd | 移相器及び無線通信機器 |
JPH11190760A (ja) * | 1997-12-26 | 1999-07-13 | Advantest Corp | 半導体試験装置 |
JPH11271406A (ja) * | 1997-11-26 | 1999-10-08 | Hewlett Packard Co <Hp> | 集積回路を試験するデバイスの構成要素の許容差を試験する装置 |
JP2000314764A (ja) * | 1999-05-06 | 2000-11-14 | Advantest Corp | Ic試験装置のタイミング校正方法及びこの校正方法に用いるショートデバイス |
WO2001013136A1 (fr) * | 1999-08-16 | 2001-02-22 | Advantest Corporation | Procede de correcteur de synchronisation pour testeur de circuit integre et testeur de circuit integre a fonctions correctrices utilisant ledit procede |
US6622103B1 (en) * | 2000-06-20 | 2003-09-16 | Formfactor, Inc. | System for calibrating timing of an integrated circuit wafer tester |
JP2003264452A (ja) * | 2002-03-07 | 2003-09-19 | Hitachi Ltd | 半導体集積回路装置およびデジタルカメラシステム |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4482861A (en) * | 1982-06-14 | 1984-11-13 | Tektronix, Inc. | Waveform measurement and display apparatus |
US5445635A (en) * | 1992-05-01 | 1995-08-29 | Hemostatic Surgery Corporation | Regulated-current power supply and methods for resistively-heated surgical instruments |
US5845059A (en) * | 1996-01-19 | 1998-12-01 | Stmicroelectronics, Inc. | Data-input device for generating test signals on bit and bit-complement lines |
US6181145B1 (en) * | 1997-10-13 | 2001-01-30 | Matsushita Electric Industrial Co., Ltd. | Probe card |
US6084426A (en) * | 1997-12-24 | 2000-07-04 | Intel Corporation | Compensated input receiver with controlled switch-point |
US6157231A (en) | 1999-03-19 | 2000-12-05 | Credence System Corporation | Delay stabilization system for an integrated circuit |
US6603323B1 (en) | 2000-07-10 | 2003-08-05 | Formfactor, Inc. | Closed-grid bus architecture for wafer interconnect structure |
US6771087B1 (en) * | 2001-06-04 | 2004-08-03 | Advanced Micro Devices, Inc. | System and method for testing integrated circuit modules |
US6570397B2 (en) * | 2001-08-07 | 2003-05-27 | Agilent Technologies, Inc. | Timing calibration and timing calibration verification of electronic circuit testers |
US6812691B2 (en) * | 2002-07-12 | 2004-11-02 | Formfactor, Inc. | Compensation for test signal degradation due to DUT fault |
US7154259B2 (en) * | 2003-10-23 | 2006-12-26 | Formfactor, Inc. | Isolation buffers with controlled equal time delays |
KR100630716B1 (ko) * | 2004-11-11 | 2006-10-02 | 삼성전자주식회사 | 다양한 패턴 데이터를 쓸 수 있는 반도체 메모리 소자 및그 전기적 검사방법 |
US7245134B2 (en) * | 2005-01-31 | 2007-07-17 | Formfactor, Inc. | Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes |
-
2003
- 2003-10-23 US US10/693,133 patent/US7154259B2/en not_active Expired - Fee Related
-
2004
- 2004-10-22 WO PCT/US2004/035205 patent/WO2005040836A2/en active Application Filing
- 2004-10-22 JP JP2006536863A patent/JP2007509589A/ja active Pending
- 2004-10-22 TW TW093132278A patent/TW200526963A/zh unknown
- 2004-10-22 KR KR1020067010026A patent/KR20060118499A/ko not_active Application Discontinuation
- 2004-10-22 CN CN200480031353A patent/CN100585417C/zh not_active Expired - Fee Related
- 2004-10-22 EP EP04796238A patent/EP1695099A4/en not_active Withdrawn
-
2006
- 2006-12-24 US US11/615,976 patent/US7362092B2/en not_active Expired - Fee Related
-
2008
- 2008-04-22 US US12/107,645 patent/US7586300B2/en not_active Expired - Fee Related
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63266919A (ja) * | 1987-04-24 | 1988-11-04 | Hitachi Ltd | 半導体集積回路装置 |
JPH0394511A (ja) * | 1989-09-07 | 1991-04-19 | Fujitsu Ltd | 半導体遅延回路 |
JPH04219015A (ja) * | 1990-04-04 | 1992-08-10 | Unisys Corp | クロック・デスキュー回路 |
US5070297A (en) * | 1990-06-04 | 1991-12-03 | Texas Instruments Incorporated | Full wafer integrated circuit testing device |
JPH04115625A (ja) * | 1990-08-31 | 1992-04-16 | Fujitsu Ltd | 入力信号遅延回路 |
JPH05199088A (ja) * | 1991-02-25 | 1993-08-06 | Toshiba Corp | 遅延回路 |
JPH0946196A (ja) * | 1995-07-28 | 1997-02-14 | Ando Electric Co Ltd | 可変遅延回路 |
JPH0980118A (ja) * | 1995-09-11 | 1997-03-28 | Advantest Corp | Icテスタ |
JPH1141076A (ja) * | 1997-07-15 | 1999-02-12 | Hitachi Ltd | 移相器及び無線通信機器 |
JPH11271406A (ja) * | 1997-11-26 | 1999-10-08 | Hewlett Packard Co <Hp> | 集積回路を試験するデバイスの構成要素の許容差を試験する装置 |
JPH11190760A (ja) * | 1997-12-26 | 1999-07-13 | Advantest Corp | 半導体試験装置 |
JP2000314764A (ja) * | 1999-05-06 | 2000-11-14 | Advantest Corp | Ic試験装置のタイミング校正方法及びこの校正方法に用いるショートデバイス |
WO2001013136A1 (fr) * | 1999-08-16 | 2001-02-22 | Advantest Corporation | Procede de correcteur de synchronisation pour testeur de circuit integre et testeur de circuit integre a fonctions correctrices utilisant ledit procede |
US6622103B1 (en) * | 2000-06-20 | 2003-09-16 | Formfactor, Inc. | System for calibrating timing of an integrated circuit wafer tester |
JP2004502174A (ja) * | 2000-06-20 | 2004-01-22 | フォームファクター,インコーポレイテッド | 集積回路ウエハ・テスタのタイミングを較正するためのシステム |
JP2003264452A (ja) * | 2002-03-07 | 2003-09-19 | Hitachi Ltd | 半導体集積回路装置およびデジタルカメラシステム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010073489A1 (ja) * | 2008-12-26 | 2010-07-01 | 株式会社アドバンテスト | スイッチ装置、および試験装置 |
JP5405492B2 (ja) * | 2008-12-26 | 2014-02-05 | 株式会社アドバンテスト | スイッチ装置、および試験装置 |
US8947112B2 (en) | 2008-12-26 | 2015-02-03 | Advantest Corporation | Switching apparatus and test apparatus |
Also Published As
Publication number | Publication date |
---|---|
US20070103183A1 (en) | 2007-05-10 |
CN100585417C (zh) | 2010-01-27 |
US7362092B2 (en) | 2008-04-22 |
TW200526963A (en) | 2005-08-16 |
US7586300B2 (en) | 2009-09-08 |
EP1695099A2 (en) | 2006-08-30 |
CN1871521A (zh) | 2006-11-29 |
US20080191722A1 (en) | 2008-08-14 |
EP1695099A4 (en) | 2009-12-02 |
US20050088167A1 (en) | 2005-04-28 |
WO2005040836A3 (en) | 2005-07-28 |
KR20060118499A (ko) | 2006-11-23 |
US7154259B2 (en) | 2006-12-26 |
WO2005040836A2 (en) | 2005-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7362092B2 (en) | Isolation buffers with controlled equal time delays | |
US7825652B2 (en) | Method and apparatus for remotely buffering test channels | |
EP0855102B1 (en) | Compensated delay locked loop timing vernier | |
US6747469B2 (en) | Preconditioning integrated circuit for integrated circuit testing | |
US20050280407A1 (en) | Delay-locked loop and a method of testing a delay-locked loop | |
JPH07191095A (ja) | タイミング・アナライザ | |
JP4842131B2 (ja) | バイアス電流補償回路を有するタイミング発生器及び方法 | |
US7142005B1 (en) | Method and apparatus for a reference clock buffer system | |
US7525348B1 (en) | Differential voltage comparator | |
JP4575382B2 (ja) | チャネル長変調を使用したカレントミラー補償 | |
US8134384B2 (en) | Method for testing noise immunity of an integrated circuit and a device having noise immunity testing capabilities | |
US6294949B1 (en) | Voltage drive circuit, voltage drive apparatus and semiconductor-device testing apparatus | |
JP2005195600A (ja) | 被試験装置の内部インピーダンス変化に関係ない電流ソースを有するテスト刺激信号を発生させる装置 | |
US7208981B1 (en) | Differential signal generator with built-in test circuitry | |
JP3994713B2 (ja) | 波形測定用半導体集積回路 | |
US6542026B2 (en) | Apparatus for on-chip reference voltage generator for receivers in high speed single-ended data link | |
US6566912B1 (en) | Integrated XOR/multiplexer for high speed phase detection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100204 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100430 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100512 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100521 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100604 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100611 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100702 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101208 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110114 |