KR100851550B1 - 테스트 시스템 및 그것의 고전압 측정 방법 - Google Patents

테스트 시스템 및 그것의 고전압 측정 방법 Download PDF

Info

Publication number
KR100851550B1
KR100851550B1 KR1020070019796A KR20070019796A KR100851550B1 KR 100851550 B1 KR100851550 B1 KR 100851550B1 KR 1020070019796 A KR1020070019796 A KR 1020070019796A KR 20070019796 A KR20070019796 A KR 20070019796A KR 100851550 B1 KR100851550 B1 KR 100851550B1
Authority
KR
South Korea
Prior art keywords
voltage
test
under test
devices under
external
Prior art date
Application number
KR1020070019796A
Other languages
English (en)
Inventor
장평문
이진엽
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070019796A priority Critical patent/KR100851550B1/ko
Priority to US12/034,878 priority patent/US20080204064A1/en
Application granted granted Critical
Publication of KR100851550B1 publication Critical patent/KR100851550B1/ko
Priority to US13/209,500 priority patent/US20110299332A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명에 따른 복수의 피검사소자를 테스트하는 테스트 장치를 포함하는 테스트 시스템의 고전압 측정 방법은: (a) 상기 복수의 피검사소자에 외부전압(VFORCE)을 인가하는 단계; (b) 상기 외부전압의 전압 레벨과 상기 복수의 피검사소자 내부에서 발생한 고전압의 전압 레벨을 비교하는 단계; 및 (c) 상기 (b)단계의 비교결과에 따라 상기 복수의 피검사소자의 고전압의 전압 레벨을 판단하는 단계를 포함한다.
고전압, 전압인가

Description

테스트 시스템 및 그것의 고전압 측정 방법{TEST SYSTEM AND HIGH VOLTAGE MEAGERING METHOD THEREOF}
도 1은 일반적인 테스트 시스템을 보여주고 있다.
도 2는 본 발명에 따른 테스트 시스템을 보여주고 있다.
도 3은 도 2에 도시된 피검사소자에 대한 실시예를 보여주고 있다.
도 4는 피검사소자들에 순차적으로 전달되는 스위치 신호에 대하여 보여주고 있다.
도 5는 도 2에 도시된 피검사소자에 대한 다른 실시예를 보여주고 있다.
도 6는 도 3에 도시된 테스트 시스템의 고전압 측정 방법을 보여주고 있다.
도 7은 본 발명에 따른 또 다른 테스트 시스템을 보여주고 있다.
도 8은 또 다른 테스트 시스템의 실시예를 보여주고 있다.
도 9은 도 5에 도시된 테스트 시스템에 따른 고전압 측정 방법을 보여주고 있다.
*도면의 주요부분에 대한 부호의 설명*
1000,2000,2001,3000,3001: 메모리 시스템
1100,2100,3100: 테스트 장치
CH1~CHm: 채널 2200~2500,3200~2500; 피검사소자
2210,3210: 스위치 2220,2320: 고전압 발생회로
2240: 래치 3240: 카운터
2230,3230: 코어 2250: 데이터 출력 블럭
2224,3224: 비교기 2221,3221: 펌프회로
본 발명은 테스트 시스템에 관한 것으로, 좀 더 구체적으로 테스트 시스템 및 그것의 고전압 측정 방법에 관한 것이다.
일반적으로 반도체 메모리 장치의 테스트는 메모리 테스터(memory tester)라는 측정 시스템을 이용하여 DC(Direct Current), AC(Alternating Current) 및 기능(function)의 3가지 특성을 측정하는 것을 말한다.
메모리 테스터(이하, '테스트 장치')는 테스트 프로그램을 작성하여 측정된 데이터를 처리하고 전체 시스템을 제어하는 컴퓨터와, 반도체 메모리 장치의 특성 평가시 필요한 모든 전원 전압의 공급을 측정할 수 있는 DC 측정 유니트와, 컴퓨터의 제어 하에 어드레스와 데이터를 발생시키고 특정 알고리즘에 맞추어 데이터와 어드레스의 형태와 순서를 변화시키는 테스트 패턴 발생기와, 테스트 패턴 발생기와 함께 반도체 메모리 장치의 측정 신호 파형을 생성하는 타이밍 발생기 등을 구비하고 있다.
DC 테스트는 반도체 메모리 장치의 각 핀마다 전압을 인가하고 전류를 측정 하거나, 전류를 인가하고 전압을 측정하여 메모리칩 내부의 전원 배선의 안정성, 소모 전류 및 누설 전류 등을 측정하는 것이다.
AC 테스트는 반도체 메모리 장치의 입력 단자에 펄스 신호를 주었을 때 출력 신호의 상승 시간(rising time), 하강 시간(falling time), 논리 '하이' 레벨 및 논리 '로우' 레벨과 입력시 반도체 메모리 장치가 논리 '로우'로 인식하는 레벨, 논리 '하이'로 인식하는 레벨, 입출력 전달 지연 시간, 액세스 시간 등의 동적 특성을 측정 및 평가하는 것이다.
그리고, 기능 테스트는 테스트 패턴 발생기를 이용하여 반도체 메모리 장치에 테스트 패턴을 입력한 다음 반도체 메모리 장치의 출력과 테스트 패턴 발생기의 예상 패턴을 비교하고, 반도체 칩에 인가되는 전압을 바꾸어 가면서 반도체 메모리 장치이 정상적으로 동작하는 영역을 확인하고, 전원 전압, 압력 레벨, 클럭 신호의 타이밍 설정치 등의 각종 조건을 바꾸어 가면서 각종 테스트 패턴에 따른 평가를 실시하는 것이다. 테스트 패턴은 메모리 셀을 선택하는 어드레스 시퀀스와 그 셀에 써넣은 데이터와 각종 클럭 신호로 이루어진다.
도 1은 일반적인 테스트 시스템(1000)을 보여주고 있다. 도 1을 참조하면, 테스트 시스템(1000)은 테스트 장치(1100) 및 피검사소자들(Device Under Test; DUT)(1200~1500)을 포함하고 있다. 테스트 장치(1100)는 각각의 피검사소자들에 m개의 채널(CH1~CHm)로 연결되어 있다.
테스트 시스템(1000)은 테스트 시간을 줄이고자 병렬 테스트를 진행한다. 병렬 테스트는 다수의 피검사소자들(1200~1500)에 각종 구동신호, 데이터 및 전원 전 압을 공통으로 인가하여 다수의 피검사소자들(1200~1500)의 동시 테스트를 가능하게 하는 테스트 방식이다.
예를 들어, 테스트 시스템(1000)에서 채널(CHm)을 통하여 피검사소자들(1200~1500)의 고전압 측정은 다음과 같다. 테스트 장치(1100)는 고전압 측정을 위한 측정 채널 하나(CHm)를 각각의 피검사소자들(1200~1500)에 할당하고 있다. 그 외의 채널들(CH1~CHm-1)은 어드레스, 데이터 및 제어 관련 신호를 전달하는데 사용된다.
그런데, 64개의 피검사소자에 대하여 고전압 측정 테스트를 수행하려면, 테스트 장치(1100)는 한개의 피검사소자를 테스트하는데 필요했던 채널의 64배 만큼의 테스트 채널(test channel)을 확보해야 한다. 그러나 테스트 장비(1100)의 고유 채널의 수는 한정되어 있다. 이 때문에 동시에 측정될 수 있는 피검사소자의 개수도 한정된다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 동시에 측정할 수 있는 피검사소자 개수를 증가할 수 있는 테스트 시스템 및 그것의 고전압 측정 방법을 제공하는데 있다.
본 발명에 따른 복수의 피검사소자를 테스트하는 테스트 장치를 포함하는 테스트 시스템의 고전압 측정 방법은: (a) 상기 복수의 피검사소자에 외부전압(VFORCE)을 인가하는 단계; (b) 상기 외부전압의 전압 레벨과 상기 복수의 피검 사소자 내부에서 발생한 고전압의 전압 레벨을 비교하는 단계; 및 (c) 상기 (b)단계의 비교결과에 따라 상기 복수의 피검사소자의 고전압의 전압 레벨을 판단하는 단계를 포함한다.
실시예에 있어서, 상기 복수의 피검사소자는 공유된 채널을 통하여 상기 외부전압을 인가받는다.
실시예에 있어서, 상기 외부전압은 단계적으로 전압 레벨을 감소시키면서 인가된다.
실시예에 있어서, 상기 외부전압은 단계적으로 전압 레벨을 증가시키면서 인가된다.
실시예에 있어서, 상기 테스트 장치는 상기 복수의 피검사소자에 상기 외부전압을 인가하고 상기 비교결과를 출력하여 저장하고, 상기 저장된 비교결과에 따라 상기 복수의 피검사소자의 고전압의 전압 레벨을 판단한다.
실시예에 있어서, 상기 테스트 장치는 상기 복수의 피검사소자의 모든 고전압의 전압 레벨들을 판단할 때까지 단계적으로 전압 레벨이 증가된 상기 외부전압을 인가하되, 상기 복수의 피검사소자 중 어느 하나의 피검사소자의 고전압 전압 레벨 판단이 완료되면, 상기 완료된 피검사소자에는 더이상 상기 외부전압을 인가하지 않는다.
실시예에 있어서, 상기 테스트 장치는 상기 복수의 피검사소자에 동시에 상기 외부전압을 인가한다.
실시예에 있어서, 상기 테스트 장치는 상기 복수의 피검사소자에 순차적으로 상기 외부전압을 인가한다.
실시예에 있어서, 상기 테스트 장치는 복수의 피검사소자에 상기 외부전압을 인가하고, 상기 복수의 피검사소자는 상기 비교결과를 저장한다.
실시예에 있어서, 상기 테스트 장치는 상기 복수의 피검사소자에 동시에 상기 외부전압을 인가한다.
실시예에 있어서, 상기 테스트 장치는 상기 복수의 피검사소자에 순차적으로 상기 외부전압을 인가한다.
실시예에 있어서, 상기 복수의 피검사소자는 상기 비교결과를 저장하되, 상기 테스트 장치는 상기 저장된 비교결과를 읽어와 상기 복수의 피검사소자의 고전압의 전압 레벨을 판단한다.
실시예에 있어서, 상기 복수의 피검사소자는 인가된 상기 외부전압에 따라 상기 비교결과를 카운트하는 카운터를 각각 더 포함하되, 상기 테스트 장치는 상기 외부전압의 전압 레벨이 설정된 최대값까지 상승하였을 때 상기 카운터들에 저장된 카운트를 읽어와 상기 복수의 피검사소자의 고전압의 전압 레벨을 판단한다.
본 발명에 따른 테스트 시스템은: 복수의 피검사소자; 및 테스트 장치를 포함하되, 상기 테스트 장치 및 상기 복수의 피검사소자는 공유된 채널을 포함하되, 상기 테스트 장치는 상기 공유된 채널을 통하여 외부전압을 인가하여 상기 복수의 피검사소자의 고전압을 측정한다.
실시예에 있어서, 상기 외부전압은 단계적으로 전압 레벨이 감소하여 인가된다.
실시예에 있어서, 상기 외부전압은 단계적으로 전압 레벨이 증가하여 인가된다.
실시예에 있어서, 상기 테스트 장치는 상기 외부전압의 전압 레벨과 상기 복수의 피검사소자 내부에서 발생한 고전압의 전압 레벨을 비교하여, 상기 비교결과에 따라 상기 복수의 피검사소자의 고전압의 전압 레벨을 판단한다.
실시예에 있어서, 상기 외부전압은 상기 공유된 채널을 통하여 상기 복수의 피검사소자에 동시에 인가된다.
실시예에 있어서, 상기 외부전압은 상기 공유된 채널을 통하여 상기 복수의 피검사소자에 순차적으로 인가된다.
실시예에 있어서, 상기 복수의 피검사소자는 상기 복수의 피검사소자에 순차적으로 상기 외부전압을 인가받기 위한 스위치를 각각 포함하되, 각각의 스위치는 상기 테스트 장치에서 순차적으로 턴온되도록 제어된다.
실시예에 있어서, 상기 복수의 피검사소자는 상기 외부전압의 전압 레벨과 상기 복수의 피검사소자 내부에서 발생하는 고전압의 전압 레벨을 비교하는 비교기를 더 포함하되, 상기 비교기는 상기 비교결과를 논리 로우 레벨 혹은 논리 하이 레벨로 출력한다.
실시예에 있어서, 상기 복수의 피검사소자는 상기 고전압을 발생하는 고전압 발생회로를 포함하되, 상기 고전압 발생회로는, 고전압 노드의 전압을 소정의 비율로 분배하는 전압 분배회로; 상기 전압 분배회로부터 분배된 전압의 전압 레벨과 기준전압의 전압 레벨을 비교하는 전압 비교기; 및 상기 비교기의 출력값에 따라 상기 고전압 노드에 전하를 공급하는 펌프회로를 포함하되, 상기 고전압노드에 상기 외부전압이 인가되며, 상기 비교기는 상기 전압 비교기로 사용한다.
실시예에 있어서, 상기 테스트 장치는 상기 전압 비교기의 출력값을 읽어와 저장하고, 저장된 비교기의 출력값에 따라 상기 복수의 피검사소자의 고전압의 전압 레벨을 판단한다.
실시예에 있어서, 상기 복수의 피검사소자는 상기 전압 비교기의 출력의 논리 상태를 보고 카운트하는 카운터를 각각 포함하되, 상기 테스트 장치는 상기 카운터에 저장된 카운트 값을 읽어와 상기 복수의 피검사소자의 고전압의 전압 레벨을 판단한다.
실시예에 있어서, 상기 테스트 장치는 상기 외부전압의 전압 레벨이 설정된 최대값까지 상승하였을 때 상기 복수의 피검사소자의 카운터로부터 상기 카운트 값을 읽어온다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
도 2는 본 발명에 따른 테스트 시스템(2000)을 보여주고 있다. 도 2를 참조하면, 테스트 시스템(2000)은 테스트 장치(2100) 및 복수의 피검사소자(2200~2500)를 포함하고 있다. 본 발명의 테스트 시스템(2000)은 피검사소자들(2200~2500)의 고전압을 측정하기 위하여 공유된 채널(CHm)을 사용하고 있다. 그 외의 채널들(CH1~CHm-1)은 어드레스, 데이터 및 제어 신호를 위하여 사용되고 있다. 공유된 채널(CHm)은 피검사소자들(2200~2500)의 고전압을 측정하는 채널이 아니라 고전압 측정을 위하여 외부전압(VFORCE)을 인가하는 채널이다. 즉, 복수의 피검사소자(2200~2500)의 고전압을 측정하기 위하여, 테스트 장치(2100)는 공유 채널(CHm)을 통하여 복수의 피검사소자들(2200~2500)에 외부전압(VFORCE)을 인가한다. 복수의 피검사소자(2200~2500)는 인가된 외부전압(VFORCE)와 내부적으로 발생한 고전압(VHV)의 전압 레벨을 비교하여 비교결과를 채널(CH1~CHm-1) 중 어느 하나로 출력한다. 테스트 장치(2100)는 출력된 비교결과를 통하여 복수의 피검사소자(2200~2500)의 고전압(VHV)의 전압레벨 판단한다. 또한 본 발명의 테스트 시스템(200)은 외부전압(VFORCE)의 전압 레벨과 내부 고전압(VHV)의 전압 레벨이 같아졌는지 체크할 수 있도록 여러 핀의 조합으로 출력할 수도 있다.
여기서 외부전압(VFORCE)은 단계적으로 전압 레벨이 증가되어 인가된다. 그러나 반드시 그럴 필요는 없다. 외부전압(VFORCE0는 단계적으로 전압 레벨이 감소되어 인가될 수도 있다.
테스트 장치(2100)는 단계적으로 전압 레벨이 증가된 외부전압(VFORCE)의 인가에 따라 복수의 피검사소자(2200~2500)의 출력값이 변화된 시점을 각각 찾는다. 이때, 테스트 장치(2100)는 이렇게 변화된 시점에 대응하여 인가된 외부전압(VFORCE)의 전압 레벨을 복수의 피검사소자(2200~2500)의 고전압의 전압 레벨로 각각 판단한다.
예를 들어, 테스트 장치(2100)는 공유 채널(CHm)을 통하여 피검사소자들(2200~2500)에 8V,8.1V,8.2V ...을 단계적으로 인가한다. 그리고 피검사소자 들(2200~2500)은 인가된 외부전압(VFORCE)에 응답하여 각각 비교결과에 해당하는 데이터를 출력한다. 피검사소자(2200)의 출력된 데이터의 변화된 시점이 9V에서 9.1V 사이라면, 테스트 장치(2100)는 피검사소자(2200)의 고전압(VHV)의 전압 레벨을 9.1V로 판단한다. 한편, 피검사소자(2300)의 출력된 데이터의 변화된 시점이 8.9V에서 9.0V 사이라면, 테스트 시스템(2000)은 피검사소자(230))의 고전압(VHV)의 전압 레벨을 9.0V로 판단한다.
피검사소자들(2200~2500)은 고전압(VHV)을 발생하는 반도체 메모리 장치로서 낸드 플래시 메모리일 수 있다.
본 발명의 테스트 시스템(2000)은 고전압 측정을 위하여 채널을 공유함으로피검사소자들(2200~2500)을 보다 많이 테스트할 수 있다.
도 3은 도 2에 도시된 피검사소자(2200~2500)에 대한 실시예를 보여주고 있다. 도 3에서는 설명의 편의를 위하여, 두개의 피검사소자(2200,2300)만 보여주고 있다. 도 3을 참조하면, 피검사소자(2200)는 고전압 인가 패드(HV), 데이터 출력 패드들(D0~Dk), 스위치(2210), 고전압 발생회로(2220), 코어(2230), 래치(2240) 및 데이터 출력블럭(2250)을 포함하고 있다. 본 발명의 피검사소자(2200)는 단계적으로 인가된 외부전압(VFORCE)을 고전압(VHV)과 비교한다. 그리고 피검사소자(2200)는 비교된 값이 크냐 작으냐에 따라 각각 논리 로우 레벨 혹은 논리 하이 레벨을 출력한다.
테스트 장치(2100)는 공유 채널(CHm)이 연결된 고전압 패드(HV)를 통하여 피검사소자(2200)에 단계적으로 전압 레벨이 증가하는 외부전압(VFORCE)을 인가한다. 한편, 테스트 장치(2100)는 단계적으로 전압 레벨이 증가하는 외부전압(VFORCE)에 따라 데이터 입출력 패드들(D0~Dk)을 통하여 피검사소자(2200)로부터 출력되는 데이터를 입력받는다. 테스트 장치(2100)는 피검사소자(2200)로부터 출력되는 데이터의 변화를 보고 피검사소자(2200)의 고전압(VHV)의 전압 레벨을 판단한다.
아래에서는 본 발명의 피검사소자(2200)를 좀더 자세하게 살펴보겠다.
스위치(2210)는 스위치 신호에 응답하여 고전압 패드(HV)를 통하여 입력되는 전압을 노드(NHV)에 제공하게 된다. 여기서 스위치 신호는 테스트 장치(2100)로부터 채널들(CH1~CHm-1) 중에서 어느 하나를 통하여 전달된다.
이때, 스위치 신호는 피검사소자들(2200,2300,...)에 동시에 전달된다. 그러나 반드시 그럴 필요는 없다. 스위치 신호는 각각의 피검사소자들(2200,2300,....)에 순차적으로 전달될 수도 있다. 도 4는 피검사소자들(2200,2300,....)에 순차적으로 전달되는 스위치 신호에 대하여 보여주고 있다. 도 4를 참조하면, 각각의 피검사소자들(2200,2300,...)에 전달되는 스위치 신호(SW1,SW2,...)는 서로 오버랩되지 않는다. 이는 피검사소자들(2200,2300,....)의 각각의 스위치(2210,2310,...)가 동시에 턴온될 때 특정한 피검사소자의 DC 패스(path)에 인하여 인가되는 외부전압(VFORCE)이 떨어질 수 있기 때문이다.
스위치 신호들(SW1,SW2,...)에 대한 제어는 테스트 장치(2100)에서 수행된다. 테스트 장치(2100)는 피검사소자에 대한 고전압 측정 시작 명령과 종료 명령 사이에 스위치 신호를 각각의 피검사소자들(2200,2300,...)에 전달한다.
고전압 발생회로(2220)는 노드(NHV)에 피검사소자(2200)의 고전압(VHV)을 발 생시킨다. 고전압 발생회로(2220)는 펌프회로(2221), 분배저항들(2222,2223), 비교기(2224) 및 낸드 게이트(2225)를 포함하고 있다. 분배저항들(2222,2223)은 노드(NHV)의 전압(VHV)을 분배한다. 분배된 전압(VD)은 다음 수식을 만족한다.
Figure 112007017020977-pat00001
비교기(2224)는 분배 전압(VD)와 기준전압(Vref)을 비교하여 논리 하이 레벨 혹은 논리 로우 레벨을 출력한다. 만약 분배 전압(VD)의 전압 레벨이 기준전압(Vref)의 전압 레벨보다 크면, 비교기(2224)는 논리 로우 레벨을 출력한다. 반면에 분배 전압(VD)의 전압레벨이 기준전압(Vref)의 전압 레벨보다 작으면, 비교기(2224)는 논리 하이 레벨을 출력한다.
낸드 게이트(2225)는 비교기(2224)의 출력 및 클럭(CLK)을 입력받아 낸드 연산한다. 즉, 클럭(CLK)에 동기하여, 비교기(2224)의 출력값을 변환한다. 비교기(2224)의 출력이 논리 로우 레벨일 때, 낸드 게이트(2225)는 클럭(CLK)에 동기하여 논리 하이 레벨을 출력하여 펌프회로(2221)로 전달한다.
펌프회로(2221)는 낸드 게이트(2225)의 출력에 응답하여 노드(NHV)에 전하를 공급한다. 자세하게 보면, 펌프회로(2221)는 낸드 게이트(2225)의 논리 하이 레벨에 응답하여 활성화된다. 펌프회로(2221)의 활성에 따라 노드(NHV)의 전압(VHV)은 상승한다.
테스트 시스템(2000)이 고전압(VHV)을 측정할 때, 펌프회로(2221)의 동작은 활성화 되었든지 혹은 비활성화되었는지 상관없다. 이는 노드(NHV)에 펌프회 로(2221)의 동작에 의한 전압 상승보다 인가된 외부전압(VFORCE)에 따른 전압 상승이 더 지배적이기 때문이다. 그러나 반드시 그럴 필요는 없다. 도 5의 테스트 시스템(2001)과 같이, 노드(NHV)와 펌프회로(2221) 사이에 별도의 스위치(2226)를 더 포함할 수도 있다. 스위치는 고전압(VHV)을 측정하고자 할 때 턴오프된다. 따라서 펌프회로(2221)의 출력 노드는 노드(NHV)로부터 분리된다.
만약, 노드(NHV)의 전압(VHV)이 피검사소자(2200)에 설정된 고전압까지 상승할때, 분배전압(VD)의 전압 레벨은 기준전압(Vref)의 전압 레벨과 같아진다. 이때 비교기(2224)는 논리 하이 레벨을 출력한다. 낸드 게이트(2225)는 클럭(CLK)에 동기하여 비교기(2224)의 논리 하이 레벨 출력을 입력받아 논리 로우 레벨을 출력한다. 따라서 펌프회로(2221)는 낸드 게이트(2225)의 논리 로우 레벨에 응답하여 비활성화된다.
래치(2240)는 고전압 발생회로(2220)의 비교기(2224)의 출력값을 클럭(CLK)에 동기하여 래치한다. 여기서 클럭은 내부에서 발생하는 클럭을 사용할 수도 있다. 특히, 클럭(CLK)은 테스트 장치(2100)로부터 입력되는 외부전압 인가 고전압 테스트 명령(External Voltage Forcing Test Mode)과 연동하여 발생된다.
데이터 출력 블럭(2250)은 래치(2240)의 출력값을 해당 출력 패드에 전달한다. 해당 출력 패드는 테스트 채널들(CH1~CHm-1) 중 어느 하나에 연결되어 있다.
본 발명의 피검사소자(2200)는 테스트 장치(2100)로부터 단계적으로 전압 레벨이 증가된 외부전압(VFORCE)을 인가받아 내부에서 발생된 고전압(VHV)의 전압 레벨과 비교한다. 피검사소자(2200)는 비교값에 따라 논리 로우 레벨 혹은 논리 하이 레벨은 출력하여 별도의 채널을 통하여 테스트 장치(2100)에 전달한다.
테스트 장치(2100)는 피검사소자(2200)로부터 전달된 비교값에 대한 정보를 근거로 피검사소자(2200)의 고전압(VHV)을 판단한다. 테스트 장치(2100)는 비교값을 저장하는 메모리를 포함하고 있다.
테스트 장치(2100)는 단계적으로 인가되는 전압(VFORCE)의 전압 레벨을 증가시키면서 동시에 피검사소자들(2200,2300,....)에 대한 고전압 측정 테스트를 실행한다. 만약, 피검사소자들(2200,2300,....) 중 어느 하나에 대한 고전압(VHV)의 전압 레벨에 대한 판단이 완료되면, 고전압(VHV)의 전압 레벨 판단이 완료된 피검사소자는 다음 단계의 전압 레벨이 증가된 전압(VFORCE)을 인가하지 않게된다. 테스트 장치(2100)는 전압 레벨 판단이 완료된 피검사소자를 제외하기 위한 스위칭 수단을 별도로 구비할 수 있다.
도 6는 도 3에 도시된 테스트 시스템(2000)의 고전압 측정 방법을 보여주고 있다. 도 6를 참조하면, 테스트 시스템(2000)에 따른 고전압 측정 방법은 다음과 같다.
S105 단계에서 테스트 장치(2100)는 외부전압(VFORCE)을 인가하여 복수의 피검사소자(2200,2300,....)의 고전압을 측정하기 위한 외부 전압 인가 테스트 명령(External Voltage Forcing Test Command)을 피검사소자들(2200,2300,.....)에 전달한다. 피검사소자들(2200,2300,....)은 입력된 명령에 동기하여 고전압 측정에 필요한 내부 클럭(CLK) 및 스위치 신호를 생성한다. 여기서 스위치 신호는 스위치들(2210,2310,....)에 제공된다.
S110 단계에서 테스트 장치(2100)는 외부전압(VFORCE)을 복수의 피검사소자(2200,2300,...)에 인가한다. 테스트 장치(2100)는 공유 채널(CHm)을 통하여 외부전압(VFORCE)을 인가한다. 여기서 외부 전압(VFORCE)은 복수의 피검사소자에 동시에 인가될 수도 있고, 순차적으로 인가될 수도 있다.
S120 단계에서 피검사소자들(2200,2300)은 인가된 외부전압(VFORCE)의 전압 레벨과 내부에서 발생된 고전압(VHV)의 전압 레벨을 비교하여 그 비교값을 출력한다. 도 3에서 상술한 바와 같이, 피검사소자들(2200,2300,....)은 테스트 장치(2100)로부터 전달된 데이터 출력 명령에 따라 비교값을 출력하게 된다.
S130 단계에서 테스트 장치(2100)는 S120 단계에서 출력된 비교값을 전달받는다. 테스트 장치(2100)는 출력된 비교값을 저장할 수도 있다. 테스트 장치(21000는 각각의 피검사소자들(2200,2300,....)로부터 전달된 비교값이 이전 비교값과 비교하여 논리 상태가 변환되었는지를 판별한다.
S135 단계에서는 현재 입력된 비교값과 이전에 입력된 비교값이 같으면, 테스트 장치(2100)는 소정의 전압 레벨만큼 외부전압(VFORCE)을 증가시킨다. 증가된 외부전압(VFORCE)는 복수의 피검사소자(2200,2300,...)에 다시 인가되고 S110 단계를 수행한다.
S140 단계에서는 S130 단계의 판별결과 비교값의 논리 상태가 바뀌었으면, 해당하는 피검사소자는 현재 인가된 외부전압(VFORCE)의 전압 레벨을 피검사소자의 고전압(VHV)의 전압 레벨로 판단한다. 이때, 테스트 장치(2100)는 고전압(VHV)가 판단된 피검사소자의 경우 다음 고전압 측정 수행에서 제외시킨다. 이러한 동작은 모든 피검사소자들(2200,2300,....)에 대한 고전압(VHV) 판단이 완료될 때까지 수행된다. 따라서, 테스트 시스템(2000)의 피검사소자들(2200,2300,...)에 대한 고전압 측정은 완료된다.
도 3 내지 도 5에서 수행된 고전압 측정 방법은 소정의 전압을 인가할 때마다 비교값을 출력하였다. 그리고 출력된 비교값은 테스트 장치(2100)에 저장되었다. 그러나 반드시 그럴 필요는 없다. 비교값에 대한 정보는 피검사소자(2200,2300,...)에 각각 저장될 수도 있다.
도 7은 본 발명의 또 다른 테스트 시스템(3000)을 보여주고 있다. 도 7을 참조하면, 테스트 시스템(3000)은 테스트 장치(3100) 및 피검사소자들(2200,2300,...)을 포함하고 있다. 본 발명의 피검사소자들(2200,2300,...)은 비교값에 대한 정보를 저장하고 있다. 피검사소자들(2200,2300,....)은 비교값 저장을 위하여 각각 카운터들(3240,3340,...)을 이용하고 있다.
카운터(3240)는 클럭(CLK)에 동기하여 비교기(3224)의 출력값이 논리 로우 레벨일 때 카운트업을 실시한다. 여기서 클럭(CLK)는 테스트 장치(3100)로부터 전달된 외부전압 인가 테스트 명령(External Voltage Forcing Test Command) 에 연동하여 발생된다. 카운터(3240)는 피검사소자(3200)에 대한 카운트 값을 저장하고 있다.
만일 테스트 장치(3100)로부터 최대 전압까지 인가가 마치면, 테스트 장치(3100)는 각각의 피검사소자들(3200,3300,...)의 카운터들(3224,3324,...)로부터 저장된 카운트 값을 읽어온다. 테스트 장치(3100)는 읽어온 카운트 값을 가지고 각 각의 피검사소자들(3200,3300,...)의 고전압(VHV)의 전압 레벨을 판단한다.
도 8은 도 7에 도시된 테스트 시스템의 또 다른 실시예이다. 도 8을 참조하면, 각각의 피검사소자들(3200,3300,....)은 펌프회로와 노드(NHV) 사이에 스위치를 포함하고 있다. 예를 들어, 테스트 시스템(3001)에서, 노드(NHV)와 펌프회로(3221) 사이에 별도의 스위치(3226)를 포함하고 있다. 스위치(3226)는 고전압(VHV)을 측정하고자 할 때 턴오프된다. 따라서 펌프회로(3221)의 출력 노드는 노드(NHV)로부터 분리된다.
도 9는 도 7에 도시된 테스트 시스템(3000)에 따른 고전압 측정 방법을 보여주고 있다. 도 9을 참조하면, 테스트 시스템(3000)의 고전압 측정 방법은 다음과 같다.
S205 단계에서 테스트 장치(3100)는 피검사소자들(3200,3300,...)에 외부 전압 인가 테스트 명령을 전달한다. 피검사소자들(3200,3300,.....) 외부 전압 인가 테스트 명령에 동기하여 고전압(VHV) 측정을 위한 내부 클럭(CLK)을 발생시킨다.
S210 단계에서 테스트 장치(3100)는 외부전압(VFORCE)을 피검사소자들(2200,2300,...)에 인가한다. 테스트 장치(2100)는 공유 채널(CHm)을 통하여 외부전압(VFORCE)을 인가한다.
S220 단계에서는 피검사소자들(2200,2300)에 인가된 외부전압(VFORCE)의 전압 레벨과 내부에서 발생된 고전압(VHV)의 전압 레벨을 비교한다.
S230 단계에서는 S220 단계에서 비교결과 외부전압(VFORCE)의 전압 레벨이 고전압(VHV)의 전압 레벨보다 작으면, 카운터들(3240,3340,...)은 비교기 들(3224,3324,...)의 출력값 즉 논리 로우 레벨일 때 카운트 업을 수행한다.
S240 단계에서는 테스트 장치(3100)가 소정의 전압 레벨만큼 외부전압(VFORCE)을 증가시킨다. 증가된 외부전압(VFORCE)은 복수의 피검사소자(2200,2300,...)에 다시 인가되어 S210 단계를 수행한다.
S250 단계에서는 S220 단계에서 비교결과 전압(VFORCE)의 전압 레벨이 고전압(VHV)의 전압 레벨보다 작지 않고 인가된 외부전압(VFORCE)의 전압 레벨이 최대 전압일 때, 테스트 장치(3100)는 각각의 피검사소자들(3200,3300,...)의 카운터들(3240,3340,...)로부터 저장된 카운트 값을 읽어온다. 테스트 장치(3100)는 읽어온 카운트 값에 따라 각각의 피검사소자들(3200,3300,....)의 고전압(VHV)의 전압 레벨을 판단한다. 따라서, 테스트 시스템(3000)의 피검사소자들(3200,3300,...)에 대한 고전압 측정은 완료된다.
본 발명의 테스트 시스템은 고전압을 측정하기 위하여 채널을 공유하고 있다. 따라서 본 발명의 테스트 시스템은 좀더 많은 피검사소자들을 테스트할 수 있게 된다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 따른 테스트 시스템 및 그것의 고전압 측정 방법은 채널을 공유하고 전압을 인가하는 방식으로 고전압을 측정함으로 보다 많은 피검사소자들을 측정할 수 있게 된다.

Claims (25)

  1. 복수의 피검사소자를 테스트하는 테스트 장치를 포함하는 테스트 시스템의 고전압 측정 방법에 있어서:
    (a) 상기 복수의 피검사소자에 외부전압(VFORCE)을 인가하는 단계;
    (b) 상기 외부전압의 전압 레벨과 상기 복수의 피검사소자 내부에서 발생한 고전압의 전압 레벨을 비교하는 단계; 및
    (c) 상기 (b)단계의 비교결과에 따라 상기 복수의 피검사소자의 고전압의 전압 레벨을 판단하는 단계를 포함하되,
    상기 복수의 피검사소자는 공유된 채널을 통하여 상기 외부전압을 인가받는 테스트 시스템의 고전압 측정 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 외부전압은 단계적으로 전압 레벨을 감소시키면서 인가되는 테스트 시스템의 고전압 측정 방법.
  4. 제 1 항에 있어서,
    상기 외부전압은 단계적으로 전압 레벨을 증가시키면서 인가되는 테스트 시스템의 고전압 측정 방법.
  5. 제 4 항에 있어서,
    상기 테스트 장치는 상기 복수의 피검사소자에 상기 외부전압을 인가하고 상기 비교결과를 출력하여 저장하고, 상기 저장된 비교결과에 따라 상기 복수의 피검사소자의 고전압의 전압 레벨을 판단하는 테스트 시스템의 고전압 측정 방법.
  6. 제 5 항에 있어서,
    상기 테스트 장치는 상기 복수의 피검사소자의 모든 고전압의 전압 레벨들을 판단할 때까지 단계적으로 전압 레벨이 증가된 상기 외부전압을 인가하되, 상기 복수의 피검사소자 중 어느 하나의 피검사소자의 고전압의 전압 레벨 판단이 완료되면, 상기 완료된 피검사소자에는 더 이상 상기 외부전압을 인가하지 않는 테스트 시스템의 고전압 측정 방법.
  7. 제 5 항에 있어서,
    상기 테스트 장치는 상기 복수의 피검사소자에 동시에 상기 외부전압을 인가하는 테스트 시스템의 고전압 측정 방법.
  8. 제 5 항에 있어서,
    상기 테스트 장치는 상기 복수의 피검사소자에 순차적으로 상기 외부전압을 인가하는 테스트 시스템의 고전압 측정 방법.
  9. 제 4 항에 있어서,
    상기 테스트 장치는 복수의 피검사소자에 상기 외부전압을 인가하고, 상기 복수의 피검사소자는 상기 비교결과를 저장하는 테스트 시스템의 고전압 측정 방법.
  10. 제 9 항에 있어서,
    상기 테스트 장치는 상기 복수의 피검사소자에 동시에 상기 외부전압을 인가하는 테스트 시스템의 고전압 측정 방법.
  11. 제 9 항에 있어서,
    상기 테스트 장치는 상기 복수의 피검사소자에 순차적으로 상기 외부전압을 인가하는 테스트 시스템의 고전압 측정 방법.
  12. 제 9 항에 있어서,
    상기 복수의 피검사소자는 상기 비교결과를 저장하되,
    상기 테스트 장치는 상기 저장된 비교결과를 읽어와 상기 복수의 피검사소자의 고전압의 전압 레벨을 판단하는 테스트 시스템의 고전압 측정 방법.
  13. 제 12 항에 있어서,
    상기 복수의 피검사소자는 인가된 상기 외부전압에 따라 상기 비교결과를 카운트하는 카운터를 각각 더 포함하되,
    상기 테스트 장치는 상기 외부전압의 전압 레벨이 설정된 최대값까지 상승하였을 때 상기 카운터들에 저장된 카운트를 읽어와 상기 복수의 피검사소자의 고전압의 전압 레벨을 판단하는 테스트 시스템의 고전압 측정 방법.
  14. 복수의 피검사소자; 및
    테스트 장치를 포함하되,
    상기 테스트 장치 및 상기 복수의 피검사소자는 공유된 채널을 포함하되,
    상기 테스트 장치는 상기 공유된 채널을 통하여 외부전압을 인가하여 상기 복수의 피검사소자의 고전압을 측정하는 테스트 시스템.
  15. 제 14 항에 있어서,
    상기 외부전압은 단계적으로 전압 레벨이 감소하여 인가되는 테스트 시스템.
  16. 제 14 항에 있어서,
    상기 외부전압은 단계적으로 전압 레벨이 증가하여 인가되는 테스트 시스템.
  17. 제 16 항에 있어서,
    상기 테스트 장치는 상기 외부전압의 전압 레벨과 상기 복수의 피검사소자 내부에서 발생한 고전압의 전압 레벨을 비교하여, 상기 비교결과에 따라 상기 복수의 피검사소자의 고전압의 전압 레벨을 판단하는 테스트 시스템.
  18. 제 17 항에 있어서,
    상기 외부전압은 상기 공유된 채널을 통하여 상기 복수의 피검사소자에 동시에 인가되는 테스트 시스템.
  19. 제 17 항에 있어서,
    상기 외부전압은 상기 공유된 채널을 통하여 상기 복수의 피검사소자에 순차적으로 인가되는 테스트 시스템.
  20. 제 19 항에 있어서,
    상기 복수의 피검사소자는 상기 복수의 피검사소자에 순차적으로 상기 외부전압을 인가받기 위한 스위치를 각각 포함하되,
    각각의 스위치는 상기 테스트 장치에서 순차적으로 턴온되도록 제어되는 테스트 시스템.
  21. 제 17 항에 있어서,
    상기 복수의 피검사소자는 상기 외부전압의 전압 레벨과 상기 복수의 피검사 소자 내부에서 발생하는 고전압의 전압 레벨을 비교하는 비교기를 더 포함하되,
    상기 비교기는 상기 비교결과를 논리 로우 레벨 혹은 논리 하이 레벨로 출력하는 테스트 시스템.
  22. 제 21 항에 있어서,
    상기 복수의 피검사소자는 상기 고전압을 발생하는 고전압 발생회로를 포함하되,
    상기 고전압 발생회로는,
    고전압 노드의 전압을 소정의 비율로 분배하는 전압 분배회로;
    상기 전압 분배회로부터 분배된 전압의 전압 레벨과 기준전압의 전압 레벨을 비교하는 전압 비교기; 및
    상기 비교기의 출력값에 따라 상기 고전압 노드에 전하를 공급하는 펌프회로를 포함하되,
    상기 고전압노드에 상기 외부전압이 인가되며, 상기 비교기는 상기 전압 비교기로 사용하는 테스트 시스템.
  23. 제 22 항에 있어서,
    상기 테스트 장치는 상기 전압 비교기의 출력값을 읽어와 저장하고, 저장된 비교기의 출력값에 따라 상기 복수의 피검사소자의 고전압의 전압 레벨을 판단하는 테스트 시스템.
  24. 제 22 항에 있어서,
    상기 복수의 피검사소자는 상기 전압 비교기의 출력의 논리 상태를 보고 카운트하는 카운터를 각각 포함하되,
    상기 테스트 장치는 상기 카운터에 저장된 카운트 값을 읽어와 상기 복수의 피검사소자의 고전압의 전압 레벨을 판단하는 테스트 시스템.
  25. 제 24 항에 있어서,
    상기 테스트 장치는 상기 외부전압의 전압 레벨이 설정된 최대값까지 상승하였을 때 상기 복수의 피검사소자의 카운터로부터 상기 카운트 값을 읽어오는 테스트 시스템.
KR1020070019796A 2007-02-27 2007-02-27 테스트 시스템 및 그것의 고전압 측정 방법 KR100851550B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070019796A KR100851550B1 (ko) 2007-02-27 2007-02-27 테스트 시스템 및 그것의 고전압 측정 방법
US12/034,878 US20080204064A1 (en) 2007-02-27 2008-02-21 Test system and high voltage measurement method
US13/209,500 US20110299332A1 (en) 2007-02-27 2011-08-15 Test system and high voltage measurement method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070019796A KR100851550B1 (ko) 2007-02-27 2007-02-27 테스트 시스템 및 그것의 고전압 측정 방법

Publications (1)

Publication Number Publication Date
KR100851550B1 true KR100851550B1 (ko) 2008-08-11

Family

ID=39715163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070019796A KR100851550B1 (ko) 2007-02-27 2007-02-27 테스트 시스템 및 그것의 고전압 측정 방법

Country Status (2)

Country Link
US (2) US20080204064A1 (ko)
KR (1) KR100851550B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294472B2 (en) 2009-03-13 2012-10-23 Samsung Electronics Co., Ltd. Reliability evaluation circuit and reliability evaluation system
KR20220056388A (ko) 2020-10-28 2022-05-06 주식회사 라온솔루션 테스트 신뢰성이 향상된 스마트 아이티 레퍼런스 보드

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851550B1 (ko) * 2007-02-27 2008-08-11 삼성전자주식회사 테스트 시스템 및 그것의 고전압 측정 방법
CN102486517B (zh) * 2010-12-01 2015-11-25 中国电力科学研究院 冲击电压复合的高压直流输电换流阀故障电流试验方法
CN111524429B (zh) * 2020-04-01 2021-09-21 安徽晶宸未来科技有限公司 一种电力系统通信及规约实验的系统及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917196A (ja) * 1995-06-30 1997-01-17 Nec Corp テストモード設定回路
KR19990080840A (ko) * 1998-04-22 1999-11-15 김영환 액정표시소자의 공통전원 자동설정회로
JP2005069727A (ja) 2003-08-28 2005-03-17 Kyowa Electron Instr Co Ltd 多チャンネルひずみ測定回路
KR20060118499A (ko) * 2003-10-23 2006-11-23 폼팩터, 인코포레이티드 시간 지연을 균등하게 제어하는 분리 버퍼

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10063102A1 (de) * 1999-12-17 2001-08-23 Infineon Technologies Ag Anordnung und Messung interner Spannungen in einer integrierten Halbleitervorrichtung
US6876218B1 (en) * 2003-02-14 2005-04-05 Xilinx, Inc. Method for accurate output voltage testing
KR100553681B1 (ko) * 2003-03-06 2006-02-24 삼성전자주식회사 전압 레귤레이터 회로 및 그것을 이용한 불 휘발성 반도체메모리 장치
US7123039B2 (en) * 2004-08-13 2006-10-17 Jason Gonzalez Testing input/output voltages in integrated circuits
KR100729353B1 (ko) * 2005-11-22 2007-06-15 삼성전자주식회사 통합된 레귤레이터/펌프 구조를 갖는 플래시 메모리 장치
KR100830575B1 (ko) * 2006-09-26 2008-05-21 삼성전자주식회사 플래시 메모리 장치 및 그것의 멀티-블록 소거 방법
KR100809072B1 (ko) * 2006-09-28 2008-03-03 삼성전자주식회사 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법
KR100851550B1 (ko) * 2007-02-27 2008-08-11 삼성전자주식회사 테스트 시스템 및 그것의 고전압 측정 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917196A (ja) * 1995-06-30 1997-01-17 Nec Corp テストモード設定回路
KR19990080840A (ko) * 1998-04-22 1999-11-15 김영환 액정표시소자의 공통전원 자동설정회로
JP2005069727A (ja) 2003-08-28 2005-03-17 Kyowa Electron Instr Co Ltd 多チャンネルひずみ測定回路
KR20060118499A (ko) * 2003-10-23 2006-11-23 폼팩터, 인코포레이티드 시간 지연을 균등하게 제어하는 분리 버퍼

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
박용수 · 김무영 · 박강희, "디지털 IC 테스트", 2006.02.15, 내하출판사 Page 9, 225*

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294472B2 (en) 2009-03-13 2012-10-23 Samsung Electronics Co., Ltd. Reliability evaluation circuit and reliability evaluation system
KR20220056388A (ko) 2020-10-28 2022-05-06 주식회사 라온솔루션 테스트 신뢰성이 향상된 스마트 아이티 레퍼런스 보드

Also Published As

Publication number Publication date
US20080204064A1 (en) 2008-08-28
US20110299332A1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
KR100851550B1 (ko) 테스트 시스템 및 그것의 고전압 측정 방법
US9612276B2 (en) Test device and test system including the same
US6202186B1 (en) Integrated circuit tester having pattern generator controlled data bus
JP2009523229A (ja) テスト可能な集積回路およびｉｃテスト法
KR20010098552A (ko) 반도체 테스트 시스템을 위한 글리치 검출
US7293208B2 (en) Test method for nonvolatile memory
US7171611B2 (en) Apparatus for determining the access time and/or the minimally allowable cycle time of a memory
US20030002365A1 (en) Test apparatus for semiconductor device
TW201706616A (zh) 半導體裝置、測試裝置及測試系統
US20150058685A1 (en) Method and system of testing semiconductor memory
CN101646954B (zh) 测试装置及电子器件
PT1643509E (pt) Dispositivo de teste de semicondutores e respectivo método de controlo
US6016565A (en) Semiconductor device testing apparatus
KR100513406B1 (ko) 반도체 시험장치
US20070024314A1 (en) Test system and single-chip tester capable of testing a plurality of chips simultaneously
CN103187098A (zh) 用于动态随机存取存储器的去耦电容值校准装置及方法
KR101266601B1 (ko) 플래시 메모리 카드/내장 메모리 카드 테스트 장치 및 방법
US20080232538A1 (en) Test apparatus and electronic device
KR102409926B1 (ko) 테스트 장치 및 이를 포함하는 테스트 시스템
KR20180008105A (ko) 반도체 테스트 장치 및 반도체 테스트 방법
JP4278318B2 (ja) 半導体集積回路装置
KR101297657B1 (ko) 반도체 테스트 스위치 회로
US8072232B2 (en) Test apparatus that tests a device under test having a test function for sequentially outputting signals
US20030128045A1 (en) Apparatus and method for testing semiconductor storage device
US20060098506A1 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee