DE10063102A1 - Anordnung und Messung interner Spannungen in einer integrierten Halbleitervorrichtung - Google Patents

Abstract

Die Erfindung betrifft eine Anordnung zur Messung interner Spannungen in einem DUT (2), bei der in jedem DUT (2) ein Vergleicher (3) vorgesehen ist, der die zu messende interne Spannung (Vint) mit einer extern zugelieferten Referenzspannung (Vref) vergleicht.

Description

Die vorliegende Erfindung betrifft eine Anordnung zur Messung interner Spannungen in einer integrierten Halbleitervorrich­ tung.

In integrierten Halbleitervorrichtungen, wie beispielsweise Speicherchips usw., werden verschiedene interne Spannungen benötigt, die Werte von z. B. 2,3 V, 3,5 V, 0,9 V usw. haben können. Diese internen Spannungen einer integrierten Halblei­ tervorrichtung müssen vor deren Auslieferung überprüft wer­ den, um einen zuverlässigen Betrieb der integrierten Halblei­ tervorrichtung gewährleisten zu können. Hierzu werden bisher Tester eingesetzt, in denen jeweils eine Gleichspannungsein­ heit ("DC Unit") vorgesehen ist, die eine bekannte Gleich­ spannung (Referenzspannung) an die Halbleitervorrichtung, al­ so beispielsweise einen Speicherchip, anlegt und gleichzeitig die zu überprüfende interne Spannung, im obigen Beispiel die Spannungen von 2,3 V, 3,5 V oder 0,9 V, an einem dafür geeig­ neten Pad (Kontaktkissen) der Halbleitervorrichtung mißt.

Die zu überprüfenden Halbleitervorrichtungen, auch DUTs ("De­ vice Under Test") genannt, benötigen nun bei Parallelmessun­ gen soviele Gleichspannungseinheiten wie DUTs vorhanden sind: jedem DUT ist für die Parallelmessung seine eigene Gleich­ spannungseinheit zugeordnet.

Sollen die internen Spannungen einer Vielzahl von Halbleiter­ vorrichtungen, wie beispielsweise von SDRAMs, überprüft wer­ den, so ist für ein paralleles Messen, was Voraussetzung für eine kurze Meßzeit ist, eine ebenso große Anzahl von Gleich­ spannungseinheiten in dem Tester erforderlich, was diesen äu­ ßerst aufwendig macht.

Es ist daher Aufgabe der vorliegenden Erfindung, eine Anord­ nung zur Messung interner Spannungen in einer integrierten Halbleitervorrichtung zu schaffen, mit der mit geringem Auf­ wand eine Vielzahl von solchen integrierten Halbleitervor­ richtungen parallel gemessen werden kann.

Diese Aufgabe wird bei einer Anordnung der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß in der Halbleitervor­ richtung ein Vergleicher vorgesehen ist, an dessen einem Ein­ gang die zu messende interne Spannung liegt, dessen anderer Eingang mit einer von einem externen Tester gelieferten Refe­ renzspannung beaufschlagt ist und dessen Ausgang mit dem ex­ ternen Tester verbunden ist, der meldet, ob die interne Span­ nung mit der Referenzspannung übereinstimmt oder nicht. Dabei kann die Referenzspannung dem Vergleicher in diskreten Span­ nungsschritten oder als Rampensignal zugeführt werden.

Die Erfindung geht damit einen vom bisherigen Stand der Tech­ nik vollkommen abweichenden Weg: der Vergleicher, der die zu messende interne Spannung (Vint) mit einer Referenzspannung (Vref) vergleicht, ist in die Halbleitervorrichtung, also das DUT, verlagert, so daß eine Vielzahl von Halbleitervorrich­ tungen bzw. DUTs ohne weiteres parallel gemessen werden kann, indem die eine extern zugeführte Referenzspannung mit der entsprechenden internen Spannung der jeweiligen Halbleiter­ vorrichtungen verglichen wird. Der zusätzliche Aufwand für den Vergleicher ist relativ gering und erfordert nur wenig Fläche auf der integrierten Halbleitervorrichtung.

Die Referenzspannung wird über ein Pad bzw. Kontaktkissen eingeprägt, und diese Referenzspannung sowie die zu messende interne Spannung werden auf die Eingänge des in der Halblei­ tervorrichtung vorgesehenen Vergleichers geleitet. Der Aus­ gang dieses Vergleichers wird nach außen gegeben. Das heißt, die Referenzspannung wird von einem externen Tester gelie­ fert, der auch das Ausgangssignal des Vergleichers aufnimmt. Das Ausgangssignal kann dabei direkt über ein geeignetes Pad an den externen Tester ausgegeben werden. Alternativ könnte auch ein geeignetes Kontrollsignal (z. B. "high" = Vint ist größer als Vref; "low" = Vint ist kleiner als Vref) über ei­ nen der vorhandenen Eingabe/Ausgabe-Kanäle der Halbleitervor­ richtung ausgegeben werden.

Liegt nun beispielsweise das Ausgangssignal des Vergleichers auf einem hohen Pegel, so kann dies bedeuten, daß die interne Spannung niedriger als die Referenzspannung ist. Ist dagegen das Ausgangssignal des Vergleichers auf einem niedrigen Pe­ gel, so bedeutet dies, daß die interne Spannung höher als die Referenzspannung ist.

Um nun die interne Spannung zu messen, kann entweder die Re­ ferenzspannung in diskreten Spannungsschritten eingeprägt werden, wobei nach jedem Spannungsschritt extern durch den Tester überprüft wird, ob sich die interne Spannung und die Referenzspannung in ihren Werten schon gekreuzt haben. Tritt eine solche Überkreuzung ein, so bedeutet dies, daß die in­ terne Spannung im Rahmen der durch die Schrittweiten gegebe­ nen Genauigkeit mit der externen Referenzspannung überein­ stimmt.

Eine andere Möglichkeit besteht darin, die Referenzspannung als Rampensignal dem Vergleicher einzuprägen. Dann entspricht die interne Spannung in der Halbleitervorrichtung der Refe­ renzspannung in dem Zeitpunkt, in welchem der Ausgang des Vergleichers eine Überkreuzung zwischen interner Spannung und Referenzspannung meldet.

Bei dem Vergleicher handelt es sich in bevorzugter Weise um einen Differenzverstärker. Selbstverständlich kann aber für den Vergleicher jede Schaltung gewählt werden, die in der La­ ge ist, die externe Referenzspannung mit der zu messenden in­ ternen Spannung zu vergleichen.

Nachfolgend wird die Erfindung anhand der Zeichnung näher er­ läutert, in deren einziger Figur ein Blockschaltbild einer Anordnung zur Messung interner Spannungen gezeigt ist.

Ein externer Tester 1 liefert an einem Ausgang eine Referenz­ spannung Vref zu einem Eingang bzw. Pad einer Flalbleitervor­ richtung (DUT) 2, in der als Vergleicher ein Differenzver­ stärker 3 integriert ist. Eine zu messende interne Spannung Vint liegt an einem Eingang dieses Differenzverstärkers 3, während die Referenzspannung Vref dem anderen Eingang des Differenzverstärkers 3 zugeführt ist. Das Ausgangssignal des Differenzverstärkers 3 wird über ein entsprechendes Pad zu dem externen Tester 1 geliefert.

Die Referenzspannung Vref kann entweder in diskreten Span­ nungsschritten als Stufensignal oder als kontinuierliches Rampensignal dem Differenzverstärker 3 eingeprägt werden. So­ bald die Referenzspannung Vref die interne Spannung Vint kreuzt, schaltet das Ausgangssignal des Differenzverstärkers 3 von "hoch" nach "niedrig" oder umgekehrt. Damit kann genau eine Übereinstimmung zwischen Referenzspannung und interner Spannung, also auch die Größe der internen Spannung, festge­ stellt werden.

Selbstverständlich kann die Referenzspannung parallel an eine Vielzahl von Halbleitervorrichtungen (DUTs) 2 geliefert und deren Ausgangssignale von dem Tester 1 aufgenommen werden. Das heißt, ein paralleles Testen einer Vielzahl von Halblei­ tervorrichtungen mit nur einer Referenzspannung ist ohne wei­ teres möglich.

Weiterhin kann auch die von dem Tester 1 gelieferte Referenz­ spannung variabel gestaltet werden, so daß der Tester 1 bei­ spielsweise Referenzspannungen von 2,3 V, 3,5 V und 0,9 V ab­ geben kann.

Wird eine Referenzspannung in Spannungsschritten angelegt, so wird die Meßgenauigkeit selbstverständlich um so größer, je kleiner die einzelnen Schritte sind. Eine demgegenüber höhere Genauigkeit läßt sich mit einem Rampensignal als Referenz­ spannung erzeugen, da dort genau die Überkreuzung zwischen Referenzspannung und interner Spannung gemessen werden kann.

Durch die Anordnung gemäß der Erfindung wird ermöglich, eine Vielzahl von integrierten Halbleiterchips parallel zu testen. Die Halbleiterchips sind zum Test üblicherweise auf einer Testplatine angeordnet. Der Tester erzeugt durch einen einzi­ gen Spannungsgenerator eine einzige rampenartig verlaufende Referenzspannung, die sämtlichen parallel zu testenden Chips zugeführt wird. Da nur eine begrenzte Anzahl von Spannungsge­ neratoren am Tester verfügbar ist, werden dort Ressourcen ge­ spart. Jeder der zu testenden Chips gibt über den chipinter­ nen Vergleicher 3 einen digitalen Impuls ab. Zum Empfang die­ ser digitalen Impulse weist der Tester eine Vielzahl von Ein­ gangskanälen auf. Es ist mit der Erfindung daher problemlos möglich, eine Vielzahl von Chips parallel zu testen.

Beispielsweise beträgt der Sollwert der zu testenden Spannung 2,3 V. Es werden jene Chips für gut befunden, deren interne Spannung in einem Toleranzbereich um 2,3 V herumliegt, bei­ spielsweise von 2,2 V bis 2,4 V. Chips, die außerhalb dieses Toleranzbereichs liegende interne Spannungen Vint liefern, werden als unbrauchbar verworfen. Gegebenenfalls können in Abhängigkeit von dem Meßergebnis chipinterne Spannungsgenera­ toren nachjustiert, d. h. getrimmt, werden. Die Trimmung er­ folgt dadurch, daß Referenzelemente innerhalb der Spannungs­ generatoren mit Fuses zu- bzw. weggeschaltet werden. Auf die­ se Weise wird ein die interne Spannung Vint erzeugender Gene­ rator korrigiert, also getrimmt.

Claims (9)

1. Anordnung zur Messung interner Spannungen in einer inte­ grierten Halbleitervorrichtung (2), dadurch gekennzeichnet, daß in der Halbleitervorrichtung (2) ein Vergleicher (3) vorgese­ hen ist, an dessen einem Eingang die zu messende interne Spannung liegt, dessen anderer Eingang mit einer von einem externen Tester (1) gelieferten Referenzspannung (Vref) be­ aufschlagt ist und dessen Ausgang mit dem externen Tester (1) verbunden ist, der feststellt, ob die interne Spannung (Vint) mit der Referenzspannung (Vref) übereinstimmt oder nicht.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Tester (1) die Referenzspannung (Vref) dem Vergleicher (3) in diskreten Spannungsschritten zuführt.

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Tester (1) die Referenzspannung (Vref) dem Vergleicher (3) als Rampensignal zuführt.

4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Referenzspannung (Vref) der Halbleitervorrichtung (2) über ein Pad zugeführt ist.

5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß sich der Ausgang des Vergleichers (3) von "hoch" nach "nied­ rig" bzw. umgekehrt ändert, wenn die Referenzspannung (Vref) die interne Spannung (Vint) im Differenzverstärker (3) kreuzt.

6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Vergleicher (3) ein Differenzverstärker ist.

7. Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine Vielzahl von Halbleitervorrichtungen (2) parallel zu dem Tester (1) geschaltet ist.

8. Verfahren zum Testen einer Vielzahl von integrierten Halb­ leiterbausteinen (2) auf Funktionsfähigkeit, bei dem die in­ tegrierten Halbleiterbausteine (2) bezüglich eines Eingangs für die zuzuführende Referenzspannung (Vref) parallel ge­ schaltet werden und bei dem die interne Spannung (Vint) jedes Halbleiterbausteins (2) mit der Referenzspannung (Vref) ver­ glichen wird, um die Höhe der internen Spannung (Vint) zu messen, und bei dem in Abhängigkeit von der gemessenen inter­ nen Spannung (Vint) der Halbleiterbaustein (2) als funktions­ fähig oder nicht funktionsfähig gekennzeichnet wird.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß in Abhängigkeit der gemessenen internen Spannung (Vint) ein die interne Spannung (Vint) erzeugender Spannungsgenerator (4) korrigiert wird.