DE10063102A1 - Anordnung und Messung interner Spannungen in einer integrierten Halbleitervorrichtung - Google Patents
Anordnung und Messung interner Spannungen in einer integrierten HalbleitervorrichtungInfo
- Publication number
- DE10063102A1 DE10063102A1 DE2000163102 DE10063102A DE10063102A1 DE 10063102 A1 DE10063102 A1 DE 10063102A1 DE 2000163102 DE2000163102 DE 2000163102 DE 10063102 A DE10063102 A DE 10063102A DE 10063102 A1 DE10063102 A1 DE 10063102A1
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- reference voltage
- vref
- vint
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Die Erfindung betrifft eine Anordnung zur Messung interner Spannungen in einem DUT (2), bei der in jedem DUT (2) ein Vergleicher (3) vorgesehen ist, der die zu messende interne Spannung (Vint) mit einer extern zugelieferten Referenzspannung (Vref) vergleicht.
Description
Die vorliegende Erfindung betrifft eine Anordnung zur Messung
interner Spannungen in einer integrierten Halbleitervorrich
tung.
In integrierten Halbleitervorrichtungen, wie beispielsweise
Speicherchips usw., werden verschiedene interne Spannungen
benötigt, die Werte von z. B. 2,3 V, 3,5 V, 0,9 V usw. haben
können. Diese internen Spannungen einer integrierten Halblei
tervorrichtung müssen vor deren Auslieferung überprüft wer
den, um einen zuverlässigen Betrieb der integrierten Halblei
tervorrichtung gewährleisten zu können. Hierzu werden bisher
Tester eingesetzt, in denen jeweils eine Gleichspannungsein
heit ("DC Unit") vorgesehen ist, die eine bekannte Gleich
spannung (Referenzspannung) an die Halbleitervorrichtung, al
so beispielsweise einen Speicherchip, anlegt und gleichzeitig
die zu überprüfende interne Spannung, im obigen Beispiel die
Spannungen von 2,3 V, 3,5 V oder 0,9 V, an einem dafür geeig
neten Pad (Kontaktkissen) der Halbleitervorrichtung mißt.
Die zu überprüfenden Halbleitervorrichtungen, auch DUTs ("De
vice Under Test") genannt, benötigen nun bei Parallelmessun
gen soviele Gleichspannungseinheiten wie DUTs vorhanden sind:
jedem DUT ist für die Parallelmessung seine eigene Gleich
spannungseinheit zugeordnet.
Sollen die internen Spannungen einer Vielzahl von Halbleiter
vorrichtungen, wie beispielsweise von SDRAMs, überprüft wer
den, so ist für ein paralleles Messen, was Voraussetzung für
eine kurze Meßzeit ist, eine ebenso große Anzahl von Gleich
spannungseinheiten in dem Tester erforderlich, was diesen äu
ßerst aufwendig macht.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Anord
nung zur Messung interner Spannungen in einer integrierten
Halbleitervorrichtung zu schaffen, mit der mit geringem Auf
wand eine Vielzahl von solchen integrierten Halbleitervor
richtungen parallel gemessen werden kann.
Diese Aufgabe wird bei einer Anordnung der eingangs genannten
Art erfindungsgemäß dadurch gelöst, daß in der Halbleitervor
richtung ein Vergleicher vorgesehen ist, an dessen einem Ein
gang die zu messende interne Spannung liegt, dessen anderer
Eingang mit einer von einem externen Tester gelieferten Refe
renzspannung beaufschlagt ist und dessen Ausgang mit dem ex
ternen Tester verbunden ist, der meldet, ob die interne Span
nung mit der Referenzspannung übereinstimmt oder nicht. Dabei
kann die Referenzspannung dem Vergleicher in diskreten Span
nungsschritten oder als Rampensignal zugeführt werden.
Die Erfindung geht damit einen vom bisherigen Stand der Tech
nik vollkommen abweichenden Weg: der Vergleicher, der die zu
messende interne Spannung (Vint) mit einer Referenzspannung
(Vref) vergleicht, ist in die Halbleitervorrichtung, also das
DUT, verlagert, so daß eine Vielzahl von Halbleitervorrich
tungen bzw. DUTs ohne weiteres parallel gemessen werden kann,
indem die eine extern zugeführte Referenzspannung mit der
entsprechenden internen Spannung der jeweiligen Halbleiter
vorrichtungen verglichen wird. Der zusätzliche Aufwand für
den Vergleicher ist relativ gering und erfordert nur wenig
Fläche auf der integrierten Halbleitervorrichtung.
Die Referenzspannung wird über ein Pad bzw. Kontaktkissen
eingeprägt, und diese Referenzspannung sowie die zu messende
interne Spannung werden auf die Eingänge des in der Halblei
tervorrichtung vorgesehenen Vergleichers geleitet. Der Aus
gang dieses Vergleichers wird nach außen gegeben. Das heißt,
die Referenzspannung wird von einem externen Tester gelie
fert, der auch das Ausgangssignal des Vergleichers aufnimmt.
Das Ausgangssignal kann dabei direkt über ein geeignetes Pad
an den externen Tester ausgegeben werden. Alternativ könnte
auch ein geeignetes Kontrollsignal (z. B. "high" = Vint ist
größer als Vref; "low" = Vint ist kleiner als Vref) über ei
nen der vorhandenen Eingabe/Ausgabe-Kanäle der Halbleitervor
richtung ausgegeben werden.
Liegt nun beispielsweise das Ausgangssignal des Vergleichers
auf einem hohen Pegel, so kann dies bedeuten, daß die interne
Spannung niedriger als die Referenzspannung ist. Ist dagegen
das Ausgangssignal des Vergleichers auf einem niedrigen Pe
gel, so bedeutet dies, daß die interne Spannung höher als die
Referenzspannung ist.
Um nun die interne Spannung zu messen, kann entweder die Re
ferenzspannung in diskreten Spannungsschritten eingeprägt
werden, wobei nach jedem Spannungsschritt extern durch den
Tester überprüft wird, ob sich die interne Spannung und die
Referenzspannung in ihren Werten schon gekreuzt haben. Tritt
eine solche Überkreuzung ein, so bedeutet dies, daß die in
terne Spannung im Rahmen der durch die Schrittweiten gegebe
nen Genauigkeit mit der externen Referenzspannung überein
stimmt.
Eine andere Möglichkeit besteht darin, die Referenzspannung
als Rampensignal dem Vergleicher einzuprägen. Dann entspricht
die interne Spannung in der Halbleitervorrichtung der Refe
renzspannung in dem Zeitpunkt, in welchem der Ausgang des
Vergleichers eine Überkreuzung zwischen interner Spannung und
Referenzspannung meldet.
Bei dem Vergleicher handelt es sich in bevorzugter Weise um
einen Differenzverstärker. Selbstverständlich kann aber für
den Vergleicher jede Schaltung gewählt werden, die in der La
ge ist, die externe Referenzspannung mit der zu messenden in
ternen Spannung zu vergleichen.
Nachfolgend wird die Erfindung anhand der Zeichnung näher er
läutert, in deren einziger Figur ein Blockschaltbild einer
Anordnung zur Messung interner Spannungen gezeigt ist.
Ein externer Tester 1 liefert an einem Ausgang eine Referenz
spannung Vref zu einem Eingang bzw. Pad einer Flalbleitervor
richtung (DUT) 2, in der als Vergleicher ein Differenzver
stärker 3 integriert ist. Eine zu messende interne Spannung
Vint liegt an einem Eingang dieses Differenzverstärkers 3,
während die Referenzspannung Vref dem anderen Eingang des
Differenzverstärkers 3 zugeführt ist. Das Ausgangssignal des
Differenzverstärkers 3 wird über ein entsprechendes Pad zu
dem externen Tester 1 geliefert.
Die Referenzspannung Vref kann entweder in diskreten Span
nungsschritten als Stufensignal oder als kontinuierliches
Rampensignal dem Differenzverstärker 3 eingeprägt werden. So
bald die Referenzspannung Vref die interne Spannung Vint
kreuzt, schaltet das Ausgangssignal des Differenzverstärkers
3 von "hoch" nach "niedrig" oder umgekehrt. Damit kann genau
eine Übereinstimmung zwischen Referenzspannung und interner
Spannung, also auch die Größe der internen Spannung, festge
stellt werden.
Selbstverständlich kann die Referenzspannung parallel an eine
Vielzahl von Halbleitervorrichtungen (DUTs) 2 geliefert und
deren Ausgangssignale von dem Tester 1 aufgenommen werden.
Das heißt, ein paralleles Testen einer Vielzahl von Halblei
tervorrichtungen mit nur einer Referenzspannung ist ohne wei
teres möglich.
Weiterhin kann auch die von dem Tester 1 gelieferte Referenz
spannung variabel gestaltet werden, so daß der Tester 1 bei
spielsweise Referenzspannungen von 2,3 V, 3,5 V und 0,9 V ab
geben kann.
Wird eine Referenzspannung in Spannungsschritten angelegt, so
wird die Meßgenauigkeit selbstverständlich um so größer, je
kleiner die einzelnen Schritte sind. Eine demgegenüber höhere
Genauigkeit läßt sich mit einem Rampensignal als Referenz
spannung erzeugen, da dort genau die Überkreuzung zwischen
Referenzspannung und interner Spannung gemessen werden kann.
Durch die Anordnung gemäß der Erfindung wird ermöglich, eine
Vielzahl von integrierten Halbleiterchips parallel zu testen.
Die Halbleiterchips sind zum Test üblicherweise auf einer
Testplatine angeordnet. Der Tester erzeugt durch einen einzi
gen Spannungsgenerator eine einzige rampenartig verlaufende
Referenzspannung, die sämtlichen parallel zu testenden Chips
zugeführt wird. Da nur eine begrenzte Anzahl von Spannungsge
neratoren am Tester verfügbar ist, werden dort Ressourcen ge
spart. Jeder der zu testenden Chips gibt über den chipinter
nen Vergleicher 3 einen digitalen Impuls ab. Zum Empfang die
ser digitalen Impulse weist der Tester eine Vielzahl von Ein
gangskanälen auf. Es ist mit der Erfindung daher problemlos
möglich, eine Vielzahl von Chips parallel zu testen.
Beispielsweise beträgt der Sollwert der zu testenden Spannung
2,3 V. Es werden jene Chips für gut befunden, deren interne
Spannung in einem Toleranzbereich um 2,3 V herumliegt, bei
spielsweise von 2,2 V bis 2,4 V. Chips, die außerhalb dieses
Toleranzbereichs liegende interne Spannungen Vint liefern,
werden als unbrauchbar verworfen. Gegebenenfalls können in
Abhängigkeit von dem Meßergebnis chipinterne Spannungsgenera
toren nachjustiert, d. h. getrimmt, werden. Die Trimmung er
folgt dadurch, daß Referenzelemente innerhalb der Spannungs
generatoren mit Fuses zu- bzw. weggeschaltet werden. Auf die
se Weise wird ein die interne Spannung Vint erzeugender Gene
rator korrigiert, also getrimmt.
Claims (9)
1. Anordnung zur Messung interner Spannungen in einer inte
grierten Halbleitervorrichtung (2),
dadurch gekennzeichnet, daß
in der Halbleitervorrichtung (2) ein Vergleicher (3) vorgese
hen ist, an dessen einem Eingang die zu messende interne
Spannung liegt, dessen anderer Eingang mit einer von einem
externen Tester (1) gelieferten Referenzspannung (Vref) be
aufschlagt ist und dessen Ausgang mit dem externen Tester (1)
verbunden ist, der feststellt, ob die interne Spannung (Vint)
mit der Referenzspannung (Vref) übereinstimmt oder nicht.
2. Anordnung nach Anspruch 1,
dadurch gekennzeichnet, daß
der Tester (1) die Referenzspannung (Vref) dem Vergleicher
(3) in diskreten Spannungsschritten zuführt.
3. Anordnung nach Anspruch 1,
dadurch gekennzeichnet, daß
der Tester (1) die Referenzspannung (Vref) dem Vergleicher
(3) als Rampensignal zuführt.
4. Anordnung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß
die Referenzspannung (Vref) der Halbleitervorrichtung (2)
über ein Pad zugeführt ist.
5. Anordnung nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß
sich der Ausgang des Vergleichers (3) von "hoch" nach "nied
rig" bzw. umgekehrt ändert, wenn die Referenzspannung (Vref)
die interne Spannung (Vint) im Differenzverstärker (3)
kreuzt.
6. Anordnung nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß
der Vergleicher (3) ein Differenzverstärker ist.
7. Anordnung nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, daß
eine Vielzahl von Halbleitervorrichtungen (2) parallel zu dem
Tester (1) geschaltet ist.
8. Verfahren zum Testen einer Vielzahl von integrierten Halb
leiterbausteinen (2) auf Funktionsfähigkeit, bei dem die in
tegrierten Halbleiterbausteine (2) bezüglich eines Eingangs
für die zuzuführende Referenzspannung (Vref) parallel ge
schaltet werden und bei dem die interne Spannung (Vint) jedes
Halbleiterbausteins (2) mit der Referenzspannung (Vref) ver
glichen wird, um die Höhe der internen Spannung (Vint) zu
messen, und bei dem in Abhängigkeit von der gemessenen inter
nen Spannung (Vint) der Halbleiterbaustein (2) als funktions
fähig oder nicht funktionsfähig gekennzeichnet wird.
9. Verfahren nach Anspruch 8,
dadurch gekennzeichnet, daß
in Abhängigkeit der gemessenen internen Spannung (Vint) ein
die interne Spannung (Vint) erzeugender Spannungsgenerator
(4) korrigiert wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000163102 DE10063102A1 (de) | 1999-12-17 | 2000-12-18 | Anordnung und Messung interner Spannungen in einer integrierten Halbleitervorrichtung |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19961107 | 1999-12-17 | ||
DE2000163102 DE10063102A1 (de) | 1999-12-17 | 2000-12-18 | Anordnung und Messung interner Spannungen in einer integrierten Halbleitervorrichtung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10063102A1 true DE10063102A1 (de) | 2001-08-23 |
Family
ID=7933168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000163102 Ceased DE10063102A1 (de) | 1999-12-17 | 2000-12-18 | Anordnung und Messung interner Spannungen in einer integrierten Halbleitervorrichtung |
Country Status (2)
Country | Link |
---|---|
US (1) | US6657452B2 (de) |
DE (1) | DE10063102A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10306620A1 (de) * | 2003-02-18 | 2004-09-09 | Infineon Technologies Ag | Integrierte Testschaltung in einer intergrierten Schaltung |
DE10319157A1 (de) * | 2003-04-29 | 2004-11-25 | Infineon Technologies Ag | Integrierte Schaltung mit einer Spannungsüberwachungsschaltung sowie ein Verfahren zum Überwachen einer bereitgestellten internen Burn-In-Spannung |
DE10327284A1 (de) * | 2003-06-17 | 2005-01-13 | Infineon Technologies Ag | Prüflesevorrichtung für Speicher |
WO2008125532A2 (de) * | 2007-04-13 | 2008-10-23 | Siemens Aktiengesellschaft | Verfahren und vorrichtung zur messung eines pegels einer zeitlich veränderlichen elektrischen messgrösse |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10344641B4 (de) * | 2003-09-25 | 2007-07-12 | Infineon Technologies Ag | Signal-Test-Verfahren beim Test von Halbleiter-Bauelementen, sowie Test-Gerät |
US7248102B2 (en) * | 2005-01-20 | 2007-07-24 | Infineon Technologies Ag | Internal reference voltage generation for integrated circuit testing |
KR100753050B1 (ko) * | 2005-09-29 | 2007-08-30 | 주식회사 하이닉스반도체 | 테스트장치 |
KR100851550B1 (ko) * | 2007-02-27 | 2008-08-11 | 삼성전자주식회사 | 테스트 시스템 및 그것의 고전압 측정 방법 |
KR100907930B1 (ko) * | 2007-07-03 | 2009-07-16 | 주식회사 하이닉스반도체 | 테스트 시간을 줄일 수 있는 반도체 메모리 장치 |
KR101959894B1 (ko) * | 2012-06-29 | 2019-03-19 | 에스케이하이닉스 주식회사 | 반도체 집적회로 및 그의 내부전압 측정방법 |
JP2015045559A (ja) * | 2013-08-28 | 2015-03-12 | マイクロン テクノロジー, インク. | 半導体装置 |
US20190317868A1 (en) * | 2018-04-17 | 2019-10-17 | Maxim Integrated Products, Inc. | Systems and methods for real-time fault detection |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4291404A (en) * | 1979-11-20 | 1981-09-22 | Lockheed Corporation | Automatic circuit tester with improved voltage regulator |
KR940008286B1 (ko) * | 1991-08-19 | 1994-09-09 | 삼성전자 주식회사 | 내부전원발생회로 |
JP2792416B2 (ja) * | 1993-11-17 | 1998-09-03 | 日本電気株式会社 | 半導体集積回路 |
FR2719135B1 (fr) * | 1994-04-21 | 1996-06-28 | Sgs Thomson Microelectronics | Circuit de limitation de tension avec comparateur à hystérésis. |
JP3710845B2 (ja) * | 1995-06-21 | 2005-10-26 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JPH1166890A (ja) * | 1997-08-12 | 1999-03-09 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP3795195B2 (ja) * | 1997-08-22 | 2006-07-12 | 三菱電機株式会社 | ヒステリシス特性を有する電圧監視回路 |
US6232759B1 (en) * | 1999-10-21 | 2001-05-15 | Credence Systems Corporation | Linear ramping digital-to-analog converter for integrated circuit tester |
-
2000
- 2000-12-18 DE DE2000163102 patent/DE10063102A1/de not_active Ceased
- 2000-12-18 US US09/740,633 patent/US6657452B2/en not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10306620A1 (de) * | 2003-02-18 | 2004-09-09 | Infineon Technologies Ag | Integrierte Testschaltung in einer intergrierten Schaltung |
US7034559B2 (en) | 2003-02-18 | 2006-04-25 | Infineon Technologies Ag | Integrated test circuit in an integrated circuit |
DE10306620B4 (de) * | 2003-02-18 | 2007-04-19 | Infineon Technologies Ag | Integrierte Testschaltung in einer integrierten Schaltung |
DE10319157A1 (de) * | 2003-04-29 | 2004-11-25 | Infineon Technologies Ag | Integrierte Schaltung mit einer Spannungsüberwachungsschaltung sowie ein Verfahren zum Überwachen einer bereitgestellten internen Burn-In-Spannung |
DE10327284A1 (de) * | 2003-06-17 | 2005-01-13 | Infineon Technologies Ag | Prüflesevorrichtung für Speicher |
DE10327284B4 (de) * | 2003-06-17 | 2005-11-03 | Infineon Technologies Ag | Prüflesevorrichtung für Speicher |
US7185245B2 (en) | 2003-06-17 | 2007-02-27 | Infineon Technologies Ag | Test reading apparatus for memories |
WO2008125532A2 (de) * | 2007-04-13 | 2008-10-23 | Siemens Aktiengesellschaft | Verfahren und vorrichtung zur messung eines pegels einer zeitlich veränderlichen elektrischen messgrösse |
DE102007017895A1 (de) * | 2007-04-13 | 2008-10-23 | Siemens Ag | Verfahren und Vorrichtung zur Messung eines Pegels einer zeitlich veränderlichen elektrischen Messgröße |
WO2008125532A3 (de) * | 2007-04-13 | 2009-04-30 | Siemens Ag | Verfahren und vorrichtung zur messung eines pegels einer zeitlich veränderlichen elektrischen messgrösse |
Also Published As
Publication number | Publication date |
---|---|
US20010005143A1 (en) | 2001-06-28 |
US6657452B2 (en) | 2003-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10191490B4 (de) | Verfahren und Vorrichtung zur Defektanalyse von integrierten Halbleiterschaltungen | |
DE10304880A1 (de) | Systeme und Verfahren zum Ermöglichen eines Treiberstärketestens von integrierten Schaltungen | |
DE10101899A1 (de) | Verfahren und Vorrichtung zum Testen von Halbleiterbauelementen | |
DE69822527T2 (de) | Testen von analogen Signalen auf Histogrammbasis | |
DE10063102A1 (de) | Anordnung und Messung interner Spannungen in einer integrierten Halbleitervorrichtung | |
DE69733829T2 (de) | Amplitudenkalibrierung eines messinstruments | |
DE19857689B4 (de) | Strommeßschaltung für ein IC-Testgerät | |
DE10355116B4 (de) | Ein- und Ausgangsschaltung eines integrierten Schaltkreises, Verfahren zum Testen eines integrierten Schaltkreises sowie integrierter Schaltkreis mit einer solchen Ein- und Ausgangsschaltung | |
DE10142293A1 (de) | Systeme und Verfahren zum Ermöglichen einer automatisierten Testausrüstungsfunktionalität innerhalb integrierter Schaltungen | |
DE112006002395T5 (de) | Prüfvorrichtung und Prüfverfahren | |
DE19744651C2 (de) | Halbleitertestvorrichtung zum Messen des Versorgungsstromes einer Halbleitereinrichtung | |
DE69730116T2 (de) | Verfahren zur inspektion einer integrierten schaltung | |
DE102005055836B4 (de) | Leistungstestplatte | |
DE19807237A1 (de) | Halbleiterbauelement-Testgerät | |
DE102006007439B4 (de) | Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen | |
DE69021036T2 (de) | Test-Anordnungssystem für integrierte Schaltungen unter Verwendung von lateralen Transistoren. | |
DE10335164B4 (de) | Vorrichtung und Verfahren zum parallelen Testen von mehreren integrierten Schaltkreisen | |
DE10341836B4 (de) | Testvorrichtung zum Testen von elektrischen Schaltungen sowie Verfahren zum parallelen Testen von elektrischen Schaltungen | |
DE102007007339B4 (de) | Verfahren und Vorrichtung zum Lokalisieren von Fehlern auf elektronischen Leiterplatten | |
DE102005005301B4 (de) | Integrierter Halbleiterspeicher | |
DE10006236C2 (de) | Anordnung zum Generieren von Signalimpulsen mit definierten Pulslängen in einem Baustein mit BIST-Funktion | |
DE10126298A1 (de) | Verfahren und Vorrichtung zur Messung der Phasenverschiebung zwischen einem periodischen Signal und einem Ausgangssignal an einem Ausgang eines elektronischen Bauelements | |
DE10032257A1 (de) | Verfahren und Vorrichtung zur offsetspannungsfreien Spannungsmessung einer Referenzspannungsquelle einer integrierten Halbleiterschaltung | |
DE19901460C1 (de) | Integrierte Halbleiterschaltung und Verfahren zur Überprüfung des Übertragungsverhaltens von Pad-Zellen | |
DE10158240A1 (de) | Systeme und Verfahren zum Erleichtern des Testens von Anschlussflächenempfängern integrierter Schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8180 | Miscellaneous part 1 |
Free format text: DIE BEZEICHNUNG IST ZU AENDERN IN: ANORDNUNG ZUR MESSUNG INTERNER SPANNUNGEN IN EINER INTEGRIERTEN HALBLEITERVORRICHTUNG |
|
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8131 | Rejection |