JP3795195B2 - ヒステリシス特性を有する電圧監視回路 - Google Patents
ヒステリシス特性を有する電圧監視回路 Download PDFInfo
- Publication number
- JP3795195B2 JP3795195B2 JP22593697A JP22593697A JP3795195B2 JP 3795195 B2 JP3795195 B2 JP 3795195B2 JP 22593697 A JP22593697 A JP 22593697A JP 22593697 A JP22593697 A JP 22593697A JP 3795195 B2 JP3795195 B2 JP 3795195B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- voltage
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16528—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values using digital techniques or performing arithmetic operations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、直流電圧を監視し、その電圧変動により装置の状態を検出するための電圧監視装置に関するものである。例えば、この発明は、パワーデバイスの駆動回路装置の電源電圧の状態を検出して当該装置の制御を行うための技術に適用して好適なるものである。
【０００２】
【従来の技術】
図８は、従来の電圧監視回路の一例を示すブロック図である。図９は、図８の回路の動作を示すタイミングチャートである。
【０００３】
図８の電圧監視装置においては、基準電圧信号Ｖ６Ｐのレベルに、ある電圧設定値ＶＬと、当該設定値ＶＬよりも高い電圧設定値ＶＨとを交互に設定することによりヒステリシス動作を行い、電圧監視装置の外部の装置の状態を制御する。直流電圧入力信号ＩＮＰが電圧設定値ＶＬよりも低い電圧になると、本装置は電源電圧の低下を検知し、当該直流電圧を電源電圧とする外部の装置に対して、電源電圧の異常状態を示す検出信号ＦＯＰを出力する。この場合、電圧監視装置は、電源ノイズなどの瞬時の低下に対しては現状の状態を保持し（従って、検出信号ＦＯＰを出力しない）、ある一定以上の時間だけ直流電圧入力信号ＩＮＰが電圧設定値ＶＬよりも低下するという状態が続く場合にのみ、直流電源の電圧低下を検知する検出信号ＦＯＰを出力する。また、検出信号ＦＯＰを出力すると、電圧監視装置は、直流電圧入力信号ＩＮＰが電圧設定値ＶＨの電圧にまで上昇しない限り、検出信号ＦＯＰの出力を通常状態に戻さないというヒステリシス動作を行う。
【０００４】
先ず、図８及び図９において、通常の状態においては、基準電圧発生回路６Ｐは、低い電圧設定値ＶＬの基準電圧信号Ｖ６Ｐを出力する。比較回路２Ｐは、直流電圧入力信号ＩＮＰの直流電圧と基準電圧信号Ｖ６Ｐの電圧設定値ＶＬとを比較する。この場合、直流電圧入力信号ＩＮＰの直流電圧が電圧設定値ＶＬよりも高いため、比較回路２ＰはＬレベルの出力信号Ｎ２Ｐを出力する。積分回路３Ｐは、比較回路２ＰがＬレベルの出力信号Ｎ２Ｐを出力するときには負方向の積分状態にあり、最小の電位で一定となる結果、最小レベルの出力信号Ｖ３Ｐを出力する。積分回路３Ｐの出力信号Ｖ３Ｐは比較回路４Ｐの一方の入力端に入力される。比較回路４Ｐは、その他方の入力端に電圧設定値Ｖ２Ｐが設定された比較器であり、コンパレータで構成される他、しきい値Ｖ２Ｐをもつインバータなどでも構成される。積分回路３Ｐの出力信号Ｖ３Ｐのレベルが最小電位の時は、それが電圧設定値Ｖ２Ｐよりも低いため、比較回路４ＰはＨレベルの出力信号Ｎ４Ｐを出力する。比較回路４Ｐの出力信号Ｎ４Ｐの結果に応じて、制御回路５Ｐは基準電圧発生回路６Ｐが電圧設定値ＶＬを出力しうるための制御信号Ｎ５Ｐを出力する。その結果、直流電圧入力信号ＩＮＰのレベルが電圧設定値ＶＬ以下となるまでは、現状態の通常動作が保持される。このとき、検出信号ＦＯＰのレベルはＨレベルとなる。
【０００５】
直流電圧入力信号ＩＮＰの直流電圧レベルが低下する場合においては、基準電圧発生回路６Ｐは低い設定値ＶＬの基準電圧信号Ｖ６Ｐを出力している。そして、直流電圧入力信号ＩＮＰの直流電圧が電圧設定値ＶＬよりも低くなると、比較回路２ＰはＨレベルの出力信号Ｎ２Ｐを出力する。その結果、積分回路３Ｐは、比較回路２ＰのＨレベルの出力信号Ｎ２Ｐの入力に応じて、正方向の積分状態となり、その出力信号Ｖ３Ｐの電位は上がり始める。積分回路３Ｐの出力信号Ｖ３Ｐは比較回路４Ｐの電圧設定値Ｖ２Ｐと比較され、出力信号Ｖ３Ｐのレベルが電圧設定値Ｖ２Ｐ以上になる時間より、タイマ回路として動作する。もし、積分回路３Ｐの出力信号Ｖ３Ｐが比較回路４Ｐの設定値Ｖ２Ｐに等しくなる前に直流電圧入力電圧ＩＮＰのレベルが比較回路２Ｐの設定値ＶＬよりも高くなると、比較回路２ＰはＬレベルの出力信号Ｎ２Ｐを出力するので、積分回路３Ｐはリセットされ、再び出力信号Ｖ３Ｐを最小のレベルとする。従って、基準電圧信号Ｖ６Ｐの設定値は設定値ＶＬのままとなる。
【０００６】
これに対して、直流電圧入力信号ＩＮＰのレベルが上記タイマ回路で設定されている時間以上、設定電圧ＶＬよりも低くなると、上記動作により、積分回路３Ｐの出力信号Ｖ３Ｐは比較回路４Ｐの電圧設定値Ｖ２Ｐよりも高くなり、比較回路４ＰはＬレベルの出力信号Ｎ４Ｐを出力する。比較回路４Ｐの出力信号Ｎ４ＰがＬレベルになると、制御回路５Ｐは、基準電圧発生器６Ｐがその出力電圧を設定値ＶＨに設定しうるための制御信号Ｎ５Ｐを出力する。これにより、比較回路２Ｐの比較値は高い電圧設定値ＶＨとなり、直流電圧入力信号ＩＮＰのレベルが電圧設定値ＶＨ以上に上昇するまでは、この状態が保持される。このとき、検出信号ＦＯＰのレベルはＬレベルとなる。
【０００７】
上記動作の説明により理解される通り、本装置は、比較回路２Ｐの電圧設定値ＶＨ、ＶＬで決められたしきい値、及び積分係数と設定電圧Ｖ２Ｐとで決まる時間以上の変化に対して動作するヒステリシス回路として機能し、検出信号ＦＯＰを外部へ出力する。
【０００８】
尚、特開昭６３−３１３０７７号公報に記載の発明は、ＲＣ積分回路と、その出力端に入力端の一方が接続されたシュミット回路より成る、ヒステリシス特性を有する比較器とでタイマ回路を構成して、入力交流電源のレベルを監視する回路を開示している。又、特開昭６３−３１５９６３号公報の発明は、ヒステリシス特性を有する比較回路とその出力端に接続されたタイマ回路部とを開示している。
【０００９】
【発明が解決しようとする課題】
しかし、図８および図９に例示したような、積分回路の積分係数と比較器の１つの設定電圧とで定まる時間を基準として、入力する直流電圧の変動をフィルタリングするタイマ回路を備えた従来の電圧監視回路においては、次のような問題点が顕在化している。
【００１０】
図１０は、上記問題点を顕出させる図８の回路の動作タイミングを示している。今、図１０の（ａ）〜（ｃ）に示すように、積分回路３Ｐと比較回路４Ｐの設定値Ｖ２Ｐで決められる時間とほぼ同じ周期で、直流電圧入力信号ＩＮＰが設定値ＶＬに対して上下動する場合を考える。このとき、比較回路４Ｐは短いduration timeのＨレベルの出力信号Ｎ４Ｐを出力するけれども、出力信号Ｎ４Ｐの当該duration timeが制御回路５Ｐ、基準電圧発生回路６Ｐの素子の応答可能な時間（応答幅）以下の場合には、基準電圧発生回路６Ｐは設定値ＶＬを高位の設定値ＶＨに変更することができないために、電圧監視装置自体としては同じ動作を繰り返すこととなる。他方、比較回路４Ｐの出力信号Ｎ４ＰのＨレベルの期間に対して制御回路５Ｐの検出信号生成の論理が応答可能な場合には、検出信号ＦＯＰが直流電圧入力信号ＩＮＰの周期に同期してＬレベルに変化し、結果として、検出信号ＦＯＰのチャタリングないし発振状態が生ずる。しかし、検出信号ＦＯＰは外部に対して直流電圧の低下の状態を示していても、電圧監視装置の内部動作としては、そのような電源電圧低下という状態に応じたヒステリシス動作を示しておらず、このため、この不一致が、検出信号ＦＯＰの状態に応じて動作する外部回路に悪影響を与える。
【００１１】
このように、従来の電圧監視装置においては、その構成素子の応答の遅れが全く考慮されていないために、この応答遅れにより構成素子が入力直流電圧の変動に追従できずに本装置にヒステリシスがかからない状態となっているにも拘わらず、検出信号のみがチャタリングを起こして本装置の状態の変化を外部へ与えてしまうという問題点が生じうるのである。
【００１２】
本発明は、上記の懸案事項を克服すべく従来の電圧監視装置を改善したものであり、入力直流電圧とその電圧変化の時間とを監視して上記直流電圧を電源電圧とする装置の制御を行う際に、安定したヒステリシス動作と検出信号の出力とを確保することを目的とする。
【００１３】
請求項１に係る発明は、電圧監視装置において、外部の直流電圧と基準電圧とを比較して、前記直流電圧が前記基準電圧以上のときには第１レベルの出力信号を出力し、前記直流電圧が前記基準電圧未満のときには第２レベルの前記出力信号を出力する比較回路と、前記比較回路の前記第２レベルの前記出力信号の出力開始時に応じて積分動作を開始し、前記比較回路が前記第２レベルの前記出力信号を出力している限りは積分動作を続行して、その上昇する出力信号を所定のレベルにクランプする、積分回路と、少なくとも第１設定レベル及び第２設定レベルを基準レベルとして有し、上昇する前記積分回路の前記出力信号と前記基準レベルとを比較して、（ａ）前記積分回路の前記出力信号が前記第１設定レベル未満のときには第３レベルの制御信号を出力し、（ｂ）前記積分回路の前記出力信号が前記第１設定レベルに等しくなったときに第４レベルの制御信号を出力し、（ｃ）前記積分回路の前記出力信号が前記第２設定レベルに等しくなったときに前記直流電圧の電圧低下を外部に情報として与える検出信号を出力する、制御信号・検出信号生成回路と、前記制御信号を受けて、前記第３レベルの前記制御信号の入力に応じて前記基準電圧のレベルを第５レベルに設定し続ける一方、前記第４レベルの前記制御信号の入力に応じて前記基準電圧の前記レベルを前記第５レベルよりも高い第６レベルに設定する、基準電圧発生回路とを備え、（前記所定のレベル）＞（前記第２設定レベル）＞（前記第１設定レベル）及び、（前記第２設定レベル−前記第１設定レベル）≧（前記基準電圧発生回路の応答時間に於ける前記積分回路の前記出力信号の上昇レベル）の関係が成立することを特徴とする。
【００１４】
請求項２に係る発明は、請求項１記載の電圧監視回路であって、前記制御信号・検出信号生成回路は、前記積分回路の出力端にその入力端が接続され、前記第１設定レベルをその判定基準電圧として有し、前記積分回路の前記出力信号と前記第１設定レベルとを比較する第１比較器と、前記積分回路の前記出力端にその入力端が接続され、前記第２設定レベルをその判定基準電圧として有し、前記積分回路の前記出力信号と前記第２設定レベルとを比較する第２比較器と、前記第１比較器の出力端と前記第２比較器の出力端とにその入力端が接続され、前記第１及び第２比較器の両出力信号に基づき前記制御信号及び前記検出信号を生成し出力する論理回路とを備えることを特徴とする。
【００１５】
請求項３に係る発明は、請求項２記載の電圧監視回路であって、前記第２比較器は、前記第２設定レベルと、前記第２設定レベルよりも小さな第３設定レベルとを前記判定基準電圧として有するシュミット回路を備え、前記論理回路は、前記第２比較器の前記出力信号に基づき前記検出信号を出力し、前記第１比較器出力信号に基づき前記制御信号を出力することを特徴とする。
【００１６】
請求項４に係る発明は、請求項２記載の電圧監視回路であって、前記論理回路は、前記直流電圧が前記第６レベルに設定された前記基準電圧に等しくなった時点より下降する前記積分回路の前記出力信号が前記第２設定レベルに等しくなった時に、前記制御信号のレベルを前記第４レベルから前記第３レベルに変更すると共に、更に下降し続ける前記積分回路の前記出力信号が前記第１設定レベルに等しくなった時に、前記検出信号の出力を停止することを特徴とする。
【００２０】
【発明の実施の形態】
図１は、本発明に係る電圧監視回路１０が半導体製品の電圧監視装置として用いられている点を模式的に示すためのブロック図である。
【００２１】
インテリジェントパワーモジュール（ＩＰＭ）等のパワーモジュール１００は、外部のマイクロコンピュータ１０１によるコントロールの下、モータ等の負荷１０２を駆動する。そのために、同パワーモジュール１００は、ＩＧＢＴやパワーＭＯＳＦＥＴ等のパワー半導体素子Ｔｒ１，Ｔｒ２等から成る部分４０と、これらの半導体素子Ｔｒ１，Ｔｒ２の駆動信号を生成する駆動回路（ＩＣ化されている）３０とを有し、同回路３０は、その本体部分たる駆動回路部２０と、電圧監視回路１０とを備えている。同回路１０は、駆動回路部２０に外部より供給される直流電圧入力信号ＩＮ（ＤＣ）の変動、即ち電源電圧の変動を監視しており、同信号ＩＮが与える直流電圧が同回路１０内に設定されている基準電圧よりも所定時間以上にわたって低下する状態を検出して、その検出結果を検出信号ＦＯとして駆動回路部２０及び外部のマイクロコンピュータ１０１に送信する。上記基準電圧自体はパワーモジュール１００の個々の仕様に応じて定まる値であり、電圧監視回路１０は、上記個々の仕様に基づき外部において商業電源より生成される直流電圧の時間的変動を監視している重要な部分である。マイクロコンピュータ１０１は、上記の検出信号ＦＯを受信すると、駆動回路部２０の動作を停止させる信号ＣＮＴを発信して、同回路部２０をコントロールする。
【００２２】
以上、本発明に係る電圧監視装置の半導体装置への適用について、説明の導入部分として詳述した。以下では、図１の電圧監視回路１０の具体的な構成・動作について説明する。そこでは、電圧監視回路１０における本発明の技術的思想は、実施の形態１，２として具体化される。実施の形態１，２は共に、ヒステリシス特性を有する電圧監視回路におけるタイマ回路ないしフィルタリング回路内の比較回路に複数の比較設定値（判定基準電圧）を設定することにより、電圧監視回路内の構成素子の応答遅れに起因してヒステリシス動作がかからなくなると共に検出信号のチャタリングが生じてしまうという、既述した問題点を克服している。特に、実施の形態１では、上記タイマ回路内の比較回路を３値の比較設定値を持つ比較器として構成している点に特徴があり、実施の形態２では、上記比較回路を２値の比較設定値を持つものとして構成している点に特徴がある。
【００２３】
（実施の形態１）
実施の形態１の電圧監視装置では、タイマ回路部分の比較回路を、シュミット回路と、同回路の上下のしきい値間にそのしきい値を有するインバータとで構成している。以下、図面に基づき、より具体的に詳述する。
【００２４】
図２は、そのような電圧監視回路の構成の１例を示すブロック図である。図２の回路が図８のそれと構成上相違する点は、積分回路３と比較回路４と制御回路５とにあり、他の構成要素は同一である。図２の本装置における直流電圧低下の監視方式も、図８のそれと基本的には同一であり、直流電圧入力信号のレベル低下が電源ノイズ等に起因して瞬時に生ずるときには、ヒステリシス動作をおこさせないこととし、従って検出信号を外部に出力しない。そして、ある一定時間（ここでは、以下に示す第２時間Ｔ２）以上、直流電圧入力信号のレベルが基準電圧信号のレベルよりも低下する状態が続く場合に初めて、本装置はヒステリシス動作を行う。しかし、本装置では、後述する通り、そのヒステリシスのタイミング時から第３時間Ｔ３だけ遅延した後に、検出信号を初めて出力することとしている。
【００２５】
図２において、第１入力信号線１１の一端は、入力端子１を介して（第１）比較回路２の第１入力端（−）に接続されており、同信号線１１は外部の直流電圧を直流電圧入力信号（第１入力信号）ＩＮとして送信する。又、第２入力信号線１２の一端は比較回路２の第２入力端（＋）に接続され、その他端は基準電圧発生回路６の出力端に接続されており、同信号線１２は基準電圧を基準電圧信号（第２入力信号）Ｖ６として比較回路２に送信する。
【００２６】
比較回路２は、直流電圧入力信号ＩＮが与える直流電圧が基準電圧以上の状態にあるときには、第１レベルの（ここではＬレベルの）出力信号Ｎ２をその出力端より出力する。又、（直流電圧）＜（基準電圧）のときには、同回路２は、第２レベルの（ここではＨレベルの）出力信号Ｎ２を出力する。
【００２７】
積分回路３は、比較回路２の出力信号Ｎ２のレベルに応じて積分動作を行う。即ち、第１レベルの出力信号Ｎ２の入力を受けるときには、同回路３は負方向の積分状態にあり、その出力信号Ｖ３のレベルは一定の最小電位となる。つまり、同回路３は実質的に積分動作を開始しない。これに対して、第２レベルの出力信号Ｎ２が入力されると、同回路３は、その入力開始時に応じて積分動作を開始し、第２レベルの出力信号Ｎ２が入力されている期間中はその積分動作を続行し、積分動作開始後、その積分係数ないし時定数より定まる第１時間（図５の時間Ｔ１）の経過時点で、その上昇する出力信号Ｖ３を所定のクランプレベルにクランプする。そして、クランプ後、又は積分動作続行中、再び出力信号Ｎ２のレベルが第１レベルに反転すると、積分回路３はその時から出力信号Ｖ３の下降動作を開始する。積分回路３は、典型的には、ＲＣ回路で構成される。
【００２８】
（第２）比較回路４と制御回路ないし論理回路５とは、制御信号Ｎ５と検出信号ＦＯとを生成・出力する制御信号・検出信号生成回路８を構成しており、比較回路４（従って、比較器４ａ，４ｂ）の入力端が本回路８の入力端をなし、インバータ５ａの出力端ないし出力端子７が本回路８の第２出力端をなし、バッファ５ｂの出力端が本回路８の第１出力端をなす。
【００２９】
先ず、比較回路４は、積分回路３の出力信号Ｖ３と、３値の設定レベルから成る基準レベルとの大小比較を行う。
【００３０】
比較回路４は、２つの比較器４ａ，４ｂを備えており、第１比較器４ａはシュミット回路ないしシュミット・トリガ回路より構成される。以下、第１比較器４ａをシュミットバッファと呼ぶ。シュミットバッファ４ａは、上限側のしきい値ないし第２判定基準電圧Ｖ２Ｈ（図５（ｃ）参照）と、下限側のしきい値ないし第３判定基準電圧Ｖ２Ｌ（図５（ｃ）参照）とを有する。他方、第２比較器４ｂは、シュミットバッファ４ａの両しきい値Ｖ２Ｈ，Ｖ２Ｌの間の値を、そのしきい値ないし第１判定基準電圧Ｖ２Ｍ（図５（ｃ））とする、バッファ回路である。以後、第２比較器４ｂをバッファと呼ぶ。尚、上記しきい値Ｖ２Ｍ，Ｖ２Ｈ，Ｖ２Ｌを、各々、「第１設定レベル」、「第２設定レベル」、「第３設定レベル」とも呼称する。
【００３１】
ここで重要な設定条件は、（Ｖ２Ｈ−Ｖ２Ｍ）で与えられるレベル差が、制御回路５や基準電圧生成回路６、特に同回路６の応答可能時間、つまり、同回路６が制御信号Ｎ５のレベル変化に応じてその基準電圧信号Ｖ６のレベルを対応するレベルに変えるために必要な時間に相当するレベルよりも大きくなるように、予め設定されているという点である。図５の時系列の観点から言えば、（第１時間Ｔ１）＞（第２時間Ｔ２＋第３時間Ｔ３）且つ（第３時間Ｔ３）＞（基準電圧のレベル設定（第５レベル→第６レベル）に必要な応答時間）という関係でとらえることができる。又、レベル差（Ｖ２Ｍ−Ｖ２Ｌ）は、上記レベル差（Ｖ２Ｈ−Ｖ２Ｍ）と等しく設定される必要性はない。図５の第３時間Ｔ３と第５時間Ｔ５についても、同様のことが言える。
【００３２】
他方、第１設定レベルＶ２Ｍと負方向の積分状態時の積分回路３の出力信号Ｖ３のレベルとの差は、図５で示す第２時間Ｔ２を与え、その結果、後述する通り、積分回路３と比較回路４とが、電源ノイズ等による瞬時の直流電圧低下を除いて、本来検出すべき電圧低下のみを抽出するためのフィルタリング回路ないしはタイマ回路として機能することになる。同様に、直流電圧入力信号ＩＮが第６レベル（ここではＶＨレベル）にある基準電圧にまで復帰するときの積分回路３の出力信号Ｖ３のレベルと第１設定レベルＶ２Ｍとの差は、図５で示す第４時間Ｔ４を与え、その結果、両回路３，４は、比較回路２の基準電圧のレベルを再び第５レベル（ここではＶＬレベル）へと戻すためのヒステリシス動作時のタイマ回路として、再び機能することとなる。
【００３３】
制御回路５は、ここではインバータ５ａとバッファ５ｂとから成り、比較回路４の出力信号Ｎ４１，Ｎ４２に基づき、比較回路２の設定レベルを制御する制御信号Ｎ５と、本装置１０の状態の変化を外部へ示すための検出信号ＦＯとを生成・出力する。尚、バッファ５ｂは必ずしも必要ではない。
【００３４】
基準電圧発生回路６は、制御信号Ｎ５の入力レベルに応じて、比較回路２の設定レベルを変更する。即ち、第３レベル（ここではＬレベル）の制御信号Ｎ５の入力に応じて、同回路６は、基準電圧信号Ｖ６のレベルを第５レベル（ここではＶＬレベル）に設定し、第４レベル（ここではＨレベル）の制御信号Ｎ５の入力に応じて、同回路６は、基準電圧信号Ｖ６のレベルをより高い第６レベル（ここではＶＨレベル）に設定する。
【００３５】
基準電圧信号生成回路６の具体的な構成としては、例えば図３に示すものでも良いし、又、図４に示すものでも良い。
【００３６】
ここでは、比較回路４において、シュミットバッファ４ａの電圧設定値、即ち第２設定レベルＶ２Ｈが、バッファ４ｂの電圧設定値（第１設定レベル）Ｖ２Ｍよりも高いため、シュミットバッファ４ａの出力信号Ｎ４１はバッファ４ｂの出力信号Ｎ４２よりも第３時間Ｔ３（図５）だけ遅れて動作する。このため、比較回路２の基準電圧の設定値の切り替えが実行された後に検出信号ＦＯが出力されることとなり、本電圧監視回路１０はヒステリシス動作を確実且つ安定的に行ってから検出信号ＦＯの出力を行うこととなり、しかも、その際に検出信号ＦＯのチャタリングも起きない。この点を、図５（ａ）〜図５（ｇ）のタイミングチャートに基づき、より詳しく説明する。
【００３７】
先ず、直流電圧入力信号ＩＮが低下し始めて、時刻ｔ１において、そのときの基準電圧ＶＬ（第５レベル）に等しくなると、比較回路２はその出力信号Ｎ２をＬレベル（第１レベル）からＨレベル（第２レベル）に立上げる。この立上げに応答して、積分回路３が時刻ｔ１より積分動作を開始し、その出力信号Ｖ３のレベルは上昇し始める。図５（ａ）では、入力信号ＩＮの電圧低下状態が本来的に外部へ検出すべき状態となっており、第２時間Ｔ２経過後の時刻ｔ２では、上昇し続ける出力信号Ｖ３のレベルがバッファ４ｂの第１設定レベルＶ２Ｍに等しくなる。このタイミングでバッファ４ｂはその出力信号Ｎ４２をＬレベルからＨレベルへと立上げるので、それに応答して、バッファ５ｂは制御信号Ｎ５をＬレベル（第３レベル）からＨレベル（第４レベル）へと立上げる。尚、厳密にはバッファ５ｂの応答時間も考えられるが、これは殆ど無視できる程に小さく設定される。このタイミング（ｔ２）では、シュミットバッファ４ａの出力信号Ｎ４１のレベルはＬレベルのままに保持されているので、検出信号ＦＯは出力されない。その後、基準電圧発生回路６は、その応答時間（＜第３時間Ｔ３）をかけて、基準電圧のレベルをＶＨレベル（第６レベル）に変更する。尚、図示の便宜上、図５（ａ）では上記応答時間の図示は省略されている。更に時刻ｔ２から第３時間Ｔ３経過時においても積分回路３の出力信号Ｖ３の上昇は続いており、しかも、そのレベルはシュミットバッファ４ａの第２設定レベルＶ２Ｈに等しくなるので、それに応答して、同バッファ４ａの出力信号Ｎ４１はＨレベルに立上がり、それに応答して、インバータ５ａが検出信号ＦＯの出力を開始する。この場合、既にヒステリシス動作が完了しており、しかもＶ２Ｈ＞Ｖ２Ｍの関係が成立するので、検出信号ＦＯのチャタリングが生じる余地は全くない。
【００３８】
図５（ｃ）の例は、出力信号Ｖ３がクランプされる前に、直流電圧入力信号ＩＮが基準電圧の第６レベル（ＶＨ）以上に上昇する場合を示している。このとき（時刻ｔ４）、出力信号Ｎ２が再びＬレベル（第１レベル）に立下がる結果、積分回路３はその積分動作を停止し、出力信号Ｖ３の下降状態（ＲＣ回路では、放電状態）に移る。そして、更に第４時間経過時（時刻ｔ５）に出力信号Ｖ３が再び第１設定レベルＶ２Ｍに等しくなると、出力信号Ｎ４２、従って制御信号Ｎ５はＬレベル（第３レベル）に立下がり、所定の応答時間を経て、基準電圧信号Ｖ６のレベルは元の第５レベル（ＶＬ）に戻り、下降時のヒステリシス動作が完了する。更に、第５時間Ｔ５の経過時点（時刻ｔ６）において、下降する出力信号Ｖ３が第３設定レベルＶ２Ｌに等しくなり、出力信号Ｎ４１の反転が生じ、検出信号ＦＯの出力は停止する。その後、出力信号Ｖ３は負の積分状態時の最低レベルに戻る。
【００３９】
以上詳述した通り、図２の電圧監視回路１０によれば、検出信号ＦＯのチャタリングを起こさせることなく、安定的に且つ確実に回路内のヒステリシス動作を完了させた上で、検出信号ＦＯを外部へ出力することが可能となる。
【００４０】
又、シュミットバッファ４ａ及びバッファ４ｂで以て比較回路４を構成しているので、本装置の小型化・ＩＣ化を達成することが可能である。
【００４１】
（実施の形態２）
図６は、実施の形態２に係る電圧監視装置の回路構成例を示すブロック図である。図６の回路が図２のそれと異なる点は比較回路４と制御回路５とにあり、それ以外は全て図２の対応部分と同一である。尚、図６の基準電圧発生回路６の構成を図４に示すものとしても勿論良い。
【００４２】
比較回路４Ａは、所定の２つの設定レベル（Ｖ２Ｌ，Ｖ２Ｍ）を基準レベルとして有しており、積分回路３の出力信号Ｖ３を各基準レベルと比較することにより、３値判断値を作る。制御回路５Ａは、比較回路４Ａの結果に基づき、比較回路２の設定レベルを制御する制御信号Ｎ５と検出信号ＦＯとを生成・出力する。
【００４３】
ここで、２つの電圧設定値Ｖ２Ｌ（第１設定レベル），Ｖ２Ｈ（第２設定レベル）を有する比較回路４Ａは、それぞれの設定レベルをしきい値として持つインバータ４ｄ（第１比較器）、及びバッファ４ｃ（第２比較器）で構成される。差勤増幅器によって比較回路４Ａを構成することも可能ではあるが、コストアップ低減化の観点から、ここでは、ＣＭＯＳトランジスタのバッファ４Ｃ、インバータ４ｄで以て、比較回路４Ａを構成している。
【００４４】
ここでも、重要な点は、Ｖ２Ｈ＞Ｖ２Ｌであると共に、レベル差（Ｖ２Ｈ−Ｖ２Ｌ）が基準電圧の設定レベルの変更に必要な応答時間に相当するレベルよりも大きくなるように、予め設定されている点にある。従って、後述する図７の示す第１〜第５時間Ｔ１〜Ｔ５については、Ｔ１＞（Ｔ２＋Ｔ３）、Ｔ１＞（Ｔ４＋Ｔ５）が成立する。但し、図６の本回路では、Ｔ２＝Ｔ４，Ｔ３＝Ｔ５が成立する。
【００４５】
制御回路５Ａは、出力信号Ｎ４１をセット信号、出力信号Ｎ４２をリセット信号とするフリップフロップ回路５ｃと、他の２つの論理回路素子５ｄ，５ｅとで構成される。
【００４６】
図７に、図６の回路の動作を示すタイミングチャートを示す。図７に示す様に、設定レベルＶ２Ｌ、Ｖ２Ｈを基準レベルとして比較動作を行う比較回路４Ａの出力信号Ｎ４１，Ｎ４２により、３値判断値の出力が生成されている。この回路でも、制御回路５Ａは、図７に示すタイミング（時刻ｔ２）で動作し、第６レベル（Ｈレベル）の制御信号Ｎ５の出力に応じて、基準電圧生成回路６が基準電圧のレベルを第５レベルＶＬから第６レベルＶＨに切り替えた後、第３時間Ｔ３経過後の時刻ｔ３において、制御回路５Ａが検出信号ＦＯを出力する。このため、ヒステリシス動作が確実に行われた後に、状態の変化を示す検出信号ＦＯが出力されることとなり、検出信号ＦＯのチャタリングは起きない。そして、直流電圧ＩＮが第６レベルＶＨに設定された基準電圧に等しくなった時点より積分回路３の出力信号が下降し始め、その後、第２設定レベルＶ２Ｈに等しくなった時に、制御信号Ｎ５のレベルは第４レベル（Ｈレベル）から第３レベル（Ｌレベル）に変更され、積分回路３の出力信号が更に下降し続けて第１設定レベルＶ２Ｌに等しくなった時に、検出信号ＦＯの出力は停止される。
【００４７】
勿論、図６の回路でも比較回路４をインバータ４ｄ及びバッファ４ｃとで構成しているので、装置の小型化・ＩＣ化を達成することができる。
【００４８】
（まとめ）
以上の各実施の形態の説明から理解される通り、図２及び図６の制御信号・検出信号生成回路８，８Ａは、いずれも、積分回路３の第１時間ないし積分係数（又は時定数）との関係で、タイマ回路ないしフィルタリング回路として機能している。そして、直流電圧がヒステリシスがかけられた後の比較回路２の基準電圧のレベル（第６レベル）以上になるまでの、その動作に着眼して両回路８，８Ａの特徴を特定するときには、両回路８，８Ａの機能構成を以下の通りに把握することができる。即ち、両回路８，８Ａは、（ａ）積分回路の前記出力信号が入力されないときには第３レベルの制御信号を第１出力端より出力し、（ｂ）積分回路の出力信号を受けたときには、当該出力信号の入力後、第２時間経過時において当該出力信号の上昇を検知しないときには第３レベルの制御信号を第１出力端より出力し続ける一方、当該出力信号の入力後、第２時間経過時においてもなお当該出力信号の上昇を検知するときには第４レベルの制御信号を第１出力端より出力し、（ｃ）第２時間経過後、更に第３時間経過時においても、積分回路の前記出力信号の上昇を検知するときにのみ、直流電圧の電圧低下を外部に情報として与える検出信号をその第２出力端より出力する。但し、（第１時間）＞（第２時間＋第３時間）及び、（第３時間）＞（基準電圧発生回路の応答時間）
の関係が成立する。
【００４９】
多面的に、しきい値という観点から両回路８，８Ａの機能を特定するときには、次のように本回路８、８Ａを特定することも可能である。即ち、両回路８，８Ａは、（ａ）積分回路の出力信号が第１設定レベル未満のときには第３レベルの制御信号を出力し、（ｂ）積分回路の出力信号が第１設定レベルに等しくなったときに第４レベルの制御信号を出力し、（ｃ）積分回路の出力信号が第２設定レベルに等しくなったときに直流電圧の電圧低下を外部に情報として与える検出信号を出力する。但し、（所定のレベル）＞（第２設定レベル）＞（第１設定レベル）及び、（第２設定レベル−第１設定レベル）≧（基準電圧発生回路の応答時間に相当するレベル）の関係が成立する。
【００５０】
尚、実施の形態１，２の変形例として、図２及び図６の積分回路３を、図８に示した積分回路３Ｐの様に構成しても良い。即ち、その場合には、積分回路は、比較回路２の第２レベルの出力信号の入力に応じて積分動作を開始し、その後、比較回路２の出力信号が第２レベルから第１レベルに変動するのをリセット信号として受けて、その出力を積分動作開始時の最低レベルにまで変更させる。この場合においても、図２，図６の場合と同様に、直流電圧が第２時間以上にわたって比較回路２の基準電圧レベルよりも低下したのを検出して、それに応じて確実にヒステリシス動作を行うと共に、チャタリングを生じさせないで検出信号を安定して出力することができる。
【００５１】
更に、図２，図６の制御回路５の論理回路構成としては、他に多様な構成が可能である。
【００５２】
更に、この発明に係る電圧監視装置は、図１に例示したような半導体装置への適用のみならず、他の多様な装置の直流電圧変動監視装置として用いることが可能である。
【００５３】
尚、上記の（第１レベル，第２レベル），（第３レベル，第４レベル），（第５レベル，第６レベル）の各々については、一方をＨレベルとすれば他方がＬレベルとなり、一方をＬレベルと定義すれば、他方がＨレベルと定義される関係にある。
【００５４】
【発明の効果】
（請求項１に係る発明）
（ａ） 積分回路が積分動作をしないとき、即ち、積分回路が出力信号を出力しないときには、制御信号・検出信号生成回路に積分結果が入力しないので、同回路は制御信号のレベルを第３レベルに設定して、当該制御信号をその第１出力端から基準電圧発生回路へ出力する。これを受けて、基準電圧発生回路は基準電圧のレベルを第５レベルに設定する。従って、この場合には、比較回路は、直流電圧のレベルが基準電圧の第５レベル未満となるか否かを判定している。
【００５５】
直流電圧≧第５レベルのときには、比較回路は第１レベルの出力信号を出力するので、積分回路はその積分動作を実行せず、従って、基準電圧のレベルは第５レベルに維持され続け、検出信号が制御信号・検出信号生成回路から出力されることはない。
【００５６】
今、直流電圧が第５レベルを割ると、比較回路の出力が第２レベルに変わるので、積分回路はその積分動作の実行を開始し、その出力信号が上昇し始める。そして、上昇し始めた積分回路の出力信号を入力信号として受けた制御信号・検出信号生成回路は、積分回路の出力信号のレベルと第１設定レベルとの比較動作を実行する。このとき、（積分回路の出力信号）＜（第１設定レベル）の状態では、制御信号・検出信号生成回路は制御信号のレベルを従前通りの第３レベルに持続し続ける。その結果、基準電圧のレベルもまた、従前通り第５レベルのままである。
【００５７】
（ｂ） 今、上昇する積分回路の出力信号が第１設定レベルに等しくなったものとする。このとき、制御信号・検出信号生成回路は制御信号のレベルを第３レベルから第４レベルに変更し、第４レベルの制御信号を基準電圧発生回路の入力端へ出力する。これを受けて、基準電圧発生回路は基準電圧のレベルを第５レベルから高レベルの第６レベルに設定し、その結果、それ以降は比較回路の判定基準電圧は高レベルの第６レベルとなる。これにより、ヒステリシス動作が達成される。このように、第５レベルにある比較回路の基準電圧に対する直流電圧の低下の検知後、積分結果が第１設定レベルに達するまでに必要な時間（即ち、第２時間）の経過時点でもなお積分回路の出力信号が上昇を呈しているときに、比較回路の基準電圧が第６レベルに変更される。
【００５８】
（ｃ） 更に積分回路の出力信号が上昇し続け、上記第２時間経過後の第３時間経過時点で、当該出力信号が第２設定レベルに達したものとする。この場合、外部より入力する直流電圧は、上記第２時間と上記第３時間との和で与えられる時間中は、常に比較回路の基準電圧よりも低下した状態にあるので、このような直流電圧の低下状態の継続を以て、直流電圧を駆動電源とする外部装置にとっては状態の変化が生じたものと認めることができる。しかも、第２設定レベルと第１設定レベルとの差は、基準電圧発生回路が制御信号のレベル変化を受けて基準電圧のレベルを変更するに必要な時間、即ち、基準電圧発生回路の応答時間に相当するレベル以上に設定されている。従って、この時点で制御信号・検出信号生成回路が検知信号を外部側へ出力したとしても、電圧監視装置内部でのヒステリシス動作は確実に行われた後であり、安定したヒステリシス動作が保障される。この場合、上記第２時間経過後、更に上記第３時間だけ経過する前に直流電圧が再び基準電圧以上となっても検出信号は出力されないので、従来のような検出信号のチャタリングも生じない。
【００５９】
以上のように、請求項１の発明によれば、▲１▼直流電圧が比較回路の基準電圧未満となった後にヒステリシス動作を確実にかつ安定して実行することができると共に、検出信号のチャタリングないし発振現象を生じさせることなく、▲２▼直流電圧の低下状態として外部装置へ伝達すべき本来の検出信号を確実に出力することができるという効果を奏する。
【００６０】
（請求項２に係る発明）
本発明によれば、制御信号・検出信号生成回路を２つの比較器と論理回路とでもって構成しているので、汎用かつ小型な論理素子で以て制御信号・検出信号生成回路の機能を実現することができ、これにより電圧監視装置の小型化・汎用化・ＩＣ化を達成することができる。
【００６１】
（請求項３に係る発明）
本発明では、シュミット回路を備える第２比較器と、バッファ等の第１比較器とで比較回路を構成している。これにより、本発明は、３値比較を行うタイマ回路ないしフィルタリング回路としての機能を発揮することとなり、検出信号のチャタリング現象を一切発生させることなく、安定で確実なヒステリシス動作を完遂させることができる。
【００６２】
即ち、（ａ）（積分回路の出力信号）＜第１設定レベルのときには、第１及び第２比較器の双方において、被比較レベルが判定基準レベルよりも小さいので、制御信号は第３レベルのままであり、検出信号を出力されない。（ｂ）第１設定レベル≦（上昇する積分回路の出力信号）＜第２設定レベルのときには、第２比較器の出力は上記（ａ）の場合と変わらないが、第１比較器の出力のレベルは反転するので、論理回路は第４レベルの制御信号を出力し、比較器の基準電圧は高レベルの第６レベルとなる。（ｃ）第２設定レベル≦（積分回路の出力信号）≦（所定のクランプレベル）のときには（但し、直流電圧＜基準電圧）、第２比較器の出力も反転する結果、論理回路はそれに応じて検出信号を出力する。この場合、第１比較器の出力レベルに変化はないので、論理回路は制御信号のレベルを第４レベルに維持する。（ｄ）再び直流電圧＞基準電圧となり、これに応じて下降する積分回路の出力信号が第２設定レベルに達すると、第１比較器の出力が反転するので、制御信号のレベルはそれ以降、第３レベルに戻る。従って、比較器の基準電圧も第５レベルに戻る。（ｅ）更に積分回路の出力信号が下降し続けて第３設定レベルに達すると、今度は第２比較器の出力が反転するので、それに応じて論理回路は検出信号の出力を停止する。
【００６３】
このように、本発明により、第５レベルにあった基準電圧のレベルが直流電圧の低下に応じて第６レベルへとなり、再び直流電圧が上昇して所定レベル（＞基準電圧）の範囲内に達したときに第５レベルへと戻るという、一連のヒステリシス動作を、直流電圧変動の確実な検知の実行と共に、確実に遂行し得るという効果が奏する。
【００６４】
（請求項４に係る発明）
本発明は、バッファやインバータ等で具体的に構成可能な第１及び第２比較器を用いているので、２値比較を行うタイマ回路ないしフィルタリング回路として機能することができ、検出信号を、チャタリングさせることなく、電圧監視装置内のヒステリシス動作の実行に対応付けて安定的に且つ正確に出力することができるという効果を奏する。
【００６５】
即ち、（ｄ）直流電圧が再び基準電圧以上の状態に復帰すると、積分回路の出力信号は所定のクランプレベルから下降し始め、当該出力信号が第２設定レベルに達すると、第２比較器の出力のみが再度反転するので、これにより制御信号のレベルは第３レベルに戻り、ヒステリシス動作が達成する。（ｅ）更に積分回路の出力信号が第１設定レベルにまで下降するのを待って、第１比較器の出力が反転するので、遅れて検出信号の出力が停止される。このように、ヒステリシス動作が確実に第５レベルに復帰したのを確認した上で、本装置は外部に対して検出信号の出力を停止することができる。
【図面の簡単な説明】
【図１】 半導体装置への電圧監視装置の適用を示すブロック図である。
【図２】 本発明の実施の形態１における電圧監視装置の構成を示す図である。
【図３】 基準電圧発生回路の構成例を示す図である。
【図４】 基準電圧発生回路の構成例を示す図である。
【図５】 図２の回路の動作を示すタイミングチャートである。
【図６】 本発明の実施の形態２における電圧監視装置の構成を示す図である。
【図７】 図６の回路の動作を示すタイミングチャートである。
【図８】 従来の電圧監視装置の回路構成を示す図である。
【図９】 従来の電圧監視装置の動作タイミングを示す図である。
【図１０】 従来の電圧監視装置における問題点を示すタイミングチャートである。
【符号の説明】
２ 比較回路、３ 積分回路、４ 比較回路、４ａ シュミットバッファ、４ｂ バッファ、５ 制御回路、６ 基準電圧発生回路、１０ 制御信号・検出信号生成回路、ＩＮ 直流電圧入力信号、Ｖ６ 基準電圧信号、Ｎ５ 制御信号、ＦＯ 検出信号、Ｔ１ 第１時間、Ｔ２ 第２時間、Ｔ３ 第３時間、Ｔ４ 第４時間、Ｔ５ 第５時間、Ｖ２Ｍ 第１設定レベル、Ｖ２Ｈ 第２設定レベル。
【発明の属する技術分野】
この発明は、直流電圧を監視し、その電圧変動により装置の状態を検出するための電圧監視装置に関するものである。例えば、この発明は、パワーデバイスの駆動回路装置の電源電圧の状態を検出して当該装置の制御を行うための技術に適用して好適なるものである。
【０００２】
【従来の技術】
図８は、従来の電圧監視回路の一例を示すブロック図である。図９は、図８の回路の動作を示すタイミングチャートである。
【０００３】
図８の電圧監視装置においては、基準電圧信号Ｖ６Ｐのレベルに、ある電圧設定値ＶＬと、当該設定値ＶＬよりも高い電圧設定値ＶＨとを交互に設定することによりヒステリシス動作を行い、電圧監視装置の外部の装置の状態を制御する。直流電圧入力信号ＩＮＰが電圧設定値ＶＬよりも低い電圧になると、本装置は電源電圧の低下を検知し、当該直流電圧を電源電圧とする外部の装置に対して、電源電圧の異常状態を示す検出信号ＦＯＰを出力する。この場合、電圧監視装置は、電源ノイズなどの瞬時の低下に対しては現状の状態を保持し（従って、検出信号ＦＯＰを出力しない）、ある一定以上の時間だけ直流電圧入力信号ＩＮＰが電圧設定値ＶＬよりも低下するという状態が続く場合にのみ、直流電源の電圧低下を検知する検出信号ＦＯＰを出力する。また、検出信号ＦＯＰを出力すると、電圧監視装置は、直流電圧入力信号ＩＮＰが電圧設定値ＶＨの電圧にまで上昇しない限り、検出信号ＦＯＰの出力を通常状態に戻さないというヒステリシス動作を行う。
【０００４】
先ず、図８及び図９において、通常の状態においては、基準電圧発生回路６Ｐは、低い電圧設定値ＶＬの基準電圧信号Ｖ６Ｐを出力する。比較回路２Ｐは、直流電圧入力信号ＩＮＰの直流電圧と基準電圧信号Ｖ６Ｐの電圧設定値ＶＬとを比較する。この場合、直流電圧入力信号ＩＮＰの直流電圧が電圧設定値ＶＬよりも高いため、比較回路２ＰはＬレベルの出力信号Ｎ２Ｐを出力する。積分回路３Ｐは、比較回路２ＰがＬレベルの出力信号Ｎ２Ｐを出力するときには負方向の積分状態にあり、最小の電位で一定となる結果、最小レベルの出力信号Ｖ３Ｐを出力する。積分回路３Ｐの出力信号Ｖ３Ｐは比較回路４Ｐの一方の入力端に入力される。比較回路４Ｐは、その他方の入力端に電圧設定値Ｖ２Ｐが設定された比較器であり、コンパレータで構成される他、しきい値Ｖ２Ｐをもつインバータなどでも構成される。積分回路３Ｐの出力信号Ｖ３Ｐのレベルが最小電位の時は、それが電圧設定値Ｖ２Ｐよりも低いため、比較回路４ＰはＨレベルの出力信号Ｎ４Ｐを出力する。比較回路４Ｐの出力信号Ｎ４Ｐの結果に応じて、制御回路５Ｐは基準電圧発生回路６Ｐが電圧設定値ＶＬを出力しうるための制御信号Ｎ５Ｐを出力する。その結果、直流電圧入力信号ＩＮＰのレベルが電圧設定値ＶＬ以下となるまでは、現状態の通常動作が保持される。このとき、検出信号ＦＯＰのレベルはＨレベルとなる。
【０００５】
直流電圧入力信号ＩＮＰの直流電圧レベルが低下する場合においては、基準電圧発生回路６Ｐは低い設定値ＶＬの基準電圧信号Ｖ６Ｐを出力している。そして、直流電圧入力信号ＩＮＰの直流電圧が電圧設定値ＶＬよりも低くなると、比較回路２ＰはＨレベルの出力信号Ｎ２Ｐを出力する。その結果、積分回路３Ｐは、比較回路２ＰのＨレベルの出力信号Ｎ２Ｐの入力に応じて、正方向の積分状態となり、その出力信号Ｖ３Ｐの電位は上がり始める。積分回路３Ｐの出力信号Ｖ３Ｐは比較回路４Ｐの電圧設定値Ｖ２Ｐと比較され、出力信号Ｖ３Ｐのレベルが電圧設定値Ｖ２Ｐ以上になる時間より、タイマ回路として動作する。もし、積分回路３Ｐの出力信号Ｖ３Ｐが比較回路４Ｐの設定値Ｖ２Ｐに等しくなる前に直流電圧入力電圧ＩＮＰのレベルが比較回路２Ｐの設定値ＶＬよりも高くなると、比較回路２ＰはＬレベルの出力信号Ｎ２Ｐを出力するので、積分回路３Ｐはリセットされ、再び出力信号Ｖ３Ｐを最小のレベルとする。従って、基準電圧信号Ｖ６Ｐの設定値は設定値ＶＬのままとなる。
【０００６】
これに対して、直流電圧入力信号ＩＮＰのレベルが上記タイマ回路で設定されている時間以上、設定電圧ＶＬよりも低くなると、上記動作により、積分回路３Ｐの出力信号Ｖ３Ｐは比較回路４Ｐの電圧設定値Ｖ２Ｐよりも高くなり、比較回路４ＰはＬレベルの出力信号Ｎ４Ｐを出力する。比較回路４Ｐの出力信号Ｎ４ＰがＬレベルになると、制御回路５Ｐは、基準電圧発生器６Ｐがその出力電圧を設定値ＶＨに設定しうるための制御信号Ｎ５Ｐを出力する。これにより、比較回路２Ｐの比較値は高い電圧設定値ＶＨとなり、直流電圧入力信号ＩＮＰのレベルが電圧設定値ＶＨ以上に上昇するまでは、この状態が保持される。このとき、検出信号ＦＯＰのレベルはＬレベルとなる。
【０００７】
上記動作の説明により理解される通り、本装置は、比較回路２Ｐの電圧設定値ＶＨ、ＶＬで決められたしきい値、及び積分係数と設定電圧Ｖ２Ｐとで決まる時間以上の変化に対して動作するヒステリシス回路として機能し、検出信号ＦＯＰを外部へ出力する。
【０００８】
尚、特開昭６３−３１３０７７号公報に記載の発明は、ＲＣ積分回路と、その出力端に入力端の一方が接続されたシュミット回路より成る、ヒステリシス特性を有する比較器とでタイマ回路を構成して、入力交流電源のレベルを監視する回路を開示している。又、特開昭６３−３１５９６３号公報の発明は、ヒステリシス特性を有する比較回路とその出力端に接続されたタイマ回路部とを開示している。
【０００９】
【発明が解決しようとする課題】
しかし、図８および図９に例示したような、積分回路の積分係数と比較器の１つの設定電圧とで定まる時間を基準として、入力する直流電圧の変動をフィルタリングするタイマ回路を備えた従来の電圧監視回路においては、次のような問題点が顕在化している。
【００１０】
図１０は、上記問題点を顕出させる図８の回路の動作タイミングを示している。今、図１０の（ａ）〜（ｃ）に示すように、積分回路３Ｐと比較回路４Ｐの設定値Ｖ２Ｐで決められる時間とほぼ同じ周期で、直流電圧入力信号ＩＮＰが設定値ＶＬに対して上下動する場合を考える。このとき、比較回路４Ｐは短いduration timeのＨレベルの出力信号Ｎ４Ｐを出力するけれども、出力信号Ｎ４Ｐの当該duration timeが制御回路５Ｐ、基準電圧発生回路６Ｐの素子の応答可能な時間（応答幅）以下の場合には、基準電圧発生回路６Ｐは設定値ＶＬを高位の設定値ＶＨに変更することができないために、電圧監視装置自体としては同じ動作を繰り返すこととなる。他方、比較回路４Ｐの出力信号Ｎ４ＰのＨレベルの期間に対して制御回路５Ｐの検出信号生成の論理が応答可能な場合には、検出信号ＦＯＰが直流電圧入力信号ＩＮＰの周期に同期してＬレベルに変化し、結果として、検出信号ＦＯＰのチャタリングないし発振状態が生ずる。しかし、検出信号ＦＯＰは外部に対して直流電圧の低下の状態を示していても、電圧監視装置の内部動作としては、そのような電源電圧低下という状態に応じたヒステリシス動作を示しておらず、このため、この不一致が、検出信号ＦＯＰの状態に応じて動作する外部回路に悪影響を与える。
【００１１】
このように、従来の電圧監視装置においては、その構成素子の応答の遅れが全く考慮されていないために、この応答遅れにより構成素子が入力直流電圧の変動に追従できずに本装置にヒステリシスがかからない状態となっているにも拘わらず、検出信号のみがチャタリングを起こして本装置の状態の変化を外部へ与えてしまうという問題点が生じうるのである。
【００１２】
本発明は、上記の懸案事項を克服すべく従来の電圧監視装置を改善したものであり、入力直流電圧とその電圧変化の時間とを監視して上記直流電圧を電源電圧とする装置の制御を行う際に、安定したヒステリシス動作と検出信号の出力とを確保することを目的とする。
【００１３】
請求項１に係る発明は、電圧監視装置において、外部の直流電圧と基準電圧とを比較して、前記直流電圧が前記基準電圧以上のときには第１レベルの出力信号を出力し、前記直流電圧が前記基準電圧未満のときには第２レベルの前記出力信号を出力する比較回路と、前記比較回路の前記第２レベルの前記出力信号の出力開始時に応じて積分動作を開始し、前記比較回路が前記第２レベルの前記出力信号を出力している限りは積分動作を続行して、その上昇する出力信号を所定のレベルにクランプする、積分回路と、少なくとも第１設定レベル及び第２設定レベルを基準レベルとして有し、上昇する前記積分回路の前記出力信号と前記基準レベルとを比較して、（ａ）前記積分回路の前記出力信号が前記第１設定レベル未満のときには第３レベルの制御信号を出力し、（ｂ）前記積分回路の前記出力信号が前記第１設定レベルに等しくなったときに第４レベルの制御信号を出力し、（ｃ）前記積分回路の前記出力信号が前記第２設定レベルに等しくなったときに前記直流電圧の電圧低下を外部に情報として与える検出信号を出力する、制御信号・検出信号生成回路と、前記制御信号を受けて、前記第３レベルの前記制御信号の入力に応じて前記基準電圧のレベルを第５レベルに設定し続ける一方、前記第４レベルの前記制御信号の入力に応じて前記基準電圧の前記レベルを前記第５レベルよりも高い第６レベルに設定する、基準電圧発生回路とを備え、（前記所定のレベル）＞（前記第２設定レベル）＞（前記第１設定レベル）及び、（前記第２設定レベル−前記第１設定レベル）≧（前記基準電圧発生回路の応答時間に於ける前記積分回路の前記出力信号の上昇レベル）の関係が成立することを特徴とする。
【００１４】
請求項２に係る発明は、請求項１記載の電圧監視回路であって、前記制御信号・検出信号生成回路は、前記積分回路の出力端にその入力端が接続され、前記第１設定レベルをその判定基準電圧として有し、前記積分回路の前記出力信号と前記第１設定レベルとを比較する第１比較器と、前記積分回路の前記出力端にその入力端が接続され、前記第２設定レベルをその判定基準電圧として有し、前記積分回路の前記出力信号と前記第２設定レベルとを比較する第２比較器と、前記第１比較器の出力端と前記第２比較器の出力端とにその入力端が接続され、前記第１及び第２比較器の両出力信号に基づき前記制御信号及び前記検出信号を生成し出力する論理回路とを備えることを特徴とする。
【００１５】
請求項３に係る発明は、請求項２記載の電圧監視回路であって、前記第２比較器は、前記第２設定レベルと、前記第２設定レベルよりも小さな第３設定レベルとを前記判定基準電圧として有するシュミット回路を備え、前記論理回路は、前記第２比較器の前記出力信号に基づき前記検出信号を出力し、前記第１比較器出力信号に基づき前記制御信号を出力することを特徴とする。
【００１６】
請求項４に係る発明は、請求項２記載の電圧監視回路であって、前記論理回路は、前記直流電圧が前記第６レベルに設定された前記基準電圧に等しくなった時点より下降する前記積分回路の前記出力信号が前記第２設定レベルに等しくなった時に、前記制御信号のレベルを前記第４レベルから前記第３レベルに変更すると共に、更に下降し続ける前記積分回路の前記出力信号が前記第１設定レベルに等しくなった時に、前記検出信号の出力を停止することを特徴とする。
【００２０】
【発明の実施の形態】
図１は、本発明に係る電圧監視回路１０が半導体製品の電圧監視装置として用いられている点を模式的に示すためのブロック図である。
【００２１】
インテリジェントパワーモジュール（ＩＰＭ）等のパワーモジュール１００は、外部のマイクロコンピュータ１０１によるコントロールの下、モータ等の負荷１０２を駆動する。そのために、同パワーモジュール１００は、ＩＧＢＴやパワーＭＯＳＦＥＴ等のパワー半導体素子Ｔｒ１，Ｔｒ２等から成る部分４０と、これらの半導体素子Ｔｒ１，Ｔｒ２の駆動信号を生成する駆動回路（ＩＣ化されている）３０とを有し、同回路３０は、その本体部分たる駆動回路部２０と、電圧監視回路１０とを備えている。同回路１０は、駆動回路部２０に外部より供給される直流電圧入力信号ＩＮ（ＤＣ）の変動、即ち電源電圧の変動を監視しており、同信号ＩＮが与える直流電圧が同回路１０内に設定されている基準電圧よりも所定時間以上にわたって低下する状態を検出して、その検出結果を検出信号ＦＯとして駆動回路部２０及び外部のマイクロコンピュータ１０１に送信する。上記基準電圧自体はパワーモジュール１００の個々の仕様に応じて定まる値であり、電圧監視回路１０は、上記個々の仕様に基づき外部において商業電源より生成される直流電圧の時間的変動を監視している重要な部分である。マイクロコンピュータ１０１は、上記の検出信号ＦＯを受信すると、駆動回路部２０の動作を停止させる信号ＣＮＴを発信して、同回路部２０をコントロールする。
【００２２】
以上、本発明に係る電圧監視装置の半導体装置への適用について、説明の導入部分として詳述した。以下では、図１の電圧監視回路１０の具体的な構成・動作について説明する。そこでは、電圧監視回路１０における本発明の技術的思想は、実施の形態１，２として具体化される。実施の形態１，２は共に、ヒステリシス特性を有する電圧監視回路におけるタイマ回路ないしフィルタリング回路内の比較回路に複数の比較設定値（判定基準電圧）を設定することにより、電圧監視回路内の構成素子の応答遅れに起因してヒステリシス動作がかからなくなると共に検出信号のチャタリングが生じてしまうという、既述した問題点を克服している。特に、実施の形態１では、上記タイマ回路内の比較回路を３値の比較設定値を持つ比較器として構成している点に特徴があり、実施の形態２では、上記比較回路を２値の比較設定値を持つものとして構成している点に特徴がある。
【００２３】
（実施の形態１）
実施の形態１の電圧監視装置では、タイマ回路部分の比較回路を、シュミット回路と、同回路の上下のしきい値間にそのしきい値を有するインバータとで構成している。以下、図面に基づき、より具体的に詳述する。
【００２４】
図２は、そのような電圧監視回路の構成の１例を示すブロック図である。図２の回路が図８のそれと構成上相違する点は、積分回路３と比較回路４と制御回路５とにあり、他の構成要素は同一である。図２の本装置における直流電圧低下の監視方式も、図８のそれと基本的には同一であり、直流電圧入力信号のレベル低下が電源ノイズ等に起因して瞬時に生ずるときには、ヒステリシス動作をおこさせないこととし、従って検出信号を外部に出力しない。そして、ある一定時間（ここでは、以下に示す第２時間Ｔ２）以上、直流電圧入力信号のレベルが基準電圧信号のレベルよりも低下する状態が続く場合に初めて、本装置はヒステリシス動作を行う。しかし、本装置では、後述する通り、そのヒステリシスのタイミング時から第３時間Ｔ３だけ遅延した後に、検出信号を初めて出力することとしている。
【００２５】
図２において、第１入力信号線１１の一端は、入力端子１を介して（第１）比較回路２の第１入力端（−）に接続されており、同信号線１１は外部の直流電圧を直流電圧入力信号（第１入力信号）ＩＮとして送信する。又、第２入力信号線１２の一端は比較回路２の第２入力端（＋）に接続され、その他端は基準電圧発生回路６の出力端に接続されており、同信号線１２は基準電圧を基準電圧信号（第２入力信号）Ｖ６として比較回路２に送信する。
【００２６】
比較回路２は、直流電圧入力信号ＩＮが与える直流電圧が基準電圧以上の状態にあるときには、第１レベルの（ここではＬレベルの）出力信号Ｎ２をその出力端より出力する。又、（直流電圧）＜（基準電圧）のときには、同回路２は、第２レベルの（ここではＨレベルの）出力信号Ｎ２を出力する。
【００２７】
積分回路３は、比較回路２の出力信号Ｎ２のレベルに応じて積分動作を行う。即ち、第１レベルの出力信号Ｎ２の入力を受けるときには、同回路３は負方向の積分状態にあり、その出力信号Ｖ３のレベルは一定の最小電位となる。つまり、同回路３は実質的に積分動作を開始しない。これに対して、第２レベルの出力信号Ｎ２が入力されると、同回路３は、その入力開始時に応じて積分動作を開始し、第２レベルの出力信号Ｎ２が入力されている期間中はその積分動作を続行し、積分動作開始後、その積分係数ないし時定数より定まる第１時間（図５の時間Ｔ１）の経過時点で、その上昇する出力信号Ｖ３を所定のクランプレベルにクランプする。そして、クランプ後、又は積分動作続行中、再び出力信号Ｎ２のレベルが第１レベルに反転すると、積分回路３はその時から出力信号Ｖ３の下降動作を開始する。積分回路３は、典型的には、ＲＣ回路で構成される。
【００２８】
（第２）比較回路４と制御回路ないし論理回路５とは、制御信号Ｎ５と検出信号ＦＯとを生成・出力する制御信号・検出信号生成回路８を構成しており、比較回路４（従って、比較器４ａ，４ｂ）の入力端が本回路８の入力端をなし、インバータ５ａの出力端ないし出力端子７が本回路８の第２出力端をなし、バッファ５ｂの出力端が本回路８の第１出力端をなす。
【００２９】
先ず、比較回路４は、積分回路３の出力信号Ｖ３と、３値の設定レベルから成る基準レベルとの大小比較を行う。
【００３０】
比較回路４は、２つの比較器４ａ，４ｂを備えており、第１比較器４ａはシュミット回路ないしシュミット・トリガ回路より構成される。以下、第１比較器４ａをシュミットバッファと呼ぶ。シュミットバッファ４ａは、上限側のしきい値ないし第２判定基準電圧Ｖ２Ｈ（図５（ｃ）参照）と、下限側のしきい値ないし第３判定基準電圧Ｖ２Ｌ（図５（ｃ）参照）とを有する。他方、第２比較器４ｂは、シュミットバッファ４ａの両しきい値Ｖ２Ｈ，Ｖ２Ｌの間の値を、そのしきい値ないし第１判定基準電圧Ｖ２Ｍ（図５（ｃ））とする、バッファ回路である。以後、第２比較器４ｂをバッファと呼ぶ。尚、上記しきい値Ｖ２Ｍ，Ｖ２Ｈ，Ｖ２Ｌを、各々、「第１設定レベル」、「第２設定レベル」、「第３設定レベル」とも呼称する。
【００３１】
ここで重要な設定条件は、（Ｖ２Ｈ−Ｖ２Ｍ）で与えられるレベル差が、制御回路５や基準電圧生成回路６、特に同回路６の応答可能時間、つまり、同回路６が制御信号Ｎ５のレベル変化に応じてその基準電圧信号Ｖ６のレベルを対応するレベルに変えるために必要な時間に相当するレベルよりも大きくなるように、予め設定されているという点である。図５の時系列の観点から言えば、（第１時間Ｔ１）＞（第２時間Ｔ２＋第３時間Ｔ３）且つ（第３時間Ｔ３）＞（基準電圧のレベル設定（第５レベル→第６レベル）に必要な応答時間）という関係でとらえることができる。又、レベル差（Ｖ２Ｍ−Ｖ２Ｌ）は、上記レベル差（Ｖ２Ｈ−Ｖ２Ｍ）と等しく設定される必要性はない。図５の第３時間Ｔ３と第５時間Ｔ５についても、同様のことが言える。
【００３２】
他方、第１設定レベルＶ２Ｍと負方向の積分状態時の積分回路３の出力信号Ｖ３のレベルとの差は、図５で示す第２時間Ｔ２を与え、その結果、後述する通り、積分回路３と比較回路４とが、電源ノイズ等による瞬時の直流電圧低下を除いて、本来検出すべき電圧低下のみを抽出するためのフィルタリング回路ないしはタイマ回路として機能することになる。同様に、直流電圧入力信号ＩＮが第６レベル（ここではＶＨレベル）にある基準電圧にまで復帰するときの積分回路３の出力信号Ｖ３のレベルと第１設定レベルＶ２Ｍとの差は、図５で示す第４時間Ｔ４を与え、その結果、両回路３，４は、比較回路２の基準電圧のレベルを再び第５レベル（ここではＶＬレベル）へと戻すためのヒステリシス動作時のタイマ回路として、再び機能することとなる。
【００３３】
制御回路５は、ここではインバータ５ａとバッファ５ｂとから成り、比較回路４の出力信号Ｎ４１，Ｎ４２に基づき、比較回路２の設定レベルを制御する制御信号Ｎ５と、本装置１０の状態の変化を外部へ示すための検出信号ＦＯとを生成・出力する。尚、バッファ５ｂは必ずしも必要ではない。
【００３４】
基準電圧発生回路６は、制御信号Ｎ５の入力レベルに応じて、比較回路２の設定レベルを変更する。即ち、第３レベル（ここではＬレベル）の制御信号Ｎ５の入力に応じて、同回路６は、基準電圧信号Ｖ６のレベルを第５レベル（ここではＶＬレベル）に設定し、第４レベル（ここではＨレベル）の制御信号Ｎ５の入力に応じて、同回路６は、基準電圧信号Ｖ６のレベルをより高い第６レベル（ここではＶＨレベル）に設定する。
【００３５】
基準電圧信号生成回路６の具体的な構成としては、例えば図３に示すものでも良いし、又、図４に示すものでも良い。
【００３６】
ここでは、比較回路４において、シュミットバッファ４ａの電圧設定値、即ち第２設定レベルＶ２Ｈが、バッファ４ｂの電圧設定値（第１設定レベル）Ｖ２Ｍよりも高いため、シュミットバッファ４ａの出力信号Ｎ４１はバッファ４ｂの出力信号Ｎ４２よりも第３時間Ｔ３（図５）だけ遅れて動作する。このため、比較回路２の基準電圧の設定値の切り替えが実行された後に検出信号ＦＯが出力されることとなり、本電圧監視回路１０はヒステリシス動作を確実且つ安定的に行ってから検出信号ＦＯの出力を行うこととなり、しかも、その際に検出信号ＦＯのチャタリングも起きない。この点を、図５（ａ）〜図５（ｇ）のタイミングチャートに基づき、より詳しく説明する。
【００３７】
先ず、直流電圧入力信号ＩＮが低下し始めて、時刻ｔ１において、そのときの基準電圧ＶＬ（第５レベル）に等しくなると、比較回路２はその出力信号Ｎ２をＬレベル（第１レベル）からＨレベル（第２レベル）に立上げる。この立上げに応答して、積分回路３が時刻ｔ１より積分動作を開始し、その出力信号Ｖ３のレベルは上昇し始める。図５（ａ）では、入力信号ＩＮの電圧低下状態が本来的に外部へ検出すべき状態となっており、第２時間Ｔ２経過後の時刻ｔ２では、上昇し続ける出力信号Ｖ３のレベルがバッファ４ｂの第１設定レベルＶ２Ｍに等しくなる。このタイミングでバッファ４ｂはその出力信号Ｎ４２をＬレベルからＨレベルへと立上げるので、それに応答して、バッファ５ｂは制御信号Ｎ５をＬレベル（第３レベル）からＨレベル（第４レベル）へと立上げる。尚、厳密にはバッファ５ｂの応答時間も考えられるが、これは殆ど無視できる程に小さく設定される。このタイミング（ｔ２）では、シュミットバッファ４ａの出力信号Ｎ４１のレベルはＬレベルのままに保持されているので、検出信号ＦＯは出力されない。その後、基準電圧発生回路６は、その応答時間（＜第３時間Ｔ３）をかけて、基準電圧のレベルをＶＨレベル（第６レベル）に変更する。尚、図示の便宜上、図５（ａ）では上記応答時間の図示は省略されている。更に時刻ｔ２から第３時間Ｔ３経過時においても積分回路３の出力信号Ｖ３の上昇は続いており、しかも、そのレベルはシュミットバッファ４ａの第２設定レベルＶ２Ｈに等しくなるので、それに応答して、同バッファ４ａの出力信号Ｎ４１はＨレベルに立上がり、それに応答して、インバータ５ａが検出信号ＦＯの出力を開始する。この場合、既にヒステリシス動作が完了しており、しかもＶ２Ｈ＞Ｖ２Ｍの関係が成立するので、検出信号ＦＯのチャタリングが生じる余地は全くない。
【００３８】
図５（ｃ）の例は、出力信号Ｖ３がクランプされる前に、直流電圧入力信号ＩＮが基準電圧の第６レベル（ＶＨ）以上に上昇する場合を示している。このとき（時刻ｔ４）、出力信号Ｎ２が再びＬレベル（第１レベル）に立下がる結果、積分回路３はその積分動作を停止し、出力信号Ｖ３の下降状態（ＲＣ回路では、放電状態）に移る。そして、更に第４時間経過時（時刻ｔ５）に出力信号Ｖ３が再び第１設定レベルＶ２Ｍに等しくなると、出力信号Ｎ４２、従って制御信号Ｎ５はＬレベル（第３レベル）に立下がり、所定の応答時間を経て、基準電圧信号Ｖ６のレベルは元の第５レベル（ＶＬ）に戻り、下降時のヒステリシス動作が完了する。更に、第５時間Ｔ５の経過時点（時刻ｔ６）において、下降する出力信号Ｖ３が第３設定レベルＶ２Ｌに等しくなり、出力信号Ｎ４１の反転が生じ、検出信号ＦＯの出力は停止する。その後、出力信号Ｖ３は負の積分状態時の最低レベルに戻る。
【００３９】
以上詳述した通り、図２の電圧監視回路１０によれば、検出信号ＦＯのチャタリングを起こさせることなく、安定的に且つ確実に回路内のヒステリシス動作を完了させた上で、検出信号ＦＯを外部へ出力することが可能となる。
【００４０】
又、シュミットバッファ４ａ及びバッファ４ｂで以て比較回路４を構成しているので、本装置の小型化・ＩＣ化を達成することが可能である。
【００４１】
（実施の形態２）
図６は、実施の形態２に係る電圧監視装置の回路構成例を示すブロック図である。図６の回路が図２のそれと異なる点は比較回路４と制御回路５とにあり、それ以外は全て図２の対応部分と同一である。尚、図６の基準電圧発生回路６の構成を図４に示すものとしても勿論良い。
【００４２】
比較回路４Ａは、所定の２つの設定レベル（Ｖ２Ｌ，Ｖ２Ｍ）を基準レベルとして有しており、積分回路３の出力信号Ｖ３を各基準レベルと比較することにより、３値判断値を作る。制御回路５Ａは、比較回路４Ａの結果に基づき、比較回路２の設定レベルを制御する制御信号Ｎ５と検出信号ＦＯとを生成・出力する。
【００４３】
ここで、２つの電圧設定値Ｖ２Ｌ（第１設定レベル），Ｖ２Ｈ（第２設定レベル）を有する比較回路４Ａは、それぞれの設定レベルをしきい値として持つインバータ４ｄ（第１比較器）、及びバッファ４ｃ（第２比較器）で構成される。差勤増幅器によって比較回路４Ａを構成することも可能ではあるが、コストアップ低減化の観点から、ここでは、ＣＭＯＳトランジスタのバッファ４Ｃ、インバータ４ｄで以て、比較回路４Ａを構成している。
【００４４】
ここでも、重要な点は、Ｖ２Ｈ＞Ｖ２Ｌであると共に、レベル差（Ｖ２Ｈ−Ｖ２Ｌ）が基準電圧の設定レベルの変更に必要な応答時間に相当するレベルよりも大きくなるように、予め設定されている点にある。従って、後述する図７の示す第１〜第５時間Ｔ１〜Ｔ５については、Ｔ１＞（Ｔ２＋Ｔ３）、Ｔ１＞（Ｔ４＋Ｔ５）が成立する。但し、図６の本回路では、Ｔ２＝Ｔ４，Ｔ３＝Ｔ５が成立する。
【００４５】
制御回路５Ａは、出力信号Ｎ４１をセット信号、出力信号Ｎ４２をリセット信号とするフリップフロップ回路５ｃと、他の２つの論理回路素子５ｄ，５ｅとで構成される。
【００４６】
図７に、図６の回路の動作を示すタイミングチャートを示す。図７に示す様に、設定レベルＶ２Ｌ、Ｖ２Ｈを基準レベルとして比較動作を行う比較回路４Ａの出力信号Ｎ４１，Ｎ４２により、３値判断値の出力が生成されている。この回路でも、制御回路５Ａは、図７に示すタイミング（時刻ｔ２）で動作し、第６レベル（Ｈレベル）の制御信号Ｎ５の出力に応じて、基準電圧生成回路６が基準電圧のレベルを第５レベルＶＬから第６レベルＶＨに切り替えた後、第３時間Ｔ３経過後の時刻ｔ３において、制御回路５Ａが検出信号ＦＯを出力する。このため、ヒステリシス動作が確実に行われた後に、状態の変化を示す検出信号ＦＯが出力されることとなり、検出信号ＦＯのチャタリングは起きない。そして、直流電圧ＩＮが第６レベルＶＨに設定された基準電圧に等しくなった時点より積分回路３の出力信号が下降し始め、その後、第２設定レベルＶ２Ｈに等しくなった時に、制御信号Ｎ５のレベルは第４レベル（Ｈレベル）から第３レベル（Ｌレベル）に変更され、積分回路３の出力信号が更に下降し続けて第１設定レベルＶ２Ｌに等しくなった時に、検出信号ＦＯの出力は停止される。
【００４７】
勿論、図６の回路でも比較回路４をインバータ４ｄ及びバッファ４ｃとで構成しているので、装置の小型化・ＩＣ化を達成することができる。
【００４８】
（まとめ）
以上の各実施の形態の説明から理解される通り、図２及び図６の制御信号・検出信号生成回路８，８Ａは、いずれも、積分回路３の第１時間ないし積分係数（又は時定数）との関係で、タイマ回路ないしフィルタリング回路として機能している。そして、直流電圧がヒステリシスがかけられた後の比較回路２の基準電圧のレベル（第６レベル）以上になるまでの、その動作に着眼して両回路８，８Ａの特徴を特定するときには、両回路８，８Ａの機能構成を以下の通りに把握することができる。即ち、両回路８，８Ａは、（ａ）積分回路の前記出力信号が入力されないときには第３レベルの制御信号を第１出力端より出力し、（ｂ）積分回路の出力信号を受けたときには、当該出力信号の入力後、第２時間経過時において当該出力信号の上昇を検知しないときには第３レベルの制御信号を第１出力端より出力し続ける一方、当該出力信号の入力後、第２時間経過時においてもなお当該出力信号の上昇を検知するときには第４レベルの制御信号を第１出力端より出力し、（ｃ）第２時間経過後、更に第３時間経過時においても、積分回路の前記出力信号の上昇を検知するときにのみ、直流電圧の電圧低下を外部に情報として与える検出信号をその第２出力端より出力する。但し、（第１時間）＞（第２時間＋第３時間）及び、（第３時間）＞（基準電圧発生回路の応答時間）
の関係が成立する。
【００４９】
多面的に、しきい値という観点から両回路８，８Ａの機能を特定するときには、次のように本回路８、８Ａを特定することも可能である。即ち、両回路８，８Ａは、（ａ）積分回路の出力信号が第１設定レベル未満のときには第３レベルの制御信号を出力し、（ｂ）積分回路の出力信号が第１設定レベルに等しくなったときに第４レベルの制御信号を出力し、（ｃ）積分回路の出力信号が第２設定レベルに等しくなったときに直流電圧の電圧低下を外部に情報として与える検出信号を出力する。但し、（所定のレベル）＞（第２設定レベル）＞（第１設定レベル）及び、（第２設定レベル−第１設定レベル）≧（基準電圧発生回路の応答時間に相当するレベル）の関係が成立する。
【００５０】
尚、実施の形態１，２の変形例として、図２及び図６の積分回路３を、図８に示した積分回路３Ｐの様に構成しても良い。即ち、その場合には、積分回路は、比較回路２の第２レベルの出力信号の入力に応じて積分動作を開始し、その後、比較回路２の出力信号が第２レベルから第１レベルに変動するのをリセット信号として受けて、その出力を積分動作開始時の最低レベルにまで変更させる。この場合においても、図２，図６の場合と同様に、直流電圧が第２時間以上にわたって比較回路２の基準電圧レベルよりも低下したのを検出して、それに応じて確実にヒステリシス動作を行うと共に、チャタリングを生じさせないで検出信号を安定して出力することができる。
【００５１】
更に、図２，図６の制御回路５の論理回路構成としては、他に多様な構成が可能である。
【００５２】
更に、この発明に係る電圧監視装置は、図１に例示したような半導体装置への適用のみならず、他の多様な装置の直流電圧変動監視装置として用いることが可能である。
【００５３】
尚、上記の（第１レベル，第２レベル），（第３レベル，第４レベル），（第５レベル，第６レベル）の各々については、一方をＨレベルとすれば他方がＬレベルとなり、一方をＬレベルと定義すれば、他方がＨレベルと定義される関係にある。
【００５４】
【発明の効果】
（請求項１に係る発明）
（ａ） 積分回路が積分動作をしないとき、即ち、積分回路が出力信号を出力しないときには、制御信号・検出信号生成回路に積分結果が入力しないので、同回路は制御信号のレベルを第３レベルに設定して、当該制御信号をその第１出力端から基準電圧発生回路へ出力する。これを受けて、基準電圧発生回路は基準電圧のレベルを第５レベルに設定する。従って、この場合には、比較回路は、直流電圧のレベルが基準電圧の第５レベル未満となるか否かを判定している。
【００５５】
直流電圧≧第５レベルのときには、比較回路は第１レベルの出力信号を出力するので、積分回路はその積分動作を実行せず、従って、基準電圧のレベルは第５レベルに維持され続け、検出信号が制御信号・検出信号生成回路から出力されることはない。
【００５６】
今、直流電圧が第５レベルを割ると、比較回路の出力が第２レベルに変わるので、積分回路はその積分動作の実行を開始し、その出力信号が上昇し始める。そして、上昇し始めた積分回路の出力信号を入力信号として受けた制御信号・検出信号生成回路は、積分回路の出力信号のレベルと第１設定レベルとの比較動作を実行する。このとき、（積分回路の出力信号）＜（第１設定レベル）の状態では、制御信号・検出信号生成回路は制御信号のレベルを従前通りの第３レベルに持続し続ける。その結果、基準電圧のレベルもまた、従前通り第５レベルのままである。
【００５７】
（ｂ） 今、上昇する積分回路の出力信号が第１設定レベルに等しくなったものとする。このとき、制御信号・検出信号生成回路は制御信号のレベルを第３レベルから第４レベルに変更し、第４レベルの制御信号を基準電圧発生回路の入力端へ出力する。これを受けて、基準電圧発生回路は基準電圧のレベルを第５レベルから高レベルの第６レベルに設定し、その結果、それ以降は比較回路の判定基準電圧は高レベルの第６レベルとなる。これにより、ヒステリシス動作が達成される。このように、第５レベルにある比較回路の基準電圧に対する直流電圧の低下の検知後、積分結果が第１設定レベルに達するまでに必要な時間（即ち、第２時間）の経過時点でもなお積分回路の出力信号が上昇を呈しているときに、比較回路の基準電圧が第６レベルに変更される。
【００５８】
（ｃ） 更に積分回路の出力信号が上昇し続け、上記第２時間経過後の第３時間経過時点で、当該出力信号が第２設定レベルに達したものとする。この場合、外部より入力する直流電圧は、上記第２時間と上記第３時間との和で与えられる時間中は、常に比較回路の基準電圧よりも低下した状態にあるので、このような直流電圧の低下状態の継続を以て、直流電圧を駆動電源とする外部装置にとっては状態の変化が生じたものと認めることができる。しかも、第２設定レベルと第１設定レベルとの差は、基準電圧発生回路が制御信号のレベル変化を受けて基準電圧のレベルを変更するに必要な時間、即ち、基準電圧発生回路の応答時間に相当するレベル以上に設定されている。従って、この時点で制御信号・検出信号生成回路が検知信号を外部側へ出力したとしても、電圧監視装置内部でのヒステリシス動作は確実に行われた後であり、安定したヒステリシス動作が保障される。この場合、上記第２時間経過後、更に上記第３時間だけ経過する前に直流電圧が再び基準電圧以上となっても検出信号は出力されないので、従来のような検出信号のチャタリングも生じない。
【００５９】
以上のように、請求項１の発明によれば、▲１▼直流電圧が比較回路の基準電圧未満となった後にヒステリシス動作を確実にかつ安定して実行することができると共に、検出信号のチャタリングないし発振現象を生じさせることなく、▲２▼直流電圧の低下状態として外部装置へ伝達すべき本来の検出信号を確実に出力することができるという効果を奏する。
【００６０】
（請求項２に係る発明）
本発明によれば、制御信号・検出信号生成回路を２つの比較器と論理回路とでもって構成しているので、汎用かつ小型な論理素子で以て制御信号・検出信号生成回路の機能を実現することができ、これにより電圧監視装置の小型化・汎用化・ＩＣ化を達成することができる。
【００６１】
（請求項３に係る発明）
本発明では、シュミット回路を備える第２比較器と、バッファ等の第１比較器とで比較回路を構成している。これにより、本発明は、３値比較を行うタイマ回路ないしフィルタリング回路としての機能を発揮することとなり、検出信号のチャタリング現象を一切発生させることなく、安定で確実なヒステリシス動作を完遂させることができる。
【００６２】
即ち、（ａ）（積分回路の出力信号）＜第１設定レベルのときには、第１及び第２比較器の双方において、被比較レベルが判定基準レベルよりも小さいので、制御信号は第３レベルのままであり、検出信号を出力されない。（ｂ）第１設定レベル≦（上昇する積分回路の出力信号）＜第２設定レベルのときには、第２比較器の出力は上記（ａ）の場合と変わらないが、第１比較器の出力のレベルは反転するので、論理回路は第４レベルの制御信号を出力し、比較器の基準電圧は高レベルの第６レベルとなる。（ｃ）第２設定レベル≦（積分回路の出力信号）≦（所定のクランプレベル）のときには（但し、直流電圧＜基準電圧）、第２比較器の出力も反転する結果、論理回路はそれに応じて検出信号を出力する。この場合、第１比較器の出力レベルに変化はないので、論理回路は制御信号のレベルを第４レベルに維持する。（ｄ）再び直流電圧＞基準電圧となり、これに応じて下降する積分回路の出力信号が第２設定レベルに達すると、第１比較器の出力が反転するので、制御信号のレベルはそれ以降、第３レベルに戻る。従って、比較器の基準電圧も第５レベルに戻る。（ｅ）更に積分回路の出力信号が下降し続けて第３設定レベルに達すると、今度は第２比較器の出力が反転するので、それに応じて論理回路は検出信号の出力を停止する。
【００６３】
このように、本発明により、第５レベルにあった基準電圧のレベルが直流電圧の低下に応じて第６レベルへとなり、再び直流電圧が上昇して所定レベル（＞基準電圧）の範囲内に達したときに第５レベルへと戻るという、一連のヒステリシス動作を、直流電圧変動の確実な検知の実行と共に、確実に遂行し得るという効果が奏する。
【００６４】
（請求項４に係る発明）
本発明は、バッファやインバータ等で具体的に構成可能な第１及び第２比較器を用いているので、２値比較を行うタイマ回路ないしフィルタリング回路として機能することができ、検出信号を、チャタリングさせることなく、電圧監視装置内のヒステリシス動作の実行に対応付けて安定的に且つ正確に出力することができるという効果を奏する。
【００６５】
即ち、（ｄ）直流電圧が再び基準電圧以上の状態に復帰すると、積分回路の出力信号は所定のクランプレベルから下降し始め、当該出力信号が第２設定レベルに達すると、第２比較器の出力のみが再度反転するので、これにより制御信号のレベルは第３レベルに戻り、ヒステリシス動作が達成する。（ｅ）更に積分回路の出力信号が第１設定レベルにまで下降するのを待って、第１比較器の出力が反転するので、遅れて検出信号の出力が停止される。このように、ヒステリシス動作が確実に第５レベルに復帰したのを確認した上で、本装置は外部に対して検出信号の出力を停止することができる。
【図面の簡単な説明】
【図１】 半導体装置への電圧監視装置の適用を示すブロック図である。
【図２】 本発明の実施の形態１における電圧監視装置の構成を示す図である。
【図３】 基準電圧発生回路の構成例を示す図である。
【図４】 基準電圧発生回路の構成例を示す図である。
【図５】 図２の回路の動作を示すタイミングチャートである。
【図６】 本発明の実施の形態２における電圧監視装置の構成を示す図である。
【図７】 図６の回路の動作を示すタイミングチャートである。
【図８】 従来の電圧監視装置の回路構成を示す図である。
【図９】 従来の電圧監視装置の動作タイミングを示す図である。
【図１０】 従来の電圧監視装置における問題点を示すタイミングチャートである。
【符号の説明】
２ 比較回路、３ 積分回路、４ 比較回路、４ａ シュミットバッファ、４ｂ バッファ、５ 制御回路、６ 基準電圧発生回路、１０ 制御信号・検出信号生成回路、ＩＮ 直流電圧入力信号、Ｖ６ 基準電圧信号、Ｎ５ 制御信号、ＦＯ 検出信号、Ｔ１ 第１時間、Ｔ２ 第２時間、Ｔ３ 第３時間、Ｔ４ 第４時間、Ｔ５ 第５時間、Ｖ２Ｍ 第１設定レベル、Ｖ２Ｈ 第２設定レベル。
Claims (4)
- 外部の直流電圧と基準電圧とを比較して、前記直流電圧が前記基準電圧以上のときには第１レベルの出力信号を出力し、前記直流電圧が前記基準電圧未満のときには第２レベルの前記出力信号を出力する比較回路と、
前記比較回路の前記第２レベルの前記出力信号の出力開始時に応じて積分動作を開始し、前記比較回路が前記第２レベルの前記出力信号を出力している限りは積分動作を続行して、その上昇する出力信号を所定のレベルにクランプする、積分回路と、
少なくとも第１設定レベル及び第２設定レベルを基準レベルとして有し、上昇する前記積分回路の前記出力信号と前記基準レベルとを比較して、（ａ）前記積分回路の前記出力信号が前記第１設定レベル未満のときには第３レベルの制御信号を出力し、（ｂ）前記積分回路の前記出力信号が前記第１設定レベルに等しくなったときに第４レベルの制御信号を出力し、（ｃ）前記積分回路の前記出力信号が前記第２設定レベルに等しくなったときに前記直流電圧の電圧低下を外部に情報として与える検出信号を出力する、制御信号・検出信号生成回路と、
前記制御信号を受けて、前記第３レベルの前記制御信号の入力に応じて前記基準電圧のレベルを第５レベルに設定し続ける一方、前記第４レベルの前記制御信号の入力に応じて前記基準電圧の前記レベルを前記第５レベルよりも高い第６レベルに設定する、基準電圧発生回路とを備え、
（前記所定のレベル）＞（前記第２設定レベル）＞（前記第１設定レベル）及び、
（前記第２設定レベル−前記第１設定レベル）≧（前記基準電圧発生回路の応答時間に於ける前記積分回路の前記出力信号の上昇レベル）
の関係が成立することを特徴とする、
ヒステリシス特性を有する電圧監視回路。 - 請求項１記載の電圧監視回路であって、
前記制御信号・検出信号生成回路は、
前記積分回路の出力端にその入力端が接続され、前記第１設定レベルをその判定基準電圧として有し、前記積分回路の前記出力信号と前記第１設定レベルとを比較する第１比較器と、
前記積分回路の前記出力端にその入力端が接続され、前記第２設定レベルをその判定基準電圧として有し、前記積分回路の前記出力信号と前記第２設定レベルとを比較する第２比較器と、
前記第１比較器の出力端と前記第２比較器の出力端とにその入力端が接続され、前記第１及び第２比較器の両出力信号に基づき前記制御信号及び前記検出信号を生成し出力する論理回路とを備えることを特徴とする、
ヒステリシス特性を有する電圧監視回路。 - 請求項２記載の電圧監視回路であって、
前記第２比較器は、
前記第２設定レベルと、前記第２設定レベルよりも小さな第３設定レベルとを前記判定基準電圧として有するシュミット回路を備え、
前記論理回路は、
前記第２比較器の前記出力信号に基づき前記検出信号を出力し、
前記第１比較器出力信号に基づき前記制御信号を出力することを特徴とする、ヒステリシス特性を有する電圧監視回路。 - 請求項２記載の電圧監視回路であって、
前記論理回路は、
前記直流電圧が前記第６レベルに設定された前記基準電圧に等しくなった時点より下降する前記積分回路の前記出力信号が前記第２設定レベルに等しくなった時に、前記制御信号のレベルを前記第４レベルから前記第３レベルに変更すると共に、
更に下降し続ける前記積分回路の前記出力信号が前記第１設定レベルに等しくなった時に、前記検出信号の出力を停止することを特徴とする、
ヒステリシス特性を有する電圧監視回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22593697A JP3795195B2 (ja) | 1997-08-22 | 1997-08-22 | ヒステリシス特性を有する電圧監視回路 |
| US09/032,800 US5995011A (en) | 1997-08-22 | 1998-03-02 | Voltage monitoring circuit and voltage monitoring method with hysteresis characteristic |
| KR1019980015156A KR100270757B1 (ko) | 1997-08-22 | 1998-04-28 | 히스테리시스특성을 가지는 전압감시회로 및 전압감시방법 |
| DE19819495A DE19819495B4 (de) | 1997-08-22 | 1998-04-30 | Spannungsüberwachungsvorrichtung und -Verfahren mit Hysteresecharakteristik |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22593697A JP3795195B2 (ja) | 1997-08-22 | 1997-08-22 | ヒステリシス特性を有する電圧監視回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006012446A Division JP3958778B2 (ja) | 2006-01-20 | 2006-01-20 | ヒステリシス特性を有する電圧監視回路及び電圧監視方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1164396A JPH1164396A (ja) | 1999-03-05 |
| JP3795195B2 true JP3795195B2 (ja) | 2006-07-12 |
Family
ID=16837227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22593697A Expired - Lifetime JP3795195B2 (ja) | 1997-08-22 | 1997-08-22 | ヒステリシス特性を有する電圧監視回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5995011A (ja) |
| JP (1) | JP3795195B2 (ja) |
| KR (1) | KR100270757B1 (ja) |
| DE (1) | DE19819495B4 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239591B1 (en) * | 1999-04-29 | 2001-05-29 | International Business Machines Corporation | Method and apparatus for monitoring SOI hysterises effects |
| US6657452B2 (en) * | 1999-12-17 | 2003-12-02 | Infineon Technologies Ag | Configuration for measurement of internal voltages of an integrated semiconductor apparatus |
| US6957278B1 (en) * | 2000-06-28 | 2005-10-18 | Cypress Semiconductor Corp. | Reference -switch hysteresis for comparator applications |
| KR100424564B1 (ko) * | 2000-12-11 | 2004-03-27 | 엘지전자 주식회사 | 자기기록재생기의 아이들러아암 설치구조 |
| DE10117783A1 (de) * | 2001-04-10 | 2002-10-24 | Bat Cigarettenfab Gmbh | Prozessgasaufbereitung für Tabaktrockner |
| DE10156026B4 (de) * | 2001-11-15 | 2007-02-22 | Advanced Micro Devices, Inc., Sunnyvale | Komparatorschaltung sowie Verfahren zum Bestimmen eines Zeitintervalls |
| DE10297753B4 (de) * | 2002-07-01 | 2011-07-28 | Lantiq Deutschland GmbH, 85579 | Unterspannungs-Detektionsschaltung |
| DE10261770A1 (de) * | 2002-12-21 | 2004-07-08 | Valeo Schalter Und Sensoren Gmbh | Verfahren zur Stabilisierung einer Versorgungsspannung für mindestens einen Verbraucher |
| US6777708B1 (en) | 2003-01-15 | 2004-08-17 | Advanced Micro Devices, Inc. | Apparatus and methods for determining floating body effects in SOI devices |
| US6774395B1 (en) | 2003-01-15 | 2004-08-10 | Advanced Micro Devices, Inc. | Apparatus and methods for characterizing floating body effects in SOI devices |
| US20050075809A1 (en) * | 2003-09-18 | 2005-04-07 | Ewc Controls Incorporated | Apparatus and method for detecting, filtering and conditioning AC voltage signals |
| US7557725B2 (en) * | 2003-09-30 | 2009-07-07 | Intel Corporation | Event signature apparatus, systems, and methods |
| JP4332797B2 (ja) * | 2004-04-30 | 2009-09-16 | オムロン株式会社 | インタフェイス回路および方法、パチンコ遊技機およびその動作方法、情報処理装置および方法、並びに情報処理システム |
| DE102004046956A1 (de) * | 2004-05-04 | 2005-12-29 | Conti Temic Microelectronic Gmbh | Messvorrichtung und Messverfahren zur Bestimmung von Batteriezellenspannungen |
| KR100871828B1 (ko) * | 2007-01-29 | 2008-12-03 | 삼성전자주식회사 | 히스테리시스 특성을 이용한 싱글 슬로프 ａｄｃ와 그 변환 방법, 및 상기 싱글 슬로프 adc를 구비하는 cmos 이미지 센서 |
| US8179120B2 (en) | 2009-08-20 | 2012-05-15 | International Business Machines Corporation | Single level of metal test structure for differential timing and variability measurements of integrated circuits |
| US8253435B2 (en) * | 2010-09-13 | 2012-08-28 | Texas Instruments Incorporated | Methods and apparatus to detect voltage conditions of power supplies |
| DE102013201641A1 (de) * | 2013-01-31 | 2014-07-31 | Robert Bosch Gmbh | Energieversorgungseinheit und Verfahren zum Betrieb einer Energieversorgungseinheit zur autarken Versorgung eines Verbrauchers |
| US8901980B1 (en) * | 2013-11-01 | 2014-12-02 | Dialog Semiconductor Gmbh | Dynamic hysteresis comparator |
| EP2916413B1 (en) * | 2014-03-03 | 2022-04-06 | Greatbatch Ltd. | Voltage cutoff circuit for an electrochemical cell |
| US10725486B2 (en) * | 2017-08-02 | 2020-07-28 | Novatek Microelectronics Corp. | Reference voltage generator |
| KR102220592B1 (ko) * | 2019-12-10 | 2021-03-02 | 현대모비스 주식회사 | 단일레벨 비교기 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4613770A (en) * | 1980-09-29 | 1986-09-23 | Consolidated Investments And Development Corp. | Voltage monitoring circuit |
| JPS63313077A (ja) * | 1987-06-15 | 1988-12-21 | Omron Tateisi Electronics Co | 停電検出回路 |
| JPS63315963A (ja) * | 1987-06-19 | 1988-12-23 | Omron Tateisi Electronics Co | 停電検出回路 |
| US5168208A (en) * | 1988-05-09 | 1992-12-01 | Onan Corporation | Microprocessor based integrated generator set controller apparatus and method |
| JPH02259578A (ja) * | 1989-03-31 | 1990-10-22 | Tokyo Electric Co Ltd | 停電検出回路 |
| US4951171A (en) * | 1989-05-11 | 1990-08-21 | Compaq Computer Inc. | Power supply monitoring circuitry for computer system |
| US4980791A (en) * | 1990-02-05 | 1990-12-25 | Motorola, Inc. | Universal power supply monitor circuit |
| DE4126740A1 (de) * | 1990-09-04 | 1992-03-12 | Siemens Ag | Schaltungsanordnung zur ueberwachung des potentialpegels auf elektrischen leitern |
| US5668465A (en) * | 1996-04-29 | 1997-09-16 | Operating Technical Electronics, Inc. | Battery voltage monitor and disconnection circuit |
-
1997
- 1997-08-22 JP JP22593697A patent/JP3795195B2/ja not_active Expired - Lifetime
-
1998
- 1998-03-02 US US09/032,800 patent/US5995011A/en not_active Expired - Lifetime
- 1998-04-28 KR KR1019980015156A patent/KR100270757B1/ko not_active IP Right Cessation
- 1998-04-30 DE DE19819495A patent/DE19819495B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE19819495B4 (de) | 2006-05-04 |
| US5995011A (en) | 1999-11-30 |
| JPH1164396A (ja) | 1999-03-05 |
| KR100270757B1 (ko) | 2000-11-01 |
| KR19990023124A (ko) | 1999-03-25 |
| DE19819495A1 (de) | 1999-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3795195B2 (ja) | ヒステリシス特性を有する電圧監視回路 | |
| US6057728A (en) | Semiconductor circuit and power transistor protection circuit | |
| US8072188B2 (en) | Power supply device for charge/discharge device, and charge/discharge device | |
| JP3639189B2 (ja) | 負荷駆動回路 | |
| WO2012165196A1 (ja) | インバータ駆動装置 | |
| JPH0452916A (ja) | 半導体集積回路装置 | |
| TW200306053A (en) | Switching power device | |
| JP6954013B2 (ja) | 判定装置 | |
| JPH06178552A (ja) | パワーデバイスの制御回路、レベルシフト回路及び半導体集積回路装置 | |
| JP3958778B2 (ja) | ヒステリシス特性を有する電圧監視回路及び電圧監視方法 | |
| JP5321000B2 (ja) | レベルシフト回路 | |
| JP5259941B2 (ja) | インバータ装置及び空気調和機 | |
| US5327016A (en) | Load control circuit including automatic AC/DC discernment | |
| EP0347189A2 (en) | Circuit for protecting input of semiconductor device | |
| JP4679689B2 (ja) | エレベータの電源異常検出装置 | |
| CN218940939U (zh) | 一种直流电源缓启动电路 | |
| JP2000032770A (ja) | インバータ装置 | |
| JP2573836B2 (ja) | 転轍機出力信号極性検出回路 | |
| JP6847181B1 (ja) | 車載制御装置 | |
| JP2002354659A (ja) | 過電流保護装置 | |
| JP3381683B2 (ja) | 差動入力回路及びその誤動作防止方法 | |
| US6107831A (en) | Level conversion circuit | |
| JP2909998B2 (ja) | 突入電流防止回路 | |
| JPH0362613A (ja) | ゲート制御回路の異常判別装置 | |
| JP2000188828A (ja) | コンデンサ放電回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060412 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |