JP2002354659A

JP2002354659A - 過電流保護装置

Info

Publication number: JP2002354659A
Application number: JP2001160330A
Authority: JP
Inventors: Kiminori Ozaki; 公教尾崎; Hiroaki Asano; 裕明浅野; Hideo Omi; 秀朗大見; Hironobu Furuya; 博信古谷; Yusuke Yamamoto; 裕介山本; Takeshi Hanaoka; 健花岡
Original assignee: Toyota Industries Corp
Current assignee: Toyota Industries Corp
Priority date: 2001-05-29
Filing date: 2001-05-29
Publication date: 2002-12-06

Abstract

(57)【要約】【課題】過電流保護回路の動作時にスイッチング周波
数の増大を防止する。【解決手段】インバータ１を構成するスイッチング素子
SW２，SW４に流れる電流が電流検出回路８により検出さ
れ、その検出電圧Ｖｃがコンパレータ９で比較される。
検出電圧Ｖｃが基準電圧Ｖref 以上になるとコンパレー
タ９から過電流検出信号が出力され、FF回路10のリセッ
ト端子に入力される。スイッチング素子SW２，SW４の制
御端子には制御回路５から出力される駆動信号Ｖs2，Ｖ
s4がAND 回路6,7 を介して入力され、駆動信号Ｖs2，Ｖ
s4はOR回路10ａを介してFF回路10のセット端子にも入力
される。AND 回路6,7 にはFF回路10の出力も入力され
る。スイッチング素子SW２，SW４のオン状態において過
電流が流れると、FF回路10がリセットされてスイッチン
グ素子SW２，SW４がオフとなり、次の駆動信号Ｖs2，Ｖ
s4の立ち上がりでFF回路10がセットされてスイッチング
素子SW２，SW４がオンとなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は過電流保護装置に係
り、詳しくはインバータ装置に好適な過電流保護装置に
関するものである。

【０００２】

【従来の技術】インバータ装置の過電流保護装置とし
て、図５に示すように、スイッチング素子４１を駆動す
るため制御回路４２から出力される駆動信号ＶｓをＡＮ
Ｄ回路４３を介してスイッチング素子４１の制御端子
（ゲート）に供給する構成とし、スイッチング素子４１
に所定以上の電流が流れるとゲートへの駆動電圧の供給
を遮断するものがある。詳述すれば、スイッチング素子
４１に流れる電流を電流検出回路４４で検出し、電流検
出回路４４の検出電圧Ｖｃをコンパレータ４５で基準電
圧Ｖref と比較する。そして、検出電圧Ｖｃが基準電圧
Ｖref 以上になるとコンパレータ４５の出力ＶL がロウ
レベル（Ｌ）となり、制御回路４２から出力される駆動
信号Ｖｓのゲートへの入力が遮断される。

【０００３】また、特開平１１−２８９７７４号公報に
は、図７に示すような、過電流保護装置が開示されてい
る。この装置は、トランジスタＱ１（スイッチング素
子）に流れる過電流を検出する過電流検出装置４６と、
トランジスタＱ１のオン・オフ駆動回路部４７ａ及び過
電流保護装置４７ｂとを備えている。そして、トランジ
スタＱ１のオン中に過電流が流れると、抵抗４８の端子
間電圧をオペアンプ４９によって正電圧に増幅し、ＮＰ
Ｎトランジスタ５０のベース端子にベース電流が供給さ
れて該トランジスタ５０がオンされるとともに、トラン
ジスタ５１がオンされ、トランジスタＱ１のベース電流
が引き抜かれてトランジスタＱ１がオフされる。トラン
ジスタ５０がオンした際には、ＰＮＰトランジスタ５１
のベース電圧が下げられて該トランジスタ５１もオンす
る。トランジスタ５１のオンにより、トランジスタＱ１
の駆動用電源Ｖｃ１からトランジスタ５２、抵抗５３、
トランジスタ５１を介してトランジスタ５０のベース端
子へと流れるベース電流と、トランジスタ５１を介して
トランジスタ５０のコレクタへと流れるトランジスタ５
１のベース電流とが生じる。従って、過電流が無くなり
オペアンプ４９から正電圧の出力が解除された後も、両
トランジスタ５０，５１がオン動作を持続し、トランジ
スタＱ１はオフ動作を持続する。そして、オン・オフ駆
動回路部４７ａからのオフ電圧出力により、前記保持動
作は解除される。その後、オン・オフ駆動回路部４７ａ
からのトランジスタＱ１への次のオン電圧出力により、
トランジスタＱ１は再びオン動作に入り、インバータ動
作が継続される。

【０００４】

【発明が解決しようとする課題】ところが、前者の過電
流保護装置では、図６に示すように、駆動信号Ｖｓが出
力されている状態で電流検出回路４４により過電流が検
出されると、コンパレータ４５の出力ＶL がＬとなり、
ＡＮＤ回路４３の出力がロウレベル（Ｌ）となる。そし
て、スイッチング素子４１を流れる電流Ｉが低下すると
ともに、電流検出回路４４の検出電圧Ｖｃも低下する。
その結果、コンパレータ４５の出力ＶL がＨとなって再
びＡＮＤ回路４３の出力がハイレベル（Ｈ）となり、制
御回路４２から駆動信号Ｖｓが出力された状態にある
と、スイッチング素子４１がオン状態となる。従って、
過負荷の状態が継続すると、短時間にスイッチング素子
４１のオン・オフが繰り返され、スイッチング素子４１
が高周波でスイッチングを行い、スイッチング損失が増
大するという問題がある。

【０００５】一方、特開平１１−２８９７７４号公報の
過電流保護装置では、過電流検出装置４６により過電流
が検出されてトランジスタＱ１がオフになると、オン・
オフ駆動回路部４７ａからオフ電圧が出力されるまで、
両トランジスタ５０，５１の作用により、トランジスタ
Ｑ１はオフ状態に保持される。そして、オン・オフ駆動
回路部４７ａからオフ電圧が出力されて両トランジスタ
５０，５１がオフになった後、オン・オフ駆動回路部４
７ａからのトランジスタＱ１への次のオン電圧出力によ
り、トランジスタＱ１は再びオン動作に入る。従って、
トランジスタＱ１のスイッチング周波数はオン・オフ駆
動回路部４７ａのオン・オフ周期より増大することはな
い。しかし、この構成では、一度オン状態になったトラ
ンジスタ５０，５１をオフにしないと、トランジスタＱ
１を再度オン状態にできない構成のため、デューティ１
００％に対応できないという問題がある。

【０００６】本発明は前記の問題点に鑑みてなされたも
のであって、その第１の目的は過電流保護装置の動作時
にスイッチング周波数の増大を防止することができる過
電流保護装置を提供することにある。また、第２の目的
はさらにデューティ１００％の場合にも対応することが
できる過電流保護装置を提供することにある。

【０００７】

【課題を解決するための手段】前記第１の目的を達成す
るため、請求項１に記載の発明では、スイッチング素子
に流れる過電流を検出する過電流検出手段と、前記過電
流検出手段から出力された過電流検出信号をラッチする
ラッチ回路と、前記ラッチ回路がラッチ状態に保持され
た状態で前記スイッチング素子への駆動信号を遮断し、
前記ラッチ回路のラッチ状態が解除された状態で前記駆
動信号の遮断を解除するゲート回路と、前記ラッチ回路
のラッチを周期的に解除するラッチ解除手段とを備え
た。

【０００８】この発明では、スイッチング素子は駆動信
号が制御端子に入力されている状態でオン動作を行い、
駆動信号のオン・オフによりスイッチング動作を行う。
スイッチング素子に過電流が流れると、過電流検出手段
から過電流検出信号が出力され、ラッチ回路で過電流検
出信号がラッチされる。駆動信号はゲート回路を経てス
イッチング素子に入力され、前記ラッチ回路がラッチ状
態に保持されると、ゲート回路において前記スイッチン
グ素子への駆動信号が遮断される。従って、過電流検出
信号が出力されると、ラッチ回路のラッチ状態が解除さ
れるまで駆動信号の遮断状態が保持されるため、スイッ
チング素子が短期間にスイッチング動作を繰り返すこと
が回避される。

【０００９】請求項２に記載の発明では、請求項１に記
載の発明において、前記ラッチ解除手段は前記スイッチ
ング素子のスイッチング周波数に合わせて前記ラッチを
周期的に解除する。この発明では、ラッチ回路のラッチ
状態の解除がスイッチング素子のスイッチング周波数に
合わせて周期的に行われる。ラッチの解除周期がスイッ
チングの周期より大幅に長いと、過負荷が解消した状態
でスイッチング素子が無駄に休止する時間が長くなる
が、ラッチの解除周期がスイッチング周波数に対応して
いるため、そのような虞がない。

【００１０】請求項３に記載の発明では、請求項１又は
請求項２に記載の発明において、前記ラッチ解除手段は
前記スイッチング素子の駆動信号をラッチ解除信号に使
用する。この発明では、ラッチ解除信号を出力する専用
の回路を設ける必要がなく、構成が簡単になるととも
に、製造コストを低減できる。

【００１１】第２の目的を達成するため、請求項４に記
載の発明では、請求項１又は請求項２に記載の発明にお
いて、前記ラッチ解除手段は駆動信号と同期した信号を
ラッチ解除信号に使用する。この発明では、駆動信号と
同期した別の信号がラッチ解除信号に使用されるため、
デューティ１００％の場合でも、確実にラッチ解除信号
をラッチ回路に出力できる。また、デューティ１００％
の場合でも、過電流が流れなくなった状態で自動的にス
イッチング素子の駆動を再開できる。

【００１２】請求項５に記載の発明では、請求項４に記
載の発明において、前記駆動信号と同期した信号は、駆
動周期を決定するためのタイマ回路により生成される信
号である。この発明では、前記同期信号を簡単に得るこ
とができる。

【００１３】請求項６に記載の発明では、請求項５に記
載の発明において、前記タイマ回路はＩＣの発振周波数
を決定するコンデンサと、抵抗と、ＩＣの内部回路とで
構成され、ラッチ解除信号は前記コンデンサの電圧と基
準電圧とを比較して、コンデンサの電圧が基準電圧以下
の状態から基準電圧を超えた時に出力される。この発明
では、タイマ回路に装備されたコンデンサの充放電に伴
う電圧変化に基づき、コンデンサの電圧が基準電圧以下
の状態から基準電圧を超えた時に、ラッチ回路にラッチ
解除信号が入力される。従って、駆動信号と同期した所
定周期でラッチ解除信号がラッチ回路に入力される。

【００１４】

【発明の実施の形態】（第１の実施の形態）以下、本発
明をインバータの過電流保護装置に具体化した第１の実
施の形態を図１及び図２に従って説明する。

【００１５】図１に示すように、インバータ１は４個の
スイッチング素子ＳＷ１〜ＳＷ４よりなるＨブリッジ回
路２を備えている。Ｈブリッジ回路２は、第１及び第４
のスイッチング素子ＳＷ１，ＳＷ４の組と、第２及び第
３のスイッチング素子ＳＷ２，ＳＷ３の組とを交互にオ
ン・オフさせることにより、出力端子に正弦波の交流電
圧を出力する。各スイッチング素子ＳＷ１〜ＳＷ４には
ｎチャネルのＭＯＳＦＥＴが使用されている。出力部に
はフィルタを構成するリアクトル３及びコンデンサ４が
接続されている。

【００１６】スイッチング素子ＳＷ１，ＳＷ３の制御端
子（この実施の形態ではＭＯＳＦＥＴのゲート）には、
制御手段としての制御回路５から出力される駆動信号Ｖ
ｓ１，Ｖｓ３がそれぞれ入力される。スイッチング素子
ＳＷ２，ＳＷ４の制御端子には制御回路５から出力され
る駆動信号Ｖｓ２，Ｖｓ４がＡＮＤ回路６，７を介して
それぞれ入力されるようになっている。制御回路５は、
第１及び第４のスイッチング素子ＳＷ１，ＳＷ４の組
と、第２及び第３のスイッチング素子ＳＷ２，ＳＷ３の
組を所定周期で交互にオン・オフさせる第１〜第４の駆
動信号Ｖｓ１〜Ｖｓ４を生成し、各スイッチング素子Ｓ
Ｗ１〜ＳＷ４に出力する。

【００１７】スイッチング素子ＳＷ２のソースとスイッ
チング素子ＳＷ４のソースの結合点と接地点との間に、
スイッチング素子ＳＷ２及びスイッチング素子ＳＷ４に
流れる電流を検出する電流検出回路８が接続されてい
る。電流検出回路８は電流Ｉに対応した検出電圧Ｖｃを
出力し、その出力端子がコンパレータ９の非反転入力端
子に接続されている。コンパレータ９は反転入力端子に
入力される基準電圧Ｖref と検出電圧Ｖｃとを比較し
て、検出電圧Ｖｃが基準電圧Ｖref 以上で出力がハイレ
ベル（Ｈ）になり、基準電圧Ｖref 未満では出力がロウ
レベル（Ｌ）になるようになっている。電流検出回路８
及びコンパレータ９がスイッチング素子ＳＷ２及びスイ
ッチング素子ＳＷ４に流れる過電流を検出する過電流検
出手段を構成し、前記ハイレベル（Ｈ）の出力信号が過
電流検出信号となる。

【００１８】過電流検出手段から出力された過電流検出
信号をラッチするラッチ回路として、フリップフロップ
回路（ＦＦ回路）１０が設けられている。ＦＦ回路１０
のセット入力端子には制御回路５の駆動信号Ｖｓ２と駆
動信号Ｖｓ４とが共通のＯＲ回路１０ａを介して入力さ
れ、リセット入力端子にはコンパレータ９の出力信号が
入力され、ＦＦ回路１０の出力がＡＮＤ回路６，７に入
力されるようになっている。ＡＮＤ回路６，７は、ラッ
チ回路（ＦＦ回路１０）がラッチ状態に保持された状態
でスイッチング素子ＳＷ２，ＳＷ４への駆動信号Ｖｓ
２，Ｖｓ４を遮断し、ラッチ回路（ＦＦ回路１０）のラ
ッチ状態が解除された状態で駆動信号Ｖｓ２，Ｖｓ４の
遮断を解除するゲート回路を構成する。また、ＦＦ回路
１０はセット入力端子にＯＲ回路１０ａの出力信号が入
力される際の立ち上がりでセット状態、即ちラッチ状態
が解除された状態となる。この実施の形態では制御回路
５がラッチ回路のラッチを周期的に解除するラッチ解除
手段を構成する。即ち、ラッチ解除手段は前記スイッチ
ング素子ＳＷ２の駆動信号Ｖｓ２及びスイッチング素子
ＳＷ４の駆動信号Ｖｓ４をラッチ解除信号に使用し、ラ
ッチ解除手段はスイッチング素子ＳＷ２のスイッチング
周波数に合わせて前記ラッチを周期的に解除する。ま
た、制御回路５、ＡＮＤ回路６，７、電流検出回路８、
コンパレータ９及びＦＦ回路１０により過電流保護装置
が構成されている。

【００１９】次に前記のように構成された装置の作用に
ついて説明する。制御回路５から所定周期で駆動信号Ｖ
ｓ１，Ｖｓ４と、駆動信号Ｖｓ２，Ｖｓ３とが交互に出
力される。なお、駆動信号Ｖｓ１，Ｖｓ４と、駆動信号
Ｖｓ２，Ｖｓ３とは共に出力されない所定時間のデッド
タイムをはさんで出力される。駆動信号Ｖｓ１，Ｖｓ３
はスイッチング素子ＳＷ１，ＳＷ３のゲートに直接入力
されるため、駆動信号Ｖｓ１，Ｖｓ３が出力されると各
スイッチング素子ＳＷ１，ＳＷ３はオン状態になる。一
方、駆動信号Ｖｓ２，Ｖｓ４はＡＮＤ回路６，７を介し
てスイッチング素子ＳＷ２，ＳＷ４に入力されるため、
ＡＮＤ回路６，７の他方の入力となるＦＦ回路１０の出
力がＨの状態のときに、駆動信号Ｖｓ２，Ｖｓ４が制御
回路５から出力されるとスイッチング素子ＳＷ２，ＳＷ
４がオン状態になる。即ち、過負荷状態とならず、過電
流検出信号が出力されない状態では、スイッチング素子
ＳＷ１，ＳＷ４の組みと、スイッチング素子ＳＷ２，Ｓ
Ｗ３の組みとが交互にオン状態となって出力部から正弦
波の交流電圧が出力される。

【００２０】次に過電流保護装置の作用を図２のタイミ
ングチャートに基づいて説明する。正常状態ではＦＦ回
路１０の出力ＶF はＨレベルに保持されている。従っ
て、制御回路５から駆動信号Ｖｓ２が出力されると、ス
イッチング素子ＳＷ２のゲートにＡＮＤ回路６からＨレ
ベルのゲート電圧ＶＧが入力されて、駆動信号Ｖｓ２が
出力されている間、スイッチング素子ＳＷ２はオン状態
に保持される。

【００２１】スイッチング素子ＳＷ２がオン状態で、ス
イッチング素子ＳＷ２に過電流が流れると、電流検出回
路８の検出電圧Ｖｃが基準電圧Ｖref に達した時点でコ
ンパレータ９の出力ＶL がＨレベルとなって過電流検出
信号が出力される。そして、ＦＦ回路１０のリセット端
子にＨレベルのリセット信号が入力されて、ＦＦ回路１
０の出力ＶF がＬレベルとなる。その結果、ＡＮＤ回路
６，７の一方の入力がＬレベルとなり、スイッチング素
子ＳＷ２のゲート電圧ＶＧがＬレベルとなって、スイッ
チング素子ＳＷ２はオフ状態となる。スイッチング素子
ＳＷ２がオフ状態になると、電流検出回路８の検出電圧
Ｖｃが低下し、コンパレータ９の出力ＶL はＬレベルに
復帰するが、ＦＦ回路１０の出力ＶF はＬレベルに保持
されるため、スイッチング素子ＳＷ２のゲート電圧ＶＧ
もＬレベルに保持されてスイッチング素子ＳＷ２はオフ
状態を継続する。そして、駆動信号Ｖｓ２がＬレベルと
なり、駆動信号Ｖｓ４がＨレベルとなった時、その駆動
信号Ｖｓ４の立ち上がりでＦＦ回路１０にセット入力が
加わり、ＦＦ回路１０の出力ＶF がＨレベルとなる。そ
の後、駆動信号Ｖｓ２が再び立ち上がると、スイッチン
グ素子ＳＷ２はオン状態となる。

【００２２】過負荷状態が継続していると、再びスイッ
チング素子ＳＷ２に過電流が流れ、前記と同様にして再
びＦＦ回路１０がリセットされてスイッチング素子ＳＷ
２がオフ状態となる。従って、過負荷状態が継続する間
はスイッチング素子ＳＷ２はオンになった後、すぐにオ
フになるが、過電流保護回路の動作時にスイッチング周
波数が制御回路５から出力される駆動信号の周期より増
大することはない。

【００２３】スイッチング素子ＳＷ４に過電流が流れた
場合にも、スイッチング素子ＳＷ２に過電流が流れた場
合と同様な動作により、スイッチング周波数は増大しな
い。この場合には、過電流により出力ＶF がＬレベルに
保持されたＦＦ回路１０は、スイッチング素子ＳＷ２の
駆動信号Ｖｓ２によりＬレベルの保持が解除されて出力
ＶF がＨレベルとなる。

【００２４】この実施の形態では以下の効果を有する。（１）スイッチング素子ＳＷ２（ＳＷ４）に流れる過
電流が検出されると、過電流検出信号がラッチ回路（Ｆ
Ｆ回路１０）でラッチされ、ラッチ回路がラッチ状態に
保持された状態ではスイッチング素子ＳＷ２への駆動信
号Ｖｓ２及びスイッチング素子ＳＷ４への駆動信号Ｖｓ
４が遮断される。従って、ラッチ回路のラッチ状態が解
除されるまで駆動信号Ｖｓ２及び駆動信号Ｖｓ４の遮断
状態が保持されるため、スイッチング素子ＳＷ２及びス
イッチング素子ＳＷ４が短期間にスイッチング動作を繰
り返すことが回避され、過電流保護装置の動作時にスイ
ッチング周波数の増大を防止することができる。

【００２５】（２）過電流検出信号によりラッチされ
たＦＦ回路１０のラッチ状態が、周期的に解除されるた
め、ラッチ状態の解除が自動的に行われる。（３）ラッチ解除手段はスイッチング素子ＳＷ２及び
スイッチング素子ＳＷ４のスイッチング周波数に合わせ
てラッチを周期的に解除する。従って、ラッチの解除周
期がスイッチングの周期より大幅に長い場合と異なり、
過負荷が解消した状態でスイッチング素子が無駄に休止
する時間が長くなる虞がない。

【００２６】（４）ラッチ解除手段はスイッチング素
子ＳＷ２の駆動信号Ｖｓ２及びスイッチング素子ＳＷ４
の駆動信号Ｖｓ４をラッチ解除信号に使用するため、ラ
ッチ解除信号を出力する専用の回路を設ける必要がな
く、構成が簡単になるとともに、製造コストを低減でき
る。

【００２７】（第２の実施の形態）次に第２の実施の形
態を図３及び図４に従って説明する。この実施の形態で
はラッチ解除手段が駆動信号と同期した信号をラッチ解
除信号に使用する点が前記実施の形態と大きく異なって
いる。前記実施の形態と同一部分は同一符号を付して詳
しい説明を省略する。

【００２８】制御回路５の駆動信号Ｖｓ２はＡＮＤ回路
６，７に入力され、ＦＦ回路１０のセット入力端子には
入力されない。ラッチ解除手段は、制御回路５の駆動周
期を決定するためのタイマ回路により生成される信号を
ラッチ解除信号に使用する。タイマ回路はＩＣの発振周
波数を決定するコンデンサ１１と、抵抗Ｒと、図示しな
いＩＣの内部回路とで構成される。コンデンサ１１の電
圧Ｖｃｔが基準電圧Ｖｒとコンパレータ１２で比較さ
れ、電圧Ｖｃｔが基準電圧Ｖｒ以上でコンパレータ１２
の出力電圧ＶｏがＨレベルとなる。コンパレータ１２の
出力電圧ＶｏはＦＦ回路１０のセット入力端子に入力さ
れる。

【００２９】次に前記のように構成された過電流保護装
置の作用を図４のタイムチャートに従って説明する。図
４の各横軸は時間を示す。コンデンサ１１の充電の開始
と同時に制御回路５から駆動信号Ｖｓ２の出力が開始さ
れる。コンデンサ１１の充電が継続され、コンデンサ１
１の電圧Ｖｃｔが基準電圧Ｖｒ以上になるとコンパレー
タ１２の出力電圧ＶｏがＨレベルになる。そして、コン
デンサ１１の電圧Ｖｃｔが所定の電圧に達すると充電が
終了し、直ちにコンデンサ１１の放電が開始される。コ
ンデンサ１１の放電が開始されて電圧Ｖｃｔが次第に下
降し、基準電圧Ｖｒ未満になると出力電圧ＶｏがＬレベ
ルとなる。以下、同様にしてコンデンサ１１の充放電の
周期に基づいて駆動信号Ｖｓ２が出力される。

【００３０】ＦＦ回路１０のセット状態からインバータ
１の運転が開始され、制御回路５から駆動信号Ｖｓ２が
出力されると、スイッチング素子ＳＷ２のゲートにＡＮ
Ｄ回路６からＨレベルのゲート電圧ＶＧが入力されて、
スイッチング素子ＳＷ２はオン状態に保持される。スイ
ッチング素子ＳＷ２がオン状態で、スイッチング素子Ｓ
Ｗ２に過電流が流れると、前記実施の形態と同様にし
て、ＦＦ回路１０のリセット端子にＨレベルのリセット
信号が入力されて、ＦＦ回路１０の出力ＶF がＬレベル
となる。その結果、ＡＮＤ回路６，７の一方の入力がＬ
レベルとなり、スイッチング素子ＳＷ２のゲート電圧Ｖ
ＧがＬレベルとなって、スイッチング素子ＳＷ２はオフ
状態となる。ＦＦ回路１０の出力はリセット端子の入力
信号がＬレベルになっても、セット端子にコンパレータ
１２から立ち上がり信号が入力されるまではＬレベルに
保持される。そして、コンデンサ１１の次の充電周期の
途中において、コンデンサ１１の電圧Ｖｃｔが基準電圧
Ｖｒに達した時点でコンパレータ１２の出力電圧Ｖｏが
Ｈレベルとなり、その立ち上がりでＦＦ回路１０にセッ
ト信号が入力されてラッチ状態が解除される。そして、
ＡＮＤ回路６からＨレベルのゲート電圧ＶＧが出力され
て、スイッチング素子ＳＷ２がオン状態となる。

【００３１】この実施の形態では第１の実施の形態の
（１）〜（３）の効果を有する他に、次の効果を有す
る。（５）ラッチ解除手段がラッチ解除信号として駆動信
号Ｖｓ２を使用せずに、駆動信号Ｖｓ２と同期した信号
を使用する。従って、駆動信号がデューティ１００％の
場合でも、確実にラッチ解除信号をラッチ回路に出力で
き、過電流が流れなくなった状態で自動的にスイッチン
グ素子の駆動を再開できる。

【００３２】（６）駆動信号と同期した信号は、駆動
周期を決定するためのタイマ回路により生成される信号
が使用される。従って、前記同期信号を簡単に得ること
ができる。

【００３３】（７）タイマ回路がＩＣの発振周波数を
決定するコンデンサ１１と、抵抗Ｒと、ＩＣの内部回路
とで構成され、ラッチ解除信号はコンデンサ１１の充放
電に伴う電圧変化に基づいて出力される。従って、駆動
信号と同期した所定周期でラッチ解除信号をラッチ回路
に入力できる。

【００３４】実施の形態は前記に限定されるものではな
く、例えば、次のように具体化してもよい。 ○ スイッチング素子ＳＷ１〜ＳＷ４としてＭＯＳＦＥ
Ｔに限らずバイポーラトランジスタ等の他のスイッチン
グ素子を使用してもよい。

【００３５】○ ラッチ手段としてＲＳフリップフロッ
プ回路に限らず、ＪＫフリップフロップ回路やＲＳＴフ
リップフロップ回路等を使用してもよい。 ○ ラッチ手段としてフリップフロップ回路以外の構成
を採用してもよい。

【００３６】○ 単相交流用のインバータに限らず三相
交流用のインバータに適用してもよい。 ○ インバータ１の電源はバッテリに限らず、交流電源
をコンバータで直流に変換し、その直流を交流に変換す
る構成のインバータに適用してもよい。また、バッテリ
の直流電源電圧を昇圧トランスを備えたＤＣ／ＤＣコン
バータで昇圧した後、交流に変換するインバータに適用
してもよい。

【００３７】○ 第１の実施の形態において交互に出力
される駆動信号をＯＲ回路を介してフリップフロップ回
路のセット入力としたが、駆動信号のいずれか一つをフ
リップフロップ回路にセット入力としてもよい。

【００３８】○ インバータのスイッチング素子に限ら
ず、他の電気機器のスイッチング素子の過電流保護装置
に適用してもよい。前記実施の形態から把握できる発明
（技術的思想）について、以下に記載する。

【００３９】（１）請求項１〜請求項６のいずれかに
記載の発明において、前記ゲート回路は２入力のＡＮＤ
回路であって一方の入力端子に前記駆動信号が入力さ
れ、他方の入力端子に前記ラッチ回路の出力信号が入力
され、前記ラッチ回路はフリップフロップ回路であっ
て、前記ラッチ解除信号はフリップフロップ回路のセッ
ト入力端子に入力される。

【００４０】（２）請求項１〜請求項６及び（１）の
いずれかに記載の発明において、前記スイッチング素子
はインバータ装置のスイッチング素子である。

【００４１】

【発明の効果】以上詳述したように請求項１〜請求項６
に記載の発明によれば、過電流保護回路の動作時にスイ
ッチング周波数の増大を防止することができる。また、
請求項４〜請求項６に記載の発明によれば、デューティ
１００％の場合にも対応することができる。

【図面の簡単な説明】

【図１】第１の実施の形態の回路図。

【図２】各部の電圧変化を示すタイミングチャート。

【図３】第２の実施の形態の要部回路図。

【図４】各部の電圧変化を示すタイミングチャート。

【図５】従来技術の回路図。

【図６】同じく各部の電圧変化を示すタイミングチャ
ート。

【図７】別の従来技術の要部回路図。

【符号の説明】

５…ラッチ解除手段を構成する制御回路、６，７…ゲー
ト回路を構成するＡＮＤ回路、８…過電流検出手段を構
成する電流検出回路、９…同じくコンパレータ、１０…
ラッチ回路としてのフリップフロップ回路（ＦＦ回
路）、１０ａ…ＯＲ回路、１１…ラッチ解除手段として
のタイマ回路を構成するコンデンサ、１２…同じくコン
パレータ、ＳＷ１〜ＳＷ４…スイッチング素子。

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０３Ｋ 17/08 Ｈ０３Ｋ 17/08 Ｃ 17/687 17/687 Ａ (72)発明者大見秀朗愛知県刈谷市豊田町２丁目１番地株式会社豊田自動織機製作所内 (72)発明者古谷博信愛知県刈谷市豊田町２丁目１番地株式会社豊田自動織機製作所内 (72)発明者山本裕介愛知県刈谷市豊田町２丁目１番地株式会社豊田自動織機製作所内 (72)発明者花岡健愛知県刈谷市豊田町２丁目１番地株式会社豊田自動織機製作所内Ｆターム(参考） 5G004 AA05 AB02 BA03 BA04 DA02 DC04 DC07 EA01 5G053 AA01 BA01 BA04 CA01 DA01 EA03 EB01 EC03 5H007 AA06 AA12 AA17 CA02 CB04 CB05 DA05 DB03 DC02 FA03 FA09 FA13 FA19 GA08 5J055 AX32 AX53 BX16 CX07 CX19 DX13 DX22 DX83 EX03 EX07 EX25 EY05 EY21 EZ10 EZ25 FX04 FX12 FX38 GX01

Claims

【特許請求の範囲】

【請求項１】スイッチング素子に流れる過電流を検出
する過電流検出手段と、前記過電流検出手段から出力された過電流検出信号をラ
ッチするラッチ回路と、前記ラッチ回路がラッチ状態に保持された状態で前記ス
イッチング素子への駆動信号を遮断し、前記ラッチ回路
のラッチ状態が解除された状態で前記駆動信号の遮断を
解除するゲート回路と、前記ラッチ回路のラッチを周期的に解除するラッチ解除
手段とを備えた過電流保護装置。
【請求項２】前記ラッチ解除手段は前記スイッチング
素子のスイッチング周波数に合わせて前記ラッチを周期
的に解除する請求項１に記載の過電流保護装置。
【請求項３】前記ラッチ解除手段は前記スイッチング
素子の駆動信号をラッチ解除信号に使用する請求項１又
は請求項２に記載の過電流保護装置。
【請求項４】前記ラッチ解除手段は駆動信号と同期し
た信号をラッチ解除信号に使用する請求項１又は請求項
２に記載の過電流保護装置。
【請求項５】前記駆動信号と同期した信号は、駆動周
期を決定するためのタイマ回路により生成される信号で
ある請求項４に記載の過電流保護装置。
【請求項６】前記タイマ回路はＩＣの発振周波数を決
定するコンデンサと、抵抗と、ＩＣの内部回路とで構成
され、ラッチ解除信号は前記コンデンサの電圧と基準電
圧とを比較して、コンデンサの電圧が基準電圧以下の状
態から基準電圧を超えた時に出力される請求項５に記載
の過電流保護装置。