JP4679689B2 - エレベータの電源異常検出装置 - Google Patents
エレベータの電源異常検出装置 Download PDFInfo
- Publication number
- JP4679689B2 JP4679689B2 JP2000119338A JP2000119338A JP4679689B2 JP 4679689 B2 JP4679689 B2 JP 4679689B2 JP 2000119338 A JP2000119338 A JP 2000119338A JP 2000119338 A JP2000119338 A JP 2000119338A JP 4679689 B2 JP4679689 B2 JP 4679689B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- elevator
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Maintenance And Inspection Apparatuses For Elevators (AREA)
- Elevator Control (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Generators And Motors (AREA)
Description
【発明の属する技術分野】
本発明は、エレベータの電源異常検出装置に係り、詳しくは、エレベータの運転に支障がない範囲の電源異常を検出することなく、安定した電源異常検出を実現することができるエレベータの電源異常検出装置に関するものである。
【従来の技術】
従来、エレベータの電源異常検出装置において、安価で簡単な構成で電源異常を検出する方法としては、例えば特開昭62−7333号公報や特開平6−165364号公報での従来技術に示されたものが挙げられる。これらの公報では、入力三相交流電源を三相全波整流器で整流することにより各相の電圧を一括して監視し、その直流電圧が予め定められた値以下になると、欠相及び電源低下等の電源異常であると判断するという一般的な電源異常検出方法が記述されている。
【0002】
従来、入力三相交流電源の各相毎に電源の有無を検出する方法も挙げられるが、この電源有無検出方法では、回路が複雑で、高価であり、特に欠相と電源低下を分けて検出する必要がない場合は、上記公報による方法が最も簡単に、かつ安価な方法として挙げられる。ここで、以下に、従来の代表的なエレベータの電源異常検出装置について、図面を参照して説明する。
【0003】
図5は従来におけるエレベータの電源異常検出装置の構成を示す回路図である。図5において、101は商用交流電源を直流電圧に変換するコンバータであり、102はコンバータ101の出力直流電圧を平滑する平滑コンデンサであり、103は平滑コンデンサ102の直流電圧を可変電圧、可変周波数の交流電圧に変換するインバータである。104はインバータ103の出力に接続され、かつエレベータのかごを上下させるためのモータであり、105はエレベータの電源異常を検出する電源異常検出装置である。
【0004】
この電源異常検出装置105は、ダイオード整流器106と、ダイオード整流器6の出力電圧を分圧する抵抗107、108と、抵抗110及びコンデンサ111から構成されたローパスフィルタ109と、ローパスフィルタ109の出力電圧と基準電圧Vrefを比較するコンパレータ112と、コンパレータ112の出力信号を絶縁するためのフォトカプラ113と、制御電源114と、制限抵抗115と、ロジック回路用制御電源116と、プルアップ抵抗117と、フォトカプラ113の出力信号を保持するラッチ回路118とから構成されている。
【0005】
図6は図5に示す電源異常検出装置の動作を示す波形である。ここで、三相電源の内、一相の電源が欠相または断線した場合に、その欠相または断線した電源の異常を正しく検出するためには、ローパスフィルタ109のフィルタ定数を小さく設定する必要がある。図6中、(イ)で示す波形がローパスフィルタ109のフィルタ定数を小さく設定した場合である。
【0006】
図6Aの(A1)に示す如く三相電源の内、T相が欠相した場合には、図5のa点におけるローパスフィルタ109の出力電位は、図6Bの(イ)に示す如く、単相全波の波形となり、図5のb点におけるフォトカプラ113の出力電位は、図6Cの(イ)に示すようなパルス状の波形となる。
【0007】
そして、このフォトカプラ113の出力信号をラッチ回路118でラッチすると、図5のc点におけるラッチ回路118の出力電位は、図6Dの(イ)に示すようなステップ状の波形となる。このラッチ回路118の出力信号が、インバータ103に送られてインバータ103を停止(ゲート遮断)して、エレベータを停止させる。
【発明が解決しようとする課題】
しかしながら、上記したような従来のエレベータの電源異常検出装置では、ローパスフィルタ109のフィルタ定数が、電源異常検出の検出感度を決定するものであるが、この電源異常の検出感度を上げることを考慮してローパスフィルタ109のフィルタ定数を小さくすると、エレベータの運転に支障がない範囲の、瞬時的な停電や電圧低下及び電源歪みなどが発生した場合にも、電源異常を検出してエレベータを停止してしまうため、サービスを低下させてしまうという問題があった。
【0008】
また、このエレベータの運転に支障がない範囲における電源異常を検出してエレベータを停止させてしまうという問題を回避するために、電源異常の検出感度を下げることを考慮してローパスフィルタ109のフィルタ定数を大きすると、図6Bの(ロ)に示すように、図5のa点におけるローパスフィルタ109の出力電位が、鈍った波形となり、常に基準電圧Vrefを上回り、その結果、欠相を検出できなくなるという問題が発生する。
【0009】
この欠相を検出できなくなるという問題は、電圧変動により電源電圧が上昇した場合に、より発生し易くなる。なお、ローパスフィルタ109のフィルタ定数を変更することで、上記問題が起こらないような最適な検出感度を設定すればよいと考えられるが、ローパスフィルタ109のフィルタ定数を変更することにより最適な検出感度を設定することは非常に難しい。このため、ローパスフィルタ109のフィルタ定数を変更して検出感度を上げようとすると、その結果として、検出感度の高過ぎる電源異常検出装置となってしまい、結局、エレベータの運転に支障がない範囲の電源異常まで検出してしまうことがあった。
【0010】
そこで、本発明は、上記課題を解消するためになされたもので、最適な電源異常の検出感度を容易に設定することにより、エレベータの運転に支障がない範囲の電源異常を検出することなく、安定した電源異常検出を実現することができるエレベータの電源異常検出装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明のエレベータの電源異常検出装置は、入力三相交流電源を三相全波整流して、その直流電圧をコンパレータにて比較した結果に基づいて電源異常を判断するエレベータの電源異常検出装置において、前記コンパレータ出力側に接続され、かつ前記電源異常を通知する異常信号を引き延ばした出力信号を出力するパルスストレッチ回路と、
前記出力信号が所定時間出力されたときに前記エレベータを停止させるエレベータ制御回路とを備える。そして、前記パルスストレッチ回路は、前記異常信号が前記入力三相交流電源の出力電位に応じた周期的なものであるときは前記異常信号を前記所定時間以上となるように引き延ばした出力信号を出力し、前記異常信号が単発であるときは前記異常信号を前記所定時間未満となるように引き延ばした出力信号を出力することを特徴とする。
【0013】
【発明の実施の形態】
以下に、本発明における実施の形態を、図面を参照して説明する。
実施の形態1.
図1は本発明に係る実施の形態1におけるエレベータの電源異常検出装置の構成を示す回路図である。図1において、1は商用交流電源を直流電圧に変換するコンバータであり、2はコンバータ1の出力直流電圧を平滑する平滑コンデンサであり、3は平滑コンデンサ2の直流電圧を可変電圧、可変周波数の交流電圧に変換するインバータである。4はインバータ3の出力に接続され、かつエレベータのかごを上下させるためのモータであり、5aはエレベータの電源異常を検出する電源異常検出装置である。
【0014】
この電源異常検出装置5aは、ダイオード整流器6と、ダイオード整流器6の出力電圧を分圧する抵抗7、8と、抵抗10a及びコンデンサ11aから構成されたローパスフィルタ9aと、ローパスフィルタ9aの出力電圧と基準電圧Vrefを比較するコンパレータ12と、コンパレータ12の出力信号を絶縁するためのフォトカプラ13と、制御電源14と、制限抵抗15と、ロジック回路用制御電源16と、プルアップ抵抗17と、フォトカプラ13の出力信号を保持するラッチ回路18と、フォトカプラ13の出力に接続され、かつ信号のストレッチ時間(異常論理)を引き伸ばすパルスストレッチ回路19と、CPU、入出力回路及びメモリなどから構成され、かつパルスストレッチ回路19の出力をS/Wなどで検出するエレベータ制御回路20とから構成されている。
【0015】
但し、抵抗10aとコンデンサ11aから構成されるローパスフィルタ9aのフィルタ定数は、インバータ3のスイッチングノイズを十分除去できる程度の小さな値に設定しておくことが望ましい。本実施の形態では、フォトカプラ13の出力側に信号の異常論理側を引き伸ばすパルスストレッチ回路19を設け、そのパルスストレッチ回路19の出力をCPU、入出力回路、メモリ等で構成されたエレベータ制御回路20により、S/Wなどで検出する構成としている。
【0016】
次に、図2は図1に示すパルスストレッチ回路の一例を示す回路図である。パルスストレッチ回路19は、波形を整形するためのシュミットゲート21、26と、シュミットゲート21の出力信号におけるL→Hの立ち上がり時定数を決定する抵抗22と、コンデンサ25と、シュミットゲート21のH→Lの立ち下がり時定数を決定する抵抗23と、逆電流阻止用ダイオード24とから構成されている。
【0017】
ここで、抵抗22、23の抵抗値をそれぞれR22、R23とし、コンデンサ25の静電容量をC25すると、立ち上がり時定数TL→Hは、TL→H=R22×C25となり、立ち下がり時定数TH→Lは、TH→L=R23×C25となる。但し、ダイオード24の抵抗分は無視する。ここで、異常論理側をパルスストレッチするために、立ち上がり時定数TL→Hは、立ち下がり時定数TH→Lよりも十分大きく設定されている。
【0018】
次に、図1、2に示す電源異常検出装置の動作について、図3、4の動作波形を用いて説明する。図3は瞬時的な停電、即ち瞬停が発生した場合の図1、2に示す電源異常検出装置における各部の動作波形を示す図であり、図4は欠相が生じた場合の図1、2に示す電源異常検出装置における各部の動作波形を示す図である。まず、三相電源が正常な場合は、ダイオード整流器6、分圧抵抗7、8及びローパスフィルタ9aを通過した図1のa点におけるローパスフィルタ9aの出力電位が、図3Bの(イ)に示す如く、基準電圧Vrefを常に上回っているため、コンパレータ12の出力は正常を示し、電源異常を検出することなく、エレベータは正常に運転できる。
【0019】
ここで、図3Aの(ロ)に示す如く、瞬時的な停電が発生すると、図1のa点におけるローパスフィルタ9aの出力電位は、図3Bの(ハ)に示す如く、停電が発生している期間、基準電圧Vrefを下回る。よって、図1のb点におけるフォトカプラ13の出力電位は、図3Cの(ニ)に示す波形となる。このフォトカプラ13の出力信号がパルスストレッチ回路19に送られると、図2のd点におけるそのパルスストレッチ回路19の内部信号の電位は、前述した立ち下がり時定数TH→L及び立ち上がり時定数TL→Hで、図3Dの(ホ)に示す如く変化する。
【0020】
立ち下がり時定数TH→Lは、小さく設定されているので、図1のe点におけるパルスストレッチ回路19の出力電位は、図3Eに示す如く、わずかな時間遅れで出力論理が変化する。しかしながら、立ち上がり時定数TL→Hは、大きく設定されているので、シュミットゲート26のスレッシュレベルまで到達するのに時間を要し、図3Eの(ヘ)に示す如く出力が変化するまでにTの時間差を生ずる。
【0021】
以上のように、パルスストレッチ回路19が動作する。エレベータ制御回路20内のCPUは、このパルスストレッチ回路19の出力信号を、ある決まったリードサイクルtで取り込む。この取り込んだパルスストレッチ回路19の出力信号が、シュミットゲート26のスレッシュレベルまで到達するのに要する時間T(ストレッチ時間、引き延ばし時間)よりも十分長いある所定の時間継続して出力されたときのみ、エレベータ制御回路20のCPUが電源異常と認識する。エレベータ制御回路20が電源の異常を認識した場合は、このエレベータ制御回路20の出力信号により、インバータ3は、停止(ゲート遮断)してモータ4への給電を停止させることによりエレベータを停止させる。
【0022】
図3では、2サイクル連続してパルスストレッチ回路19の出力信号が出力された場合に電源異常と認識するようにしている。瞬時的な停電の場合、図示の如く、2サイクル以上連続して異常検出することはないので、図1のf点におけるエレベータ制御回路20の出力電位は、図3Fの(ト)に示す如く変化しない。即ち、この時、エレベータは、正常に運転を継続させることができる。
【0023】
次に、三相電源の一相が欠相若しくは断線した場合の動作を、図4を用いて説明する。図4Aの(イ)に示す如く、例えば、三相電源の一相のT相に欠相(若しくは断線)が発生すると、図1のb点におけるフォトカプラ13の出力電位は、図4Cの(イ)に示す如く、パルス状の波形となる。その結果、図2のd点におけるパルスストレッチ回路19内部の電位は、立ち下がり時定数TH→L及び立ち上がり時定数TL→Hで、図4Dの(ロ)に示す如く変化する。なお、電源周波数は、一般的に50ヘルツ若しくは60ヘルツである。
【0024】
このため、一相が欠相(若しくは断線)した場合は、図1のa点におけるローパスフィルタ9aの出力電位は、図4Bの(ハ)に示す如く、単相全波状態となり、図1のb点におけるフォトカプラ13の出力電位は、図4Cの(イ)に示す如く、100ヘルツ若しくは120ヘルツの繰り返し信号によるパルス状の波形となる。この時、一周期は、10ms若しくは8.3msとなる。
【0025】
従って、パルスストレッチ回路19のストレッチ時間Tを10ms以上となるように設定しておけば、図2のd点におけるパルスストレッチ回路19内部の電位は、図4Dの(ロ)に示す如く、一相が欠相(若しくは断線)した後、シュミットゲート26のスレッシュレベルを越えることはない。これにより、図1のe点におけるパルスストレッチ回路19の出力電位は、図4Eの(ニ)に示すように、パルス状の波形ではなく、ステップ状の波形となり、異常状態を継続して出力する。
【0026】
エレベータ制御回路20内のCPUは、S/Wなどを用い、図1のe点におけるパルスストレッチ回路19の出力信号を、リードサイクルtで繰り返し読み、ストレッチ時間Tよりも所定の時間長く継続して検出した場合のみ、電源異常と認識する。図4Fは、2サイクル連続してパルスストレッチ回路19の出力信号が出力された場合に電源異常と認識するようにした場合である。エレベータ制御回路20が電源の異常を認識した場合は、このエレベータ制御回路20の出力信号により、インバータ3は、停止(ゲート遮断)してモータ4への給電を停止することによりエレベータを停止させる。
【0027】
このように、本実施の形態では、コンパレータ12の出力側に接続され、かつ異常信号を所定のストレッチ時間引き伸ばすパルスストレッチ回路19を設け、このパルスストレッチ回路19で異常信号をストレッチするよう構成したたため、欠相時、連続して異常信号が継続させることができる。このため、エレベータ制御回路20内のCPUでS/Wなどによる検出を行うことができるので、安定したエレベータの電源異常検出を実現することができる。
【0028】
なお、このとき、エレベータ制御装置20のCPUのリードサイクルは、大きくしても構わない。即ち、高速演算処理の必要はない。なぜならば、一般にコンバータ1の出力には、十分に容量の大きい平滑コンデンサ2が接続されているので、欠相が発生し、急峻にコンバータ電圧が低下して、エレベータが走行不能となることはまず考えられないし、また、図示せずも、平滑コンデンサ2の電圧をモニターし、エレベータの走行が不可能な電圧にまで低下した場合は、エレベータを停止させる回路を備えているのが一般的であるため、欠相を瞬時に検出して、エレベータを停止させる必要はない。乗客へのサービスの低下を損なわないように、可能な限り継続してエレベータを走行させるべきである。
【0029】
本実施の形態の電源異常検出装置によれば、欠相や断線、電源低下などの電源異常が発生しても、その電源異常を確実に検出することができるとともに、エレベータが運転可能な瞬時的な停電、電圧降下、電源歪みなどが生じた場合には、電源異常と検出せずに、エレベータの走行を継続させることができる。また、その検出時間は、S/Wによりリードサイクルや異常判別時限を適宜変更することで任意に設定することができる。このため、エレベータシステム全体から見て、最適な検出感度に任意に、かつ容易に設定することができるので、誤動作に大変強い電源異常検出装置を実現することができる。
【0030】
また、上記で述べたように、パルスストレッチ回路19によるストレッチ時間は、T=10ms以上の時限を確保していることが望ましく、非常にラフな設定であってもよい。パルスストレッチ回路19としては、例えば、図2で示したような単純で、しかも安価な回路構成で実現することができる。
【0031】
仮に、停電検出等において、瞬時に電源異常を検出する必要がある場合には、従来の構成と同様に、フォトカプラ13の出力信号をラッチ回路18でラッチし、このラッチ回路18の出力信号を停電検出や電源バックアップシステムに使用するように構成してもよい。このラッチ回路18からの停電検出信号で、ロジック回路用制御電源16をバッテリー電源に瞬時に切り替えるように構成すれば、更に信頼性の高いエレベータシステムを実現することができる。この場合、特に、雷の多い地域や電源事情の悪い地域等において、有効である。
【0032】
【発明の効果】
本発明によれば、コンパレータの出力側に接続され、かつ異常信号を所定のストレッチ時間引き伸ばすパルスストレッチ回路を設け、このパルスストレッチ回路で異常信号をストレッチするように構成することにより、例えば、欠相時、異常信号を継続(連続)させて出力させることができるため、エレベータ制御回路内のCPUでS/Wなどによる検出を行うことができ、安定したエレベータの電源異常検出を実現することができる。また、例えば、任意の検出時間を設定することができるため、誤動作に対する耐量を向上させることができる。
【0033】
また、エレベータの電源異常検出装置においては、パルスストレッチ回路の出力信号を、ストレッチ時間よりも所定の時間長く継続して出力されたときのみ電源異常と判断するように構成することにより、例えば、瞬時停電、瞬時電圧低下、瞬時電源歪み等のエレベータ動作に支障のない範囲の電源異常について、継続して運転を行うことができるため、サービスを向上させることができ、しかも、誤動作に対する耐量も向上させることができる。
【図面の簡単な説明】
【図1】 本発明に係る実施の形態1におけるエレベータの電源異常検出装置の構成を示す回路図である。
【図2】 図1に示すパルスストレッチ回路の一例を示す回路図である。
【図3】 瞬停が発生した場合の図1、2に示す電源異常検出装置における各部の動作波形を示す図である。
【図4】 欠相が生じた場合の図1、2に示す電源異常検出装置における各部の動作波形を示す図である。
【図5】 従来例におけるエレベータの電源異常検出装置の構成を示す回路図である。
【図6】 図5に示す電源異常検出装置の動作を示す波形である。
【符号の説明】
1 コンバータ、2 平滑コンデンサ、3 インバータ、4 モータ、5a 電源異常検出装置、6 ダイオード整流器、7、8、10a、22、23 抵抗、9a ローパスフィルタ、11a、25 コンデンサ、12 コンパレータ、13 フォトカプラ、14 制御電源、15 制限抵抗、16 ロジック回路用制御電源、17 プルアップ抵抗、18 ラッチ回路、19 パルスストレッチ回路、20 エレベータ制御回路、21、26 シュミットゲート、24 逆電流阻止用ダイオード。
Claims (2)
- 入力三相交流電源を三相全波整流して、その直流電圧をコンパレータにて比較した結果に基づいて電源異常を判断するエレベータの電源異常検出装置において、
前記コンパレータ出力側に接続され、かつ前記電源異常を通知する異常信号を引き延ばした出力信号を出力するパルスストレッチ回路と、
前記出力信号が所定時間出力されたときに前記エレベータを停止させるエレベータ制御回路とを備え、
前記パルスストレッチ回路は、前記異常信号が前記入力三相交流電源の出力電位に応じた周期的なものであるときは前記異常信号を前記所定時間以上となるように引き延ばした出力信号を出力し、前記異常信号が単発であるときは前記異常信号を前記所定時間未満となるように引き延ばした出力信号を出力することを特徴とするエレベータの電源異常検出装置。 - 前記パルスストレッチ回路は、
前記パルスストレッチ回路に入力した前記異常信号を反転した反転信号を生成する手段と、
前記反転信号の立ち上がりを遅延させる手段と、
前記遅延させる手段により遅延された前記反転信号がスレッシュレベル未満のときに前記出力信号を出力し続けるシュミットゲートとを備え、
前記遅延させる手段は、前記入力三相交流電源の出力電位に応じた周期的な前記異常信号が入力されている間は、前記反転信号が前記スレッシュレベル未満を維持するように前記反転信号の立ち上がりを遅延することを特徴とする請求項1に記載のエレベータの電源異常検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000119338A JP4679689B2 (ja) | 2000-04-20 | 2000-04-20 | エレベータの電源異常検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000119338A JP4679689B2 (ja) | 2000-04-20 | 2000-04-20 | エレベータの電源異常検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001302132A JP2001302132A (ja) | 2001-10-31 |
JP4679689B2 true JP4679689B2 (ja) | 2011-04-27 |
Family
ID=18630333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000119338A Expired - Fee Related JP4679689B2 (ja) | 2000-04-20 | 2000-04-20 | エレベータの電源異常検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4679689B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003235266A (ja) * | 2002-02-08 | 2003-08-22 | Origin Electric Co Ltd | 3相全波整流装置 |
JP2006042445A (ja) * | 2004-07-23 | 2006-02-09 | Toshiba Elevator Co Ltd | 三相交流電源の欠相検出装置 |
JP5796375B2 (ja) * | 2011-07-05 | 2015-10-21 | フジテック株式会社 | エレベータの制御システム |
JP6415252B2 (ja) * | 2014-11-07 | 2018-10-31 | ニチコン株式会社 | 周波数検出装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6030168U (ja) * | 1976-12-06 | 1985-02-28 | ウエスチングハウス エレクトリック コ−ポレ−ション | エレベータ装置 |
JPS6258830A (ja) * | 1985-09-03 | 1987-03-14 | 富士電機株式会社 | 欠相検出装置 |
JPH06335150A (ja) * | 1993-05-18 | 1994-12-02 | Fuji Electric Co Ltd | 中性線欠相検知回路装置 |
-
2000
- 2000-04-20 JP JP2000119338A patent/JP4679689B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6030168U (ja) * | 1976-12-06 | 1985-02-28 | ウエスチングハウス エレクトリック コ−ポレ−ション | エレベータ装置 |
JPS6258830A (ja) * | 1985-09-03 | 1987-03-14 | 富士電機株式会社 | 欠相検出装置 |
JPH06335150A (ja) * | 1993-05-18 | 1994-12-02 | Fuji Electric Co Ltd | 中性線欠相検知回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2001302132A (ja) | 2001-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5050799B2 (ja) | スイッチング制御回路および該スイッチング制御回路を用いるac/dcコンバータ | |
CN103368143B (zh) | 电流型开关电源过功率保护电路 | |
CN111665400A (zh) | 缺相检测装置、包括该装置的压缩机及缺相检测方法 | |
JP2011101473A (ja) | モータ駆動用電源装置 | |
CN107960144B (zh) | 逆变器装置 | |
JP4679689B2 (ja) | エレベータの電源異常検出装置 | |
US11644506B2 (en) | Power switch fault detection method and power switch fault detection circuit | |
JP6337270B2 (ja) | 直流電源装置およびインバータ駆動装置およびこれを用いた空気調和機 | |
WO2007122701A1 (ja) | コンバータ装置 | |
JP2014161195A (ja) | 直流電源装置 | |
JP2006340532A (ja) | 突入電流防止回路および電力変換装置 | |
JP3372914B2 (ja) | スイッチング電源装置 | |
JP4851183B2 (ja) | 過電流検出機能を備えたコンデンサ入力型整流回路及びそれを用いたインバータ装置 | |
JP2010142066A (ja) | ロボット | |
JP4590859B2 (ja) | 電力変換装置 | |
JP2012042316A (ja) | インバータ装置 | |
WO2019202922A1 (ja) | 電力変換装置 | |
JP3840410B2 (ja) | 電気車用電源装置 | |
JP4575876B2 (ja) | インバータ装置及びインバータシステム | |
JP2739814B2 (ja) | 欠相検出回路 | |
JP4962032B2 (ja) | 直流電源システムの制御方法 | |
JP2006271035A (ja) | モータ制御装置 | |
JP3851576B2 (ja) | 電力変換装置 | |
JP3978902B2 (ja) | オゾン発生管短絡検出回路 | |
JP5652975B1 (ja) | モータ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040629 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070308 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4679689 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |