JP2001302132A - エレベータの電源異常検出装置 - Google Patents

Abstract

(57)【要約】 【課題】 エレベータの運転に支障がない範囲の電源異
常を検出することなく、安定した電源異常の検出を実現
することができる。 【解決手段】 コンパレータ１２の出力側に接続され、
かつ異常信号を所定のストレッチ時間引き伸ばすパルス
ストレッチ回路１９を設け、このパルスストレッチ回路
１９から出力される異常信号をパルスストレッチ回路１
９でストレッチするように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、エレベータの電源
異常検出装置に係り、詳しくは、エレベータの運転に支
障がない範囲の電源異常を検出することなく、安定した
電源異常検出を実現することができるエレベータの電源
異常検出装置に関するものである。

【従来の技術】従来、エレベータの電源異常検出装置に
おいて、安価で簡単な構成で電源異常を検出する方法と
しては、例えば特開昭６２−７３３３号公報や特開平６
−１６５３６４号公報での従来技術に示されたものが挙
げられる。これらの公報では、入力三相交流電源を三相
全波整流器で整流することにより各相の電圧を一括して
監視し、その直流電圧が予め定められた値以下になる
と、欠相及び電源低下等の電源異常であると判断すると
いう一般的な電源異常検出方法が記述されている。

【０００２】従来、入力三相交流電源の各相毎に電源の
有無を検出する方法も挙げられるが、この電源有無検出
方法では、回路が複雑で、高価であり、特に欠相と電源
低下を分けて検出する必要がない場合は、上記公報によ
る方法が最も簡単に、かつ安価な方法として挙げられ
る。ここで、以下に、従来の代表的なエレベータの電源
異常検出装置について、図面を参照して説明する。

【０００３】図５は従来におけるエレベータの電源異常
検出装置の構成を示す回路図である。図５において、１
０１は商用交流電源を直流電圧に変換するコンバータで
あり、１０２はコンバータ１０１の出力直流電圧を平滑
する平滑コンデンサであり、１０３は平滑コンデンサ１
０２の直流電圧を可変電圧、可変周波数の交流電圧に変
換するインバータである。１０４はインバータ１０３の
出力に接続され、かつエレベータのかごを上下させるた
めのモータであり、１０５はエレベータの電源異常を検
出する電源異常検出装置である。

【０００４】この電源異常検出装置１０５は、ダイオー
ド整流器１０６と、ダイオード整流器６の出力電圧を分
圧する抵抗１０７、１０８と、抵抗１１０及びコンデン
サ１１１から構成されたローパスフィルタ１０９と、ロ
ーパスフィルタ１０９の出力電圧と基準電圧Ｖｒｅｆを
比較するコンパレータ１１２と、コンパレータ１１２の
出力信号を絶縁するためのフォトカプラ１１３と、制御
電源１１４と、制限抵抗１１５と、ロジック回路用制御
電源１１６と、プルアップ抵抗１１７と、フォトカプラ
１１３の出力信号を保持するラッチ回路１１８とから構
成されている。

【０００５】図６は図５に示す電源異常検出装置の動作
を示す波形である。ここで、三相電源の内、一相の電源
が欠相または断線した場合に、その欠相または断線した
電源の異常を正しく検出するためには、ローパスフィル
タ１０９のフィルタ定数を小さく設定する必要がある。
図６中、（イ）で示す波形がローパスフィルタ１０９の
フィルタ定数を小さく設定した場合である。

【０００６】図６Ａの（Ａ１）に示す如く三相電源の
内、Ｔ相が欠相した場合には、図５のａ点におけるロー
パスフィルタ１０９の出力電位は、図６Ｂの（イ）に示
す如く、単相全波の波形となり、図５のｂ点におけるフ
ォトカプラ１１３の出力電位は、図６Ｃの（イ）に示す
ようなパルス状の波形となる。

【０００７】そして、このフォトカプラ１１３の出力信
号をラッチ回路１１８でラッチすると、図５のｃ点にお
けるラッチ回路１１８の出力電位は、図６Ｄの（イ）に
示すようなステップ状の波形となる。このラッチ回路１
１８の出力信号が、インバータ１０３に送られてインバ
ータ１０３を停止（ゲート遮断）して、エレベータを停
止させる。

【発明が解決しようとする課題】しかしながら、上記し
たような従来のエレベータの電源異常検出装置では、ロ
ーパスフィルタ１０９のフィルタ定数が、電源異常検出
の検出感度を決定するものであるが、この電源異常の検
出感度を上げることを考慮してローパスフィルタ１０９
のフィルタ定数を小さくすると、エレベータの運転に支
障がない範囲の、瞬時的な停電や電圧低下及び電源歪み
などが発生した場合にも、電源異常を検出してエレベー
タを停止してしまうため、サービスを低下させてしまう
という問題があった。

【０００８】また、このエレベータの運転に支障がない
範囲における電源異常を検出してエレベータを停止させ
てしまうという問題を回避するために、電源異常の検出
感度を下げることを考慮してローパスフィルタ１０９の
フィルタ定数を大きすると、図６Ｂの（ロ）に示すよう
に、図５のａ点におけるローパスフィルタ１０９の出力
電位が、鈍った波形となり、常に基準電圧Ｖｒｅｆを上
回り、その結果、欠相を検出できなくなるという問題が
発生する。

【０００９】この欠相を検出できなくなるという問題
は、電圧変動により電源電圧が上昇した場合に、より発
生し易くなる。なお、ローパスフィルタ１０９のフィル
タ定数を変更することで、上記問題が起こらないような
最適な検出感度を設定すればよいと考えられるが、ロー
パスフィルタ１０９のフィルタ定数を変更することによ
り最適な検出感度を設定することは非常に難しい。この
ため、ローパスフィルタ１０９のフィルタ定数を変更し
て検出感度を上げようとすると、その結果として、検出
感度の高過ぎる電源異常検出装置となってしまい、結
局、エレベータの運転に支障がない範囲の電源異常まで
検出してしまうことがあった。

【００１０】そこで、本発明は、上記課題を解消するた
めになされたもので、最適な電源異常の検出感度を容易
に設定することにより、エレベータの運転に支障がない
範囲の電源異常を検出することなく、安定した電源異常
検出を実現することができるエレベータの電源異常検出
装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明は、入力三相交流
電源を三相全波整流して、その直流電圧をコンパレータ
にて比較した結果に基づいて電源異常と判断するエレベ
ータの電源異常検出装置において、前記コンパレータ出
力側に接続され、かつ異常信号を所定のストレッチ時間
引き延ばすパルスストレッチ回路と、このパルスストレ
ッチ回路の出力信号に基づいて電源異常と判断する電源
異常判断手段とを有するものである。

【００１２】また、エレベータの電源異常検出装置にお
いて、前記電源異常判断手段は、前記パルスストレッチ
回路の出力信号が、前記ストレッチ時間よりも所定の時
間長く継続して出力されたときのみ電源異常と判断する
ものである。

【００１３】

【発明の実施の形態】以下に、本発明における実施の形
態を、図面を参照して説明する。 実施の形態１．図１は本発明に係る実施の形態１におけ
るエレベータの電源異常検出装置の構成を示す回路図で
ある。図１において、１は商用交流電源を直流電圧に変
換するコンバータであり、２はコンバータ１の出力直流
電圧を平滑する平滑コンデンサであり、３は平滑コンデ
ンサ２の直流電圧を可変電圧、可変周波数の交流電圧に
変換するインバータである。４はインバータ３の出力に
接続され、かつエレベータのかごを上下させるためのモ
ータであり、５ａはエレベータの電源異常を検出する電
源異常検出装置である。

【００１４】この電源異常検出装置５ａは、ダイオード
整流器６と、ダイオード整流器６の出力電圧を分圧する
抵抗７、８と、抵抗１０ａ及びコンデンサ１１ａから構
成されたローパスフィルタ９ａと、ローパスフィルタ９
ａの出力電圧と基準電圧Ｖｒｅｆを比較するコンパレー
タ１２と、コンパレータ１２の出力信号を絶縁するため
のフォトカプラ１３と、制御電源１４と、制限抵抗１５
と、ロジック回路用制御電源１６と、プルアップ抵抗１
７と、フォトカプラ１３の出力信号を保持するラッチ回
路１８と、フォトカプラ１３の出力に接続され、かつ信
号のストレッチ時間（異常論理）を引き伸ばすパルスス
トレッチ回路１９と、ＣＰＵ、入出力回路及びメモリな
どから構成され、かつパルスストレッチ回路１９の出力
をＳ／Ｗなどで検出するエレベータ制御回路２０とから
構成されている。

【００１５】但し、抵抗１０ａとコンデンサ１１ａから
構成されるローパスフィルタ９ａのフィルタ定数は、イ
ンバータ３のスイッチングノイズを十分除去できる程度
の小さな値に設定しておくことが望ましい。本実施の形
態では、フォトカプラ１３の出力側に信号の異常論理側
を引き伸ばすパルスストレッチ回路１９を設け、そのパ
ルスストレッチ回路１９の出力をＣＰＵ、入出力回路、
メモリ等で構成されたエレベータ制御回路２０により、
Ｓ／Ｗなどで検出する構成としている。

【００１６】次に、図２は図１に示すパルスストレッチ
回路の一例を示す回路図である。パルスストレッチ回路
１９は、波形を整形するためのシュミットゲート２１、
２６と、シュミットゲート２１の出力信号におけるＬ→
Ｈの立ち上がり時定数を決定する抵抗２２と、コンデン
サ２５と、シュミットゲート２１のＨ→Ｌの立ち下がり
時定数を決定する抵抗２３と、逆電流阻止用ダイオード
２４とから構成されている。

【００１７】ここで、抵抗２２、２３の抵抗値をそれぞ
れＲ２２、Ｒ２３とし、コンデンサ２５の静電容量をＣ
２５すると、立ち上がり時定数ＴＬ→Ｈは、ＴＬ→Ｈ＝
Ｒ２２×Ｃ２５となり、立ち下がり時定数ＴＨ→Ｌは、
ＴＨ→Ｌ＝Ｒ２３×Ｃ２５となる。但し、ダイオード２
４の抵抗分は無視する。ここで、異常論理側をパルスス
トレッチするために、立ち上がり時定数ＴＬ→Ｈは、立
ち下がり時定数ＴＨ→Ｌよりも十分大きく設定されてい
る。

【００１８】次に、図１、２に示す電源異常検出装置の
動作について、図３、４の動作波形を用いて説明する。
図３は瞬時的な停電、即ち瞬停が発生した場合の図１、
２に示す電源異常検出装置における各部の動作波形を示
す図であり、図４は欠相が生じた場合の図１、２に示す
電源異常検出装置における各部の動作波形を示す図であ
る。まず、三相電源が正常な場合は、ダイオード整流器
６、分圧抵抗７、８及びローパスフィルタ９ａを通過し
た図１のａ点におけるローパスフィルタ９ａの出力電位
が、図３Ｂの（イ）に示す如く、基準電圧Ｖｒｅｆを常
に上回っているため、コンパレータ１２の出力は正常を
示し、電源異常を検出することなく、エレベータは正常
に運転できる。

【００１９】ここで、図３Ａの（ロ）に示す如く、瞬時
的な停電が発生すると、図１のａ点におけるローパスフ
ィルタ９ａの出力電位は、図３Ｂの（ハ）に示す如く、
停電が発生している期間、基準電圧Ｖｒｅｆを下回る。
よって、図１のｂ点におけるフォトカプラ１３の出力電
位は、図３Ｃの（ニ）に示す波形となる。このフォトカ
プラ１３の出力信号がパルスストレッチ回路１９に送ら
れると、図２のｄ点におけるそのパルスストレッチ回路
１９の内部信号の電位は、前述した立ち下がり時定数Ｔ
Ｈ→Ｌ及び立ち上がり時定数ＴＬ→Ｈで、図３Ｄの
（ホ）に示す如く変化する。

【００２０】立ち下がり時定数ＴＨ→Ｌは、小さく設定
されているので、図１のｅ点におけるパルスストレッチ
回路１９の出力電位は、図３Ｅに示す如く、わずかな時
間遅れで出力論理が変化する。しかしながら、立ち上が
り時定数ＴＬ→Ｈは、大きく設定されているので、シュ
ミットゲート２６のスレッシュレベルまで到達するのに
時間を要し、図３Ｅの（ヘ）に示す如く出力が変化する
までにＴの時間差を生ずる。

【００２１】以上のように、パルスストレッチ回路１９
が動作する。エレベータ制御回路２０内のＣＰＵは、こ
のパルスストレッチ回路１９の出力信号を、ある決まっ
たリードサイクルｔで取り込む。この取り込んだパルス
ストレッチ回路１９の出力信号が、シュミットゲート２
６のスレッシュレベルまで到達するのに要する時間Ｔ
（ストレッチ時間、引き延ばし時間）よりも十分長いあ
る所定の時間継続して出力されたときのみ、エレベータ
制御回路２０のＣＰＵが電源異常と認識する。エレベー
タ制御回路２０が電源の異常を認識した場合は、このエ
レベータ制御回路２０の出力信号により、インバータ３
は、停止（ゲート遮断）してモータ４への給電を停止さ
せることによりエレベータを停止させる。

【００２２】図３では、２サイクル連続してパルススト
レッチ回路１９の出力信号が出力された場合に電源異常
と認識するようにしている。瞬時的な停電の場合、図示
の如く、２サイクル以上連続して異常検出することはな
いので、図１のｆ点におけるエレベータ制御回路２０の
出力電位は、図３Ｆの（ト）に示す如く変化しない。即
ち、この時、エレベータは、正常に運転を継続させるこ
とができる。

【００２３】次に、三相電源の一相が欠相若しくは断線
した場合の動作を、図４を用いて説明する。図４Ａの
（イ）に示す如く、例えば、三相電源の一相のＴ相に欠
相（若しくは断線）が発生すると、図１のｂ点における
フォトカプラ１３の出力電位は、図４Ｃの（イ）に示す
如く、パルス状の波形となる。その結果、図２のｄ点に
おけるパルスストレッチ回路１９内部の電位は、立ち下
がり時定数ＴＨ→Ｌ及び立ち上がり時定数ＴＬ→Ｈで、
図４Ｄの（ロ）に示す如く変化する。なお、電源周波数
は、一般的に５０ヘルツ若しくは６０ヘルツである。

【００２４】このため、一相が欠相（若しくは断線）し
た場合は、図１のａ点におけるローパスフィルタ９ａの
出力電位は、図４Ｂの（ハ）に示す如く、単相全波状態
となり、図１のｂ点におけるフォトカプラ１３の出力電
位は、図４Ｃの（イ）に示す如く、１００ヘルツ若しく
は１２０ヘルツの繰り返し信号によるパルス状の波形と
なる。この時、一周期は、１０ｍｓ若しくは８．３ｍｓ
となる。

【００２５】従って、パルスストレッチ回路１９のスト
レッチ時間Ｔを１０ｍｓ以上となるように設定しておけ
ば、図２のｄ点におけるパルスストレッチ回路１９内部
の電位は、図４Ｄの（ロ）に示す如く、一相が欠相（若
しくは断線）した後、シュミットゲート２６のスレッシ
ュレベルを越えることはない。これにより、図１のｅ点
におけるパルスストレッチ回路１９の出力電位は、図４
Ｅの（ニ）に示すように、パルス状の波形ではなく、ス
テップ状の波形となり、異常状態を継続して出力する。

【００２６】エレベータ制御回路２０内のＣＰＵは、Ｓ
／Ｗなどを用い、図１のｅ点におけるパルスストレッチ
回路１９の出力信号を、リードサイクルｔで繰り返し読
み、ストレッチ時間Ｔよりも所定の時間長く継続して検
出した場合のみ、電源異常と認識する。図４Ｆは、２サ
イクル連続してパルスストレッチ回路１９の出力信号が
出力された場合に電源異常と認識するようにした場合で
ある。エレベータ制御回路２０が電源の異常を認識した
場合は、このエレベータ制御回路２０の出力信号によ
り、インバータ３は、停止（ゲート遮断）してモータ４
への給電を停止することによりエレベータを停止させ
る。

【００２７】このように、本実施の形態では、コンパレ
ータ１２の出力側に接続され、かつ異常信号を所定のス
トレッチ時間引き伸ばすパルスストレッチ回路１９を設
け、このパルスストレッチ回路１９で異常信号をストレ
ッチするよう構成したたため、欠相時、連続して異常信
号が継続させることができる。このため、エレベータ制
御回路２０内のＣＰＵでＳ／Ｗなどによる検出を行うこ
とができるので、安定したエレベータの電源異常検出を
実現することができる。

【００２８】なお、このとき、エレベータ制御装置２０
のＣＰＵのリードサイクルは、大きくしても構わない。
即ち、高速演算処理の必要はない。なぜならば、一般に
コンバータ１の出力には、十分に容量の大きい平滑コン
デンサ２が接続されているので、欠相が発生し、急峻に
コンバータ電圧が低下して、エレベータが走行不能とな
ることはまず考えられないし、また、図示せずも、平滑
コンデンサ２の電圧をモニターし、エレベータの走行が
不可能な電圧にまで低下した場合は、エレベータを停止
させる回路を備えているのが一般的であるため、欠相を
瞬時に検出して、エレベータを停止させる必要はない。
乗客へのサービスの低下を損なわないように、可能な限
り継続してエレベータを走行させるべきである。

【００２９】本実施の形態の電源異常検出装置によれ
ば、欠相や断線、電源低下などの電源異常が発生して
も、その電源異常を確実に検出することができるととも
に、エレベータが運転可能な瞬時的な停電、電圧降下、
電源歪みなどが生じた場合には、電源異常と検出せず
に、エレベータの走行を継続させることができる。ま
た、その検出時間は、Ｓ／Ｗによりリードサイクルや異
常判別時限を適宜変更することで任意に設定することが
できる。このため、エレベータシステム全体から見て、
最適な検出感度に任意に、かつ容易に設定することがで
きるので、誤動作に大変強い電源異常検出装置を実現す
ることができる。

【００３０】また、上記で述べたように、パルスストレ
ッチ回路１９によるストレッチ時間は、Ｔ＝１０ｍｓ以
上の時限を確保していることが望ましく、非常にラフな
設定であってもよい。パルスストレッチ回路１９として
は、例えば、図２で示したような単純で、しかも安価な
回路構成で実現することができる。

【００３１】仮に、停電検出等において、瞬時に電源異
常を検出する必要がある場合には、従来の構成と同様
に、フォトカプラ１３の出力信号をラッチ回路１８でラ
ッチし、このラッチ回路１８の出力信号を停電検出や電
源バックアップシステムに使用するように構成してもよ
い。このラッチ回路１８からの停電検出信号で、ロジッ
ク回路用制御電源１６をバッテリー電源に瞬時に切り替
えるように構成すれば、更に信頼性の高いエレベータシ
ステムを実現することができる。この場合、特に、雷の
多い地域や電源事情の悪い地域等において、有効であ
る。

【００３２】

【発明の効果】本発明によれば、コンパレータの出力側
に接続され、かつ異常信号を所定のストレッチ時間引き
伸ばすパルスストレッチ回路を設け、このパルスストレ
ッチ回路で異常信号をストレッチするように構成するこ
とにより、例えば、欠相時、異常信号を継続（連続）さ
せて出力させることができるため、エレベータ制御回路
内のＣＰＵでＳ／Ｗなどによる検出を行うことができ、
安定したエレベータの電源異常検出を実現することがで
きる。また、例えば、任意の検出時間を設定することが
できるため、誤動作に対する耐量を向上させることがで
きる。

【００３３】また、エレベータの電源異常検出装置にお
いては、パルスストレッチ回路の出力信号を、ストレッ
チ時間よりも所定の時間長く継続して出力されたときの
み電源異常と判断するように構成することにより、例え
ば、瞬時停電、瞬時電圧低下、瞬時電源歪み等のエレベ
ータ動作に支障のない範囲の電源異常について、継続し
て運転を行うことができるため、サービスを向上させる
ことができ、しかも、誤動作に対する耐量も向上させる
ことができる。

【図面の簡単な説明】

【図１】 本発明に係る実施の形態１におけるエレベー
タの電源異常検出装置の構成を示す回路図である。

【図２】 図１に示すパルスストレッチ回路の一例を示
す回路図である。

【図３】 瞬停が発生した場合の図１、２に示す電源異
常検出装置における各部の動作波形を示す図である。

【図４】 欠相が生じた場合の図１、２に示す電源異常
検出装置における各部の動作波形を示す図である。

【図５】 従来例におけるエレベータの電源異常検出装
置の構成を示す回路図である。

【図６】 図５に示す電源異常検出装置の動作を示す波
形である。

【符号の説明】

１ コンバータ、２ 平滑コンデンサ、３ インバー
タ、４ モータ、５ａ 電源異常検出装置、６ ダイオ
ード整流器、７、８、１０ａ、２２、２３ 抵抗、９ａ
ローパスフィルタ、１１ａ、２５ コンデンサ、１２
コンパレータ、１３ フォトカプラ、１４ 制御電
源、１５ 制限抵抗、１６ ロジック回路用制御電源、
１７ プルアップ抵抗、１８ ラッチ回路、１９ パル
スストレッチ回路、２０ エレベータ制御回路、２１、
２６ シュミットゲート、２４ 逆電流阻止用ダイオー
ド。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3F002 EA08 GA03 3F304 EA00 5G004 AA02 AA05 AB02 BA05 BA06 BA08 CA04 DC01 DC04 DC09 DC14 EA01 5G044 AA03 AC02 AD03 CA05 CA10 CA14 CE02

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力三相交流電源を三相全波整流して、
   その直流電圧をコンパレータにて比較した結果に基づい
   て電源異常と判断するエレベータの電源異常検出装置に
   おいて、前記コンパレータ出力側に接続され、かつ異常
   信号を所定のストレッチ時間引き延ばすパルスストレッ
   チ回路と、このパルスストレッチ回路の出力信号に基づ
   いて電源異常と判断する電源異常判断手段とを有するこ
   とを特徴とするエレベータの電源異常検出装置。
2. 【請求項２】 請求項１に記載のエレベータの電源異常
   検出装置において、前記電源異常判断手段は、前記パル
   スストレッチ回路の出力信号が、前記ストレッチ時間よ
   りも所定の時間長く継続して出力されたときのみ電源異
   常と判断することを特徴とするエレベータの電源異常検
   出装置。