WO2007122701A1

WO2007122701A1 - コンバータ装置

Info

Publication number: WO2007122701A1
Application number: PCT/JP2006/308180
Authority: WO
Inventors: Junichiro Ishikawa
Original assignee: Mitsubishi Denki Kabushiki Kaisha
Priority date: 2006-04-19
Filing date: 2006-04-19
Publication date: 2007-11-01
Also published as: JPWO2007122701A1

Abstract

　同期整流コンバータ方式の信頼性を向上させるとともに、直流母線間のコンデンサの小容量化を可能にしたコンバータ装置を得る。　３相交流電源１の相間電圧を直接比較する電圧比較回路６ａ～６ｃと、電圧比較回路６ａ～６ｃの出力信号に基づいて半導体スイッチＲｐ～Ｔｐ、Ｒｎ～Ｔｎを制御する制御手段とを備えている。制御手段は、回生時に、相間電圧の最も大きい２相を選択し、これら２相のうちの電位が高い方の相と正極端子との間に接続された第１の半導体スイッチと、特定２相のうちの電位が低い方の相と負極端子と間に接続された第２の半導体スイッチとを導通させることにより、直流母線間に接続された負荷からの回生電力を交流電源に返す。

Description

明細書

コンバータ装置

技術分野

[0001] この発明は、たとえばエレベータの運転に使用されるコンバータ装置に関し、特に大容量のコンデンサを必要としないコンデンサレス ·コンバータ装置を実用化するうえで要求される信頼性の向上を実現した新規な技術に関するものである。

背景技術

[0002] 従来から、コンデンサレス'コンバータ装置は、種々提案されている（たとえば、特許文献 1参照)。

上記特許文献 1に記載のパワー回路部（以下、「同期整流回路」または「同期整流コンバータ」という）は、たとえば現在のエレベータに使われている一般的なコンパ一タとを比較すると、電源回生可能且つ高効率であり、比較的安価且つ小型であり、回生抵抗および入力コイル (インダクタ）が不要である点などから、一般的なダイオードコンバータやトランジスタコンバータよりも優れて、る。

[0003] 上記同期整流コンバータの動作を概略的に説明すると、受電時 (負荷のカ行時）には、ダイオードコンバータと同様にダイオード部で整流を行い、回生時には、ダイォードコンバータと同様に、交流電源の最も電圧の高い相と低い相の素子（たとえば、 I

GBT)を導通させる。

[0004] したがって、スィッチ (パワー素子）のオンオフ周波数は、電源周波数と同じになる。

同期整流コンバータの回路構成は、トランジスタコンバータと類似している力同期整流コンバータの場合は、インダクタが不要で PWM制御も行わないのに対し、トランジスタコンバータの場合は、入力端子と電源との間に比較的大形なインダクタが設けられており、 PWM制御（通常、数 kHz程度）を行う点が異なる。

[0005] エレベータは設置建物内で無視できない空間を占有しているので、近年では、エレベータの小型化に対する巿場ニーズは大きぐこれに応えるために、各エレべ一タメ一力は、機械室を不要にした機械室レスエレベータの開発や、昇降路面積当たりの輸送能力を改善した製品の開発を画策している。特に、機械室レスエレベータの場合には、制御盤を昇降路内（または、昇降路の近傍）に配置することになるので、小型化に対する要求は高い。

[0006] また、現在の低速エレベータの制御盤では、一般的にダイオードコンバータが用いられており、この方式では回生電力を抵抗で消費している。

しかし、通常のアプリケーションでは、モータの減速時に一時的に発生する回生電力のみを消費するのに対し、エレベータの場合には、かご室が吊されたロープの他端側に吊された釣り合い錘の重量が、かご重量と定格積載重量の半分との合計値と等しくなるように設計されているので、定格積載重量の半分からの重量不均衡分の昇降エネルギーが回生電力として発生する。

[0007] したがって、エレベータの場合には、継続的に非常に多くの電力を抵抗で消費する必要性が生じることから、回生電力消費用抵抗を設置するために、制御盤内において多大な空間が占有されてしまうことになる。

一方、トランジスタコンバータの場合には、電力回生が可能であるものの、パルス幅変調のキャリア周波数成分 (一般に、数 kHz〜： LOkHz程度）を十分に低減することのできる比較的大型なインダクタの設置が必要となり、構成が複雑となってコストアップを招くうえ、小型化を実現することが困難である。

[0008] 上記特許文献 1に記載のコンデンサレス'インバータ装置は、比較的シンプルな構成で電力回生が可能なことから、回生電力を吸収するための回生抵抗が不要となるうえ、制御が単純なことから簡易的な制御回路で動作させることが可能であり、上記問題を改善することができる。

し力しながら、上記コンデンサレス'インバータ装置を実際に使用するためには、信頼性を改善するために必要な、多くの問題点が依然として残されている。

[0009] 特許文献 1 :特開平 6— 153524号公報

発明の開示

発明が解決しょうとする課題

[0010] 上記特許文献 1に記載された同期整流回路の課題としては、以下の 6点があげられる。

まず、第 1の課題として、直流母線間に設けられたコンデンサと電源との間の短絡による過大電流の問題がある。

すなわち、同期整流回路を適用したエレベータ制御方式では、回生動作モード (パヮー素子に導通指令を出力するモード）において、パワー素子に過電流が流れる可能性がある。以下、過電流の原因について説明する。

[0011] 現在、エレベータ分野で使用しているパワー素子の定格電流時の導通端子間電圧降下は、約 2V以下である。逆に、このようなパワー素子の端子間に 2 [V]を超える電圧を印加した場合には、パワー素子に定格電流を超える電流が流れる。

以下、上記特性を有するパワー素子を使用することを前提として説明する。

[0012] また、同期整流コンバータの場合、母線間コンデンサと電源との間に大きなインピ一ダンスを有する素子が入ってヽな、ので、母線間コンデンサの端子間電圧が電源入力電圧よりも 4[V]以上高い状態で、同期整流素子を構成する素子に導通指令を印加した場合、電源と母線間とを結ぶ経路で定格を超える電流が流れる。

この結果、パワー素子の信頼性低下を招くうえ、さらには素子のオン故障やオフ故障などの重大な故障に至る可能性がある。

[0013] また、発生原因は異なる力一般的なコンバータにおいても、上記過電流に起因したパワー素子の故障が発生する。

通常、このような故障が発生しないように、過電流を検出した場合には、直ちにパヮ一素子への導通指令を遮断するとともに、コンバータおよびエレベータを急停止させている。

[0014] 上記のような要因によるサービス低下を防止するためには、過電流が流れる可能性を通常想定される動作モードから排除する必要があるが、コンバータ主回路にハイインピーダンス要素を持たない同期整流コンバータ装置では、実現が困難であるという課題があった。

[0015] 次に、第 2の課題として、電源での短絡による過大電流の問題がある。

同期整流回路を用いて電力を回生する場合には、交流電源の最大電圧相、最低電圧相に回生を行う必要がある。

たとえば、選択した 2相を超える差分電圧の組合せが別に存在し、且つ差分電圧の電圧差が選択した 2相よりも 4 [V]以上大き!/、場合には、選択した相の半導体スイツチング素子 (以下、「半導体スィッチ」と略称する）に過大電流が流れ、信頼性低下を招くうえ、さらには素子のオン故障、オフ故障などの重大な故障に至る可能性があるしたがって、最大電圧相、最低電圧相の検出回路による電圧検出誤差、検出遅れなどを、無視できるレベルに低減する力、または過大電流が流れないように回路を構成する必要がある。

[0016] ここで、具体例として図 6を参照しながら、さらに詳細に説明する。

図 6は同期整流コンバータの構成例を示す回路図である。

図 6において、 3相交流電源 PSに接続された同期整流コンバータは、 3相（R、 S、 T )のブリッジ回路により構成されており、各ブリッジ回路は、母線の正 (ρ)極側にコレクタが接続された第 1の半導体スィッチ (以下、単に「半導体スィッチ」という) Rp、 Sp、 Tpと、母線の負（η)極側にェミッタが接続された第 2の半導体スィッチ（以下、単に「半導体スィッチ」という） Rn、 Sn、 Tnとを有する。

また、各半導体スィッチ R_P、 Sp、 Tp、 Rn、 Sn、 Tnのコレクタおよびェミッタ端子間には、それぞれ、整流素子が逆並列接続されている。

[0017] 同期整流コンバータは、母線 (p極および n極）間に挿入されたコンデンサ 9を介して、インバータに接続されている。

インバータは、 3相（U、 V、 W)のブリッジ回路により構成されており、各ブリッジ回路は、母線の p極側にコレクタが接続された半導体スィッチ Up、 Vp、 Wpと、母線の n極側にェミッタが接続された半導体スィッチ Un、 Vn、 Wnとを有する。

また、各半導体スィッチ Up、 Vp、 Wp、 Un、 Vn、 Wnのコレクタおよびェミッタ端子間には、それぞれ、整流素子が逆並列接続されている。

[0018] すなわち、同期整流コンバータにおいて、各半導体スィッチ Rp〜Tpは、 3相交流電源 PSの各相にアノードが接続された正 (p)極側の整流素子を有して、る。また、各半導体スィッチ Rn〜Tnは、 3相交流電源 PSの各相に力ソードが接続された負（n )極側の整流素子を有して！/ヽる。

正 (p)極側の各整流素子の力ソードは、正 (p)極側の各半導体スィッチのコレクタ端子とともに、互いに接続されて同期整流コンバータの直流母線の正極端子を構成している。また、負（n)極側の各整流素子のアノードは、負（n)極側の各半導体スイツチとともに、互いに接続されて直流母線の負極端子を構成してヽる。

[0019] 同期整流コンバータの各半導体スィッチ Rp〜Tpは、制御回路（図示せず）によりォンオフ駆動され、モータ Mを駆動した際に、インバータの母線に発生する直流電力を交流電力に変換し、電磁開閉器 SWを介して 3相 (R、 S、 T)交流電源 PSとの間で電力の授受を行うことができるように構成されて、る。

[0020] ここで、制御回路が、 3相交流電源 PSの S相が最大電圧相であって、 R相が最低電圧相であると検出したとすると、制御回路は、半導体スィッチ Sp、 Rnに対して導通指令を伝達する。

これにより、図 6内の 1点鎖線で示すように、「3相交流電源 PSの R¾→半導体スィツチ Rn→n極母線→コンデンサ 9→p極母線→半導体スィッチ Sp→3相交流電源 PS の S相」を介した経路で、 3相交流電源 PSに対して電力が回生される。

[0021] しかし、このとき、実際の最大電圧相が T相であった場合には、さらに破線で示すように、「3相交流電源 PSの丁相→半導体スィッチ Tpに接続されたダイオード→p極母線→半導体スィッチ Sp→3相交流電源 PSの S相」を介した経路で、大きな電流が流れること〖こなる。

[0022] このときの電流値は、電流が流れる経路のインピーダンスと 3相交流電源 PSの S相と T相との相間電圧とによって決定される。

しかし、同期整流コンバータは、基本的にインダクタが不要であり、通常、 3相交流電源 PSおよび回路配線のインピーダンスは小さいので、上記電流値は、主にダイォードおよび半導体スィッチの素子特性によって決定される。

図 6の場合においては、 T相電圧が S相電圧に対して約 4[V]程度高い場合に、素子定格を超えるような電流が流れる可能性がある。

[0023] このような素子定格以上の過電流を防ぐためには、制御回路における電圧検出回路を高精度化する必要がある力たとえば AC200[V]電源系を用いたコンバータの検出回路の場合には、 3相交流電源 PSの瞬時電圧が約 280 [V]程度になるため、検出誤差が 4 [V]以下の高、精度 (4Z280 X 100= l. 4%)が要求される。

[0024] 一方、電圧検出回路を理想的に構成し、相電圧を正しく検出したとしても、特定の相から他の相の半導体スィッチを導通させるときに、制御回路、半導体スィッチドライブ回路、半導体スィッチのそれぞれに動作遅れがあるため、制御相が切り替わる際に、 2つの相の半導体スィッチが同時に導通する状態が発生する可能性がある。この場合、結果的に、電圧を正しく検出できなカゝつた場合と同じ結果を招くので、制御回路、半導体スィッチドライブ回路、半導体スィッチの動作遅れや動作バラツキを考慮した対策も必要となる。

[0025] 前述の特許文献 1に記載の同期整流コンバータでは、半導体スィッチへのドライブ信号の印加回路を、全波整流のダイオードと直列にフォト力ブラのダイオードを接続すること〖こより構成してヽる。

このような回路構成では、 2つの相間電圧が等しいタイミングの近傍で、 2つの最大電圧相、または 2つの最低電圧相が検出されることになり、この期間に対して、正しく最大電圧相または最低電圧相を判別できなカゝつた場合には、上記 3相交流電源 PS での相間短絡が発生する可能性がある。

[0026] 次に、第 3の課題として、直流母線間のコンデンサ 9の容量低減 (または、抹消）による小型化を目的とした場合に、回生時の異常電圧に対する保護が困難になるという問題がある。

一般に、コンバータにおいて、過電流などの異常を検出した場合には、コンバータの構成素子 (半導体スィッチ)を保護するために、直ちに半導体スィッチの導通信号を遮断してコンバータを停止する必要がある。

[0027] したがって、回生動作時に過電流異常が発生した場合には、コンバータを停止しているため回生電力を処理できないので、特にモータ M (図 6参照）を使用する用途（エレベータなど）に適用した場合には、直ちにインバータを停止する必要がある。し力し、インバータを停止しても、モータ Mのインダクタンス成分に蓄えられたエネルギ一がコンバータに回生され、このときの回生エネルギーにより、コンバータ直流母船間に接続されたコンデンサ 9の端子間電圧が上昇する。

[0028] これにより、コンバータ構成素子の電圧定格を超える電圧上昇が発生した場合には

、コンバータ構成素子の故障の要因となる可能性がある。

このときの電圧上昇幅は、コンデンサ 9の容量に反比例するので、回生時の電圧上昇を抑制するためには、コンデンサ 9を大型化して容量を増大させる必要があるが、コンデンサ 9の小型化 (容量低減)を推進することができなくなってしまう。

[0029] 次に、第 4の課題として、 3相交流電源 PSにノイズが重畳している場合に発生する過電流の問題がある。

図 6のように、同期整流コンバータの基本構成回路では、 3相交流電源 PSとコンパータ構成素子（半導体スィッチ Rp〜Tp、 Rn〜Tn)およびコンデンサ 9との間に電流制限要素 (インダクタなど）が挿入されてヽなヽ。

[0030] したがって、 3相交流電源 PSに電圧変化率 dVnZdtのノイズが重畳した場合には

、コンデンサ 9 (容量 C)に比例した電流 In ( = C'dVnZdt)が 3相交流電源 PS、半導体スィッチ Rp〜Tp、 Rn〜Tnおよびコンデンサ 9に流れる。

特に、大きな振幅のインノルス性ノイズが 3相交流電源 PSに重畳して、た場合には、半導体スィッチ (パワー素子）に過大電流が流れ、パワー素子の信頼性低下を招き、さらにはパワー素子のオン故障、オフ故障などの重大な故障に至る可能性がある

[0031] 次に、第 5の課題として、無負荷時のエネルギーロスの問題がある。

図 6に示す同期整流コンバータにおいて、パワー素子（半導体スィッチ Rp〜Tp、 R n〜Tn)を常時スイッチングした場合、コンデンサ 9の端子間電圧が 3相交流電源 PS の電源電圧に追従することになる。

[0032] この場合、インバータ部での電力消費がなヽ場合でも、容量 Cと電源電圧変化率 d vZdtとに応じた電流 Ic ( = C'dvZdt)が、 3相交流電源 PSとコンデンサ 9との間を常時行き来することになる。

したがって、負荷電流の有無にかかわらず、パワー素子で常時損失が発生することになり、パワー素子冷却装置の大型化を招き、パワー素子冷却装置の小型化を阻害すること〖こなる。

[0033] 最後に、第 6の課題として、コンバータおよび電源間にインダクタを挿入した場合や、電源のインダクタンスが無視できなヽ場合に発生する誤動作の問題がある。

同期整流コンバータの回生動作時には、前述のように、電源の最大電圧相、最低電圧相に接続された半導体スィッチを電源に同期して導通させるが、最大電圧相または最低電圧相が入れ替わる際に、電源側のインダクタンスによる還流電流が流れ、電源電圧の誤検出の要因となる。

[0034] たとえば、図 6において、電源の S、 T相にインダクタンス成分（図示せず）があり、最大電圧相が S相、最低電圧相が R相であり、 1点鎖線の経路で電流が流れている状態から、最大電圧相が S相から T相に変わる場合について考える。

この場合、最低電圧相は R相ということになるが、半導体スィッチ Spの導通指令を遮断した直後には、インダクタンス成分により、半導体スィッチ Spに流れていた電流は、半導体スィッチ Snと並列接続されて、るダイオードに還流することになる。

[0035] このとき、 S相の電位は、直流母線の負極端子の電位よりも、ダイオードの順方向電圧分だけ低くなる。一方、 R相の電位は、直流母線の負極端子の電位よりも、半導体スィッチ Rnの電圧降下分だけ高いので、「最低電圧相は S相」と誤検出されてしまう。このような誤認識を要因として、回路定数、動作条件によっては、発振などの誤動作を招く可能性があり、回路の故障の原因となり得る。

課題を解決するための手段

[0036] この発明は、交流電源からの供給電力を、直流母線間で整流して負荷に供給するコンバータ装置であって、交流電源の各相にアノードが接続された正極側の整流素子と、交流電源の各相に力ソードが接続された負極側の整流素子と、正極側および負極側の各整流素子の端子間に並列接続された半導体スィッチとを備え、正極側の各整流素子の力ソードは、正極側の各半導体スィッチのコレクタ端子とともに互いに接続されて直流母線の正極端子を構成し、負極側の各整流素子のアノードは、負極側の半導体スィッチのェミッタ端子とともに互いに接続されて直流母線の負極端子を構成するコンバータ装置において、交流電源の相間電圧を過電流判定用基準電圧と比較する電圧比較回路と、電圧比較回路の出力信号に基づいて半導体スィッチを制御する制御手段とをさらに備え、制御手段は、電圧比較回路の出力信号に基づいて最大電圧相および最低電圧相を判定する電圧相判定手段と、インバータ制御手段カゝら電力が回生されることを示す信号を受け取った場合に、最も電位が高い方の相と正極端子との間に接続された半導体スィッチと、最も電位が低い方の相と負極端子と間に接続された半導体スィッチとを導通させることにより、直流母線間に接続された負荷 (インバータなど)からの回生電力を交流電源に返すものである。発明の効果

[0037] 同期整流コンバータ方式の信頼性を向上させるとともに、直流母線間のコンデンサの小容量ィ匕を可能にしたコンバータ装置を得ることができる。

図面の簡単な説明

[0038] [図 1]この発明の実施例 1に係るコンバータ装置を概略的に示す回路構成図である。

(実施例 1)

[図 2]この発明の実施例 1に係るコンバータ装置の制御回路の機能構成を示すブロック図である。（実施例 1)

[図 3]この発明の実施例 1に係る電圧比較回路の具体的な構成例 1を示す回路図である。（実施例 1)

[図 4]この発明の実施例 1に係る電圧比較回路の具体的な構成例 2を示す回路図である。（実施例 1)

[図 5]この発明の実施例 1に係る最大値検出器および最小値検出器の処理を示す説明図である。（実施例 1)

[図 6]—般的な同期整流コンバータの構成例を示す回路図である。

発明を実施するための最良の形態

[0039] 以下、図面を参照しながら、この発明の実施例 1について説明する。

実施例 1

[0040] 図 1はこの発明の実施例 1に係るコンバータ装置を概略的に示す回路構成図である。

図 1において、 3相交流電源 (PS) 1は、 R相、 S相、 T相の交流電圧を供給する。電磁開閉器 (SW) 2は、 3相交流電源 1の各相に接続され、 3相交流電源 1からの供給電力の投入 Z遮断制御を行う。

[0041] 電磁開閉器 (コンタクタ） 2の出力ラインには、各相 R、 S、 T毎に、インダクタ (L) 3a 〜3cが挿入されるとともに、電流検出器 (DC— CT) 4a〜4cが設けられて、る。ウィンドウコンパレータ 5a〜5cは、電流検出器 4a〜4cの出力電圧（各相電流に対応）に基づいて、 3相交流電源 1の各相電流が過大電流を示す力否かを判定し、各相電流が過大電流であると判定した場合には Lレベル信号を出力する。

[0042] 電圧比較回路 6a〜6cは、コンバータへの電源供給ラインの相間に接続され、 3相交流電源 1の各相の電圧の大小比較を行う。

すなわち、電圧比較回路 6aは、 R相および S相の電源電圧を比較し、電圧比較回路 6bは、 S相および T相の電源電圧を比較し、電圧比較回路 6cは、 T相および R相の電源電圧を比較する。

[0043] コンバータを構成する半導体スィッチ Rp、 Sp、 Tp、 Rn、 Sn、 Tnのコレクタおよびェミッタ間には、前述（図 6参照）と同様に、ダイオードが逆並列接続されている。また、各半導体スィッチ Rp、 Sp、 Tp、 Rn、 Sn、 Tnのベースおよびェミッタには、個別のドライブ回路 7a〜7fが接続されて、る。

[0044] さらに、 n極側の各半導体スィッチ Rn、 Sn、 Tnのコレクタおよびェミッタ間には、 R 相〜 T相毎に個別のコンパレータ 8a〜8cが接続されている。

すなわち、コンパレータ 8a〜8cは、コンデンサ 9の n極母線側と 3相交流電源 1との間に、 R相〜 T相毎に個別に接続されている。

コンパレータ 8a〜8cは、コンデンサ 9の n極側と 3相交流電源 1との間の各相電圧値が所定の閾値を超えて、るか否かを判定し、超えて、る（各相電圧値 >閾値）と判定した場合には、 Lレベル信号を出力する。

[0045] 直流母線間には、コンデンサ（C) 9が揷入されている。

また、直流母線間には、抵抗 (RB1) 10、ツエナダイオード (ZD1) 11およびツエナダイオード (ZD2) 12からなる直列回路が挿入されており、ツエナダイオード 12の両端間には、抵抗 (RB2) 13が並列接続されている。

さらに、直流母線間には、回生抵抗 (RB3) 14および半導体スィッチ（BSW) 15からなる直列回路が挿入されている。

[0046] 半導体スィッチ 15のコレクタおよびェミッタ間にはダイオードが逆並列接続されている。また、半導体スィッチ 15のベースには、ダイオード 23の力ソードが接続されており、ダイオード 23のアノードには、ドライブ回路 7gが接続されている。

さらに、ダイオード 23の力ソードは、ツエナダイオード 11および 12の接続点に接続されている。

[0047] 抵抗 10、 13およびツエナダイオード 11、 12からなる電気回路は、直流母線間の電圧上昇時に、半導体スィッチ 15に対して導通指令を生成する。

回生抵抗 14は、コンバータ (p極母線)の電圧上昇時に、コンバータの電力を吸収する。

半導体スィッチ 15は、回生抵抗 14への電圧印加制御を行い、回生抵抗 14は、回生電力などによるコンバータ (p極母線)の電圧上昇時に、この電力を吸収することにより、コンバータ構成素子の定格電圧を超えることを防止する。

ドライブ回路 7gは、 CPUなどを含む制御回路（図示せず)からの導通指令に基づいて、半導体スィッチ 15を導通させる。

ダイオード 23は、ドライブ回路 7gおよび電気回路 10〜13の少なくとも一方から生成される半導体スィッチ 15への導通指令を合成する。

[0048] なお、図 1では図示を省略しているが、コンバータの出力側の直流母線間には、前述（図 6参照）のインバータ回路（半導体スィッチ Up〜Wp、 Un〜Wn)が接続され、インバータは、エレベータの駆動源となるモータ Mを駆動するようになっている。

[0049] 図 2はこの発明の実施例 1に係るコンバータ装置の制御回路部の機能構成を図 1 の回路に関連付けて示すブロック図である。

図 2において、前述（図 1参照）と同様のものについては、前述と同一符号を付して詳述を省略する。

[0050] この発明の実施例 1に係る制御回路部は、 CPU (図示せず）と、最大電圧相判定回路を含む最大値検出器 16aと、最低電圧相判定回路を含む最小値検出器 16bと、各ドライブ回路 7a〜7fを制御する立上り遅延回路 17a〜17fと、ウィンドウコンパレータ 5a〜5cの出力端子に接続されたアンドゲート 18a、 18bと、最大値検出器 16aの出力端子に接続されたアンドゲート 19a〜19cと、最小値検出器 16bの出力端子に接続されたアンドゲート 19d〜 19fと、アンドゲート 19d〜 19fの出力端子に接続されたアンドゲート 20a〜20cと、コンパレータ 8a〜8cの出力端子に接続されたアンドゲート 21a、 21bと、アンドゲート 18bの出力端子に接続されたアンドゲート 22とを備えている。 [0051] 最大値検出器 16a (最大電圧相判定回路）は、 3相電源電圧の各相の大小を比較する電圧比較回路 6a〜6cの出力信号 RLGL、 SLGL、 TLGLに基づいて、最大電圧相を選択する。

また、選択した最大電圧相と直流母線の正 (p)極配線と間に接続されて！ヽる半導体スィッチ（Rp、 Sp、 Tpのいずれ力）に対して、 Ηレベルの導通指令（RMLG、 SML G、 TMLGの!ヽずれか）を生成する。

[0052] 同様に、最小値検出器 16b (最低電圧相判定回路）は、電圧比較回路 6a〜6cの出力信号 RLGL、 SLGL、 TLGLに基づいて、最小電圧相を選択し、選択した最小電圧相と直流母線の負（n)極配線と間に接続されている半導体スィッチ (Rn、 Sn、 T ηのいずれ力に対して、 Ηレベルの導通指令（RMSM、 SMSM、 TMSMのいずれ力を生成する。

[0053] アンドゲート 18aは、 R相および S相の電流検出器 4a、 4bに接続されたウィンドウコンパレータ 5a、 5bの各出力信号を論理積演算する。

アンドゲート 18bは、 T相の電流検出器 4cに接続されたウィンドウコンパレータ 5cの出力信号とアンドゲート 18aの出力信号とを論理積演算する。

アンドゲート 18a、 18bは、第 1の動作制御回路を構成しており、ウィンドウコンパレータ 5a〜5cの少なくとも 1つで過大電流が判定された場合には、アンドゲート 18bから Lレベルの過大電流検出信号を生成し、過大電流 (異常状態)であることを CPUに報知する。

[0054] アンドゲート 22は、第 2の動作制御回路を構成しており、第 1の動作制御回路 (アンドゲート 18b)の出力信号と CPUからの回生動作許可信号 (Lレベルの動作停止信号)とを論理積演算する。

アンドゲート 19a〜19fは、第 3の動作制御回路を構成しており、第 2の動作制御回路 (アンドゲート 22)の出力信号に基づいて、最大値検出器 16aおよび最小値検出器 16bの出力信号の有効 Z無効化を行う。

[0055] アンドゲート 20a〜20cは、第 4の動作制御回路を構成しており、コンパレータ 8a〜

8cの出力信号に基づいて、第 3の動作制御回路内のアンドゲート 19c！〜 19fの出力信号の有効 Z無効化制御を行う。立上り遅延回路 17a〜17fは、第 3の動作制御回路（アンドゲート 19a〜19f)から出力される Hレベル信号の立上りを、それぞれ遅延時間 Tdだけ遅らせて出力する。

[0056] これにより、最大値検出器 16aおよび最小値検出器 16bにおいて、選択された相の半導体スィッチに対して導通指令 (Hレベル千号)が生成されても、遅延時間 Td (非導通期間）だけ経過した後に、実際にドライブ回路 7a〜7fに対して導通指令が出力される。

[0057] アンドゲート 21aは、半導体スィッチ Rn、 Snに対するコンパレータ 8a、 8bの出力信号を論理積演算する。

アンドゲート 21bは、半導体スィッチ Tnに対するコンパレータ 8cの出力信号とアンドゲート 21aの出力信号とを論理積演算する。

アンドゲート 21a、 21bは、第 5の動作制御回路を構成しており、コンパレータ 8a〜8 cのいずれか 1つが異常を検出した場合には、アンドゲート 21bから Lレベルの過大電圧検出信号を生成し、過大電圧 (異常状態)であることを CPUに報知する。

[0058] 次に、図 1および図 2を参照しながら、この発明の実施例 1による基本的な動作について説明する。

まず、電磁開閉器 2の投入前に、あらかじめ充電回路（図示せず）により、直流母線間のコンデンサ 9に対して、電源電圧を超える電圧に充電する。

これにより、電源投入時のコンデンサ 9へのラッシュカレントを防止し、電磁開閉器 2 の接点や、半導体スィッチ Rp〜Tp、 Rn〜Tnなどの過大電流に弱い部品の故障を未然に回避する。

[0059] こうして、コンデンサ 9の充電が完了した後、電磁開閉器 2を投入する。

これにより、コンバータ直流母線に接続されたインバータに対して電力供給可能な状態となり、モータ M (図 6参照）を介してエレベータ（図示せず)の駆動が可能な状態となる。

なお、コンバータを構成するスィッチ Rp〜Tp、 Rn〜Tnに対して導通指令が送信されない場合には、各半導体スィッチに並列接続されたダイオードのみが機能し、コンバータは、ダイオードコンバータとして機能する。

[0060] インバータカコンバータに回生電力が返された場合、制御回路内の CPUは、まず、半導体スィッチ 15にドライブ回路 7gを介して導通指令を出力し、コンデンサ 9の端子間電圧を 3相交流電源 1と同等な電圧に保持したうえで、コンバータに対して H レベルの回生動作許可信号を入力し、コンバータを回生動作モードに移行させる。

[0061] このとき、回生動作を開始する前に、あらかじめコンデンサ 9の端子間電圧を 3相交流電源 1と同等な電圧に保つことにより、コンデンサ 9の端子間電圧が回生を行う 3相交流電源 1の相間電圧の最も高い 2相よりも過度に高いことに起因した過電流を未然に防ぐことができる。たとえば、半導体スィッチ 15の電流定格時に導通端子間電圧が 2 [V]になると仮定した場合に、半導体スィッチ 15を導通することにより、直流母線の電圧が 4 [V]以上高くなることを防止することができる。

回生動作モードにおいて、最大値検出器 16aおよび最小値検出器 16bは、 3相交流電源 1の各相間に接続された電圧比較回路 6a〜6cを用いて、最大電圧相および最低電圧相を選択する。

[0062] このとき、前述の第 2の課題で述べたように、半導体スィッチの故障に繋がる過大電流 (または、故障に繋がらないまでも、ノイズの原因となるパルス電流）が流れるのを防止するためには、高!、精度で最大電圧相および最低電圧相を選択する必要がある。

このため、相間電圧を比較する電圧比較回路 6a〜6cは、図 3のように構成されている。

[0063] 図 3において、各電圧比較回路 6a〜6cは、電圧入力端子 AC、 PEと、入力端子 A C、 PEからの各電圧を比較するコンパレータ IC1と、コンパレータ IC1の Lレベル出力信号によって駆動される発光ダイオード PC1Dと、発光ダイオード PC1Dからの出射光によって駆動されるフォトトランジスタ PC1Tと、フォトトランジスタ PC1Tのコレクタに接続されたヒステリシスアンプ IC2と、ヒステリシスアンプ IC2から導出された出力端子 LGLとを備えている。

[0064] コンパレータ IC1の反転入力端子（一）には、抵抗 R1が挿入されている。

コンパレータ IC1の反転入力端子（-)よ非反転入力端子（+ )との間には、逆並列接続された一対のダイオード Dl、 D2が挿入されている。

また、発光ダイオード PC1Dの駆動電源 (アノード)側には、抵抗 R2が挿入され、フオトトランジスタ PC1Tのコレクタ端子には、抵抗 R3が挿入されている。

[0065] コンパレータ IC1は、入力端子 AC、 PEに印加される相間電圧を直接比較して、フオトトランジスタ PC1Tのオンオフで決定される比較結果を、出力端子 LGL力最大値検出器 16aおよび最小値検出器 16bとに供給するようになっている。

図 3のように、コンパレータ IC1を用いることにより、閾値付近の感度が向上し、また、各 2相間の電圧を直接比較することにより、電圧変換時の相間の倍率バラツキやひずみによる影響を排除することができる。

したがって、各 2相間の電圧の大小関係を非常に厳密に比較することが可能となる

[0066] 図 5は電圧比較回路 6a〜6cの大小比較結果に基づく最大値検出器 (最大電圧相判別回路） 16aおよび最小値検出器 (最低電圧相判別回路） 16bの処理を示す説明図である。

図 5においては、電圧比較回路 6a〜6cの比較結果 (真偽）と、半導体スィッチ Rp〜

Tp、 Rn〜Tnに対する導通指令 (ON)との関係力真理値表として示されている。

[0067] 最大値検出器 16aおよび最小値検出器 16bは、選択した相に対しては Hレベル信号 (ON)を出力し、その他の相に対しては Lレベル信号を出力する。

[0068] こうして得られた最大値検出器 16aの出力信号は、アンドゲート 22 (第 2の動作制御回路）の出力信号で動作するアンドゲート 19a〜19c (第 3の動作制御回路）を介して、立上り遅延回路 17a〜17cに入力される。

また、最小値検出器 16bの出力信号は、アンドゲート 22の出力信号で動作するァンドゲート 19d〜19f (第 3の動作制御回路）と、各コンパレータ 8a〜8c出力信号で動作するアンドゲート 20a〜20c (第 4の動作制御回路）とを介して、立上り遅延回路

17d〜17fに入力される。

[0069] 立上り遅延回路 17a〜17fに入力された導通指令は、一定の遅延時間 Tdだけ無効化された後、立上り遅延回路 17a〜17fから出力される。

これにより、各半導体スィッチやそのドライブ回路 7a〜7fなどの動作遅れによって、それまで導通して、た半導体スィッチの遮断が遅れた場合でも、 3相交流電源 1の相間短絡を防止することができる。 [0070] また、図 1のように、 3相交流電源 1の入力側には電流検出器 4a〜4cが挿入されており、ウィンドウコンパレータ 5a〜5cは、電流検出器 4a〜4cの出力電圧 (相電流）が基準範囲内に収まって、るか否かを確認して、る。

ウィンドウコンパレータ 5a〜5cは、相電流が基準範囲を超えていると判定した場合には、直ちに Lレベル信号を出力し、アンドゲート 18a、 18b (第 1の動作制御回路）およびアンドゲート 22 (第 2の動作制御回路）を介してアンドゲート 19a〜19f (第 3の動作制御回路）に対して Lレベル信号を出力し、直ちに半導体スィッチへの導通指令を遮断する。

これにより、何らかの要因で過大電流が流れた場合でも、コンバータ構成素子（半導体スィッチ）の故障確率を低減することができる。

[0071] なお、アンドゲート 18a、 18b (第 1の動作制御回路）の出力信号を用いて、システムに対してコンバータの異常発生状態を報知するとともに、電磁開閉器 2を遮断することにより、さらに確実な保護動作を実現するように構成してもよい。

[0072] また、コンパレータ 8a〜8cは、直流母線の負（n)極側電位と 3相交流電源 1の相電位との差分電圧 (各半導体スィッチの C E間電圧)を、半導体スィッチの定格電流以下の導通端子間電圧に対応する過電流判定用基準電圧と比較し、各半導体スィツチに定格電流を超えた過大電流が流れる前に、各半導体スィッチに対する導通指令を、アンドゲート 20a〜20c (第 4の動作制御回路)で遮断するようになっている。これにより、各半導体スィッチの故障確率を低減することができる。

[0073] なお、上記構成により導通させる n側半導体スィッチの切り替え直後および回生動作開始直後に流れる過電流と、 n側および p側の双方の半導体スィッチに定格電流とが等しいものを選定した場合には、導通している最中の n側、 p側双方の半導体スィツチに定格電流を超える電流が流れることを防止することができる。

[0074] また、 p側半導体スィッチ (Rp、 Sp、 Tp)の切り替え直後および回生動作開始直後に流れる過電流を防止するために、 Ρ側半導体スィッチの導通指令を遮断するとともに、一旦、最低電圧相の η側半導体スィッチの導通指令を遮断し、先に導通させるベき ρ側半導体スィッチを導通させてカゝら η側の半導体スィッチを導通させる方法を採用することにより、過電流が流れることを防止することができる。つまり、 p側および n側の双方の半導体スィッチを導通させる際は、必ず、 p側の半導体スィッチを先に導通させることにより、 p側および n側の双方の半導体スィッチに過電流が流れることを防止することができる。

[0075] また、直流母線の p側の半導体スィッチ (Rp、 Sp、 Tp)のコレクタおよびェミッタ端子間にコンパレータを設け、制御回路として、 η側半導体スィッチ制御回路のアンドゲート 20a〜20cに対応する ρ側半導体スィッチ制御回路を ρ側の半導体スィッチの保護用に設けても、同様の効果が得られる。

[0076] また、制御回路内の CPU (図示せず）は、上記相電位と n極側母線電位との差分電圧上昇に基づくアンドゲート 20a〜20cの遮断後に、暫く時間経過しても差分電圧が低下しないようであれば、半導体スィッチ 15を導通させるために、ドライブ回路 7gに対して導通指令を生成する。

これにより、ダイオード 23を介したドライブ信号が半導体スィッチ 15に入力され、直流母線に接続されたコンデンサ 9に蓄えられた電荷が回生抵抗 14を介して放電する。したがって、コンデンサの端子間電圧は、 3相交流電源 1の最も大きな相間電圧から P側、 n側整流素子の順方向電圧降下分だけ下回る電圧に保持されることになり、回生動作再開時に過電流が流れることを防止することができる。

[0077] 一方、コンバータに何らかの異常が発生して、各半導体スィッチ Rp〜Tp、 Rn〜Tn に対する導通指令が遮断された場合、または電磁開閉器 2が遮断された場合には、それ以降の 3相交流電源 1への電力回生は不可能となる。

しかし、モータ M (図 6参照）により運転されるエレベータが回生動作中の場合には、直ちにインバータの動作を停止させるとともに、エレベータの昇降動作そのものを停止させる必要がある力この場合でも卷上機 (モータ M)の卷線ゃ配線のインダクタンスに蓄積されているエネルギーは、コンバータに回生されることになる。

このとき、小容量のコンデンサ 9を用いた場合には、直流母線間の電圧上昇が大きくなり、場合によっては、コンバータやインバータの構成素子の耐圧を超えて故障の原因となり得る。

[0078] そこで、図 1のように、直流母線間に回生抵抗 14および半導体スィッチ 15が挿入されており、直流母線間の電圧力 Sインバータ構成素子の耐圧を超える前に、半導体スイッチ 15を導通させ、回生抵抗 14で回生エネルギーを吸収できるように構成されている。

これにより、コンデンサ 9の小容量ィ匕および小型化が可能となる。

[0079] また、この発明に係るコンバータをエレベータに適用した場合、エレベータの回生動作時のみに回生動作許可信号を生成してコンバータの回生動作を許可することにより、無負荷時や負荷が少ないときの 3相交流電源 1とコンデンサ 9との間の無駄な電力の行き来によって発生する損失を削減することができる。

この結果、前述の第 5の課題が解決されて、パワー素子の放熱機構の小型化を実現することができる。

[0080] また、 3相交流電源 1とコンバータの入力端子との間にインダクタ 3a〜3cを挿入することにより、前述の第 4の課題が解決されて、 3相交流電源 1にインパルスノイズが重畳されていても、コンバータおよびコンデンサ 9にラッシュカレントが流れるのを防止することができる。

また、インダクタ 3a〜3cは、インパルスノイズや短時間の動作タイミング誤差による過電流を防止できる程度の小さなインダクタンスのものでよく、一般的なトランジスタコンバータとは異なり、パルス幅変調のキャリア周波数の周波数成分の流出を防止するほどのインダクタンスが不要なので、インダクタ 3a〜3cを挿入することにより、装置の大型化をまねくことなく目的を達成することができる。

[0081] 前述（図 6参照）のように、コンバータおよび電源間にインダクタを挿入した場合や、電源のインダクタンスが無視できない場合には、発生し得る誤動作として、それまで最低電圧相もしくは最大電圧相であった相の半導体スィッチの導通指令を遮断し、導通させる半導体スィッチを切換る際に、導通指令を遮断した相の電圧が還流電流により誤検出されてしま!ヽ、相電圧の大小関係を正しく認識できなヽとヽぅ問題があつた o

これに対し、図 1のように挿入されたインダクタ 3a〜3cは、小型のものでよいという利点を有する。

[0082] し力しながら、図 1〜図 3に示した実施例 1において、相電圧の誤検出の要因となる還流電流は、導通指令遮断時点力急激に減衰していくので、電源周波数と比較して大幅に短い時間でその影響がなくなることになる。

そこで、たとえば図 4に示すように、電圧比較回路 6a〜6cの入力部に、抵抗 R2およびコンデンサ C1 (低周波域通過型フィルタ）を挿入してもよい。

[0083] 図 4はこの発明の実施例 1に係る電圧比較回路の他の構成例を示す回路図である図 4において、図 3との相違点は、検出用の入力端子 AC、 PEに、抵抗 R2およびコンデンサ C1により構成された低周波域通過型フィルタを設けたことのみである。抵抗 R2は、入力端子 ACと抵抗 R1との間に挿入され、コンデンサ C1は、抵抗 R1 および R2の接続点と入力端子 PEとの間に挿入されている。

[0084] 図 4のように、電圧比較回路 6a〜6cの入力側に低周波域通過型フィルタを挿入することにより、還流電流により入力端子 AC、 PEに発生するパルス電圧の影響を取り除くことができるので、前述の第 6の課題を解決することができる。

なお、電圧比較回路 6a〜6cの入力端子 AC、 PE間に低周波域通過型フィルタを挿入する代わりに、制御回路で前述の電圧パルスがなくなるまでの期間にわたって、半導体スィッチに対する導通指令をラッチすることにより、電圧パルスの影響を排除してちよい。

[0085] 以上の構成により、同期整流コンバータ方式の信頼性を向上させることができるうえ、従来のダイオードコンバータ方式力昇降エネルギー吸収に必要となる電力消費能力が不要となるので、回生抵抗を大幅に抹消することができ、さらに直流母線間のコンデンサの小容量ィ匕が可能となる。

なお、エレベータの運転に適用した場合について説明した力他の負荷用途に適用してちょい。

また、 3相交流電源 1を適用した場合について説明したが、 3相交流以外の電源に対して適用してもよい。

[0086] 以上のように、この発明によれば、 3相交流電源 1の出力側（コンバータに対する入力側）に過大電流検出用の電流検出器 (DCZCT) 4a〜4cを設けるとともに、電流検出器の出力電圧に基づいて過大電流を判定するためのウィンドウコンパレータ 5a 〜5cを設け、電源間短絡による過大電流を検出するように構成したので、前述の第 1 および第 2の課題を解決することができる。

すなわち、制御回路（図 2参照）は、電流検出器 4a〜4cの出力電圧 (相電流）の絶対値が規定値に達して、ウィンドウコンパレータ 5a〜5cが過大電流を判定した場合に、第 1、第 2および第 3の動作制御回路 (アンドゲート 18a、 18b、 22、 19a〜19f)を介して、コンバータを構成する半導体スィッチ Rp〜Tp、 Rn〜Tnのゲート（導通指令 )を遮断し、電磁開閉器 2を遮断 (ドロップアウト)させて、コンバータ構成素子を保護することができる。

[0087] たとえば、通常のトランジスタコンバータでは、コンバータおよび電源間に比較的大形のインダクタが挿入されており、前述の動作遅れやバラツキが発生しても相間で過電流が流れることはなぐ基本的に直流母線間コンデンサを正 (p)極側および負 (n) 極側半導体スィッチで短絡するアーム短絡のみ考慮すればよ力つたことから、直流母線間のコンデンサとコンバータとの間に短絡保護用の電流検出器が設けられている。

同期整流コンバータにおいても、トランジスタコンバータと同様の電流検出器を設けてアーム短絡を防止することができる力前述の第 2の課題で述べたように、同期整流コンバータでは通常のトランジスタコンバータとは異なる短絡モード（図 6参照）の影響を大きく受けるので、過大電流を検出するために、 3相交流電源 1の出力側に電流検出器 4a〜4cを設ける必要がある。

[0088] また、電流検出器 4a〜4cの出力電圧に基づいて過大電流を判定するためのウインドウコンパレータ 5a〜5cと、ウィンドウコンパレータ 5a〜5cの出力信号に基づいて半導体スィッチ Rp〜Tp、 Rn〜Tnを制御する制御回路 (制御手段）とをさらに備えている。

コンバータの制御回路は、インバータの制御回路力も電力が回生されることを示す信号を受け取った場合に、相間電圧の最も大きい 2相のうちの電位が高い方の相と直流母線の正極端子との間に接続された半導体スィッチを導通させるとともに、相間電圧の最も大きい 2相のうちの電位が低い方の相と直流母線の負極端子との間に接続された半導体スィッチを導通させる。

これにより、直流母線間に接続された負荷から回生された電力を 3相交流電源 1に返すことができる。

[0089] また、この発明によれば、直流母線間に挿入されたコンデンサ 9 (蓄電素子）と、 3相交流電源 1が接続されるコンバータ入力端子側に挿入されたインダクタ 3a〜3cとを備えたので、前述の第 4の課題が解決されて、 3相交流電源 1における電源短絡、コンデンサ 9と 3相交流電源 1との間の短絡が発生しても、過大電流が流れるのを防止することができる。

また、インパルス性の高いノイズ入力が発生しても、ラッシュカレントの発生を抑制することができる。

[0090] なお、入力側過大電流防止回路としてインダクタ 3a〜3cを用いた力入力側過大電流防止回路は、インダクタンス特性を有して!/ヽれば他の回路構成であってもよ!/、。また、この場合のコンバータ装置の構成としては、通常のトランジスタコンバータと同様のものが適用可能である力 PWM制御は行われな!/、。

[0091] また、この発明によれば、制御回路は、電圧比較回路 6a〜6cの出力信号に基づいて最大電圧相を判定する最大値検出器 16aと、電圧比較回路 6a〜6cの出力信号に基づいて最小電圧相を判定する最小値検出器 16bとを含み、 3相交流電源 1の各相のうち、最大電圧相および最小電圧相のみの半導体スィッチを導通対象として選択するので、前述の第 2の課題が解決されて、電源間短絡を防止することができる。

[0092] すなわち、回生動作モードの際には、確実に最大電圧相および最低電圧相を検出する必要がある力前述の特許文献 1に記載の技術では、導通させるべき相の切り替え時に、 2つの相が同時に最大電圧相または最低電圧相として検出される期間が発生してしまう。

そこで、この発明では、電圧比較回路 6a〜6cを、各相の大小関係を直接比較する構成（図 3参照）とすることにより、比較結果力も各 1つの最大電圧相および最低電圧相を検出することができる。

[0093] また、この発明によれば、制御手段は、半導体スィッチに対する導通指令の立上りを遅延時間 Tdだけ遅延させるための立上り遅延回路 17a〜17fを含み、各立上り遅延回路 17a〜17fは、導通指令を遅延させた後に、半導体スィッチのドライブ回路 7a 〜7fに入力することにより、前述の第 2の課題を解決することができる。 [0094] すなわち、直流母線の正極端子側および負極端子側に接続された半導体スィッチ、または 3相交流電源 1の特定相に接続された半導体スィッチを導通させた後に、 3 相交流電源 1の異なる相に接続された半導体スィッチを導通させる際に、非導通期間を設定することができ、半導体スィッチ Rp〜Tp、 Rn〜Tn、ドライブ回路 7a〜7f、制御回路の動作遅れおよび動作バラツキなどに起因した電源短絡を防止することができる。

[0095] 一般に、コンバータ構成素子、ドライバ回路の動作遅れやバラツキによる影響を防止するために、半導体スィッチへの導通指令の立上りを遅延させる手法は提案されているが、通常のトランジスタコンバータでは、電源およびコンバータ間に比較的大きなインダクタンスを有するインダクタが挿入されてヽるので、前述の動作遅れやバラッキが発生しても過電流が流れることはな!/、。

したがって、基本的にアーム短絡のみが考慮されており、特定アームの正 (p)極側素子を導通させた後に負（n)極側素子を導通させる場合には、 n極側素子の導通指令の立上りのみを遅延させればよかった。

[0096] しかし、同期整流コンバータでは、電源およびコンバータ間に基本的にインダクタを持たないので、動作遅れやバラツキなどによって、たとえ短時間であっても、相間短絡が発生した場合には、大きな電流が流れる。

したがって、相間でも短絡が発生する可能性があるので、上述したこの発明の実施例 1のように、導通対象を特定の相の半導体スィッチから次の相の半導体スィッチに切り替える際に、次の相の導通指令の立上りを遅延させる必要がある。

[0097] この発明の実施例 1によれば、同期整流コンバータで要求される最大電圧相および最低電圧相の正確な検出が可能となるうえ、相間の遅延時間 Tdの生成回路（立上り遅延回路 17a〜 17f)を付加することにより、相間の遅延時間 Tdを設定することができる。

[0098] 上記目的効果を達成するために、この発明の実施例 1に係るコンバータ装置は、交流電源（3相交流電源 1)力もの供給電力を、直流母線間で整流して負荷に供給するために、交流電源の各相にアノードが接続された正極側の整流素子と、交流電源の各相に力ソードが接続された負極側の整流素子と、正極側および負極側の各整流素子の端子間に並列接続された半導体スィッチとを備え、半導体スィッチは、正極側の半導体スィッチ Rp〜Tpと、負極側の半導体スィッチ Rn〜Tnとを含み、正極側の各整流素子の力ソードは、互いに接続されて直流母線の正極端子を構成し、負極側の各整流素子のアノードは、互いに接続されて直流母線の負極端子を構成している。

[0099] また、この発明の実施例 1に係るコンバータ装置は、交流電源の相間に直接接続された電圧比較回路 6a〜6cと、電圧比較回路 6a〜6cの出力信号に基づいて半導体スィッチ Rp〜Tp、 Rn〜Tnを制御する制御手段とを備えてヽる。

[0100] さらに、この発明の実施例 1に係る制御手段は、回生時にのみ半導体スィッチ Rp〜 Tp、 Rn〜Tnに対して導通指令を出力し、交流電源の相間電圧の最も大きい 2相のうちの電位が高い方の相と正極端子との間に接続された第 1の半導体スィッチ Rp〜 Tpと、交流電源の相間電圧の最も大きい 2相のうちの電位が低い方の相と負極端子と間に接続された半導体スィッチ Rn〜Tnとを導通させることにより、直流母線間に接続された負荷力の回生電力を交流電源に返すように構成されて、る。

[0101] また、この発明の実施例 1に係るコンバータ装置は、コンバータ装置の入力端子側に設けられた電流検出器 4a〜4cと、電流検出器 4a〜4cの出力電圧に基づいて過大電流を判定するための過電流判定用基準電圧生成器を含む電圧比較回路 6a〜 6cとを備えている。

この場合、制御手段は、電圧比較回路 6a〜6cが過大電流を判定した場合に、半導体スィッチ1¾〜丁、1¾1〜1¾に対する導通指令を遮断するための制御回路を含む。

[0102] また、この発明の実施例 1に係る制御手段は、半導体スィッチ Rp〜Tp、 Rn〜Tnに対する導通指令の立上りを遅延させるための立上り遅延回路 17a〜17fを含む。立上り遅延回路 17a〜17fは、導通指令を遅延させた後に、半導体スィッチのドライブ回路 7a〜7fに入力し、直流母線の正 (p)極端子側および負（n)極端子側に接続された半導体スィッチ Rp〜Tp、 Rn〜Tn、または交流電源の特定相に接続された半導体スィッチを導通させた後に、交流電源の異なる相に接続された半導体スィッチを導通させる際に、遅延期間 Tdを設定する。

[0103] また、この発明の実施例 1に係るコンバータ装置は、直流母線間に挿入された蓄電素子 (コンデンサ 9)と、交流電源が接続される入力端子側に挿入された入力側過大電流防止回路 (インダクタ 3a〜3c)と、電圧比較回路 6a〜6cの入力側に挿入された低周波数域通過フィルタ (抵抗 R2およびコンデンサ C1)とを備えている。

この場合、入力側過大電流防止回路は、インダクタンス特性を有している。

[0104] また、この発明の実施例 1に係るコンバータ装置は、直流母線間に挿入された半導体スィッチ 15からなる主導通回路と、主導通回路に直列接続された回生抵抗 14と、直流母線間電圧を過電圧判定用基準電圧と比較してコンバータ装置および負荷に過大な電圧が印加されるのを防止するための検出手段 (抵抗 10、 13、ツエナダイォード 11、 12)とを備えている。

[0105] また、この発明の実施例 1に係るコンバータ装置は、直流母線間に挿入された蓄電素子 (コンデンサ 9)を備えて!/、る。

この場合、制御手段は、正極側の半導体スィッチ Rp〜Tpまたは負極側の半導体スィッチ Rn〜Tnの、ずれか一方を導通させた状態で、直流母線電圧または交流電源の相電圧の、ずれか一方に所定電圧を加算して、直流母線電圧と交流電源の相電圧とを直接比較する。

また、制御手段は、直流母線電圧と交流電源の相電圧との差分電圧が基準電圧以下の場合には、正極側の半導体スィッチ Rp〜Tpまたは負極側の半導体スィッチ Rn 〜Tnの他方を導通させ、直流母線電圧と交流電源の相電圧との差分電圧が基準電圧以上の場合には、正極側の半導体スィッチ Rp〜Tpまたは負極側の半導体スイツチ Rn〜Tnの他方の導通を禁止する。

さらに、制御手段は、負荷のカ行時には、半導体スィッチ Rp〜Tp、 Rn〜Tnに対する導通指令を遮断する。

[0106] なお、上記実施例 1では、詳述しなかったが、コンデンサ 9を備えた回路において、制御手段は、回生動作モード時において、直流母線間の電圧と 3相交流電源 1の電圧との差分電圧を検出する手段を設けることにより、電源ノイズや急激な電源電圧低下などに起因した半導体スィッチ!¾〜丁、1¾1〜1¾への過大電流の流入を防止するように構成してちょい。

[0107] この場合、 3相交流電源 1の最大電圧相と最低電圧相との差分電圧と、コンデンサ 9の端子間電圧との差分電圧を検出する差分電圧検出手段を設けるとともに、コンデンサ 9の端子電圧が高すぎる場合（図 6内の 1点鎖線で示す経路で大きな電流が流れる場合）に半導体スィッチへの導通指令を阻止する遮断手段を設けることにより、前述の第 1の課題が解決されて、コンバータ構成部品の故障の原因となる過大電流を阻止することができる。

[0108] また、この発明の実施例 1の特徴は、差分電圧を直接検出する点、すなわち、図 1 に示す半導体スィッチ Rp、 Sp、 Tpのいずれかがオンした状態で、半導体スィッチ Rp 、 Sp、 Tpのェミッタ側の電圧と、コンデンサ 9の陽極側の電圧との差分電圧を検出する；^、にある。

[0109] また、この発明によれば、直流母線間に挿入された半導体スィッチ 15からなる主導通回路と、半導体スィッチ 15に直列接続された過電圧防止用の回生抵抗 14とを備え、直流母線間電圧が上昇した場合に、半導体スィッチ 15を導通させて回生抵抗 1 4で回生電力を吸収するように構成したので、前述の第 3の課題が解決されて、母線電圧の上昇を防ぐことができ、コンデンサ 9の小型化を促進することができる。

[0110] また、この発明によれば、直流母線間に挿入されたコンデンサ 9を備え、制御手段は、負荷のカ行時（3相交流電源 1からの受電時）には、半導体スィッチ Rp〜Tp、 Rn 〜Tnに対する導通指令を遮断するので、前述の第 5の課題が解決されて、省エネ化およびエネルギーロス低減ィ匕を実現することができる。

すなわち、パートスィッチングイ匕により、コンデンサ 9の容量 Cと電源電圧変化率 dv Zdtとに応じた電流 Ic ( = C · dv/dt)による 3相交流電源 1と直流母線との間の無駄な電流の行き来を防止することができる。

[0111] さらに、この発明によれば、電源の電圧比較回路 6a、 6b、 6cに低周波域通過型フィルタ (抵抗 R2およびコンデンサ C1)を追加することにより、半導体スィッチの切り替え時に発生する電圧パルスによる電源相電圧の大小関係の誤検出を回避することができ、過電流防止用インダクタを挿入した場合でも、発振などによる故障を回避することができる。

Claims

請求の範囲

[1] 交流電源からの供給電力を、直流母線間で整流して負荷に供給するコンバータ装置であって、

前記交流電源の各相にアノードが接続された正極側の整流素子と、

前記交流電源の各相に力ソードが接続された負極側の整流素子と、

前記正極側および前記負極側の各整流素子の端子間に並列接続された半導体スイッチとを備え、

前記半導体スィッチは、前記正極側の第 1の半導体スィッチと、前記負極側の第 2 の半導体スィッチとを含み、

前記正極側の各整流素子の力ソードは、互いに接続されて前記直流母線の正極端子を構成し、

前記負極側の各整流素子のアノードは、互いに接続されて前記直流母線の負極端子を構成するコンバータ装置において、

前記交流電源の相間に直接接続され、相間電圧を直接比較する電圧比較回路と前記電圧比較回路の出力信号に基づいて前記半導体スィッチを制御する制御手段とをさらに備え、

前記制御手段は、

回生時にのみ前記半導体スィッチに対し導通指令を出力し、

前記交流電源の相間電圧の最も大きい 2相のうちの電位が高い方の相と前記正極端子との間に接続された前記第 1の半導体スィッチと、前記交流電源の相間電圧の最も大きい 2相のうちの電位が低い方の相と前記負極端子と間に接続された前記第 2の半導体スィッチとを導通させることにより、

前記直流母線間に接続された前記負荷からの回生電力を前記交流電源に返すことを特徴とするコンバータ装置。

[2] 前記コンバータ装置の入力端子側に設けられた電流検出器と、

前記電流検出器の出力電圧に基づいて過大電流を判定するための過電流判定用基準電圧生成器および電圧比較回路とを備え、前記制御手段は、前記電圧比較回路が前記過大電流を判定した場合に、前記半導体スィッチに対する導通指令を遮断するための制御回路を含むことを特徴とする請求項 1に記載のコンバータ装置。

[3] 前記制御手段は、前記半導体スィッチに対する導通指令の立上りを遅延させるための立上り遅延回路を含み、

前記立上り遅延回路は、

前記導通指令を遅延させた後に、前記半導体スィッチのドライブ回路に入力し、前記直流母線の正極端子側および負極端子側に接続された半導体スィッチ、または前記交流電源の特定相に接続された半導体スィッチを導通させた後に、前記交流電源の異なる相に接続された半導体スィッチを導通させる際に、遅延期間を設定することを特徴とする請求項 1または請求項 2に記載のコンバータ装置。

[4] 前記直流母線間に挿入された蓄電素子と、

前記交流電源が接続される入力端子側に挿入された入力側過大電流防止回路と前記電圧比較回路の入力側に挿入された低周波数域通過フィルタとを備え、前記入力側過大電流防止回路は、インダクタンス特性を有することを特徴とする請求項 1から請求項 3までのいずれ力 1項に記載のコンバータ装置。

[5] 前記直流母線間に挿入された半導体スィッチからなる主導通回路と、

前記主導通回路に直列接続された回生抵抗と、

直流母線間電圧を過電圧判定用基準電圧と比較して前記コンバータ装置および前記負荷に過大な電圧が印加されるのを防止するための検出手段と

を備えたことを特徴とする請求項 1から請求項 4までのいずれか 1項に記載のコンパータ装置。

[6] 前記直流母線間に挿入された蓄電素子を備え、

前記制御手段は、

前記第 1または第 2の半導体スィッチのいずれか一方を導通させた状態で、直流母線電圧または前記交流電源の相電圧の、ずれか一方に所定電圧を加算して、前記直流母線電圧と前記交流電源の相電圧とを直接比較し、前記直流母線電圧と前記交流電源の相電圧との差分電圧が基準電圧以下の場合には、前記第 1または第 2の半導体スィッチの他方を導通させ、

前記直流母線電圧と前記交流電源の相電圧との差分電圧が前記基準電圧以上の場合には、前記第 1または第 2の半導体スィッチの他方の導通を禁止することを特徴とする請求項 1から請求項 5までのいずれ力 1項に記載のコンバータ装置。