KR101266601B1 - 플래시 메모리 카드/내장 메모리 카드 테스트 장치 및 방법 - Google Patents

플래시 메모리 카드/내장 메모리 카드 테스트 장치 및 방법 Download PDF

Info

Publication number
KR101266601B1
KR101266601B1 KR1020120151100A KR20120151100A KR101266601B1 KR 101266601 B1 KR101266601 B1 KR 101266601B1 KR 1020120151100 A KR1020120151100 A KR 1020120151100A KR 20120151100 A KR20120151100 A KR 20120151100A KR 101266601 B1 KR101266601 B1 KR 101266601B1
Authority
KR
South Korea
Prior art keywords
test
response
dut
memory card
clock
Prior art date
Application number
KR1020120151100A
Other languages
English (en)
Inventor
오세경
Original Assignee
오세경
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오세경 filed Critical 오세경
Priority to KR1020120151100A priority Critical patent/KR101266601B1/ko
Application granted granted Critical
Publication of KR101266601B1 publication Critical patent/KR101266601B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318594—Timing aspects

Abstract

본 발명은 플래시 메모리카드/내장메모리 테스트 장치 및 방법에 관한 것으로, DUT의 불규칙적인 명령 응답 지연 주기를 테스트 장치와 DUT 사이의 인터페이스에서 개별 인식하여 DUT의 클럭 마스크를 실시하게 하여, ATE의 구조와 무관하게 개별 인식 및 병렬 테스트가 가능하게 한다.
이를 위하여 본 발명은, 플래시 메모리 카드 또는 내장 메모리 카드 테스트 장치에 있어서, 테스트를 위한 패턴 발생기와 타이밍 발생기 및 포맷 제어기를 구비하여 테스트 데이터와 명령을 출력하는 테스트 장치와 다수 개의 테스트 대상 칩(DUT) 사이에 연결되며 테스트 장치에서 출력되는 테스트 데이터와 명령을 각각의 DUT에 인가하거나 또는 각 DUT의 개별 응답신호를 검출하여 미리 설정된 매치 조건과 논리적으로 조합하고 그 조합한 결과로 해당 DUT에 대한 다른 클럭의 마스크 여부를 즉시 결정하여 DUT에 전달하는 응답-인식 클럭 마스크부를 포함하여, 불규칙한 응답 지연시간을 갖는 플래시 메모리 카드 또는 내장 메모리 카드에 대하여 동일한 포맷 채널로 클럭신호의 할당이 가능하도록 구성되는, 플래시 메모리 카드/내장 메모리 카드 테스트 장치 및 그 방법을 제공한다.

Description

플래시 메모리 카드/내장 메모리 카드 테스트 장치 및 방법{Apparatus and method for testing a flash memory card or embedded memory card}
본 발명은 플래시 메모리 카드/내장 메모리 카드 테스트 장치 및 방법에 관한 것으로, 보다 상세하게는 플래시 메모리 카드 또는 내장 메모리 카드 등과 같이 불규칙한 명령응답 지연시간을 갖는 메모리 장치를 자동 테스트 시스템의 구조와 무관하게 병렬 테스트할 수 있고 그 테스트 시간을 단축할 수 있는 플래시 메모리 카드/내장 메모리 카드 테스트 장치 및 방법에 관한 것이다
일반적으로 출하전의 로직IC(logic IC)나 반도체 메모리 등의 반도체 디바이스에 대해서 각종 테스트을 수행하는 일반적인 반도체 테스트장치는 다수 개를 동시에 측정할 수 있는 기능을 가지고 있으며, 복수 개의 반도체 디바이스의 동일한 핀에 대해서, 동일한 테스트 데이터 패턴파형을 입력하여 테스트를 행할 수 있도록 되어 있다.
이러한 테스트 장치는 다수 개를 동시에 측정하는 기능을 구비함으로써, 소규모의 리소스(resource)로 다수 개의 반도체 메모리에 대한 측정이 가능하게 되기 때문에 장치의 규모가 극단적으로 크게 되지 않으며, 더구나 비용 절감이 가능하게 된다.
그러나, 각 디바이스 마다 불규칙한 응답 시간을 가지는 플래시(flash) 메모리 카드 또는 내장 메모리 카드(embedded MultiMedia Card; 이하 'eMMC'라 칭함) 등의 경우에는 반도체 디바이스 마다 개별정보(개별패턴)를 입력해야할 필요가 있기 때문에, 전술한 바와 같은, 다수 개를 동시에 측정하는 기능의 반도체 테스트 장비로는 복수 개의 반도체 디바이스에 대해서 동시에 테스트를 시행할 수 없는 사용상의 제한이 있으며, 또한 다수 개를 동시에 측정하는 기능의 반도체 테스트 장치를 이용하여 테스트를 시행하는 경우에 있어서도, 설치한 복수 개의 반도체 디바이스 각각에 대해서, 독립한 개별정보(개별패턴파형)를 생성하여 입력할 필요가 있어 테스트에 많은 시간이 소요된다는 문제점이 있다.
이와 관련하여 현재 사용되고 있는 종래의 테스트 장치는 도 1에 예시된 바와 같은 공유 자원(shared-resource) 구조의 자동 테스트 장비(Automatic Test Equipment, 이하 'ATE' 라 약칭함), 및 도 2에 예시된 바와 같은 사이트별 테스터(tester-per-site) 구조의 ATE가 있다.
공유 자원 구조의 ATE는 도 1에 예시된 바와 같이, 패턴 발생기(Pattern Generator; 이하 'PG' 라 약칭함)의 시퀀스 제어부(Sequence Control: 이하 'SC'라 약칭함)에서 테스트 대상 디바이스(Device Under Test; 이하 'DUT'라 약칭함)별로 불규칙적으로 응답되는 테스트 명령(CMD), 테스트 데이터(DAT) 값을 인식하여 개별 DUT의 클럭(CLK) 신호로 다른 논리정보를 할당해야 하므로 공유 자원 구조의 ATE로는 동시 테스트가 어렵다.
사이트별 테스터 구조의 ATE는 도 2에 도시된 바와 같이, 멀티-사이트(site)로 구성되며, 1개 사이트(site)에서 8~16개의 DUT를 개별 처리하여 테스트를 진행하는 구성으로서, 1개 사이트에서 각 DUT별로 다른 논리정보의 클럭(CLK) 신호를 할당하여 테스트를 하고 있으나, 이는 개별처리하기 위하여 불필요한 시간이 소요되며, 이러한 불필요한 시간으로 인하여 1개 사이트에서 동시 테스트하는 DUT가 증가할수록 전체 테스트 시간이 증가한다. 그리고 CLK 신호로 독립적인 논리정보를 할당해야 하므로 1개 사이트 내에서 동시 테스트 수를 확장하는데 제약이 발생하는 등의 문제점이 있었다.
또한 이들 공유 자원 구조의 ATE 및 사이트별 테스터 구조의 ATE는 1개 패턴 발생기(PG)의 출력을 핀 일렉트로닉스부(Pin electronics)에서 여러 개로 채널 확장하여 각 DUT에 공급되는 구성을 가지고 있으므로 같은 논리정보를 출력하는 신호는 서로 다른 값을 출력하기 어려우며, DUT간 불규칙한 응답 지연을 갖는 개별 디바이스를 개별 처리하기 위하여 1개 SC에서 수 많은 DUT를 개별 처리하려면 그만큼 많은 시간이 필요하므로 동시에 병렬 테스트하기가 어렵게 된다.
도 3은 종래의 폴링(Polling) 체크 패턴 프로그램의 동작 흐름을 예시한 순서도로서, 예를 들어 8 DUTs(DUT1~DUT8)에 대한 폴링 동작이 이루어질 경우, 종래의 방법에서는 각각의 DUT에 대한 폴링 동작이 순차적으로 진행되며, 이들 개별 DUT에 대한 폴링 동작은 해당 DUT에 클럭을 토글시킨 후 테스트 명령을 판독하는 단계, DUT으로부터 응답 신호가 있는지를 확인하는 단계, DUT에 대한 응답 시간이 경과되는지 확인하는 단계, 및 DUT의 클럭을 마스크하는 단계를 포함하여 이루어지므로, 이러한 각각의 DUT에 대한 폴링 동작이 개별적이면서도 반복적으로 실시(도 7의 (a) 동직 타이밍도 참조)되고 있음을 알 수 있으며, 따라서 테스트 시간이 많이 소요되는 등의 문제점이 있었다.
즉, 예를 들어 기존 사이트별 테스터 구조의 ATE에서 폴링하는 방식은 PG의 SC에서 순차적으로 개별 DUT의 응답상태를 확인하여 해당 DUT의 CLK 신호의 Mask여부를 결정한다. 이와 같은 동작은 테스트 패턴 프로그램으로 작성하며, DUT 출력신호를 핀 일렉트로닉스부의 논리적 비교기를 거쳐 들어오는 Error 플래그를 PG의 SC에서 인식하고 해당 DUT의 CLK 신호로 할당된 논리정보(Format Channel)를 생성할 때 그 Mask 여부를 결정하게 된다. 따라서 1개 사이트에서 동시 테스트 수가 증가할수록 SC에서 개별 처리해야 하는 작업이 증가하므로 테스트 시간도 증가하게 된다.
뿐만 아니라 각 DUT의 CLK신호는 서로 다른 포맷 채널이 할당되어 있어야 PG에서 DUT별 개별 제어가 가능하고 이를 위해 DUT별 CLK 신호로 개별 논리정보를 인가해야 하나, PG에서 생성하는 논리신호(Format channel)에 따라 핀 일렉트로닉스부에서 채널 확장(fan-out)이 이루어지게 되어 핀 일렉트로닉스부에서 확장된 각 채널은 동일한 논리정보를 가지게 된다. 따라서 PG에서 생성하는 논리신호에 따라 동시 테스트 수(Simultaneous Parallel Test)가 제약을 받는다.
본 발명이 해결하고자 하는 기술적 과제는, 플래시 메모리 카드 또는 내장 메모리 카드 등의 디바이스에 대한 불규칙적인 명령 응답 지연 주기(command response delay cycles), 처리 주기(busy cycles), 리드 엑세스 시간 지연주기(read access time delay cycles) 등을 ATE의 구조와 무관하게 개별 인식하고 리드 시점을 동기화하여 병렬 테스트할 수 있고 그 테스트 시간을 단축할 수 있는, 불규칙한 명령응답 지연주기를 갖는 플래시 메모리카드/내장메모리 테스트 장치 및 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일 실시 형태는, 플래시 메모리 카드 또는 내장 메모리 카드 테스트 장치에 있어서, 테스트를 위한 패턴 발생기와 타이밍 발생기 및 포맷 제어기를 구비하여 테스트 데이터와 명령을 출력하는 테스트 장치와 다수 개의 테스트 대상 칩(DUT) 사이에 연결되며 테스트 장치에서 출력되는 테스트 데이터와 명령을 각각의 DUT에 인가하거나 또는 각 DUT의 개별 응답신호를 검출하여 미리 설정된 매치 조건과 논리적으로 조합하고 그 조합한 결과로 해당 DUT 또는 다른 DUT의 클럭의 마스크 여부를 즉시 결정하여 DUT에 전달하는 응답-인식 클럭 마스크부를 포함하여, 불규칙한 응답 지연시간을 갖는 플래시 메모리 카드 또는 내장 메모리 카드에 대하여 동일한 포맷 채널로 클럭신호의 할당이 가능하도록 구성되는, 플래시 메모리 카드/내장 메모리 카드 테스트 장치이다.
상기 본 발명에 의한 테스트 장치에서 응답-인식 클럭 마스크부는, 개별 DUT의 응답신호에 대한 매치 조건이 미리 설정된 매치 조건 레지스터를 각각 구비하고, 테스트 장치에서 각각의 테스트 대상 칩(DUT)에 인가된 테스트 데이터와 명령에 대한 각 DUT의 개별 응답신호를 검출하여 매치 조건 레지스터에 미리 설정된 매치 조건과 논리적으로 비교하는 다수의 매치부, 각 매치부의 논리적 비교결과와 테스트 장치의 각 DUT 드라이브 신호를 조합하여 해당 DUT에 대한 다른 클럭의 마스크 신호를 각각 생성하여 각 테스트 대상 칩(DUT)으로 출력하는 다수의 클럭 마스크부를 포함하는 것을 특징으로 한다.
상기 본 발명에 의한 테스트 장치에서 응답-인식 클럭 마스크부는, 테스트 장치와 DUT을 연결하는 인터페이스부 또는 핀 일렉트로닉스부에 일체로 내장되는 인터페이스 일체형 응답-인식 클럭 마스크부로 구성되는 것을 특징으로 한다.
상기 본 발명에 의한 테스트 장치에서 인터페이스 일체형 응답-인식 클럭 마스크부는, 인터페이스부 또는 핀 일렉트로닉스부에서 확장된 각 채널에 대하여 개별적으로 클럭 마스크부가 설치되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다른 실시 형태는, 테스트를 위한 패턴 발생기와 타이밍 발생기 및 포맷 제어기를 구비하여 테스트 데이터와 명령을 출력하는 테스트 장치와 테스트 대상 칩(DUT) 사이에 연결되고 개별 DUT의 응답신호에 대한 매치 조건을 미리 설정할 수 있는 매치 조건 레지스터가 구비된 응답-인식 클럭 마스크부 또는 인터페이스 일체형 응답-인식 클럭 마스크부를 이용하여 플래시 메모리 카드 또는 내장 메모리 카드를 테스트하는 방법에 있어서, 응답-인식 클럭 마스크부 또는 인터페이스 일체형 응답-인식 클럭 마스크부의 매치 조건 레지스터에 모든 DUT에 대한 매치 조건, 테스트 명령, 및 테스트 데이터의 동작조건을 설정하는 단계, 각 DUT에 클럭을 토글시키고 테스트 명령을 판독하는 단계, 각 DUT의 응답 시간이 경과하는지의 여부를 판단하는 단계, 및 클럭 토글 및 테스트 명령 판독단계로 복귀하거나 또는 각 DUT에 대한 응답 시간이 경과하는 경우 모든 DUT의 응답 신호를 읽고 동작을 종료하는 단계를 포함하여, 불규칙한 응답 지연시간을 갖는 플래시 메모리 카드 또는 내장 메모리 카드에 대하여 동일한 포맷 채널로 클럭 할당이 가능하도록 구성되는, 플래시 메모리 카드/내장 메모리 카드 테스트 방법이다.
상기 목적을 달성하기 위한 본 발명 방법의 다른 실시 형태는, 테스트를 위한 패턴 발생기와 타이밍 발생기 및 포맷 제어기를 구비하여 테스트 데이터와 명령을 출력하는 테스트 장치와 테스트 대상 칩(DUT) 사이에 연결되고 개별 DUT의 응답신호에 대한 매치 조건을 미리 설정할 수 있는 매치 조건 레지스터가 구비된 응답-인식 클럭 마스크부 또는 인터페이스 일체형 응답-인식 클럭 마스크부를 이용하여 플래시 메모리 카드 또는 내장 메모리 카드를 테스트하는 방법에 있어서, 응답-인식 클럭 마스크부 또는 인터페이스 일체형 응답-인식 클럭 마스크부의 매치조건 레지스터에 모든 DUT에 대한 매치 조건, 테스트 명령, 및 테스트 데이터의 동작조건을 설정하는 단계, 각 DUT에 클럭을 토글시키고 테스트 명령을 판독하는 단계, 모든 DUT로부터 응답이 있는지 또는 각 DUT의 응답 시간이 경과하는지의 여부를 판단하는 단계, 및 상기 판단 결과 클럭 토글 및 테스트 명령 판독단계로 복귀하거나, 또는 모든 DUT로부터 응답이 있거나 각 DUT에 대한 응답 시간이 경과하는 경우 모든 DUT의 응답 신호를 읽고 동작을 종료하는 단계를 포함하여, 불규칙한 응답 지연시간을 갖는 플래시 메모리 카드 또는 내장 메모리 카드에 대하여 동일한 포맷 채널로 클럭 할당이 가능하도록 구성되는, 플래시 메모리 카드/내장 메모리 카드 테스트 방법이다.
본 발명에 따르면, 테스트 장치와 DUT 사이의 채널 확장이 이루어지는 핀 일렉트로닉스 등의 인터페이스부에서 불규칙적인 명령 응답 지연 주기 등을 개별 DUT 별로 인식하여 클럭 신호를 마스크할 수 있게 되므로, 자동 테스트 시스템의 구조와 무관하게 병렬 테스트가 가능하게 되는 이점이 있으며, 아울러 그 테스트 수가 늘어나도 시간이 증가하지 않게 되어 테스트 시간을 단축할 수 있는 등의 이점이 있다.
도 1은 종래의 공유 자원 구조의 ATE의 전체적인 구성을 예시한 블록도이다.
도 2는 종래의 사이트별 테스터 구조의 ATE의 전체적인 구성을 예시한 블록도이다.
도 3은 종래의 폴링 체크 패턴 프로그램의 동작 흐름을 예시한 순서도이다.
도 4는 본 발명의 일 실시 형태에 의한 플래시 메모리 카드/내장 메모리 카드 테스트 장치의 구성을 예시한 블록도이다.
도 5는 본 발명의 다른 실시 형태에 의한 플래시 메모리 카드/내장 메모리 카드 테스트 장치의 주요부 구성을 도시한 블록도이다.
도 6a와 도 6b는 본 발명에 따른 플래시 메모리 카드/내장 메모리 카드 테스트방법에서 실행 가능한 폴링 체크 패턴 프로그램의 두 가지 동작 흐름 예를 각각 구분하여 도시한 순서도이다.
도 7의 (a)와 (b)는 본 발명에 따른 메모리 카드/내장 메모리 카드 테스트 장치 및 방법을 통한 테스트시의 폴링 체크에 대한 동작 타이밍도를 기존의 경우(a)와 비교하여 예시하는 도면이다.
이하, 본 발명의 바람직한 실시 형태에 따른 플래시 메모리 카드/내장 메모리 카드 테스트 장치 및 방법의 구성 및 동작을 첨부 도면을 참조하여 상세히 설명한다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정 해석되지 아니하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 4는 본 발명의 일 실시 형태에 의한 플래시 메모리 카드/내장 메모리 카드 테스트 장치의 구성을 예시한 블록도로서, 본 발명은 테스트 장치(10)와 다수 개의 테스트 대상 칩(DUT: 예를 들면 eMMC) 사이에, 각 DUT의 명령 응답 지연 주기를 DUT 별로 개별 인식하여 클럭 신호를 마스크할 수 있도록 구성되는 응답-인식 클럭 마스크부(100; Response-aware clock mask)를 포함하여 구성된다.
응답-인식 클럭 마스크부(100)는 도 4에 예시된 바와 같이, 테스트를 위한 패턴 발생기(PG)와 타이밍 발생기(TG) 및 포맷 제어기(FC)를 구비하여 테스트 데이터와 명령을 출력하는 테스트 장치(10)와 다수 개의 DUT 사이에 연결되며, 테스트 장치(10)에서 출력되는 테스트 데이터(DAT0-7)와 명령(CMD)을 각각의 테스트 대상 칩(DUT)에 인가하거나 또는 테스트 장치(10)에서 출력되어 각 채널을 통해 각각의 DUT에 인가되는 테스트 데이터(DAT0-7)와 명령(CMD)에 대한 각 DUT의 개별 응답신호를 검출하여 미리 설정된 매치 조건과 논리적으로 조합하고 그 조합한 결과로 해당 DUT에 대한 다른 클럭의 마스크 여부를 즉시 결정하여 DUT에 전달하도록 구성된다.
이러한 응답-인식 클럭 마스크부(100)는, 매치조건 레지스터(111)를 각각 구비한 다수의 매치부(110)와, 다수의 클럭 마스크부(120)로 구성되며, 이들 각각의 매치부(110)와 클럭 마스크부(120)는 각 채널에 대하여 일대일로 구성되어 각 채널에 대하여 개별적으로 연결된다.
각 매치부(110)는 개별 DUT의 응답신호에 대한 매치 조건이 미리 설정된 매치 조건 레지스터(111)를 각각 구비하고, 테스트 장치(10)에서 각각의 테스트 대상 칩(DUT)에 인가된 테스트 데이터와 명령에 대한 각 테스트 대상 칩(DUT)의 개별 응답신호(CMD, DAT0-7)를 검출하여 상기 매치 조건 레지스터(111)에 미리 설정된 매치 조건과 논리적으로 비교하여 그 논리적 조합 결과를 출력한다.
각 클럭 마스크부(120)는 각 매치부(110)의 논리적 비교결과와 테스트 장치(10)의 각 DUT 드라이브 신호(DR)를 조합하여 해당 DUT에 대한 다른 클럭의 마스크 신호를 생성하여 각 테스트 대상 칩(DUT)으로 출력한다.
이로써 본 발명에 의한 테스트 장치는, 불규칙한 응답 지연시간을 갖는 플래시 메모리 카드 또는 내장 메모리 카드에 대하여 동일한 포맷 채널로 클럭신호의 할당이 가능하게 된다.
도 5는 본 발명의 다른 실시 형태에 의한 플래시 메모리 카드/내장 메모리 카드 테스트 장치의 주요부 구성을 도시한 블록도로서, 본 발명은, 테스트를 위한 패턴 발생기(PG)와 타이밍 발생기(TG) 및 포맷 제어기(FC)를 구비하여 테스트 데이터와 명령을 출력하는 범용 테스트 장치(10)의 인터페이스부 또는 핀 일렉트로닉스부에 탑재되는 인터페이스 일체형 응답-인식 클럭 마스크부(100a)로도 구성이 가능하다.
인터페이스 일체형 응답-인식 클럭 마스크부(100a)는, 도 5에 예시된 바와 같이, 테스트를 위한 패턴 발생기(PG)와 타이밍 발생기(TG) 및 포맷 제어기(FC)를 구비하여 테스트 데이터와 명령을 출력하는 테스트 장치(10)의 인터페이스부 또는 핀 일렉트로닉스부에 일체로 내장되는 형태로 구성되며, 매치 조건 레지스터(111)를 각각 구비한 다수의 매치부(110)와, 다수의 클럭 마스크부(120)로 구성된다.
매치부(110)는 개별 DUT의 응답신호에 대한 매치 조건이 미리 설정된 매치 조건 레지스터(111)를 각각 구비하고, 테스트 장치(10)에서 각각의 DUT에 인가된 테스트 데이터와 명령에 대한 각 테스트 대상 칩(DUT)의 개별 응답신호(A1-D1, A2-D2)를 검출하여 상기 매치 조건 레지스터(111)에 미리 설정된 매치 조건과 논리적으로 비교하여 그 논리적 조합 결과를 출력한다.
클럭 마스크부(120)는 각 매치부(110)의 논리적 비교결과와 각 DUT 드라이브 신호를 조합하여 다른 DUT에 대한 클럭 마스크 신호(A2-D2, A1-D1)를 생성하여 각 DUT로 출력한다. 이 경우 하나의 클럭 마스크부(120)는 인터페이스부 또는 핀 일렉트로닉스부에서 확장된 각 채널 수에 대응하는 개수의 마스크(121-124)로 구성되는 것이 바람직하며, 이들 각각의 마스크(121-124)는 인터페이스부 또는 핀 일렉트로닉스부에서 확장된 각 채널에 대하여 개별적으로 설치되어 구성된다.
도 6a와 도 6b는 본 발명에 따른 플래시 메모리 카드/내장 메모리 카드 테스트 방법에서 실행 가능한 폴링 체크 패턴 프로그램의 두 가지 동작 흐름 예를 각각 구분하여 도시한 순서도로서, 테스트를 위한 패턴 발생기와 타이밍 발생기 및 포맷 제어기를 구비하여 테스트 데이터와 명령을 출력하는 테스트 장치(10)와 테스트 대상 칩(DUT) 사이에 연결되고 개별 DUT의 응답신호에 대한 매치 조건을 미리 설정할 수 있는 매치 조건 레지스터(111)가 구비된 응답-인식 클럭 마스크부(100) 또는 인터페이스부 또는 핀 일렉트로닉스부에 탑재되는 인터페이스 일체형 응답-인식 클럭 마스크부(100a)를 이용하여 플래시 메모리 카드 또는 내장 메모리 카드를 테스트시 폴링하는 방법을 예시하고 있다.
도 6a에 예시된 바와 같이 본 발명에 따른 플래시 메모리 카드/내장 메모리 카드 테스트방법에서 실행 가능한 폴링 방법의 한 실시 예는, 응답-인식 클럭 마스크부(100) 또는 인터페이스 일체형 응답-인식 클럭 마스크부(100a)의 매치조건 레지스터에 모든 DUT에 대한 매치 조건, 테스트 명령, 및 테스트 데이터의 동작조건을 설정하는 단계(S101), 각 DUT에 클럭을 토글시키고 테스트 명령을 판독하는 단계(S102), DUT의 응답 시간이 경과 여부를 판단하는 단계(S104), 및 판단 결과 클럭 토글 및 테스트 명령 판독단계로 복귀하거나 또는 DUT에 대한 응답 시간이 경과하면 모든 DUT의 응답 신호를 읽고 폴링 동작을 종료하는 단계(S105)를 포함하여 이루어진다.
도 6b에 예시된 바와 같이 본 발명에 따른 플래시 메모리 카드/내장 메모리 카드 테스트 방법에서 실행 가능한 폴링 방법의 다른 실시 예는, 응답-인식 클럭 마스크부 또는 인터페이스 일체형 응답-인식 클럭 마스크부(100a)의 매치조건 레지스터에 모든 DUT에 대한 매치 조건, 테스트 명령, 및 테스트 데이터의 동작조건을 설정하는 단계(S101), 각 DUT에 클럭을 토글시키고 테스트 명령을 판독하는 단계(S102), 모든 DUT로부터 응답이 있는지 또는 DUT의 응답 시간이 경과되는지의 여부를 각각 판단하는 단계(S103,S104), 및 판단 결과 클럭 토글 및 테스트 명령 판독단계로 복귀하거나, 또는 모든 DUT로부터 응답이 있거나(S103의 Y분기) 각 DUT에 대한 응답 시간이 경과하는 경우(S104의 Y분기) 모든 DUT의 응답 신호를 읽고 동작을 종료하는 단계(S105)를 포함하여 이루어진다.
도 7의 (a)와 (b)는 본 발명에 따른 메모리 카드/내장 메모리 카드 테스트 장치 및 방법을 통한 테스트시의 폴링 체크에 대한 동작 타이밍도를 기존의 경우(a)와 비교하여 예시하는 도면으로서, 이들 도 4 내지 도 7의 도면을 참고로 하여, 본 발명에 따른 테스트 장치 및 방법의 전체적인 동작과 그 효과를 설명한다.
먼저, 본 발명에서는 테스트 장치(10)와 다수 개의 테스트 대상 칩(DUT) 사이에, 각 DUT의 명령 응답 지연 주기를 DUT 별로 개별 인식하여 클럭 신호를 마스크할 수 있는 응답-인식 클럭 마스크부(100)를 도 4에 예시된 바와 같이 대응되게 연결하여 구비하거나, 또는 테스트 장치(10) 내에 인터페이스부 또는 핀 일렉트로닉스부에 인터페이스 일체형 응답-인식 클럭 마스크부(100a)를 구비하고 그 후단에 도 5에 예시된 바와 같이 다수 개의 테스트 대상 칩(DUT)을 대응시켜 연결한다.
이후 테스트 장치(10)에서 응답-인식 클럭 마스크부(100) 또는 인터페이스 일체형 응답-인식 클럭 마스크부(100a)의 각 매치조건 레지스터(111)에 모든 DUT에 대한 테스트 명령(CMD), 및 테스트 데이터의 동작 조건(DAT0:H/L/X) 등을 설정하여 저장(S101)시킨 후 클럭을 토글시키고 응답-인식 클럭 마스크부(100)를 통해 테스트 데이터(DAT0-7)와 명령(CMD)을 각 DUT에 인가한다.
이때 응답-인식 클럭 마스크부(100) 또는 인터페이스 일체형 응답-인식 클럭 마스크부(100a)의 각 매치부(110)에서는 상기 DUT로부터 테스트 데이터(DAT0-7)와 명령(CMD)에 대한 개별 응답신호를 버퍼 및 플립 플롭을 통해 검출하여 매치 조건 레지스터(111)에 미리 설정된 매치 조건과 논리적으로 비교하여 그 논리적 조합 결과를 출력한다.
마지막으로 응답-인식 클럭 마스크부(100) 또는 인터페이스 일체형 응답-인식 클럭 마스크부(100a)의 각 클럭 마스크부(120)에서는 각 매치부(110)의 논리적 비교결과와 테스트 장치(10)의 각 DUT 드라이브 신호(DR)를 조합하여 해당 DUT에 대한 다른 클럭의 마스크 여부를 결정하여 각 DUT로 출력함으로써, 응답-인식 클럭 마스크부(100)에 의해 이루어지는 각 DUT에 대한 클럭 마스크 동작이 도 7의 (b)의 동작 타이밍도에 도시된 바와 같이 개별 DUT에 대해서 시간적으로 중복되는 상태로 처리 가능하게 되며, 따라서 본 발명은 기존의 ATE 장치와 관계없이 불규칙한 응답 지연 시간을 갖는 각각의 DUT의 응답신호를 개별 인식할 수 있게 한다.
따라서 이들 개별 DUT에 대한 폴링 동작은 도 6a 및 도 6b에 예시된 바와 같이 각 DUT에 대한 클럭 토글 및 테스트 명령을 판독(S102)하여, 모든 DUT에 대한 개별 응답 신호의 유/무를 동시에 검출할 수 있게 하며, 이로써 모든 DUT으로부터 응답 신호가 있는지(S103) 또는 모든 DUT에 대한 응답 시간이 경과되는지(S104)의 여부를 확인하여, 그 판단 결과를 통해 PG의 SC에서 각 DUT의 클럭을 마스크하는 절차를 실행하지 않고도 모든 DUT에 대한 폴링 동작이 개별적이면서도 전체적으로 실시(S105)될 수 있게 하여, 테스트 시간을 전체적으로 줄일 수 있게 한다.
이상의 본 발명에 따르면, 각 DUT의 응답상태를 응답-인식 클럭 마스크부(100) 또는 인터페이스 일체형 응답-인식 클럭 마스크부(100a)의 각 매치조건 레지스터(111)에 저장된 값과 비교하여 해당 DUT에 대한 다른 클럭(CLK) 신호의 마스크 여부를 즉시 결정할 수 있게 하므로, 테스트 장치의 시퀀스 제어부에서 각 DUT의 응답을 인식할 필요가 없으며, 아울러 개별 포맷 채널을 할당할 필요조차 없게 한다. 따라서 동일한 포맷 채널로 클럭(CLK) 신호로 할당이 가능하므로 테스트 장치의 구조와 무관하게 폴링 체크를 수행할 수 있게 된다.
또한 본 발명은 개별 DUT 처리가 어려운 공유 자원 구조의 ATE에서 구현가능하며, 동시 테스트수에 대한 제약 없이 채널 수를 확장 가능하므로 테스트 시간을 단축시킬 수 있는 이점이 있다.
10 : 테스트 장치 100 : 응답-인식 클럭 마스크부
100a : 인터페이스 일체형 응답-인식 클럭 마스크부
111 : 매치조건 레지스터 110 : 매치부
120 : 클럭 마스크부 121-124 : 마스크

Claims (6)

  1. 플래시 메모리 카드 또는 내장 메모리 카드 테스트 장치에 있어서,
    테스트를 위한 패턴 발생기와 타이밍 발생기 및 포맷 제어기를 구비하여 테스트 데이터와 명령을 출력하는 테스트 장치(10)와 다수 개의 테스트 대상 칩(DUT) 사이에 연결되며, 상기 테스트 장치(10)에서 출력되는 테스트 데이터와 명령을 각각의 테스트 대상 칩(DUT)에 인가하거나 또는 각 테스트 대상 칩(DUT)의 개별 응답신호를 검출하여 미리 설정된 매치 조건과 논리적으로 조합하고 그 조합한 결과로 해당 DUT에 대한 다른 클럭의 마스크 여부를 즉시 결정하여 DUT에 전달하는 응답-인식 클럭 마스크부(100);를 포함하여, 불규칙한 응답 지연시간을 갖는 플래시 메모리 카드 또는 내장 메모리 카드에 대하여 동일한 포맷 채널로 클럭신호의 할당이 가능하도록 구성되되,
    상기 응답-인식 클럭 마스크부(100)는,
    개별 DUT의 응답신호에 대한 매치 조건이 미리 설정된 매치 조건 레지스터(111)를 각각 구비하고, 상기 테스트 장치(10)에서 각각의 테스트 대상 칩(DUT)에 인가된 테스트 데이터와 명령에 대한 각 테스트 대상 칩(DUT)의 개별 응답신호(CMD, DAT0-7)를 검출하여 상기 매치 조건 레지스터(111)에 미리 설정된 매치 조건과 논리적으로 비교하는 다수의 매치부(110);
    상기 각 매치부(110)의 논리적 비교결과와 상기 테스트 장치(10)의 각 DUT 드라이브 신호(DR)를 조합하여 해당 DUT에 대한 다른 클럭의 마스크 신호를 생성하여 각 테스트 대상 칩(DUT)으로 출력하는 다수의 클럭 마스크부(120);를 포함하여 구성되는 것을 특징으로 하는 플래시 메모리 카드/내장 메모리 카드 테스트 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 응답-인식 클럭 마스크부(100)는
    테스트 장치(10)와 테스트 대상 칩(DUT)을 연결하는 인터페이스부 또는 핀 일렉트로닉스부에 일체로 내장되는 인터페이스 일체형 응답-인식 클럭 마스크부(100a)로 구성되는 것을 특징으로 하는 플래시 메모리 카드/내장 메모리 카드 테스트 장치.
  4. 제3항에 있어서, 상기 인터페이스 일체형 응답-인식 클럭 마스크부(100a)는,
    상기 인터페이스부 또는 핀 일렉트로닉스부에서 확장된 각 채널에 대하여 개별적으로 클럭 마스크부(120)가 설치되는 것을 특징으로 하는 플래시 메모리 카드/내장 메모리 카드 테스트 장치.
  5. 테스트를 위한 패턴 발생기와 타이밍 발생기 및 포맷 제어기를 구비하여 테스트 데이터와 명령을 출력하는 테스트 장치(10)와 테스트 대상 칩(DUT) 사이에 연결되고 개별 DUT의 응답신호에 대한 매치 조건을 미리 설정할 수 있는 매치 조건 레지스터(111)가 구비된 응답-인식 클럭 마스크부(100) 또는 인터페이스 일체형 응답-인식 클럭 마스크부(100a)를 이용하여 플래시 메모리 카드 또는 내장 메모리 카드를 테스트하는 방법에 있어서,
    (a) 상기 응답-인식 클럭 마스크부(100) 또는 인터페이스 일체형 응답-인식 클럭 마스크부(100a)의 매치조건 레지스터에 모든 테스트 대상 칩(DUT)에 대한 매치 조건, 테스트 명령, 및 테스트 데이터의 동작조건을 설정하는 단계;
    (b) 상기 각 DUT에 클럭을 토글시키고 테스트 명령을 판독하는 단계;
    (c) 상기 각 DUT의 응답 시간이 경과 여부를 판단하는 단계; 및
    (d) 상기 판단 결과 클럭 토글 및 테스트 명령 판독단계로 복귀하거나, 또는 각 DUT에 대한 응답 시간이 경과하는 경우 모든 DUT의 응답 신호를 읽고 동작을 종료하는 단계;를 포함하여, 불규칙한 응답 지연시간을 갖는 플래시 메모리 카드 또는 내장 메모리 카드에 대하여 동일한 포맷 채널로 클럭 할당이 가능하도록 구성되는 것을 특징으로 하는 플래시 메모리 카드/내장 메모리 카드 테스트 방법.
  6. 테스트를 위한 패턴 발생기와 타이밍 발생기 및 포맷 제어기를 구비하여 테스트 데이터와 명령을 출력하는 테스트 장치(10)와 테스트 대상 칩(DUT) 사이에 연결되고 개별 DUT의 응답신호에 대한 매치 조건을 미리 설정할 수 있는 매치 조건 레지스터(111)가 구비된 응답-인식 클럭 마스크부(100) 또는 인터페이스 일체형 응답-인식 클럭 마스크부(100a)를 이용하여 플래시 메모리 카드 또는 내장 메모리 카드를 테스트하는 방법에 있어서,
    (a) 상기 응답-인식 클럭 마스크부(100) 또는 인터페이스 일체형 응답-인식 클럭 마스크부(100a)의 매치조건 레지스터에 모든 테스트 대상 칩(DUT)에 대한 매치 조건, 테스트 명령, 및 테스트 데이터의 동작조건을 설정하는 단계;
    (b) 상기 각 DUT에 클럭을 토글시키고 테스트 명령을 판독하는 단계;
    (c) 상기 모든 DUT로부터 응답이 있는지 또는 각 DUT의 응답 시간이 경과하는지의 여부를 판단하는 단계; 및
    (d) 상기 판단 결과, 클럭 토글 및 테스트 명령 판독단계로 복귀하거나, 또는 모든 DUT로부터 응답이 있거나 각 DUT에 대한 응답 시간이 경과하는 경우 모든 DUT의 응답 신호를 읽고 동작을 종료하는 단계;를 포함하여, 불규칙한 응답 지연시간을 갖는 플래시 메모리 카드 또는 내장 메모리 카드에 대하여 동일한 포맷 채널로 클럭 할당이 가능하도록 구성되는 것을 특징으로 하는 플래시 메모리 카드/내장 메모리 카드 테스트 방법.
KR1020120151100A 2012-12-21 2012-12-21 플래시 메모리 카드/내장 메모리 카드 테스트 장치 및 방법 KR101266601B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120151100A KR101266601B1 (ko) 2012-12-21 2012-12-21 플래시 메모리 카드/내장 메모리 카드 테스트 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120151100A KR101266601B1 (ko) 2012-12-21 2012-12-21 플래시 메모리 카드/내장 메모리 카드 테스트 장치 및 방법

Publications (1)

Publication Number Publication Date
KR101266601B1 true KR101266601B1 (ko) 2013-05-22

Family

ID=48666677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120151100A KR101266601B1 (ko) 2012-12-21 2012-12-21 플래시 메모리 카드/내장 메모리 카드 테스트 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101266601B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113961405A (zh) * 2021-09-30 2022-01-21 北京百度网讯科技有限公司 状态切换指令验证方法、装置、电子设备及存储介质
KR20220085978A (ko) * 2020-12-16 2022-06-23 와이아이케이 주식회사 반도체 소자 검사 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100340715B1 (ko) 1999-10-25 2002-06-20 윤종용 개선된 테스트 능력을 가지는 반도체 테스트 장치
JP2011089914A (ja) * 2009-10-23 2011-05-06 Renesas Electronics Corp 半導体集積回路の試験装置及びその試験方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100340715B1 (ko) 1999-10-25 2002-06-20 윤종용 개선된 테스트 능력을 가지는 반도체 테스트 장치
JP2011089914A (ja) * 2009-10-23 2011-05-06 Renesas Electronics Corp 半導体集積回路の試験装置及びその試験方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220085978A (ko) * 2020-12-16 2022-06-23 와이아이케이 주식회사 반도체 소자 검사 장치
KR102440440B1 (ko) * 2020-12-16 2022-09-06 와이아이케이 주식회사 반도체 소자 검사 장치
CN113961405A (zh) * 2021-09-30 2022-01-21 北京百度网讯科技有限公司 状态切换指令验证方法、装置、电子设备及存储介质
CN113961405B (zh) * 2021-09-30 2022-10-28 北京百度网讯科技有限公司 状态切换指令验证方法、装置、电子设备及存储介质

Similar Documents

Publication Publication Date Title
US6557128B1 (en) Semiconductor test system supporting multiple virtual logic testers
US8127187B2 (en) Method and apparatus of ATE IC scan test using FPGA-based system
US8943377B2 (en) On-chip detection of types of operations tested by an LBIST
KR101989431B1 (ko) 테스트 블록의 동시실행을 제어하는 단순화된 컨피규레이션을 지원하는 테스트 시스템
US6424926B1 (en) Bus signature analyzer and behavioral functional test method
KR20010104362A (ko) 교차-ｄｕｔ 및 내부-ｄｕｔ 비교를 이용한 집적 회로디바이스의 병렬 테스트
KR20010104719A (ko) 단일 테스터 채널을 이용하여 다수의 디바이스의 테스트를병행하기 위한 분산형 인터페이스
JP2014532861A (ja) プログラム可能な試験機器
JP4334463B2 (ja) 半導体集積回路のテスト装置および方法
US20150058685A1 (en) Method and system of testing semiconductor memory
CN110954808A (zh) 具有模拟测试总线的有限引脚测试接口
CN108957301B (zh) 用于可测试芯片的测试方法、装置及可测试芯片内置电路
KR101266601B1 (ko) 플래시 메모리 카드/내장 메모리 카드 테스트 장치 및 방법
US8839063B2 (en) Circuits and methods for dynamic allocation of scan test resources
KR100851550B1 (ko) 테스트 시스템 및 그것의 고전압 측정 방법
CN112147482B (zh) 一种并行测试系统及其测试方法
CN107607853B (zh) 芯片的调试方法、装置、存储介质和处理器
JP2005528596A (ja) マルチタスク・アルゴリズミック・パターン・ジェネレータを有する半導体試験システム
US8521463B2 (en) System for performing electrical characterization of asynchronous integrated circuit interfaces
US20030033557A1 (en) Semiconductor memory testing device
US8072232B2 (en) Test apparatus that tests a device under test having a test function for sequentially outputting signals
US6198700B1 (en) Method and apparatus for retiming test signals
KR100660640B1 (ko) 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법
CN103137211A (zh) 一种nvm内建自测电路的仿真测试系统
US8117004B2 (en) Testing module, testing apparatus and testing method

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160307

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170510

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 6