JP3769932B2 - スイッチング素子のゲート駆動回路 - Google Patents
スイッチング素子のゲート駆動回路 Download PDFInfo
- Publication number
- JP3769932B2 JP3769932B2 JP10902798A JP10902798A JP3769932B2 JP 3769932 B2 JP3769932 B2 JP 3769932B2 JP 10902798 A JP10902798 A JP 10902798A JP 10902798 A JP10902798 A JP 10902798A JP 3769932 B2 JP3769932 B2 JP 3769932B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- positive
- power supply
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＩＧＢＴなどのスイッチング素子のゲート駆動回路に関する。
【０００２】
【従来の技術】
一般的には、ＩＧＢＴなどの電圧制御形スイッチング素子（以下ＩＧＢＴと称す）を制御するゲート駆動回路は、図５に示すように構成されている。図５において、５１はＩＧＢＴで、このＩＧＢＴ５１のゲートには、（＋１５Ｖ）の正側電源５２と、（−１０Ｖ）の負側電源５３からの電圧が正側スイッチ５４、負側スイッチ５５、ゲート抵抗５６および配線インダクタンス５７を介して印加されるように構成されている。正側スイッチ５４と負側スイッチ５５はゲート信号により制御される。５８、５９は正転、反転アンプ、６０はゲート容量である。
【０００３】
図５のように構成された一般的なＩＧＢＴのゲート駆動回路における電源電圧は、ＩＧＢＴのゲート電圧定格範囲内に設定されるため、通常、＋１５Ｖから−１０Ｖ（−１５Ｖの場合もある）の範囲内であることが多い。
【０００４】
【発明が解決しようとする課題】
ＩＧＢＴなどのスイッチング素子のゲート駆動回路において、スイッチング素子が大容量化すると、ゲート容量もほぼ比例して増加するため、制御すべきゲート電荷量が多くなって損失も増すことになる。このような条件下でゲート電荷を高速に制御しようとしても、ＩＧＢＴのゲートへの配線インダクタンスの影響で電流変化率が制限されるため、ゲート電荷変化速度には上限が生じてしまう問題がある。
【０００５】
このため、従来は、ゲート配線を太くしたり、短くしたりすることによって配線インダクタンスを低下させて、必要な電流変化率を達成する手段を採用している。しかし、ゲート配線を太くしたり、短くしたりすると、ゲート配線の配置などのレイアウト面で制約が生じてしまう問題も発生する。
【０００６】
この発明は上記の事情に鑑みてなされたもので、低損失でかつ高速スイッチングが可能でしかも配線のレイアウト面が容易になるスイッチング素子のゲート駆動回路を提供することを課題とする。
【０００７】
この発明は、上記の課題を達成するために、ゲート信号によるオンオフ制御される第１、第２スイッチを介して正負側電源電圧をスイッチング素子のゲートに印加して、その素子をスイッチング制御させるように構成し、前記正負側電源電圧よりも高い電圧を有する高圧正負側電源を設け、この高圧正負側電源電圧を、ゲート信号から得られるタイミングジェネレータ出力信号によりオンオフ制御される第３、第４スイッチを介してスイッチング素子のゲートに印加させるようにしたスイッチング素子のゲート駆動回路において、
前記高圧正負側電源電圧が第３、第４スイッチを介して印加される点をスイッチング素子のゲート端子に近い電路とし、前記正負電源電圧が第１、第２スイッチを介して印加される点をスイッチング素子のゲート端子から遠い電路とし、両電路間にインダクタンスの電流エネルギを速やかに吸収する抵抗を介挿したことを特徴とするものである。
【００１０】
【発明の実施の形態】
以下この発明の実施の形態を図面に基づいて説明する。図１はこの発明の実施の形態を示す回路構成図で、図１において、１１、１２は、（＋５０Ｖ）の高圧正側電源および（−５０Ｖ）の高圧負側電源で、両電源１１、１２は直列接続される。高圧正側電源１１の正極は、図示極性のダイオード１３と高圧正側スイッチ１４を介してＩＧＢＴ１５のゲート端子に接続される。また、高圧負側電源１２の負極は、図示極性のダイオード１６と高圧負側スイッチ１７を介してＩＧＢＴ１５のゲート端子に接続される。
【００１１】
１８、１９は通常の＋１５Ｖの正側電源および−１０Ｖの負側電源で、両電源１８、１９は直列接続される。正側電源１８の正極は、図示極性のダイオード２０と正側スイッチ２１を介して出力抵抗２２の一端に接続される。また、負側電源１９の負極は、図示極性のダイオード２３と負側スイッチ２４を介して出力抵抗２２の一端に接続される。出力抵抗２２の他端はＩＧＢＴ１５のゲート端子に接続される。正側スイッチ２１および負側スイッチ２４は正転アンプ２５および反転アンプ２６を介して供給されるゲート信号により制御される。また、ゲート信号は、高圧正側スイッチ１４と高圧負側スイッチ１７を制御するタイミングジェネレータ２７（詳細を後述する）に供給される。２８は配線インダクタンス、２９はゲート容量である。また、高圧正側電源１１と高圧負側電源１２との共通接続点３０は、正側電源１８と負側電源１９との共通接続点３１と接続されてＩＧＢＴ１５のドレインに接続される。
【００１２】
前記タイミングジェネレータ２７は、図２に示すように、ゲート信号が供給されるローパスフィルタ（ＬＰＦ）２７ａと、このＬＰＦ２７ａの出力を微分し、出力に正負微分パルスを得る微分器２７ｂと、この微分器２７ｂから出力される正負微分パルスが供給され、この微分パルスから高圧正側スイッチ１４と高圧負側スイッチ１７をオン制御するための整形された短いパルスを得る正側用と負側用のヒステリシス付きの２値化部２７ｃ，２７ｄから構成される。
【００１３】
次に上記のように構成された実施の形態の動作を述べるに、ＩＧＢＴ１５のゲート電圧範囲は、あくまでもＩＧＢＴ１５のゲート端子に印加される電圧の制限範囲内であり、ゲート駆動回路の出力端子が、この電圧を越えたとしてもＩＧＢＴ１５のゲート端子の電圧が許容範囲内であれば問題はないものとする。このため、上記タイミングジェネレータ２７からの短いパルスでスイッチ１４、１７をオン制御した。また、電流変化率は、配線インダクタンスとそれに印加される電圧によって決定される。そこで、上記形態では、スイッチング開始直後に限ってゲート端子に、ＩＧＢＴ１５のゲート電圧定格範囲を越える電圧を印加させて、電流値を急速に立ち上げ（立ち下げ）ようにしたものである。
【００１４】
このため、上記形態では、従来の電源１８、１９の１組に加えて、従来の電源電圧より高い電圧の電源１１、１２を１組追加した。このような構成において、スイッチングを行う場合には、スイッチング初期段階のみ高圧正負側電源１１、１２によってＩＧＢＴ１５を駆動し、ゲート電流がある程度大きくなった段階で従来の通常電源１８、１９による駆動に切り替える。このような駆動となるように、高圧正側および負側スイッチ１４、１７に対するスイッチングのタイミングを図３に示すように、タイミングジェネレータ２７によって制御する。
【００１５】
すなわち、図３Ａに示すゲート信号が、図２のＬＰＦ２７ａに入力されると、そのゲート信号は、図３Ｂのような波形になる。この波形を図２の微分器２７ｂで微分すると図３Ｃのような正負の微分パルス波形となる。正の微分パルス波形はヒステリシス付き２値化部２７ｃに入力され、その出力に図３Ｄに示すパルス波形を得て、このパルス波形で高圧正側スイッチ１４をオン制御する。このオン制御されている時間だけ、ＩＧＢＴ１５のゲート端子に一定時間正の高圧電圧を印加させて、ＩＧＢＴ１５をターンオンの最初だけ駆動させる。また、負の微分波形は、ヒステリシス付き２値化部２７ｄに入力され、その出力に図３Ｅに示すパルス波形を得て、このパルス波形で高圧負側スイッチ１７をオン制御する。このオン制御されている時間だけ、ＩＧＢＴ１５のゲート端子に一定時間負の高圧電圧を印加させて、ＩＧＢＴ１５をターンオフの最初だけ駆動させる。
【００１６】
図４はタイミングジェネレータ２７によるＩＧＢＴ１５のターンオン、ターンオフのパターンを示すゲート駆動回路の動作説明図で、図４ａはＩＧＢＴ１５のターンオフ定常状態（図３の期間α）のときのもので、図３の期間αでは通常電源の負側スイッチ２４がオンして、ＩＧＢＴ１５のゲートには、ゲート定格電圧範囲内の負のバイアスがかかる。
【００１７】
上記状態において、ターンオン指令が入ると（図３の期間β）、通常電源の負側スイッチ２４がオフになると同時に正側の２つのスイッチ１４、２１がオンになる（図４ｂ）。高圧正側スイッチ１４のオンにより、高圧正側電源１１からＩＧＢＴ１５に駆動電流が流れて、ＩＧＢＴ１５がターンオンする。しばらくすると（図３に示す期間βが経過する間）、高圧正側スイッチ１４はオフになり、通常電源側の正側スイッチ２１だけが、図４ｃのようにオンを継続することによって、ＩＧＢＴ１５のゲート定格電圧範囲内の正のバイアスがかかる（図３の期間γ）。
【００１８】
その後、ターンオフ指令が入ると（図３の期間δ）、通常電源の正側スイッチ２１が、オフになるのと同時に負側の２つのスイッチ１７、２４がオンになる（図４ｄ）。この段階（図３の期間δ）では、電圧の絶対値が大きい高圧負側電源１２から負側スイッチ１７を介してＩＧＢＴ１５へターンオフ電流が流れる。しばらくすると（図３に示す期間δが経過する間）、高圧負側スイッチ１７はオフし、通常電源の負側スイッチ２４のみがオンを継続する状態になる（図３の期間α１）。
【００１９】
上記のようにスイッチング開始直後は高圧電源１１からの高電圧によってＩＧＢＴ１５はターンオン（ドライブ）されるために、ゲート電荷の出し入れが高速化される。
【００２０】
なお、高圧電源によるＩＧＢＴ１５の駆動時には、出力抵抗２２は必要がないが、しかし、通常電源による駆動に切り替えた直後は、インダクタンスに電流が流れているため、このインダクタンスのエネルギによってＩＧＢＴ１５のゲート端子電圧が高くなり過ぎが生じ、通常電源を越える電圧が印加される可能性がある。また、通常電源による駆動は、ゲート電圧を安定化させるということが、この実施の形態の目的で、積極的なゲート電荷の出し入れは行わない（これは高圧電源によって行われるから）。
【００２１】
このため、図１に示すようにゲート駆動回路を構成すれば、通常電源の出力抵抗２２を高く設定することが可能になり、インダクタンスのエネルギを、この出力抵抗２２によって速やかに吸収させ、ＩＧＢＴ１５のゲート端子の電圧変化を抑えることができるようになる。
【００２２】
【発明の効果】
以上述べたように、この発明によれば、スイッチング開始初期段階でのゲート電流の立ち上がり、立ち下がりが素早くなるため、大容量のゲート容量を持つＩＧＢＴでも高速なゲート駆動が可能となるとともに、従来のゲート駆動回路ではゲート電荷変化速度の制約によって実現できなかった高速かつ低損失スイッチングが可能となる利点がある。また、高圧電源の電圧を高くしてやれば、配線インダクタンスを無理に低減しなくても済むようになるため、配置などのレイアウト面が容易になる。
【図面の簡単な説明】
【図１】この発明の実施の形態を示す回路構成図。
【図２】タイミングジェネレータの詳細を示すブロック図。
【図３】タイミングジェネレータの動作を述べるためのタイミングチャート。
【図４】ａはターンオフ定常状態、ｂはターンオン過渡状態、ｃはターンオン定常状態、ｄはターンオフ過渡状態をそれぞれ示す説明図。
【図５】従来のゲート駆動回路を示す回路構成図。
【符号の説明】
１１…高圧正側電源
１２…高圧負側電源
１３、１６、２０、２３…ダイオード
１４…高圧正側スイッチ
１５…電圧制御形スイッチング素子
１７…高圧負側スイッチ
１８…正側電源
１９…負側電源
２１…正側スイッチ
２２…出力抵抗
２４…負側スイッチ
２７…タイミングジェネレータ
【発明の属する技術分野】
この発明は、ＩＧＢＴなどのスイッチング素子のゲート駆動回路に関する。
【０００２】
【従来の技術】
一般的には、ＩＧＢＴなどの電圧制御形スイッチング素子（以下ＩＧＢＴと称す）を制御するゲート駆動回路は、図５に示すように構成されている。図５において、５１はＩＧＢＴで、このＩＧＢＴ５１のゲートには、（＋１５Ｖ）の正側電源５２と、（−１０Ｖ）の負側電源５３からの電圧が正側スイッチ５４、負側スイッチ５５、ゲート抵抗５６および配線インダクタンス５７を介して印加されるように構成されている。正側スイッチ５４と負側スイッチ５５はゲート信号により制御される。５８、５９は正転、反転アンプ、６０はゲート容量である。
【０００３】
図５のように構成された一般的なＩＧＢＴのゲート駆動回路における電源電圧は、ＩＧＢＴのゲート電圧定格範囲内に設定されるため、通常、＋１５Ｖから−１０Ｖ（−１５Ｖの場合もある）の範囲内であることが多い。
【０００４】
【発明が解決しようとする課題】
ＩＧＢＴなどのスイッチング素子のゲート駆動回路において、スイッチング素子が大容量化すると、ゲート容量もほぼ比例して増加するため、制御すべきゲート電荷量が多くなって損失も増すことになる。このような条件下でゲート電荷を高速に制御しようとしても、ＩＧＢＴのゲートへの配線インダクタンスの影響で電流変化率が制限されるため、ゲート電荷変化速度には上限が生じてしまう問題がある。
【０００５】
このため、従来は、ゲート配線を太くしたり、短くしたりすることによって配線インダクタンスを低下させて、必要な電流変化率を達成する手段を採用している。しかし、ゲート配線を太くしたり、短くしたりすると、ゲート配線の配置などのレイアウト面で制約が生じてしまう問題も発生する。
【０００６】
この発明は上記の事情に鑑みてなされたもので、低損失でかつ高速スイッチングが可能でしかも配線のレイアウト面が容易になるスイッチング素子のゲート駆動回路を提供することを課題とする。
【０００７】
この発明は、上記の課題を達成するために、ゲート信号によるオンオフ制御される第１、第２スイッチを介して正負側電源電圧をスイッチング素子のゲートに印加して、その素子をスイッチング制御させるように構成し、前記正負側電源電圧よりも高い電圧を有する高圧正負側電源を設け、この高圧正負側電源電圧を、ゲート信号から得られるタイミングジェネレータ出力信号によりオンオフ制御される第３、第４スイッチを介してスイッチング素子のゲートに印加させるようにしたスイッチング素子のゲート駆動回路において、
前記高圧正負側電源電圧が第３、第４スイッチを介して印加される点をスイッチング素子のゲート端子に近い電路とし、前記正負電源電圧が第１、第２スイッチを介して印加される点をスイッチング素子のゲート端子から遠い電路とし、両電路間にインダクタンスの電流エネルギを速やかに吸収する抵抗を介挿したことを特徴とするものである。
【００１０】
【発明の実施の形態】
以下この発明の実施の形態を図面に基づいて説明する。図１はこの発明の実施の形態を示す回路構成図で、図１において、１１、１２は、（＋５０Ｖ）の高圧正側電源および（−５０Ｖ）の高圧負側電源で、両電源１１、１２は直列接続される。高圧正側電源１１の正極は、図示極性のダイオード１３と高圧正側スイッチ１４を介してＩＧＢＴ１５のゲート端子に接続される。また、高圧負側電源１２の負極は、図示極性のダイオード１６と高圧負側スイッチ１７を介してＩＧＢＴ１５のゲート端子に接続される。
【００１１】
１８、１９は通常の＋１５Ｖの正側電源および−１０Ｖの負側電源で、両電源１８、１９は直列接続される。正側電源１８の正極は、図示極性のダイオード２０と正側スイッチ２１を介して出力抵抗２２の一端に接続される。また、負側電源１９の負極は、図示極性のダイオード２３と負側スイッチ２４を介して出力抵抗２２の一端に接続される。出力抵抗２２の他端はＩＧＢＴ１５のゲート端子に接続される。正側スイッチ２１および負側スイッチ２４は正転アンプ２５および反転アンプ２６を介して供給されるゲート信号により制御される。また、ゲート信号は、高圧正側スイッチ１４と高圧負側スイッチ１７を制御するタイミングジェネレータ２７（詳細を後述する）に供給される。２８は配線インダクタンス、２９はゲート容量である。また、高圧正側電源１１と高圧負側電源１２との共通接続点３０は、正側電源１８と負側電源１９との共通接続点３１と接続されてＩＧＢＴ１５のドレインに接続される。
【００１２】
前記タイミングジェネレータ２７は、図２に示すように、ゲート信号が供給されるローパスフィルタ（ＬＰＦ）２７ａと、このＬＰＦ２７ａの出力を微分し、出力に正負微分パルスを得る微分器２７ｂと、この微分器２７ｂから出力される正負微分パルスが供給され、この微分パルスから高圧正側スイッチ１４と高圧負側スイッチ１７をオン制御するための整形された短いパルスを得る正側用と負側用のヒステリシス付きの２値化部２７ｃ，２７ｄから構成される。
【００１３】
次に上記のように構成された実施の形態の動作を述べるに、ＩＧＢＴ１５のゲート電圧範囲は、あくまでもＩＧＢＴ１５のゲート端子に印加される電圧の制限範囲内であり、ゲート駆動回路の出力端子が、この電圧を越えたとしてもＩＧＢＴ１５のゲート端子の電圧が許容範囲内であれば問題はないものとする。このため、上記タイミングジェネレータ２７からの短いパルスでスイッチ１４、１７をオン制御した。また、電流変化率は、配線インダクタンスとそれに印加される電圧によって決定される。そこで、上記形態では、スイッチング開始直後に限ってゲート端子に、ＩＧＢＴ１５のゲート電圧定格範囲を越える電圧を印加させて、電流値を急速に立ち上げ（立ち下げ）ようにしたものである。
【００１４】
このため、上記形態では、従来の電源１８、１９の１組に加えて、従来の電源電圧より高い電圧の電源１１、１２を１組追加した。このような構成において、スイッチングを行う場合には、スイッチング初期段階のみ高圧正負側電源１１、１２によってＩＧＢＴ１５を駆動し、ゲート電流がある程度大きくなった段階で従来の通常電源１８、１９による駆動に切り替える。このような駆動となるように、高圧正側および負側スイッチ１４、１７に対するスイッチングのタイミングを図３に示すように、タイミングジェネレータ２７によって制御する。
【００１５】
すなわち、図３Ａに示すゲート信号が、図２のＬＰＦ２７ａに入力されると、そのゲート信号は、図３Ｂのような波形になる。この波形を図２の微分器２７ｂで微分すると図３Ｃのような正負の微分パルス波形となる。正の微分パルス波形はヒステリシス付き２値化部２７ｃに入力され、その出力に図３Ｄに示すパルス波形を得て、このパルス波形で高圧正側スイッチ１４をオン制御する。このオン制御されている時間だけ、ＩＧＢＴ１５のゲート端子に一定時間正の高圧電圧を印加させて、ＩＧＢＴ１５をターンオンの最初だけ駆動させる。また、負の微分波形は、ヒステリシス付き２値化部２７ｄに入力され、その出力に図３Ｅに示すパルス波形を得て、このパルス波形で高圧負側スイッチ１７をオン制御する。このオン制御されている時間だけ、ＩＧＢＴ１５のゲート端子に一定時間負の高圧電圧を印加させて、ＩＧＢＴ１５をターンオフの最初だけ駆動させる。
【００１６】
図４はタイミングジェネレータ２７によるＩＧＢＴ１５のターンオン、ターンオフのパターンを示すゲート駆動回路の動作説明図で、図４ａはＩＧＢＴ１５のターンオフ定常状態（図３の期間α）のときのもので、図３の期間αでは通常電源の負側スイッチ２４がオンして、ＩＧＢＴ１５のゲートには、ゲート定格電圧範囲内の負のバイアスがかかる。
【００１７】
上記状態において、ターンオン指令が入ると（図３の期間β）、通常電源の負側スイッチ２４がオフになると同時に正側の２つのスイッチ１４、２１がオンになる（図４ｂ）。高圧正側スイッチ１４のオンにより、高圧正側電源１１からＩＧＢＴ１５に駆動電流が流れて、ＩＧＢＴ１５がターンオンする。しばらくすると（図３に示す期間βが経過する間）、高圧正側スイッチ１４はオフになり、通常電源側の正側スイッチ２１だけが、図４ｃのようにオンを継続することによって、ＩＧＢＴ１５のゲート定格電圧範囲内の正のバイアスがかかる（図３の期間γ）。
【００１８】
その後、ターンオフ指令が入ると（図３の期間δ）、通常電源の正側スイッチ２１が、オフになるのと同時に負側の２つのスイッチ１７、２４がオンになる（図４ｄ）。この段階（図３の期間δ）では、電圧の絶対値が大きい高圧負側電源１２から負側スイッチ１７を介してＩＧＢＴ１５へターンオフ電流が流れる。しばらくすると（図３に示す期間δが経過する間）、高圧負側スイッチ１７はオフし、通常電源の負側スイッチ２４のみがオンを継続する状態になる（図３の期間α１）。
【００１９】
上記のようにスイッチング開始直後は高圧電源１１からの高電圧によってＩＧＢＴ１５はターンオン（ドライブ）されるために、ゲート電荷の出し入れが高速化される。
【００２０】
なお、高圧電源によるＩＧＢＴ１５の駆動時には、出力抵抗２２は必要がないが、しかし、通常電源による駆動に切り替えた直後は、インダクタンスに電流が流れているため、このインダクタンスのエネルギによってＩＧＢＴ１５のゲート端子電圧が高くなり過ぎが生じ、通常電源を越える電圧が印加される可能性がある。また、通常電源による駆動は、ゲート電圧を安定化させるということが、この実施の形態の目的で、積極的なゲート電荷の出し入れは行わない（これは高圧電源によって行われるから）。
【００２１】
このため、図１に示すようにゲート駆動回路を構成すれば、通常電源の出力抵抗２２を高く設定することが可能になり、インダクタンスのエネルギを、この出力抵抗２２によって速やかに吸収させ、ＩＧＢＴ１５のゲート端子の電圧変化を抑えることができるようになる。
【００２２】
【発明の効果】
以上述べたように、この発明によれば、スイッチング開始初期段階でのゲート電流の立ち上がり、立ち下がりが素早くなるため、大容量のゲート容量を持つＩＧＢＴでも高速なゲート駆動が可能となるとともに、従来のゲート駆動回路ではゲート電荷変化速度の制約によって実現できなかった高速かつ低損失スイッチングが可能となる利点がある。また、高圧電源の電圧を高くしてやれば、配線インダクタンスを無理に低減しなくても済むようになるため、配置などのレイアウト面が容易になる。
【図面の簡単な説明】
【図１】この発明の実施の形態を示す回路構成図。
【図２】タイミングジェネレータの詳細を示すブロック図。
【図３】タイミングジェネレータの動作を述べるためのタイミングチャート。
【図４】ａはターンオフ定常状態、ｂはターンオン過渡状態、ｃはターンオン定常状態、ｄはターンオフ過渡状態をそれぞれ示す説明図。
【図５】従来のゲート駆動回路を示す回路構成図。
【符号の説明】
１１…高圧正側電源
１２…高圧負側電源
１３、１６、２０、２３…ダイオード
１４…高圧正側スイッチ
１５…電圧制御形スイッチング素子
１７…高圧負側スイッチ
１８…正側電源
１９…負側電源
２１…正側スイッチ
２２…出力抵抗
２４…負側スイッチ
２７…タイミングジェネレータ
Claims (1)
- ゲート信号によるオンオフ制御される第１、第２スイッチを介して正負側電源電圧をスイッチング素子のゲートに印加して、その素子をスイッチング制御させるように構成し、前記正負側電源電圧よりも高い電圧を有する高圧正負側電源を設け、この高圧正負側電源電圧を、ゲート信号から得られるタイミングジェネレータ出力信号によりオンオフ制御される第３、第４スイッチを介してスイッチング素子のゲートに印加させるようにしたスイッチング素子のゲート駆動回路において、
前記高圧正負側電源電圧が第３、第４スイッチを介して印加される点をスイッチング素子のゲート端子に近い電路とし、前記正負電源電圧が第１、第２スイッチを介して印加される点をスイッチング素子のゲート端子から遠い電路とし、両電路間にインダクタンスの電流エネルギを速やかに吸収する抵抗を介挿したことを特徴とするスイッチング素子のゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10902798A JP3769932B2 (ja) | 1998-04-20 | 1998-04-20 | スイッチング素子のゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10902798A JP3769932B2 (ja) | 1998-04-20 | 1998-04-20 | スイッチング素子のゲート駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11308084A JPH11308084A (ja) | 1999-11-05 |
| JP3769932B2 true JP3769932B2 (ja) | 2006-04-26 |
Family
ID=14499757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10902798A Expired - Fee Related JP3769932B2 (ja) | 1998-04-20 | 1998-04-20 | スイッチング素子のゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3769932B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003169465A (ja) * | 2001-11-30 | 2003-06-13 | Toshiba Corp | ゲート駆動回路、および電力変換装置 |
| JP2004072424A (ja) * | 2002-08-06 | 2004-03-04 | Denso Corp | Ｍｏｓゲートトランジスタのゲート駆動回路 |
| JP4323266B2 (ja) * | 2003-09-09 | 2009-09-02 | 三菱電機株式会社 | 半導体駆動回路 |
| JP3840241B2 (ja) | 2004-08-11 | 2006-11-01 | 株式会社東芝 | 電力用ｍｏｓｆｅｔのゲート駆動回路及びゲート駆動方法 |
| JP4682007B2 (ja) | 2004-11-10 | 2011-05-11 | 三菱電機株式会社 | 電力用半導体装置 |
| JP5331822B2 (ja) * | 2008-12-26 | 2013-10-30 | 株式会社アドバンテスト | スイッチ装置 |
| DE112009004404T5 (de) * | 2008-12-26 | 2012-08-16 | Advantest Corporation | Schaltvorrichtung und Prüfvorrichtung |
| JP5467979B2 (ja) * | 2010-09-14 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 高周波モジュール |
| CN105706366B (zh) * | 2013-11-13 | 2019-01-01 | 松下知识产权经营株式会社 | 栅极驱动电路以及使用该栅极驱动电路的电力变换装置 |
| CN117083803A (zh) * | 2021-03-22 | 2023-11-17 | 日产自动车株式会社 | 驱动电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02276488A (ja) * | 1989-04-18 | 1990-11-13 | Ricoh Co Ltd | Ｄｃモータの回転数制御方式 |
| JP2910859B2 (ja) * | 1989-09-29 | 1999-06-23 | 株式会社東芝 | 半導体素子の駆動回路 |
| JP3421507B2 (ja) * | 1996-07-05 | 2003-06-30 | 三菱電機株式会社 | 半導体素子の駆動回路 |
| JP3564893B2 (ja) * | 1996-09-02 | 2004-09-15 | 株式会社明電舎 | 電圧制御形スイッチング素子のゲート駆動回路 |
-
1998
- 1998-04-20 JP JP10902798A patent/JP3769932B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11308084A (ja) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100433799B1 (ko) | 전압구동형 스위칭 소자의 게이트 구동회로 | |
| US6242968B1 (en) | Semiconductor power converting apparatus | |
| US7405609B2 (en) | Circuit arrangement for driving an electrical circuit breaker at high voltage potential | |
| CN101820276B (zh) | 控制igbt的方法和栅极驱动器 | |
| JP4595670B2 (ja) | 電圧駆動型スイッチング素子の駆動装置 | |
| CN104871417A (zh) | 开关元件驱动电路、功率模块以及汽车 | |
| JP3769932B2 (ja) | スイッチング素子のゲート駆動回路 | |
| KR20030021118A (ko) | 구동제어장치 | |
| US8354811B2 (en) | Switching circuit for series configuration of IGBT transistors | |
| JPH11234104A (ja) | 半導体モジュール及びインバータ装置 | |
| US5801458A (en) | Direct current control circuit | |
| JP3581809B2 (ja) | インバータ | |
| CN111464007A (zh) | 全控型功率开关器件关断瞬间尖峰电压抑制方法和系统 | |
| US8258823B2 (en) | Method of and driver circuit for operating a semiconductor power switch | |
| JP2747911B2 (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| US7679425B2 (en) | Turn-off of gate-controlled switch | |
| JP7099199B2 (ja) | 駆動対象スイッチの駆動回路 | |
| CN112039505A (zh) | 用于运行电路的方法、电路以及机动车 | |
| JP3602011B2 (ja) | 制御回路 | |
| CN113497546A (zh) | 栅极驱动装置及栅极驱动方法、功率半导体模块和电力变换装置 | |
| JPH0389897A (ja) | 可変リラクタンスモータの駆動装置 | |
| JP2001286124A (ja) | ゲート駆動方法及びゲート駆動制御回路 | |
| JP2845524B2 (ja) | 静電誘導形トランジスタのゲート駆動回路 | |
| JPS625539B2 (ja) | ||
| JP2003299343A (ja) | 直列接続された電圧駆動型半導体素子の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |