JP2005267700A - 半導体集積回路およびそれを用いた磁気記憶装置 - Google Patents
半導体集積回路およびそれを用いた磁気記憶装置 Download PDFInfo
- Publication number
- JP2005267700A JP2005267700A JP2004075526A JP2004075526A JP2005267700A JP 2005267700 A JP2005267700 A JP 2005267700A JP 2004075526 A JP2004075526 A JP 2004075526A JP 2004075526 A JP2004075526 A JP 2004075526A JP 2005267700 A JP2005267700 A JP 2005267700A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- terminal
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/022—H-Bridge head driver circuit, the "H" configuration allowing to inverse the current direction in the head
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Abstract
【解決手段】 磁気ヘッド1に対して書き込み電流nIwを供給する1段構成の出力トランジスタMN200と、前記書き込み電流nIwの基準となる電流Iwを出力する電流源22と、前記電流Iwをゲート電圧に変換し、前記出力トランジスタMN200に対して一定の素子サイズ比を備えたダイオード接続のNMOSトランジスタMN202と、前記NMOSトランジスタMN202のゲート電圧を伝達し、出力インピーダンスを小さくするレギュレータ回路21と、前記レギュレータ回路21の出力を電源電圧とし、前記出力トランジスタのゲート電圧を制御するCMOS回路20とを設ける。そして、このような回路を、磁気記憶装置の書き込み回路として適用する。
【選択図】 図2
Description
10〜13,90〜93 H−ブリッジ回路の枝
11a 電圧切換部
11b 電流/電圧変換部
11c 書き込み電流設定部
20,31a〜31d,55a〜55c,56a〜56c CMOS回路
21,32b,33b,52b,53b レギュレータ回路
22,32a,33a,52a,53a 電流源
30a,30b,80,88 伝送路
32,33,52,53 ライト電流制限回路
50a〜50c,51a〜51c セレクタ
54,54a〜54c 書き込み電流可変駆動部
57a Iw駆動部
57b Ios駆動部
57c Ipd駆動部
81 サスペンション
82 プリアンプIC
83 リードチャネルIC
84 ディスク
85 ハードディスクコントローラ
86 モータ制御IC
87 サーボ機構
91a レプリカ回路
MN110,MN200,MN303,MN501〜503,MN910〜911 NMOSトランジスタ(出力トランジスタ)
MN201〜202,MN301〜MN302,MN510,MN511,MN912〜913 NMOSトランジスタ
MP301〜302,MP501〜503 PMOSトランジスタ(出力トランジスタ)
MP201,MP303,MP510,MP511 PMOSトランジスタ
Vcc,Vee 電源端子
Vp,Vn 電圧供給端子
Vss 基準電位端子
X,/X,Y,/Y 入力端子
ND10,ND11,ND20,ND90,ND91,Out1,Out2,Out11 出力端子
C1,C2 容量
Claims (11)
- 電源端子または基準電位端子と出力端子との間に設けられ、制御入力端子を第1の電圧にすることでONとなり、前記制御入力端子を第2の電圧にすることでOFFとなる1段構成の出力トランジスタと、
前記出力トランジスタをONにした際の出力電流に対し、前記出力電流の基準となる電流を発生する手段と、
前記発生した基準となる電流を変換して、前記第1の電圧を発生する手段と、
前記出力トランジスタの前記制御入力端子の電圧を、前記第1の電圧または前記第2の電圧に切り換える手段とを有することを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記第1の電圧を発生する手段は、前記第1の電圧の発生に伴う出力インピーダンスを小さくする機能を含むことを特徴とする半導体集積回路。 - 請求項2記載の半導体集積回路において、
前記第1の電圧または前記第2の電圧に切り換える手段は、CMOS回路で実現されることを特徴とする半導体集積回路。 - 請求項1〜3のいずれか1項に記載の半導体集積回路において、
前記第1の電圧を発生する手段は、前記出力トランジスタに対して一定の素子サイズ比を備えたダイオード接続のトランジスタを含むことを特徴とする半導体集積回路。 - 電源端子または基準電位端子と出力端子との間に設けられた1段構成の出力トランジスタと、
前記出力トランジスタとの間で制御入力端子間を導通した際にカレントミラー回路を構成するトランジスタを含み、前記出力トランジスタの出力電流を設定するレプリカ手段と、
前記制御入力端子間を導通する/導通しないを切り換える手段と、
前記制御入力端子間を導通する場合に、前記出力トランジスタをOFFにする手段と、
前記制御入力端子間を導通するように切り換えた際に、この切り換えに伴う駆動能力を向上させる手段とを有することを特徴とする半導体集積回路。 - 請求項5記載の半導体集積回路において、
前記導通する/導通しないを切り換える手段と前記出力トランジスタをOFFにする手段は、CMOS回路によって実現され、
前記駆動能力を向上させる手段は、レギュレータ回路によって実現されることを特徴とする半導体集積回路。 - 電流を発生する電流源と、
電源端子または基準電位端子と前記電流源との間に設けられ、第1の制御入力端子を備え、ダイオード接続によって前記電流源の電流を前記第1の制御入力端子の電圧に変換する第1のトランジスタと、
前記第1の制御入力端子に接続され、前記第1の制御入力端子の電圧を、出力インピーダンスを下げて出力するレギュレータ回路と、
第1の電源端子と第1の基準電位端子と信号入力端子を備え、前記第1の電源端子または前記第1の基準電位端子に前記レギュレータ回路の出力が接続されたCMOS回路と、
前記電源端子または前記基準電位端子と出力端子との間に設けられ、第2の制御入力端子を備え、前記第2の制御入力端子に前記CMOS回路の出力が接続された出力トランジスタとを有することを特徴とする半導体集積回路。 - 請求項7記載の半導体集積回路において、
前記レギュレータ回路は、ボルテージフォロワ回路であることを特徴とする半導体集積回路。 - 請求項7記載の半導体集積回路において、
前記電源端子または前記基準電位端子と前記出力端子との間に設けられ、前記出力トランジスタが並列に接続された複数の出力トランジスタと、
前記複数の出力トランジスタのそれぞれの前記第2の制御入力端子に対して接続された複数のCMOS回路と、
前記複数のCMOS回路の前記第1の電源端子または前記第1の基準電位端子に接続される前記レギュレータ回路と、
前記レギュレータ回路に対して電圧を出力する前記電流源および前記第1のトランジスタと、
前記複数のCMOS回路のそれぞれの前記入力端子を個別に制御することで、前記複数の出力トランジスタの中から駆動させる出力トランジスタの数を変更し、前記複数の出力トランジスタの駆動能力を可変にする手段とを有することを特徴とする半導体集積回路。 - H−ブリッジ回路を含む半導体集積回路であって、
前記H−ブリッジ回路の中心の枝を除く4つの枝にそれぞれ請求項7記載の前記出力トランジスタと前記CMOS回路を有し、
前記H−ブリッジ回路の4つの枝に共通で、請求項7記載の前記電流源と前記第1のトランジスタと前記レギュレータ回路とを有することを特徴とする半導体集積回路。 - 磁気ヘッドに対して電流を供給することでデータ書き込みを行う書き込み回路を備えた磁気記憶装置であって、
前記書き込み回路に、請求項1〜10のいずれか1項に記載の半導体集積回路を有することを特徴とする磁気記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004075526A JP4157484B2 (ja) | 2004-03-17 | 2004-03-17 | 半導体集積回路およびそれを用いた磁気記憶装置 |
US11/030,067 US7046468B2 (en) | 2004-03-17 | 2005-01-07 | Semiconductor integrated circuit and magnetic storage device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004075526A JP4157484B2 (ja) | 2004-03-17 | 2004-03-17 | 半導体集積回路およびそれを用いた磁気記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005267700A true JP2005267700A (ja) | 2005-09-29 |
JP4157484B2 JP4157484B2 (ja) | 2008-10-01 |
Family
ID=34986093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004075526A Expired - Fee Related JP4157484B2 (ja) | 2004-03-17 | 2004-03-17 | 半導体集積回路およびそれを用いた磁気記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7046468B2 (ja) |
JP (1) | JP4157484B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7417818B2 (en) | 2005-03-11 | 2008-08-26 | Hitachi, Ltd. | Magnetic recording device |
WO2010073489A1 (ja) * | 2008-12-26 | 2010-07-01 | 株式会社アドバンテスト | スイッチ装置、および試験装置 |
US7982538B2 (en) | 2008-11-12 | 2011-07-19 | Sony Corporation | Differential output circuit and communication device |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4807254B2 (ja) * | 2006-12-28 | 2011-11-02 | 富士ゼロックス株式会社 | 画像形成装置、画像形成システム、及び画像形成プログラム |
US7907456B2 (en) * | 2007-10-31 | 2011-03-15 | Texas Instruments Incorporated | Memory having circuitry controlling the voltage differential between the word line and array supply voltage |
US9503756B2 (en) | 2011-12-09 | 2016-11-22 | Arris Enterprises, Inc. | Encoding and decoding using perceptual representations |
CN103219973B (zh) * | 2012-01-19 | 2016-03-30 | 三星电机株式会社 | 高频开关电路及其控制方法 |
US9661328B2 (en) | 2013-03-15 | 2017-05-23 | Arris Enterprises, Inc. | Method of bit allocation for image and video compression using perceptual guidance |
CN105191135B (zh) * | 2013-06-14 | 2018-01-02 | 富士电机株式会社 | 栅极驱动电路 |
JP6323927B2 (ja) * | 2014-12-17 | 2018-05-16 | ヴェーデクス・アクティーセルスカプ | 補聴器および補聴器システムの動作方法 |
US10630293B2 (en) * | 2017-03-31 | 2020-04-21 | Adanced Micro Devices, Inc. | High speed transmitter |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152926A (ja) | 1991-11-26 | 1993-06-18 | Mitsubishi Electric Corp | 出力回路 |
JPH08107344A (ja) | 1994-10-04 | 1996-04-23 | Fujitsu Ltd | Cmos出力回路 |
JPH11195202A (ja) * | 1997-11-04 | 1999-07-21 | Hitachi Ltd | 微小信号増幅装置とそれを用いた磁気ディスクメモリ装置 |
JP3291728B2 (ja) * | 1999-03-10 | 2002-06-10 | 日本電気株式会社 | 半導体スタティックメモリ |
JP4077979B2 (ja) * | 1999-05-27 | 2008-04-23 | 株式会社日立製作所 | 半導体集積回路装置 |
US6659352B1 (en) * | 1999-06-02 | 2003-12-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit, a contactless information medium having the semiconductor integrated circuit, and a method of driving the semiconductor integrated circuit |
JP3416083B2 (ja) * | 1999-08-31 | 2003-06-16 | 株式会社日立製作所 | 半導体装置 |
JP4043703B2 (ja) * | 2000-09-04 | 2008-02-06 | 株式会社ルネサステクノロジ | 半導体装置、マイクロコンピュータ、及びフラッシュメモリ |
US6414806B1 (en) * | 2000-10-02 | 2002-07-02 | International Business Machines Corporation | Method for thermal asperity detection and compensation in disk drive channels |
JP2002290230A (ja) | 2001-03-28 | 2002-10-04 | Nippon Precision Circuits Inc | Cmosインバータ |
JP4692979B2 (ja) * | 2001-08-30 | 2011-06-01 | ルネサスエレクトロニクス株式会社 | Ad変換器 |
JP2003223702A (ja) * | 2002-01-28 | 2003-08-08 | Hitachi Ltd | 媒体記録再生システムおよびそれに用いられる半導体集積回路 |
DE60335180D1 (de) * | 2003-07-04 | 2011-01-13 | Dialog Semiconductor Gmbh | Hochspannungschnittstelle und Steuerschaltung dafür |
-
2004
- 2004-03-17 JP JP2004075526A patent/JP4157484B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-07 US US11/030,067 patent/US7046468B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7417818B2 (en) | 2005-03-11 | 2008-08-26 | Hitachi, Ltd. | Magnetic recording device |
US7982538B2 (en) | 2008-11-12 | 2011-07-19 | Sony Corporation | Differential output circuit and communication device |
WO2010073489A1 (ja) * | 2008-12-26 | 2010-07-01 | 株式会社アドバンテスト | スイッチ装置、および試験装置 |
JP5405492B2 (ja) * | 2008-12-26 | 2014-02-05 | 株式会社アドバンテスト | スイッチ装置、および試験装置 |
US8947112B2 (en) | 2008-12-26 | 2015-02-03 | Advantest Corporation | Switching apparatus and test apparatus |
Also Published As
Publication number | Publication date |
---|---|
US7046468B2 (en) | 2006-05-16 |
US20050207228A1 (en) | 2005-09-22 |
JP4157484B2 (ja) | 2008-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7046468B2 (en) | Semiconductor integrated circuit and magnetic storage device using the same | |
US20010040466A1 (en) | High speed low voltage differential signal driver having reduced pulse width distortion | |
JP4366064B2 (ja) | 適応型出力ドライバを有する半導体記憶装置 | |
US7038502B2 (en) | LVDS driver circuit and driver circuit | |
US6970316B2 (en) | Write head driver circuit and method for writing to a memory disk | |
US8536927B1 (en) | Low power, low voltage phase interpolator | |
US7006313B2 (en) | Circuit and method to match common mode flex impedance and to achieve symmetrical switching voltage outputs of write driver | |
US7881003B1 (en) | Write driver system for data storage systems | |
US20030067700A1 (en) | Circuits to achieve high data rate writing on thin film transducer | |
US8477441B2 (en) | Write data switching for magnetic disk drives | |
US6400190B1 (en) | Controlled current undershoot circuit | |
JP3142416B2 (ja) | 半導体集積回路 | |
JPH08235507A (ja) | 二方向電流制限用出力段を有する差動高速誘導性ドライバ | |
JP2018148304A (ja) | 増幅回路 | |
US8908730B2 (en) | Shared threshold/undershoot laser output driver | |
JP4136287B2 (ja) | ドライバ回路 | |
JPS60254922A (ja) | 双対モ−ド論理回路 | |
US6580575B1 (en) | Process and temperature resistant active damping circuit for inductive write drivers | |
JP2003223702A (ja) | 媒体記録再生システムおよびそれに用いられる半導体集積回路 | |
US8830769B2 (en) | Memory device and signal driving device thereof | |
US11062760B1 (en) | Memory device including data input/output circuit | |
JP6113831B2 (ja) | 電圧モードドライバ | |
US7068450B2 (en) | High speed pre-driver with voltage reference for thin film head write driver | |
JPS6330020A (ja) | 半導体集積回路装置 | |
Kawashimo et al. | A low-power write driver for hard disk drives |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080711 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |