JPH0393457A - 電圧駆動形素子の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はＩＧＢ丁（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂ
ｉｐｏｌａｒ　Ｔｒ−ａｎｓｉｓｔｏｒ）など電圧騒動
形素子の駆動回路にかかり，特に電圧形インバータブリ
ッジに用いた場合の逆並列ダイオードのリカバリ時のサ
ージ電圧を抑制する回路に関するものである． （従来の技術） 電圧駆動形素子を用いたインバータの一般的な構成を第
６図に示す． 第６図において、直流電源１は平滑用のコンデンサ２を
並列にしてインバータブリッジ３に供給され、交流に変
換されたインバータ出力は負荷に電力を供給する． 一般に負荷はインダクタンス４と負荷抵抗５から成り、
負荷電流ＩＬを流す．またインバータブリッジ３は、Ｉ
ＧＢ７３１〜３４および各ＩＧＢＴに逆並列に接続され
た高速ダイオード３５〜３８から構成されている． 負荷電流ＩＬが矢印の方向に流れている状態でＩＧＢＴ
３１をオンオフさせたときの動作を第７図に示す．第７
図において、浮遊インダクタンス６は配線のインダクタ
ンス分Ｌであり．　ＩＧＢＴ３１がオフすると負荷電流
ＩＬはＩＧＢＴ３１から高速ダイオード３６八転流して
図の矢印の回路で流れ、次にＩＧＢＴ３１を再度オンす
るとダイオード３６のキャリアを放出して逆回復するま
で直流電ＩＭｌはＩＧＢ丁３１、浮遊インダクタンス６
、およびダイオード３６の回路を通して瞬時短絡状態と
なる．なお実際は他の配線部にもインダクタンスが存在
するが説明を簡単にするために省略してある． その後、ダイオード３６に逆方向に逆回復電流が流れて
ダイオードは逆方向特性を回復するが，逆回復電流の減
衰が急になるとインダクタンス６による過大サージ電圧
がダイオード３６やＩＧＢＴ３２に印加される． この逆回復電流は電流ｉを観測することによって見分け
ることができ，時点ｔエでＩＧＢＴ３１がオンすると電
流ｉはーＩＬの大きさから減少して零となり、その後逆
回復電流が流れた後に急激に零となり、この時点で浮遊
インダクタンス６によってダイオード３６に大きなサー
ジ電圧Ｖｏが印加される．ｄｉ このサージ電圧ＶＯはーＬｄｔ　　で決まるので，Ｌの
大きさを減少させるか、ｄｉ／ｄｔを低下させるかのい
ずれかによってサージ電圧を低下させることができるが
，浮遊インダクタンスＬを減少させることは配線上から
限界があるので、一般にｄｉ／ｄｔを減少させる方法が
有効である。

ｄｉ／ｄｔを減少させる方法のｌつに高速ダイオードの
リカバリ時間を短かく設計する方法があり、例えば耐圧
数十Ｖのダイオードでは３０〜５０ｎｓ．耐圧５００ｖ
クラスでは１００〜２００ｎｓ，耐圧１０００Ｖクラス
では３００〜８００ｎｓのダイオードが開発されている
。

さらにリカバリ電流がゆるやかに減衰するソフトリカバ
リダイオードも開発されているが限界があり，また他の
方法としてはＩＧＢＴ３　１をゆるやかにオンさせて短
絡電流ｉを減少させる方法が考えられている． 第７図における波形ａはＩＧＢＴ３１を急速にオンさせ
た場合であり，その時の電流での立上りは速くサージ電
圧ＶＤも大きな値となっている．一方、波形ｂはＩＧＢ
Ｔ３１をゆるやかにオンさせた場合であり、逆電流ｉの
値もｄｉ／ｄｔの値も小さく、従ってサージ電圧ＶＤも
低くなる． （発明が解決しようとする課題） ゲート電圧の立上りをゆるやかにする従来の方法を第８
図に示す．第８図（Ａ）はその回路図、第８図（Ｂ）は
動作波形図である． 第８図において，ゲート信号ＶＯは抵抗１０を介してＩ
ＧＢＴ３１のゲートに入力され、ゲート，カソード間に
はコンデンサ１２を追加してゲート電圧ｖＧＨの立上り
を抵抗１０とコンデンサｌ２による一次遅れ回路を介し
てゆるやかにしている．なおＩＧＢＴの構造による浮遊
容量に相当するコンデンサ１３があるのでコンデンサ１
２は省略することもある．ダイオード１１はゲート電圧
ＶＯＲの立下りを速くしてターンオフ損失を減少させる
ために設けられたものである． 時点ｔ１にゲート信号Ｖ．を負から正に立上げるとＩＧ
ＢＴのゲート電圧ＶＯＩ！は一次遅れによってゆるやか
に上昇し、時点ｔ１にＩＧＢＴ３１はオンを開始するが
，ゲート電圧ＶＯＩ！が不十分なためＩＧＢＴ不完全な
スイッチング動作を行う． このためＩＧＢＴ３１のコレクタ・エミッタ間電圧ＶＣ
Ｉ！は中間電圧に留まり、第８図の電流ｉは負から正に
上昇する傾斜がゆるやかになり，しかも電流ｉのピーク
値が制限され、時点ｔ１〜ｔ．間のｄｉ／ｄｔが減少し
てサージ電圧が減少する。

しかしながらこの方法ではゲート信号Ｖ．をオフからオ
ンに変化させてから実際にＩＧＢＴがオンするまでの時
間ｔエ〜ｔ２が長くなり、この間が無駄時間となって短
かいパルスでスイッチングすることができなかったり、
ブリッジ回路の上下素子を同時にオンさせないためのデ
ッドタイムが長くなり、この間の無制御によってインバ
ータ出力波形の歪が大きくなり、電動機の運転に用いら
れたとき不安定現象を招くなどの問題がある。

本発明は，以上の不具合に対し、ゲート信号に対して、
ＩＧＢＴの動作遅れを短縮し、しかもダイオードのリカ
バリ電流をソフトにすることによりサージ電圧を低減で
きる合理的な電圧駆動形素子の駆動回路を提供すること
を目的としている．〔発明の構成〕 （課題を解決するための手段および作用）上記の問題を
解決するために，本発明ではゲート電圧の立上り時にゲ
ート電圧の太さを時間的に切換える回路を設けている． すなわちＩＧＢＴのオン時のゲート電圧を、ＩＧＢＴが
アナログ動作する電圧で立上げることによって電流制限
を行い、これによってダイオードのリカバリ電流を制限
してリカバリ電流の変化率をゆるやかにし、サージ電圧
を低下させるものである．（実施例） 本発明の一実施例を第１図に示す．第１図は第６図に示
すインバータ回路の中のＩＧＢＴ３１に対するゲート駆
動回路のみを示したもので従来技術における第８図に対
応しており、従って第８図と同一部分には同一番号を付
してその説明を省略している。

第１図において、直流電源１４．　１５はゲート駆動電
源であり、抵抗１７を負荷としてトランジスタ１６を直
流電源１４．　１５の両端に接続し、駆動信号Ｖｓによ
ってトランジスタ１６をオンオフさせる．トランジスタ
ｌ６のコレクタはトランジスタ１８，１９のベースに接
続され，トランジスタ１８．　１９はエミッタを共通接
続し、ＩＧＢＴ３１に対してゲート信号ＶＧを出力する
．またトランジスタ１８のコレクタは直流電源１４の正
極へ、トランジスタ１９のコレクタは直流電源１５の負
極へ接続されている．一方，トランジスタ１６のコレク
タからコンデンサ２０、および抵抗２１．　２２を直列
接続した微分回路を介してトランジスタ２３のベースを
駆動し、トランジスタ２３のコレクタはトランジスタ１
８．　１９のベースとゼナーダイオード２４を介して接
続され、トランジスタ１８．　１９のベースに印加され
る電圧を変化させる．ダイオード２５はコンデンサ２０
の放電を速めるために設けられている． 次に第１図の回路動作を第２図および第３図を参照して
説明する． 第２図の時点ｔ１に駆動信号Ｖｓが零になるとトランジ
スタｌ６がオンからオフに変化し，トランジスタｌ６の
コレクタ電位が上昇してコンデンサ２０および抵抗２ｌ
を通ってトランジスタ２３のベースに電流が流れ、時点
ｔ１とｔ１の間トランジスタ２３がオンとなる． トランジスタ１６のコレクタ電位はゼナーダイオード２
４で決まる電圧に制限され、トランジスタ１ｇ，１９の
ゲイン（入力インピーダンス）が十分高ければ，ゲート
信号ＶＱはトランジスタ１６のコレクタと直流電源１４
とｌ５の中間点との間の電圧差となる．ＩＧＢＴ３１の
ゲート電圧ｖｏＢは抵抗１０とコンデンサ１３とによっ
て遅れ波形となり、時点ｔ８においてＩＧＢＴ３　１は
コレクタ電流を流し始める．時点ｔ．〜ｔ，間はゲート
電圧ＶＧＩ！が低く、ＩＧＢＴはアナログ動作をしてい
る． 時点ｔ３でトランジスタ２３はオフし、ゲート駆動電圧
Ｖａは最高となってＩＧＢＴ３１は完全なスイッチング
状態となる． 第３図における電流ｉおよびダイオード両端電圧Ｖｏの
実線ａで示す波形はＩＧＢＴのゲート電圧を全電圧ステ
ップ状に印加した場合であり，第７図のａと同じ波形で
ある． これに対してＩＧＢＴのゲート信号Ｖ．を２段に分けて
印加するとゲート電圧ｖＧＥも図のように２段になり、
時点ｔ２〜ｔ，の間は電流ｉは破線Ｃのようになってピ
ーク電流が制限される． これは，第９図に示すＩＧＢＴの特性から分るように、
例えばＶａ．　＝　８Ｖであれば、コレクタ電流Ｉｃは
１３Ａ程度に制限されるようなアナログ動作をするから
である． 従って高速ダイオードの同じキャリア電荷分を流出させ
るのにａの場合は時点ｔ，でダイオードがリカバリする
のに対し、本発明によるＣの場合は遅れた時点ｔ，でリ
カバリするので，等価的に第７図のｂの場合と同様なソ
フトリカバリとなり，ダイオードのサージ電圧Ｖｏは破
ＩＩＡｃに示す低い値に制限される． また第２図における時点ｔ１とｔ３の間隔は、ダイオー
ドがリカバリする時間に対応して設定すればよく１〜２
μＳ程度となる． このようにダイオードのリカバリ電流の変化率をゆるや
かにすることによってダイオード両端のサージ電圧を下
げることが可能になり，これによってパルス幅の狭い制
御が可能となってインバータの出力波形を改善すると共
にサージ電圧の低下による素子の信頼性向上およびＥＭ
Ｉノイズの低下が期待できる． 本発明の他の実施例を第４図に示す．第４図（Ａ）はそ
の回路図、第４図（Ｂ）はその動作波形図である。

第４図ではトランジスタ１６のコレクタ・エミツタ間に
抵抗２６とコンデンサ２７の直列回路を並列に接続し、
さらにダイオード２５をコンデンサ２７の放電を速める
ために接続している． 第４図の回路では、トランジスタ１６がオフすると、Ｉ
ＧＢＴ３１へのゲート信号ＶＯは抵抗１７と２６で分圧
される値にまで急速に上昇し、その後抵抗１７．　２６
とコンデンサ２７で決まる時定数でゆるやかに上昇する
． このため、駆動信号ＶｓからＩＧＢＴ３１がオンするま
での遅れ時間が短かく、オンしてしばらくはＩＧＢＴの
ゲート電圧が低いのでＩＧＢＴはアナログ動作してダイ
オードのリカバリ電流を制限し、ゲート電圧が上昇する
につれてＩＧＢＴのＶＣＢが低下するので低損失となる
． 本発明のさらに他の実施例を第５図に示す．第５図にお
いては、トランジスタ２３のエミツタを直流電源１４．
　１５の中点に接続し、ゼナーダイオードの代りに抵抗
２８による分圧を用いている。この場合オン電圧は電源
１５の影響を受けないので、電圧変動のある場合に効果
的である。ダイオード２９はトランジスタ２３のベース
・エミッタの逆圧防止用である． また小容量のインバータの場合には、直流電源１４のみ
を使用しゲート電圧を零と正のみに変化させるだけでも
よい． 以上はパワー素子としてＩＧＢＴを用いた場合について
説明したが、ゲート電圧によりオン時の速度が変化した
りオン特性が変化したりする電圧駆動形素子に対しては
共通に適用できる。

〔発明の効果〕

以上説明したように本発明によれば，ＩＧＢＴオンの瞬
間には低いゲート電圧を加えてＩＧＢＴをアナログ動作
させ、これによりダイオードのリカバリ電流を制限して
リカバリ時のｄｉ／ｄｔを低く抑え、ダイオード両端の
サージ電圧を抑制すると共に、ダイオードリカバリ後は
ＩＧＢＴのゲート電圧を高くして飽和電圧を低＜Ｌ／．
ＩＧＢＴの定常損失を低減させているので，波形率がよ
＜ＥＭＩノイズの低い高信頼性で高効率な電圧駆動形素
子の駆動回路が得られる．

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図および
第３図は本発明の動作を説明するための波形図，第４図
および第５図はそれぞれ本発明の他の実施例を示す回路
図，第６図は電圧駆動形素子を用いたインバータの一般
的な主回路図、第７図および第８図は従来の駆動回路の
動作説明図、第９図はＩＧＢＴの一般的な特性図である
．１・・・主回路用直流電源　　　　２・・・主回路用
コンデンサ３・・・インバータ　　　　　　　４・・・
負荷インダクタンス５・・・負荷抵抗　　　　　　　　
３１〜３４・・・ＩＧＢＴ３５〜３８・・・高速ダイオ
ード　　　６・・・浮遊インダクタンス１０．１７．２
１，２２．２８・・・抵抗　　　　１１，２５，２９・
・・ダイオード１２．２０・・・コンデンサ　　　　　
　１３・・・浮遊コンデンサ１４．１５・・・ゲート回
路用直流電源１６，１８，１９，２３・・・トランジス
タ　２４・・・ゼナーダイオード茅 １ ロ 第 ２ 捌 第 ３ 圏 第 仝 図 亭 ５ 胆 箒 ６ 甜 亭 ７ ロ １１ ｔ２ ｈｋ ｔ５ 弟 ３ 図

Claims (1)

【特許請求の範囲】
1. それぞれ高速ダイオードを逆並列接続した複数の電圧駆
   動形素子をブリッジ接続したブリッジ回路の各電圧駆動
   形素子のゲートを駆動する電圧駆動形素子の駆動回路に
   おいて、各素子のゲート駆動信号の入力に応じて所定の
   パターンで順次電圧が増大するゲート駆動電圧を発生す
   るゲート電圧発生回路を備えたことを特徴とする電圧駆
   動形素子の駆動回路。