JPH1023743A - 半導体素子の駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 電圧サージの抑制とスイッチング損失の低減
とを両立することが可能で、かつ、全てのＩＧＢＴ素子
に適用可能な半導体素子の駆動回路を得る。 【解決手段】 ＩＧＢＴ素子１を駆動する第１の駆動手
段１２と、第１の駆動手段１２よりも低速でＩＧＢＴ素
子１を駆動する第２の駆動手段１３と、第１の駆動手段
１２の出力と第２の駆動手段１３の出力とを切り換えて
ＩＧＢＴ素子１のゲートに供給する切り換え手段１１
と、ＩＧＢＴ素子１のターンオフ時にコレクタ電流の変
化が緩慢な第１の期間からそれに続くコレクタ電流の変
化が急俊な第２の期間に遷移する時の電流の減少開始点
を検出する電流減少開始点検出手段１４とから構成され
ており、電流減少開始点検出手段１４の出力により、第
１の期間において第１の駆動手段１２を用い、第２の期
間において第２の駆動手段１３を用いるように切り換え
手段１１を動作させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、スイッチング用
半導体素子の一種であるＩＧＢＴ素子（Insulated Gate
Bipolar Transistor、絶縁ゲート形自己消孤素子）の
ゲート駆動回路に関するものであり、特にターンオフ動
作中の電圧サージを抑制することが可能で、かつ、スイ
ッチング損失を低減することが可能なゲート駆動回路に
関するものである。

【０００２】

【従来の技術】図18は例えば特開平５−３２８７４６号
公報に述べられた半導体素子の駆動回路を示す構成図で
あり、図において、１は制御電極に印加する電圧によっ
て主電極間の導通状態を制御する絶縁ゲート形自己消孤
素子であり、１ａは制御電極、１ｂは第１の主電極、１
ｃは第２の主電極である。以後、簡単化のために、絶縁
ゲート形自己消孤素子１をＩＧＢＴ素子１、制御電極１
ａをゲート１ａ、第１の主電極１ｂをコレクタ１ｂ、第
２の主電極１ｃをエミッタ１ｃと呼ぶ。２はＩＧＢＴ素
子１をオンするための電圧を供給するオン用直流電圧
源、３はＩＧＢＴ素子１をオフするための電圧を供給す
るオフ用直流電圧源、４はＩＧＢＴ素子１をオン／オフ
する信号を発生するスイッチング信号発生手段、５はス
イッチング信号発生手段４の出力によりオン用直流電圧
源２とオフ用直流電圧源３を切り換えてＩＧＢＴ素子１
のゲート１ａに電圧を印加するオンオフ切り換え手段、
６はゲート抵抗を切り換えるゲート抵抗切り換え手段で
ある。ゲート抵抗切り換え手段６は、抵抗９と、抵抗10
と、切り換え手段11から構成されている。また、７はＩ
ＧＢＴ素子１に流れる電流を検出する電流検出手段、８
は電流検出手段７の出力によりゲート抵抗切り換え手段
６を制御する制御手段である。

【０００３】図19は、制御手段８の制御方法を示すフロ
ーチャートである。この制御方法においては、ＩＧＢＴ
素子１の導通電流を検出する電流検出手段７の出力によ
り、導通電流が基準電流値より小さいか否かを判別し、
基準電流値より小さいと判別された場合にはゲート抵抗
を大きく切り換える信号を出力して処理を終了する。基
準電流値より小さくないと判別された場合にはゲート抵
抗を大きく切り換える信号を出力せずに処理を終了す
る。

【０００４】次に図18、図19、図20、図21を用いて動作
について説明する。スイッチング信号発生手段４がオン
信号を出力すると、オンオフ切り換え手段５はオン用直
流電圧源２に切り換えられ、ＩＧＢＴ素子１のゲート１
ａにゲート抵抗切り換え手段６を介してオン電圧が印加
され、ＩＧＢＴ素子１はオンする。ＩＧＢＴ素子１がオ
ン状態の時、電流検出手段７によりＩＧＢＴ素子１の導
通電流を検出し、制御手段８が検出された導通電流値が
基準電流値より小さいか否かを判別する。導通電流値が
基準電流値より小さいと判別された場合には、制御手段
８はゲート抵抗切り換え手段６に抵抗切り換え信号を供
給して、ゲート抵抗が大きくなるように切り換え手段11
を切り換える。具体的には、切り換え手段11が短絡状態
であったのを開放状態にし、抵抗９のみをゲート抵抗と
して使用する。次いで、スイッチング信号発生手段４が
オフ信号を出力すると、オンオフ切り換え手段５はオフ
用直流電圧源３に切り換えられ、ＩＧＢＴ素子１のゲー
ト１ａにゲート抵抗切り換え手段６を介してオフ電圧が
印加され、ＩＧＢＴ素子１はオフする。この際、切り換
え手段11が開放状態であるため抵抗９のみでターンオフ
動作が行われる。また、制御手段８が導通電流値が基準
電流値より大きいと判別した場合は、切り換え手段11の
短絡状態を維持し、抵抗９と抵抗10の合成抵抗をゲート
抵抗として使用する。抵抗９と抵抗10は並列接続される
ため、合成抵抗は抵抗９よりも小さくなる。従って、こ
の動作によれば導通電流値が基準電流値よりも小さい場
合にのみゲート抵抗が大きくなる。

【０００５】図20はゲート抵抗の大小がＩＧＢＴ素子１
のターンオフ時のスイッチング波形に及ぼす効果を示し
た図である。ＩＧＢＴ素子１の導通電流であるコレクタ
電流Ｉｃと、ＩＧＢＴ素子１のコレクタ−エミッタ間電
圧Ｖｃｅと、ＩＧＢＴ素子１のスイッチング損失Ｐとを
図示しており、図20（ａ）はゲート抵抗が小さい場合
を、図20（ｂ）はゲート抵抗が大きい場合をそれぞれ示
している。ゲート抵抗を大きくする程ターンオフ時のコ
レクタ電流Ｉｃの減少率が緩やかになるため、配線イン
ダクタンスに前記コレクタ電流Ｉｃの減少率が印加され
ることによって生じるコレクタ−エミッタ間の電圧サー
ジは低減される。しかし、同時にコレクタ−エミッタ間
電圧Ｖｃｅの増加率も緩やかになるため、コレクタ電流
Ｉｃとコレクタ−エミッタ間電圧Ｖｃｅの乗算積分値で
表されるスイッチング損失Ｐは増加する。以上のよう
に、電圧サージの抑制はゲート抵抗を大きくすることで
実現できるが、スイッチング損失が増加するという欠点
がある。

【０００６】ここで、ＩＧＢＴ素子１のターンオフ特性
を考える。ＩＧＢＴ素子１のターンオフ時にコレクタ電
流Ｉｃが減少を始めてから減少を終了するまでの時間で
ある下降時間ｔｆはコレクタ電流Ｉｃに依存しており、
Ｉｃの増加関数の特性を有している。これを示したのが
図21である。大電流域では素子特性により下降時間ｔｆ
が長くなり必然的に（コレクタ電流／下降時間）で表さ
れる電流減少率が小さくなるため、電圧サージは問題と
ならなくなる。逆に、小電流域では下降時間ｔｆが短く
なり、電圧サージが大きくなるため低減対策が必要にな
る。従って、導通電流が小電流域である時のみゲート抵
抗値を大きくして下降時間ｔｆを長くすることで、電圧
サージを抑制することができる。この際、大電流域にお
いてはゲート抵抗値を小さくしているため、スイッチン
グ損失は増加しない。

【０００７】

【発明が解決しようとする課題】従来の半導体素子の駆
動回路は以上のように構成されており、ＩＧＢＴ素子が
コレクタ電流の増加に伴って下降時間が増加する素子特
性を前提にしているので、特定の素子にしか適用できな
いという問題点があった。また、従来の半導体素子の駆
動回路では電圧サージの抑制のためにゲート抵抗の最小
値が決まってしまうため、ゲート抵抗を電圧サージの制
限を越えて小さくすることができない。このため、ゲー
ト抵抗を小さくしてスイッチング損失を低減する対策が
効果的に行えないという問題点があった。

【０００８】この発明は上記のような問題点を解消する
ためになされたもので、電圧サージの抑制とスイッチン
グ損失の低減とを両立することが可能で、かつ、全ての
ＩＧＢＴ素子に適用可能な半導体素子の駆動回路を得る
ことを目的としている。

【０００９】

【課題を解決するための手段】この発明の第１の構成に
係る半導体素子の駆動回路は、制御電極に印加する電圧
によって主電極間の導通状態を制御する絶縁ゲート形自
己消孤素子の制御電極に接続される駆動回路において、
前記絶縁ゲート形自己消孤素子を駆動する第１の駆動手
段と、前記第１の駆動手段よりも低速で前記絶縁ゲート
形自己消孤素子を駆動する第２の駆動手段と、前記第１
の駆動手段と前記第２の駆動手段に信号を供給するスイ
ッチング信号発生手段と、前記第１の駆動手段の出力と
前記第２の駆動手段の出力とを切り換えて前記制御電極
に供給する切り換え手段と、前記制御電極の電圧を低下
させ前記主電極間を導通状態から非導通状態に遷移させ
る際に前記主電極に流れる電流の変化が緩慢な第１の期
間からそれに続く電流の変化が急俊な第２の期間に遷移
する時の電流の減少開始点を検出する電流減少開始点検
出手段とを有し、前記電流減少開始点検出手段の出力に
より、前記第１の期間において前記第１の駆動手段を用
い、前記第２の期間において前記第２の駆動手段を用い
るように前記切り換え手段を動作させるものである。

【００１０】この発明の第２の構成に係る半導体素子の
駆動回路は、制御電極に印加する電圧によって主電極間
の導通状態を制御する絶縁ゲート形自己消孤素子の制御
電極に接続される駆動回路において、前記制御電極にオ
ン電圧を供給するオン用直流電圧源と、前記制御電極に
オフ電圧を供給するオフ用直流電圧源と、前記オン用直
流電圧源と前記オフ用直流電圧源とを切り換えるオンオ
フ切り換え手段と、前記オンオフ切り換え手段に信号を
供給するスイッチング信号発生手段と、前記オンオフ切
り換え手段に接続された第１のゲート抵抗と、前記オン
オフ切り換え手段に接続され前記第１のゲート抵抗より
も大きな抵抗値を有する第２のゲート抵抗と、前記第１
のゲート抵抗と前記第２のゲート抵抗とを切り換えて前
記制御電極に接続する切り換え手段と、前記制御電極の
電圧を低下させ前記主電極間を導通状態から非導通状態
に遷移させる際に前記主電極に流れる電流の変化が緩慢
な第１の期間からそれに続く電流の変化が急俊な第２の
期間に遷移する時の電流の減少開始点を検出する電流減
少開始点検出手段とを有し、前記電流減少開始点検出手
段の出力により、前記第１の期間において前記第１のゲ
ート抵抗を用い、前記第２の期間において前記第２のゲ
ート抵抗を用いるように前記切り換え手段を動作させる
ものである。

【００１１】この発明の第３の構成に係る半導体素子の
駆動回路は、制御電極に印加する電圧によって主電極間
の導通状態を制御する絶縁ゲート形自己消孤素子の制御
電極に接続される駆動回路において、前記制御電極にオ
ン電圧を供給するオン用直流電圧源と、前記制御電極に
オフ電圧を供給する第１のオフ用直流電圧源と、前記制
御電極にオフ電圧を供給し前記第１のオフ用直流電圧源
よりも小さい電圧を有する第２のオフ用直流電圧源と、
前記第１のオフ用直流電圧源と前記第２のオフ用直流電
圧源とを切り換える切り換え手段と、前記オン用直流電
圧源と前記第１の切り換え手段の出力とを切り換えるオ
ンオフ切り換え手段と、前記オンオフ切り換え手段に信
号を供給するスイッチング信号発生手段と、前記オンオ
フ切り換え手段と前記制御電極との間に接続されたゲー
ト抵抗と、前記制御電極の電圧を低下させ前記主電極間
を導通状態から非導通状態に遷移させる際に前記主電極
に流れる電流の変化が緩慢な第１の期間からそれに続く
電流の変化が急俊な第２の期間に遷移する時の電流の減
少開始点を検出する電流減少開始点検出手段とを有し、
前記電流減少開始点検出手段の出力により、前記第１の
期間において前記第１のオフ用直流電圧源を用い、前記
第２の期間において前記第２のオフ用直流電圧源を用い
るように前記切り換え手段を動作させるものである。

【００１２】この発明の第４の構成に係る半導体素子の
駆動回路は、制御電極に印加する電圧によって主電極間
の導通状態を制御する絶縁ゲート形自己消孤素子の制御
電極に接続される駆動回路において、前記制御電極に電
流を流し込むオン用直流電流源と、前記制御電極から電
流を流し出す第１のオフ用直流電流源と、前記制御電極
から電流を流し出し前記第１のオフ用直流電流源よりも
電流値の小さい第２のオフ用直流電流源と、前記第１の
オフ用直流電流源と前記第２のオフ用直流電流源とを切
り換える切り換え手段と、前記オン用直流電流源と前記
第１の切り換え手段の出力とを切り換え前記制御電極に
接続するオンオフ切り換え手段と、前記オンオフ切り換
え手段に信号を供給するスイッチング信号発生手段と、
前記制御電極の電圧を低下させ前記主電極間を導通状態
から非導通状態に遷移させる際に前記主電極に流れる電
流の変化が緩慢な第１の期間からそれに続く電流の変化
が急俊な第２の期間に遷移する時の電流の減少開始点を
検出する電流減少開始点検出手段とを有し、前記電流減
少開始点検出手段の出力により、前記第１の期間におい
て前記第１のオフ用直流電流源を用い、前記第２の期間
において前記第２のオフ用直流電流源を用いるように前
記切り換え手段を動作させるものである。

【００１３】この発明の第５の構成に係る半導体素子の
駆動回路は、制御電極に印加する電圧によって主電極間
の導通状態を制御する絶縁ゲート形自己消孤素子の制御
電極に接続される駆動回路において、前記制御電極にオ
ン電圧を供給するオン用直流電圧源と、前記制御電極に
オフ電圧を供給するオフ用直流電圧源と、前記オン用直
流電圧源と前記オフ用直流電圧源とを切り換えるオンオ
フ切り換え手段と、前記オンオフ切り換え手段に信号を
供給するスイッチング信号発生手段と、前記オンオフ切
り換え手段と前記制御電極の間に接続されたゲート抵抗
と、前記制御電極に接続された切り換え手段と、前記切
り換え手段と前記主電極の一端の間に接続されたコンデ
ンサと、前記切り換え手段と並列に接続された電圧調整
手段と、前記制御電極に印加する電圧を低下させ前記主
電極間を導通状態から非導通状態に遷移させる際に前記
主電極に流れる電流の変化が緩慢な第１の期間からそれ
に続く電流の変化が急俊な第２の期間に遷移する時の電
流の減少開始点を検出する電流減少開始点検出手段とを
有し、前記電流減少開始点検出手段の出力により、前記
第２の期間において前記制御電極と前記コンデンサが接
続されるように前記切り換え手段を動作させるものであ
る。

【００１４】この発明の第６の構成に係る半導体素子の
駆動回路は、前記電流減少開始点検出手段が、前記絶縁
ゲート形自己消孤素子の制御電極の電圧を検出する電圧
検出手段と、基準電圧源と、前記電圧検出手段の出力と
前記基準電圧源の出力とを比較する比較手段とから成る
ものである。

【００１５】この発明の第７の構成に係る半導体素子の
駆動回路は、前記電流減少開始点検出手段が、前記絶縁
ゲート形自己消孤素子の制御電極に流れる電流を検出す
る電流検出手段と、基準電圧源と、前記電流検出手段の
出力と前記基準電圧源の出力とを比較する比較手段とか
ら成るものである。

【００１６】この発明の第８の構成に係る半導体素子の
駆動回路は、前記電流減少開始点検出手段が、前記絶縁
ゲート形自己消孤素子の制御電極の電圧を検出する電圧
検出手段と、前記電圧検出手段の出力を微分する微分手
段と、基準電圧源と、前記微分手段の出力と前記基準電
圧源の出力とを比較する比較手段とから成るものであ
る。

【００１７】この発明の第９の構成に係る半導体素子の
駆動回路は、前記電流減少開始点検出手段が、前記絶縁
ゲート形自己消孤素子の制御電極を流れる電流を検出す
る電流検出手段と、前記電流検出手段の出力を微分する
微分手段と、基準電圧源と、前記微分手段の出力と前記
基準電圧源の出力とを比較する比較手段とから成るもの
である。

【００１８】

【発明の実施の形態】

実施の形態１．以下、この発明の第１の実施の形態を図
について説明する。まず図２、図３を用いて、ＩＧＢＴ
素子をオン状態からオフ状態に遷移させる際にＩＧＢＴ
素子に流れる電流の変化が緩慢な第１の期間からそれに
続く電流の変化が急俊な第２の期間に遷移する時の電流
の減少開始点について説明する。図２はスイッチング回
路の一例であり、図３は図２のスイッチング回路におけ
るＩＧＢＴ素子１の電圧、電流の波形図である。図２に
おいて、９はゲート抵抗、15は直流電圧源、16は負荷、
17は還流ダイオード、18は配線インダクタンスである。
１から５については図18の従来の技術による半導体素子
の駆動回路と同じであるため説明は省略する。スイッチ
ング信号発生手段４がオン信号を出力すると、オンオフ
切り換え手段５はオン用直流電圧源２に切り換えられ、
ＩＧＢＴ素子１のゲートにゲート抵抗９を介してオン電
圧が印加され、ＩＧＢＴ素子１はオンする。ＩＧＢＴ素
子１がオンすると、直流電圧源15の電圧Ｖｄｃが負荷16
に印加され、直流電圧源15−配線インダクタンス18−負
荷16−ＩＧＢＴ素子１−直流電圧源15の経路で電流が流
れる。この時のＩＧＢＴ素子１の電圧、電流を図３では
時刻０の点で表している。時刻０においてＩＧＢＴ素子
１はオンしているため、コレクタ−エミッタ間電圧Ｖｃ
ｅは０であり、コレクタ電流Ｉｃは負荷16の電流ＩＬと
等しい。ＩＧＢＴ素子１のゲート−エミッタ間はコンデ
ンサであるため、オン時間が十分長ければゲート−エミ
ッタ間電圧Ｖｇｅはオン用直流電圧源２の電圧まで充電
されており、ゲート電流Ｉｇは０となる。次いで、時刻
ｔ１においてスイッチング信号発生手段４がオフ信号を
出力すると、オンオフ切り換え手段５はオフ用直流電圧
源３に切り換えられ、ＩＧＢＴ素子１のゲートにゲート
抵抗９を介してオフ電圧が印加される。図３は、オフ用
直流電圧源３を０としているため、ゲート−エミッタ間
電圧Ｖｇｅは０に向かって（ゲート抵抗９×ＩＧＢＴ素
子１のゲート−エミッタ間コンデンサ）の時定数で減少
を開始する。しかし、通常はオン用直流電圧源２は負荷
電流ＩＬを流すために必要とされるオン電圧に対して十
分に高く設定されているため、時刻ｔ２においてゲート
−エミッタ間電圧Ｖｇｅが負荷電流ＩＬを流すのに必要
とされる最小の電圧Ｖｏｎに達するまではＩＧＢＴ素子
１の実際のターンオフ動作は行われない。時刻ｔ２にお
いて、ゲート−エミッタ間電圧Ｖｇｅが負荷電流ＩＬを
流すのに必要とされる電圧Ｖｏｎに達すると、ＩＧＢＴ
素子１はターンオフ動作を開始し、コレクタ−エミッタ
間電圧Ｖｃｅが増加する。この時、負荷16に印加される
電圧は直流電圧源15の電圧Ｖｄｃからコレクタ−エミッ
タ間電圧Ｖｃｅを減算した電圧となるが、インダクタン
ス負荷であるため負荷16を流れる電流ＩＬは急変しな
い。このため、コレクタ電流Ｉｃも急変せず、コレクタ
電流Ｉｃは電流の変化が緩慢な第１の期間を形成する。
この第１の期間においては、コレクタ電流Ｉｃを変化さ
せないようにゲート−エミッタ間電圧Ｖｇｅを負荷電流
ＩＬを流すのに必要とされる電圧Ｖｏｎに保とうとする
フィードバック作用が働き、ゲート−エミッタ間電圧Ｖ
ｇｅはほぼ一定の電圧となる。このフィードバック作用
は、コレクタ−エミッタ間電圧Ｖｃｅの増加によりＩＧ
ＢＴ素子１のコレクタ−ゲート間コンデンサを介してコ
レクタからゲートに変位電流が流れ、この変位電流がゲ
ート抵抗９で電圧降下を生じることにより実現される。
この変位電流はゲート電流に他ならないため、ゲート電
流Ｉｇもほぼ一定の電流となる。時刻ｔ３において、コ
レクタ−エミッタ間電圧Ｖｃｅが直流電圧源15の電圧Ｖ
ｄｃに達すると還流ダイオード17がオンして、負荷16を
流れる電流が還流ダイオード17に転流を開始する。還流
ダイオード17に転流した電流Ｉｄの分だけコレクタ電流
Ｉｃは減少するため、コレクタ電流Ｉｃは電流の変化が
急俊な第２の期間を形成する。この第２の期間において
は、上記のゲート−エミッタ間電圧Ｖｇｅを一定に保と
うとするフィードバック作用は失われ、ゲート−エミッ
タ間電圧Ｖｇｅは再び０に向かって減少を開始する。従
って、ゲート−エミッタ間電圧Ｖｇｅとゲート抵抗９で
決まるゲート電流Ｉｇも減少する。また、コレクタ電流
Ｉｃは配線インダクタンス18に流れる電流と等しいの
で、この第２の期間において配線インダクタンス18に流
れる電流も減少する。このため、配線インダクタンス18
は（配線インダクタンス×電流減少率）で表される電圧
を発生する。この電圧は直流電圧源15と同極性であるた
め、コレクタ−エミッタ間電圧Ｖｃｅには、直流電圧源
15に配線インダクタンス18が発生する電圧サージが重畳
された波形となる。時刻ｔ４において、ゲート−エミッ
タ間電圧ＶｇｅがＩＧＢＴ素子１の閾値Ｖｔｈに達する
とコレクタ電流Ｉｃは０となり、ＩＧＢＴ素子１はター
ンオフ動作を完了する。時刻ｔ４以降において実際のタ
ーンオフ動作は完了しているが、ゲート−エミッタ間電
圧Ｖｇｅはまだ０に達していないため、引き続き０に向
かって減少を続ける。時刻ｔ５においてゲート−エミッ
タ間電圧Ｖｇｅが０に達して、全ての動作を完了する。
以上のＩＧＢＴ素子１のターンオフ動作において、本発
明では電流減少開始点をコレクタ電流Ｉｃの変化が緩慢
な第１の期間（ｔ２からｔ３）と、それに引き続いて発
生するコレクタ電流Ｉｃの変化が急俊な第２の期間（ｔ
３からｔ４）との境界、すなわち時刻ｔ３の時点と定義
する。別の定義をすれば、電流減少開始点は、コレクタ
電流Ｉｃの２次微係数が最大となる時刻にほぼ等しい。

【００１９】次に、この発明の実施の形態１の構成を図
１について説明する。図１において、12は第１の駆動手
段、13は第２の駆動手段であり、第１の駆動手段12より
も第２の駆動手段13の方が低速でＩＧＢＴ素子１を駆動
する。11は第１の駆動手段12の出力と第２の駆動手段13
の出力とを切り換えてＩＧＢＴ素子１のゲートに供給す
る切り換え手段、14はＩＧＢＴ素子１をオン状態からオ
フ状態に遷移させる際にＩＧＢＴ素子１に流れる電流の
変化が緩慢な第１の期間からそれに続く電流の変化が急
俊な第２の期間に遷移する時の電流の減少開始点を検出
する電流減少開始点検出手段である。１および４につい
ては図18の従来の技術による半導体素子の駆動回路と同
じであるため、説明は省略する。２ａ、２ｂはＩＧＢＴ
素子１をオンするための電圧を供給する第１および第２
のオン用直流電圧源、３ａ、３ｂはＩＧＢＴ素子１をオ
フするための電圧を供給する第１および第２のオフ用直
流電圧源、５ａ、５ｂはスイッチング信号発生手段４の
出力により第１および第２のオン用直流電圧源２ａ、２
ｂと第１および第２のオフ用直流電圧源３ａ、３ｂとを
それぞれ切り換えてＩＧＢＴ素子１のゲートに電圧を印
加する第１および第２のオンオフ切り換え手段、９は第
１のゲート抵抗、10は第２のゲート抵抗で、第１のゲー
ト抵抗９よりも第２のゲート抵抗10の方が大きい抵抗値
を持つ。

【００２０】次に、図１、図４を用いて動作について説
明する。図４は、ＩＧＢＴ素子１の導通電流であるコレ
クタ電流Ｉｃと、ＩＧＢＴ素子１のコレクタ−エミッタ
間電圧Ｖｃｅと、ＩＧＢＴ素子１のスイッチング損失Ｐ
とを図示しており、図４（ａ）はゲート抵抗が小さい場
合すなわち第１の駆動手段12によりＩＧＢＴ素子１を駆
動した場合を、図４（ｂ）はゲート抵抗が大きい場合す
なわち第２の駆動手段13によりＩＧＢＴ素子１を駆動し
た場合を、図４（ｃ）は本発明を適用した場合をそれぞ
れ示している。スイッチング信号発生手段４がオン信号
を出力すると、第１および第２のオンオフ切り換え手段
５ａ、５ｂは第１および第２のオン用直流電圧源２ａ、
２ｂにそれぞれ切り換えられ、ＩＧＢＴ素子１のゲート
に第１のゲート抵抗９または第２のゲート抵抗10を介し
てオン電圧が印加され、ＩＧＢＴ素子１はオンする。次
いで、スイッチング信号発生手段４がオフ信号を出力す
ると、第１および第２のオンオフ切り換え手段５ａ、５
ｂは第１および第２のオフ用直流電圧源３ａ、３ｂにそ
れぞれ切り換えられ、ＩＧＢＴ素子１のゲートに第１の
ゲート抵抗９または第２のゲート抵抗10を介してオフ電
圧が印加され、ＩＧＢＴ素子１はオフする。この際、コ
レクタ電流Ｉｃの変化が緩慢な第１の期間においては、
電流減少開始点検出手段14の出力により切り換え手段11
が第１の駆動手段12に切り換えられ、図４（ａ）に示し
たゲート抵抗が小さい状態でＩＧＢＴ素子１が駆動され
る。また、コレクタ電流Ｉｃの変化が急俊な第２の期間
においては、電流減少開始点検出手段14の出力により切
り換え手段11が第２の駆動手段13に切り換えられ、図４
（ｂ）に示したゲート抵抗が大きい状態でＩＧＢＴ素子
１が駆動される。この結果、図４（ｃ）に示したよう
に、電流減少開始点以前においては図４（ａ）と等価な
電圧、電流波形が得られ、電流減少開始点以後において
は図４（ｂ）と等価な電圧、電流波形が得られる。従っ
て、本発明における半導体素子の駆動回路によれば、電
圧サージに関係しない第１の期間においてはＩＧＢＴ素
子１を高速で駆動してスイッチング損失Ｐを低減し、か
つ、電圧サージに関係する第２の期間においてはＩＧＢ
Ｔ素子１を低速で駆動して電圧サージを抑制することが
できる。

【００２１】実施の形態２．この発明の第２の実施の形
態の構成を図５に示す。図５において、６はゲート抵抗
切り換え手段、９は第１のゲート抵抗、10は第２のゲー
ト抵抗で、第１のゲート抵抗９よりも第２のゲート抵抗
10の方が大きい抵抗値を持つ。９ａは並列接続により第
１のゲート抵抗９と等価な抵抗値を得るための抵抗、10
ａは直列接続により第２のゲート抵抗10と等価な抵抗値
を得るための抵抗。その他の要素については、図18の従
来の技術による半導体素子の駆動回路、または、図１の
実施の形態１と同じであるため説明は省略する。

【００２２】次に、図５（ａ）を用いて動作について説
明する。スイッチング信号発生手段４がオン信号を出力
すると、オンオフ切り換え手段５はオン用直流電圧源２
に切り換えられ、ＩＧＢＴ素子１のゲートに第１のゲー
ト抵抗９または第２のゲート抵抗10を介してオン電圧が
印加され、ＩＧＢＴ素子１はオンする。次いで、スイッ
チング信号発生手段４がオフ信号を出力すると、オンオ
フ切り換え手段５はオフ用直流電圧源３に切り換えら
れ、ＩＧＢＴ素子１のゲートに第１のゲート抵抗９また
は第２のゲート抵抗10を介してオフ電圧が印加され、Ｉ
ＧＢＴ素子１はオフする。この際、まずコレクタ電流Ｉ
ｃの変化が緩慢な第１の期間においては、電流減少開始
点検出手段14の出力によりゲート抵抗切り換え手段６の
切り換え手段11が第１のゲート抵抗９に切り換えられ、
ゲート抵抗が小さい状態でＩＧＢＴ素子１が駆動され
る。次いで、コレクタ電流Ｉｃの変化が急俊な第２の期
間においては、電流減少開始点検出手段14の出力により
切り換え手段11が第２のゲート抵抗10に切り換えられ、
ゲート抵抗が大きい状態でＩＧＢＴ素子１が駆動され
る。この結果、電圧サージに関係しない第１の期間にお
いてはＩＧＢＴ素子１を高速で駆動してスイッチング損
失Ｐを低減し、かつ、電圧サージに関係する第２の期間
においてはＩＧＢＴ素子１を低速で駆動して電圧サージ
を抑制することができる。

【００２３】次に、図５（ｂ）を用いて動作について説
明する。ゲート抵抗切り換え手段６以外の動作に関して
は、図５（ａ）と同じであるため説明を省略する。ＩＧ
ＢＴ素子１のターンオフの際、まずコレクタ電流Ｉｃの
変化が緩慢な第１の期間においては、電流減少開始点検
出手段14の出力により切り換え手段11を短絡状態にし、
抵抗９ａと第２のゲート抵抗10の合成抵抗をゲート抵抗
として使用する。抵抗９ａと第２のゲート抵抗10は並列
接続されるため、合成抵抗は第２のゲート抵抗10よりも
小さくなる。この時、抵抗９ａは、抵抗９ａと第２のゲ
ート抵抗10の合成抵抗が図５（ａ）の第１のゲート抵抗
９と等しい抵抗値と成るように選択する。この動作によ
り第１の期間においては、ゲート抵抗が小さい状態でＩ
ＧＢＴ素子１が駆動される。次いで、コレクタ電流Ｉｃ
の変化が急俊な第２の期間においては、電流減少開始点
検出手段14の出力により切り換え手段11を開放状態に
し、第２のゲート抵抗10のみをゲート抵抗として使用す
る。この動作により第２の期間においては、ゲート抵抗
が大きい状態でＩＧＢＴ素子１が駆動される。この結
果、電圧サージに関係しない第１の期間においてはＩＧ
ＢＴ素子１を高速で駆動してスイッチング損失Ｐを低減
し、かつ、電圧サージに関係する第２の期間においては
ＩＧＢＴ素子１を低速で駆動して電圧サージを抑制する
ことができる。

【００２４】次に、図５（ｃ）を用いて動作について説
明する。ゲート抵抗切り換え手段６以外の動作に関して
は、図５（ａ）と同じであるため説明を省略する。ＩＧ
ＢＴ素子１のターンオフの際、まずコレクタ電流Ｉｃの
変化が緩慢な第１の期間においては、電流減少開始点検
出手段14の出力により切り換え手段11を短絡状態にし、
第１のゲート抵抗９をゲート抵抗として使用する。この
動作により第１の期間においては、ゲート抵抗が小さい
状態でＩＧＢＴ素子１が駆動される。次いで、コレクタ
電流Ｉｃの変化が急俊な第２の期間においては、電流減
少開始点検出手段14の出力により切り換え手段11を開放
状態にし、第１のゲート抵抗９と抵抗10ａの合成抵抗を
ゲート抵抗として使用する。第１のゲート抵抗９と抵抗
10ａは直列接続されるため、合成抵抗は第１のゲート抵
抗９よりも大きくなる。この時、抵抗10ａは、第１のゲ
ート抵抗９と抵抗10ａの合成抵抗が図５（ａ）の第２の
ゲート抵抗10と等しい抵抗値と成るように選択する。こ
の動作により第２の期間においては、ゲート抵抗が大き
い状態でＩＧＢＴ素子１が駆動される。この結果、電圧
サージに関係しない第１の期間においてはＩＧＢＴ素子
１を高速で駆動してスイッチング損失Ｐを低減し、か
つ、電圧サージに関係する第２の期間においてはＩＧＢ
Ｔ素子１を低速で駆動して電圧サージを抑制することが
できる。

【００２５】実施の形態３．この発明の第３の実施の形
態の構成を図６に示す。図６において、３ａは第１のオ
フ用直流電圧源、３ｂは第２のオフ用直流電圧源で、第
１のオフ用直流電圧源３ａよりも第２のオフ用直流電圧
源３ｂの方がＩＧＢＴ素子１のゲートに小さい負電圧を
印加できるように電圧値が設定されている。３ｃは直列
接続により第２のオフ用直流電圧源３ｂと等価な電圧値
を得るための直流電圧源、９はゲート抵抗、19はダイオ
ードである。その他の要素については、図18の従来の技
術による半導体素子の駆動回路、または、図１の実施の
形態１と同じであるため説明は省略する。

【００２６】次に、図６（ａ）を用いて動作について説
明する。スイッチング信号発生手段４がオン信号を出力
すると、オンオフ切り換え手段５はオン用直流電圧源２
に切り換えられ、ＩＧＢＴ素子１のゲートにゲート抵抗
９を介してオン電圧が印加され、ＩＧＢＴ素子１はオン
する。次いで、スイッチング信号発生手段４がオフ信号
を出力すると、オンオフ切り換え手段５は第１のオフ用
直流電圧源３ａまたは第２のオフ用直流電圧源３ｂに切
り換えられ、ＩＧＢＴ素子１のゲートにゲート抵抗９を
介してオフ電圧が印加され、ＩＧＢＴ素子１はオフす
る。この際、まずコレクタ電流Ｉｃの変化が緩慢な第１
の期間においては、電流減少開始点検出手段14の出力に
より切り換え手段11が第１のオフ用直流電圧源３ａに切
り換えられ、オフ電圧が大きい状態でＩＧＢＴ素子１が
駆動される。次いで、コレクタ電流Ｉｃの変化が急俊な
第２の期間においては、電流減少開始点検出手段14の出
力により切り換え手段11が第２のオフ用直流電圧源３ｂ
に切り換えられ、オフ電圧が小さい状態でＩＧＢＴ素子
１が駆動される。ＩＧＢＴ素子１のゲート−エミッタ間
はコンデンサであるため、同じゲート抵抗で駆動した場
合、オフ電圧が小さい方がゲート−エミッタ間電圧の減
少率は小さくなり、ゲート抵抗を大きくしたのと同様の
効果が得られる。この結果、電圧サージに関係しない第
１の期間においてはＩＧＢＴ素子１を高速で駆動してス
イッチング損失Ｐを低減し、かつ、電圧サージに関係す
る第２の期間においてはＩＧＢＴ素子１を低速で駆動し
て電圧サージを抑制することができる。

【００２７】次に、図６（ｂ）を用いて動作について説
明する。第１および第２のオフ用直流電圧源３ａ、３ｂ
の切り換え以外の動作に関しては、図６（ａ）と同じで
あるため説明を省略する。ＩＧＢＴ素子１のターンオフ
の際、まずコレクタ電流Ｉｃの変化が緩慢な第１の期間
においては、電流減少開始点検出手段14の出力により切
り換え手段11を短絡状態にする。第１のオフ用直流電圧
源３ａの方が第２のオフ用直流電圧源３ｂよりもゲート
に大きい負電圧を印加できるように電圧値が設定されて
いるため、ダイオード19に逆電圧が印加されオフ状態と
なるので、第１のオフ用直流電圧源３ａのみがゲート抵
抗９を介してＩＧＢＴ素子１のゲートに印加される。こ
の動作により第１の期間においては、オフ電圧が大きい
状態でＩＧＢＴ素子１が駆動される。次いで、コレクタ
電流Ｉｃの変化が急俊な第２の期間においては、電流減
少開始点検出手段14の出力により切り換え手段11を開放
状態にし、第２のオフ用直流電圧源３ｂのみを使用す
る。この動作により第２の期間においては、オフ電圧が
小さい状態でＩＧＢＴ素子１が駆動される。この結果、
電圧サージに関係しない第１の期間においてはＩＧＢＴ
素子１を高速で駆動してスイッチング損失Ｐを低減し、
かつ、電圧サージに関係する第２の期間においてはＩＧ
ＢＴ素子１を低速で駆動して電圧サージを抑制すること
ができる。

【００２８】次に、図６（ｃ）を用いて動作について説
明する。第１および第２のオフ用直流電圧源３ａ、３ｂ
の切り換え以外の動作に関しては、図６（ａ）と同じで
あるため説明を省略する。ＩＧＢＴ素子１のターンオフ
の際、まずコレクタ電流Ｉｃの変化が緩慢な第１の期間
においては、電流減少開始点検出手段14の出力により切
り換え手段11を短絡状態にし、第１のオフ用直流電圧源
３ａのみをゲート抵抗９を介してＩＧＢＴ素子１のゲー
トに印加する。この時、ダイオード19には直流電圧源３
ｃの電圧が逆電圧として印加されオフ状態となるため、
切り換え手段１１に不要な電流が流れることは無い。こ
の動作により第１の期間においては、オフ電圧が低い状
態でＩＧＢＴ素子１が駆動される。次いで、コレクタ電
流Ｉｃの変化が急俊な第２の期間においては、電流減少
開始点検出手段１４の出力により切り換え手段11を開放
状態にし、第１のオフ用直流電圧源３ａと直流電圧源３
ｃの和の電圧をゲート抵抗９を介してＩＧＢＴ素子１の
ゲートに印加する。第１のオフ用直流電圧源３ａと直流
電圧源３ｃは逆直列接続されるため、和の電圧は第１の
オフ用直流電圧源３ａよりも小さな負電圧となる。この
時、直流電圧源３ｃは第１のオフ用直流電圧源３ａと直
流電圧源３ｃの和の電圧が図６（ａ）の第２のオフ用直
流電圧源３ｂと等しい電圧値となるように選択する。こ
の動作により第２の期間においては、オフ電圧が小さい
状態でＩＧＢＴ素子１が駆動される。この結果、電圧サ
ージに関係しない第１の期間においてはＩＧＢＴ素子１
を高速で駆動してスイッチング損失Ｐを低減し、かつ、
電圧サージに関係する第２の期間においてはＩＧＢＴ素
子１を低速で駆動して電圧サージを抑制することができ
る。

【００２９】実施の形態４．この発明の第４の実施の形
態の構成を図７に示す。図７において、19はダイオー
ド、20はオン用直流電流源、21は第１のオフ用直流電流
源、22は第２のオフ用直流電流源で、第１のオフ用直流
電流源21よりも第２のオフ用直流電流源22の方が小さい
電流値を持つ。21ａは並列接続により第１のオフ用直流
電流源21と等価な電流値を得るための直流電流源であ
る。その他の要素については、図18の従来の技術による
半導体素子の駆動回路、または、図１の実施の形態１と
同じであるため説明は省略する。

【００３０】次に、図７（ａ）を用いて動作について説
明する。スイッチング信号発生手段４がオン信号を出力
すると、オンオフ切り換え手段５はオン用直流電流源20
に切り換えられ、ＩＧＢＴ素子１のゲートに電流が注入
される。ＩＧＢＴ素子１のゲート−エミッタ間はコンデ
ンサであるため、ゲート−エミッタ間電圧Ｖｇｅは増加
し、ＩＧＢＴ素子１はオンする。次いで、スイッチング
信号発生手段４がオフ信号を出力すると、オンオフ切り
換え手段５は第１のオフ用直流電流源21または第２のオ
フ用直流電流源22に切り換えられ、ＩＧＢＴ素子１のゲ
ートから電流が引き出される。ＩＧＢＴ素子１のゲート
−エミッタ間はコンデンサであるため、ゲート−エミッ
タ間電圧Ｖｇｅは減少し、ＩＧＢＴ素子１はオフする。
この際、まずコレクタ電流Ｉｃの変化が緩慢な第１の期
間においては、電流減少開始点検出手段14の出力により
切り換え手段11が第１のオフ用直流電流源21に切り換え
られ、引き出し電流が大きい状態でＩＧＢＴ素子１が駆
動される。次いで、コレクタ電流Ｉｃの変化が急俊な第
２の期間においては、電流減少開始点検出手段14の出力
により切り換え手段11が第２のオフ用直流電流源22に切
り換えられ、引き出し電流が小さい状態でＩＧＢＴ素子
１が駆動される。ＩＧＢＴ素子１のゲート−エミッタ間
はコンデンサであるため、引き出し電流が小さい方がゲ
ート−エミッタ間電圧の減少率は小さくなり、ゲート抵
抗を大きくしたのと同様の効果が得られる。この結果、
電圧サージに関係しない第１の期間においてはＩＧＢＴ
素子１を高速で駆動してスイッチング損失Ｐを低減し、
かつ、電圧サージに関係する第２の期間においてはＩＧ
ＢＴ素子１を低速で駆動して電圧サージを抑制すること
ができる。

【００３１】次に、図７（ｂ）を用いて動作について説
明する。第１および第２のオフ用直流電流源21、22の切
り換え以外の動作に関しては、図７（ａ）と同じである
ため説明を省略する。ＩＧＢＴ素子１のターンオフの
際、まずコレクタ電流Ｉｃの変化が緩慢な第１の期間に
おいては、電流減少開始点検出手段14の出力により切り
換え手段11を短絡状態にし、直流電流源21ａと第２のオ
フ用直流電流源22の和の電流をＩＧＢＴ素子１のゲート
から引き出す。直流電流源21ａと第２のオフ用直流電流
源22は並列接続されるため、和の電流は第２のオフ用直
流電流源22よりも大きくなる。この時、直流電流源21ａ
は、直流電流源21ａと第２のオフ用直流電流源22の和の
電流が図７（ａ）の第１の直流電流源21と等しい電流値
と成るように選択する。この動作により第１の期間にお
いては、引き出し電流が大きい状態でＩＧＢＴ素子１が
駆動される。次いで、コレクタ電流Ｉｃの変化が急俊な
第２の期間においては、電流減少開始点検出手段14の出
力により切り換え手段11を開放状態にし、第２のオフ用
直流電流源22のみを使用する。この動作により第２の期
間においては、引き出し電流が小さい状態でＩＧＢＴ素
子１が駆動される。この結果、電圧サージに関係しない
第１の期間においてはＩＧＢＴ素子１を高速で駆動して
スイッチング損失Ｐを低減し、かつ、電圧サージに関係
する第２の期間においてはＩＧＢＴ素子１を低速で駆動
して電圧サージを抑制することができる。

【００３２】次に、図７（ｃ）を用いて動作について説
明する。第１および第２のオフ用直流電流源21、22の切
り換え以外の動作に関しては、図７（ａ）と同じである
ため説明を省略する。ＩＧＢＴ素子１のターンオフの
際、まずコレクタ電流Ｉｃの変化が緩慢な第１の期間に
おいては、電流減少開始点検出手段14の出力により切り
換え手段11を短絡状態にし、第１のオフ用直流電流源21
のみでＩＧＢＴ素子１のゲートから電流引き出す。この
時、ダイオード19にはＩＧＢＴ素子１のゲート−エミッ
タ間電圧Ｖｇｅが逆電圧として印加されオフ状態となる
ため、第１のオフ用直流電流源21の電流がダイオード19
に流れることは無い。この動作により第１の期間におい
ては、引き出し電流が大きい状態でＩＧＢＴ素子１が駆
動される。次いで、コレクタ電流Ｉｃの変化が急俊な第
２の期間においては、電流減少開始点検出手段14の出力
により切り換え手段11を開放状態にする。第１のオフ用
直流電流源21よりも第２の直流電圧源22の電流の方が小
さいため、差の電流はダイオード19を流れ、ＩＧＢＴ素
子１のゲートからは第２の直流電圧源22の電流が引き出
される。この動作により第２の期間においては、引き出
し電流が小さい状態でＩＧＢＴ素子１が駆動される。こ
の結果、電圧サージに関係しない第１の期間においては
ＩＧＢＴ素子１を高速で駆動してスイッチング損失Ｐを
低減し、かつ、電圧サージに関係する第２の期間におい
てはＩＧＢＴ素子１を低速で駆動して電圧サージを抑制
することができる。

【００３３】実施の形態５．この発明の第５の実施の形
態の構成を図８に示す。図８において、９はゲート抵
抗、23はコンデンサ、30はコンデンサ23の電圧をＩＧＢ
Ｔ素子１のゲート−エミッタ間電圧Ｖｇｅと等しく保つ
ための電圧調整手段である。その他の要素については、
図18の従来の技術による半導体素子の駆動回路、また
は、図１の実施の形態１と同じであるため説明は省略す
る。

【００３４】次に、図８（ａ）を用いて動作について説
明する。スイッチング信号発生手段４がオン信号を出力
すると、オンオフ切り換え手段５はオン用直流電圧源２
に切り換えられ、ＩＧＢＴ素子１のゲートにゲート抵抗
９を介してオン電圧が印加され、ＩＧＢＴ素子１はオン
する。次いで、スイッチング信号発生手段４がオフ信号
を出力すると、オンオフ切り換え手段５はオフ用直流電
圧源３に切り換えられ、ＩＧＢＴ素子１のゲートにゲー
ト抵抗９を介してオフ電圧が印加され、ＩＧＢＴ素子１
はオフする。この際、まずコレクタ電流Ｉｃの変化が緩
慢な第１の期間においては、電流減少開始点検出手段14
の出力により切り換え手段11が開放状態となり、ＩＧＢ
Ｔ素子１のゲート−エミッタ間にはＩＧＢＴ素子１のゲ
ート−エミッタ間コンデンサのみが存在する状態でＩＧ
ＢＴ素子１が駆動される。次いで、コレクタ電流Ｉｃの
変化が急俊な第２の期間においては、電流減少開始点検
出手段14の出力により切り換え手段11が短絡状態とな
り、ＩＧＢＴ素子１のゲート−エミッタ間にコンデンサ
23が並列に接続される。この時、コンデンサ23の電圧は
電圧調整手段30によってＩＧＢＴ素子１のゲート−エミ
ッタ間電圧Ｖｇｅと等しく保たれているため、ゲート−
エミッタ間電圧Ｖｇｅに不要な変動を生じることなく切
り換え手段11の動作が行われる。この動作により、ＩＧ
ＢＴ素子１のゲート−エミッタ間のコンデンサが増加し
た状態でＩＧＢＴ素子１が駆動される。ＩＧＢＴ素子１
のゲート−エミッタ間はコンデンサであるため、同じゲ
ート抵抗で駆動した場合、ＩＧＢＴ素子１のゲート−エ
ミッタ間のコンデンサが大きい方がゲート−エミッタ間
電圧Ｖｇｅの減少率は小さくなり、ゲート抵抗を大きく
したのと同様の効果が得られる。この結果、電圧サージ
に関係しない第１の期間においてはＩＧＢＴ素子１を高
速で駆動してスイッチング損失Ｐを低減し、かつ、電圧
サージに関係する第２の期間においてはＩＧＢＴ素子１
を低速で駆動して電圧サージを抑制することができる。

【００３５】図８（ｂ）、（ｃ）は電圧調整手段30の構
成例を示したものである。図８（ｂ）においては電圧バ
ッファ30ａを用いて、図８（ｃ）においては抵抗30ｂを
用いて、電圧調整手段30を構成している。動作は明確で
あるため詳細な説明は省略する。

【００３６】実施の形態６．この発明の第６の実施の形
態における電流減少開始点検出手段14の構成を図９に示
す。図９において、25は電圧検出手段、26は基準電圧
源、27は比較手段である。その他の要素については、図
18の従来の技術による半導体素子の駆動回路、または、
図１の実施の形態１と同じであるため説明は省略する。

【００３７】次に、図９（ａ）、図10を用いて動作につ
いて説明する。図10は、ＩＧＢＴ素子１のターンオフ時
の電圧、電流波形を示したものであり、本実施の形態で
はゲート−エミッタ間電圧Ｖｇｅに注目する。ゲート−
エミッタ間電圧Ｖｇｅの波形については実施の形態１と
同じであるため、詳細な説明は省略する。電圧検出手段
25は、ＩＧＢＴ素子１のゲート−エミッタ間に接続され
図10のゲート−エミッタ間電圧Ｖｇｅを検出する。比較
手段27は、この電圧検出手段25の出力と基準電圧源26の
基準電圧Ｖｒｅｆ１を比較して、ゲート−エミッタ間電
圧Ｖｇｅが基準電圧Ｖｒｅｆ１よりも小さい時にＨ信号
を、ゲート−エミッタ間電圧Ｖｇｅが基準電圧Ｖｒｅｆ
１よりも大きい時にＬ信号を出力する。この時、基準電
圧Ｖｒｅｆ１を負荷電流ＩＬを流すのに必要とされる電
圧ＶｏｎとＩＧＢＴ素子１の閾値Ｖｔｈの間に設定すれ
ば、ゲート−エミッタ間電圧Ｖｇｅがほぼ一定となる第
１の期間を終了し、０に向かって減少を始める第２の期
間に入った所で上記の信号がＬからＨに切り換わる。こ
の動作により、図10の電流減少開始点検出手段の出力
（ａ）に示した、コレクタ電流Ｉｃの変化が緩慢な第１
の期間おいてＬであり、それに続くコレクタ電流Ｉｃの
変化が急俊な第２の期間においてＨである信号を得るこ
とができる。

【００３８】図９（ｂ）、（ｃ）、（ｄ）は電流減少開
始点検出手段14の他の構成例を示したものである。図９
（ｂ）において、電圧検出手段25は抵抗25ａと抵抗25ｂ
により構成されており、ＩＧＢＴ素子１のゲート−エミ
ッタ間電圧Ｖｇｅを分圧して検出する。コンパレータ27
は、この電圧検出手段25の出力と基準電圧源26の電圧を
比較して、ゲート−エミッタ間電圧Ｖｇｅが基準電圧Ｖ
ｒｅｆ１よりも低くなるのと等価な時にＨ信号を、ゲー
ト−エミッタ間電圧Ｖｇｅが基準電圧Ｖｒｅｆ１よりも
高くなるのと等価な時にＬ信号を出力する。図９（ｃ）
において、電圧検出手段25は抵抗25ａと抵抗25ｂにより
構成されており、ＩＧＢＴ素子１のゲート−エミッタ間
電圧Ｖｇｅを分圧して検出する。この検出電圧はトラン
ジスタ27のベースに入力される。検出電圧がトランジス
タ27のベース−エミッタ間閾値を越えるとトランジスタ
27はオンするためＬ信号を出力し、検出電圧がトランジ
スタ27のベース−エミッタ間閾値を越えなければトラン
ジスタ27はオフするためＨ信号を出力する。図９（ｄ）
において、電圧検出手段25はトランジスタ27のベースを
ツェナーダイオード26ａと抵抗26ｂを介してＩＧＢＴ素
子１のゲートに接続することにより構成されている。ゲ
ート−エミッタ間電圧Ｖｇｅがツェナーダイオード26ａ
のツェナー電圧とトランジスタ27のベース−エミッタ間
閾値の和の電圧を越えるとトランジスタ27はオンするた
めＬ信号を出力し、ゲート−エミッタ間電圧Ｖｇｅがツ
ェナーダイオード26ａのツェナー電圧とトランジスタ27
のベース−エミッタ間閾値の和の電圧を越えなければト
ランジスタ27はオフするためＨ信号を出力する。図９
（ｂ）、（ｃ）、（ｄ）の動作は図９（ａ）と基本的に
は同一であるため詳細な動作の説明は省略する。

【００３９】実施の形態７．この発明の第７の実施の形
態における電流減少開始点検出手段14の構成を図11に示
す。図11において、28は電流検出手段、26は基準電圧
源、27は比較手段である。その他の要素については、図
18の従来の技術による半導体素子の駆動回路、または、
図１の実施の形態１と同じであるため説明は省略する。

【００４０】次に、図11（ａ）、図10を用いて動作につ
いて説明する。図10は、ＩＧＢＴ素子１のターンオフ時
の電圧、電流波形を示したものであり、本実施の形態で
はゲート電流Ｉｇに注目する。ゲート電流Ｉｇ（絶対
値）の波形については実施の形態１と同じであるため、
詳細な説明は省略する。電流検出手段28は、ＩＧＢＴ素
子１のゲートに直列に接続され図10のゲート電流Ｉｇを
検出する。比較手段27は、この電流検出手段28の出力と
基準電圧源26の基準電圧Ｖｒｅｆ２を比較して、ゲート
電流Ｉｇの検出値が基準電圧Ｖｒｅｆ２よりも小さい時
にＨ信号を、ゲート電流Ｉｇの検出値が基準電圧Ｖｒｅ
ｆ２よりも大きい時にＬ信号を出力する。この時、基準
電圧Ｖｒｅｆ２を負荷電流ＩＬを流すのに必要とされる
電圧Ｖｏｎをゲート抵抗９で除算した電流値と０との間
に設定すれば、ゲート電流Ｉｇがほぼ一定となる第１の
期間を終了し、０に向かって減少を始める第２の期間に
入った所で上記の信号ががＬからＨに切り換わる。この
動作により、図10の電流減少開始点検出手段の出力
（ｂ）に示した、コレクタ電流Ｉｃの変化が緩慢な第１
の期間おいてＬであり、それに続くコレクタ電流Ｉｃの
変化が急俊な第２の期間においてＨである信号を得るこ
とができる。

【００４１】図11（ｂ）、（ｃ）は電流減少開始点検出
手段14の他の構成例を示したものである。図11（ｂ）に
おいて、電流検出手段28は検出抵抗28ａと、オペアンプ
28ｂと抵抗28ｃから28ｆにより構成される差動アンプに
より構成されている。コンパレータ27は、この電流検出
手段28の出力と基準電圧源26の電圧を比較して、ゲート
電流Ｉｇの検出値が基準電圧Ｖｒｅｆ２よりも小さい時
にＨ信号を、ゲート電流Ｉｇの検出値が基準電圧Ｖｒｅ
ｆ２よりも大きい時にＬ信号を出力する。図11（ｃ）に
おいて、電流検出手段28は検出抵抗28ａにより構成され
ており、コンパレータ27は、トランジスタ27ａ、27ｂ、
直流電源27ｃ、27ｄ、抵抗27ｅにより構成されている。
コンパレータ27は電流検出抵抗28ａの出力と基準電圧源
26の電圧を比較し、ゲート電流Ｉｇの検出値が基準電圧
Ｖｒｅｆ２より小さい時にＨ信号を、ゲート電流Ｉｇの
検出値が基準電圧Ｖｒｅｆ２より大きい時にＬ信号を出
力する。図11（ｂ）、（ｃ）の動作は図11（ａ）と基本
的には同一であるため詳細な動作の説明は省略する。

【００４２】実施の形態８．この発明の第８の実施の形
態における電流減少開始点検出手段14の構成を図12に示
す。図12において、25は電圧検出手段、26は基準電圧
源、27は比較手段、29は微分手段である。その他の要素
については、図18の従来の技術による半導体素子の駆動
回路、または、図１の実施の形態１と同じであるため説
明は省略する。

【００４３】次に、図12（ａ）、図10を用いて動作につ
いて説明する。図10は、ＩＧＢＴ素子１のターンオフ時
の電圧、電流波形を示したものであり、本実施の形態で
はゲート−エミッタ間電圧Ｖｇｅの変化率（絶対値）に
注目する。ゲート−エミッタ間電圧Ｖｇｅの波形につい
ては実施の形態１と同じであるため、詳細な説明は省略
する。電圧検出手段25は、ＩＧＢＴ素子１のゲート−エ
ミッタ間に接続され図10のゲート−エミッタ間電圧Ｖｇ
ｅを検出する。微分手段29は、この電圧検出手段25の出
力を微分して、図10に示したｄＶｇｅ／ｄｔの波形を得
る。比較手段27は、この微分手段29の出力と基準電圧源
26の基準電圧Ｖｒｅｆ３とを比較して、ゲート−エミッ
タ間電圧Ｖｇｅの微分値ｄＶｇｅ／ｄｔが基準電圧Ｖｒ
ｅｆ３よりも小さい時にＬ信号を、ゲート−エミッタ間
電圧Ｖｇｅの微分値ｄＶｇｅ／ｄｔが基準電圧Ｖｒｅｆ
３よりも大きい時にＨ信号を出力する。この時、第１の
期間においてはゲート−エミッタ間電圧Ｖｇｅがほぼ一
定であるため、その微分値ｄＶｇｅ／ｄｔはほぼ０とな
る。また、第２の期間においてはゲート抵抗９とＩＧＢ
Ｔ素子１のゲート−エミッタ間コンデンサの容量で決ま
る時定数で０に向かって減少するため、ゲート−エミッ
タ間電圧Ｖｇｅの微分値ｄＶｇｅ／ｄｔは負の値を持
つ。従って、基準電圧Ｖｒｅｆ３を適当に設定すれば、
ゲート−エミッタ間電圧Ｖｇｅがほぼ一定となる第１の
期間を終了し、０に向かって減少を始める第２の期間に
入った所で上記の信号がＬからＨに切り換わる。この動
作により、図10の電流減少開始点検出手段の出力（ｃ）
に示した、コレクタ電流Ｉｃの変化が緩慢な第１の期間
おいてＬであり、それに続くコレクタ電流Ｉｃの変化が
急俊な第２の期間においてＨである信号を得ることがで
きる。

【００４４】図12（ｂ）、（ｃ）は電流減少開始点検出
手段14の他の構成例を示したものである。図12（ｂ）に
おいて、電圧検出手段25は抵抗25ａと抵抗25ｂにより構
成されており、ＩＧＢＴ素子１のゲート−エミッタ間電
圧Ｖｇｅを分圧して検出する。この電圧検出手段25の出
力は、オペアンプ29ａ、コンデンサ29ｂ、抵抗29ｃから
なる微分回路29により微分される。コンパレータ27は、
この微分回路29の出力と基準電圧源26の電圧を比較し
て、ゲート−エミッタ間電圧Ｖｇｅの微分値ｄＶｇｅ／
ｄｔが基準電圧Ｖｒｅｆ３よりも小さい時にＬ信号を、
ゲート−エミッタ間電圧Ｖｇｅが基準電圧Ｖｒｅｆ３よ
りも大きい時にＨ信号を出力する。図12（ｃ）におい
て、電圧検出手段25は抵抗25ａと抵抗26ｂにより構成さ
れており、ＩＧＢＴ素子１のゲート−エミッタ間電圧Ｖ
ｇｅを分圧して検出する。この検出電圧はコンデンサ29
ｄを介してトランジスタ27のベースに入力される。トラ
ンジスタ27のベースには電源29ｆから抵抗29ｅを介して
バイアス電流が流されているため、検出電圧の微分値に
比例して流れるコンデンサ29ｄの充放電電流がバイアス
電流よりも大きい場合にはトランジスタ27はオフするた
めＨ信号を出力し、コンデンサ29ｄの充放電電流がバイ
アス電流よりも小さい場合にはトランジスタ27はオンす
るためＬ信号を出力する。図12（ｂ）、（ｃ）の動作は
図９（ａ）と基本的には同一であるため詳細な動作の説
明は省略する。

【００４５】実施の形態９．この発明の第９の実施の形
態における電流減少開始点検出手段14の構成を図13に示
す。図13において、28は電流検出手段、26は基準電圧
源、27は比較手段、29は微分手段である。その他の要素
については、図18の従来の技術による半導体素子の駆動
回路、または、図１の実施の形態１と同じであるため説
明は省略する。

【００４６】次に、図13（ａ）、図10を用いて動作につ
いて説明する。図10は、ＩＧＢＴ素子１のターンオフ時
の電圧、電流波形を示したものであり、本実施の形態で
はゲート電流Ｉｇの変化率（絶対値）に注目する。ゲー
ト電流Ｉｇの波形については実施の形態１と同じである
ため、詳細な説明は省略する。電流検出手段28は、ＩＧ
ＢＴ素子１のゲートに直列に接続され図10のゲート電流
Ｉｇを検出する。微分手段29は、この電流検出手段28の
出力を微分して、図10に示したｄＩｇ／ｄｔの波形を得
る。比較手段27は、この微分手段29の出力と基準電圧源
26の基準電圧Ｖｒｅｆ４を比較して、ゲート電流Ｉｇの
微分値ｄＩｇ／ｄｔが基準電圧Ｖｒｅｆ４よりも小さい
時にＬ信号を、ゲート電流Ｉｇの微分値ｄＩｇ／ｄｔが
基準電圧Ｖｒｅｆ４よりも大きい時にＨ信号を出力す
る。この時、第１の期間においてはゲート電流Ｉｇがほ
ぼ一定であるため、その微分値ｄＩｇ／ｄｔはほぼ０と
なる。また、第２の期間においてはゲート抵抗９とＩＧ
ＢＴ素子１のゲート−エミッタ間コンデンサの容量で決
まる時定数で０に向かって減少するため、ゲート電流Ｉ
ｇの微分値ｄＩｇ／ｄｔは負の値を持つ。従って、基準
電圧Ｖｒｅｆ４を適当に設定すれば、ゲート電流Ｉｇが
ほぼ一定となる第１の期間を終了し、０に向かって減少
を始める第２の期間に入った所で上記の信号がＬからＨ
に切り換わる。この動作により、図10の電流減少開始点
検出手段の出力（ｄ）に示した、コレクタ電流Ｉｃの変
化が緩慢な第１の期間おいてＬであり、それに続くコレ
クタ電流Ｉｃの変化が急俊な第２の期間においてＨであ
る信号を得ることができる。

【００４７】図13（ｂ）、（ｃ）は電流減少開始点検出
手段14の他の構成例を示したものである。図13（ｂ）に
おいて、電流検出手段28は検出抵抗28ａと、オペアンプ
28ｂと抵抗28ｃから28ｆにより構成される差動アンプに
より構成されている。この電流検出手段28の出力は、オ
ペアンプ29ａ、コンデンサ29ｂ、抵抗29ｃからなる微分
回路29により微分される。コンパレータ27は、この微分
回路29の出力と基準電圧源26の電圧を比較して、ゲート
電流Ｉｇの変化率が基準電圧Ｖｒｅｆ４よりも小さい時
にＬ信号を、ゲート電流Ｉｇの変化率が基準電圧Ｖｒｅ
ｆ４よりも大きい時にＨ信号を出力する。図13（ｃ）に
おいて、電流検出手段28は検出抵抗28ａにより構成され
ており、コンパレータ27は、トランジスタ27ａ、27ｂ、
直流電源27ｃ、27ｄ、抵抗27ｅにより構成されている。
電流検出抵抗28ａの出力はコンデンサ29ｄを介してトラ
ンジスタ27ａのベースに接続され、電流検出抵抗28ａ、
抵抗29ｅ、基準電圧源26からなる閉ループを構成するた
め、トランジスタ27ａのベースにゲート電流微分値が入
力される。トランジスタ27ｂのベースは基準電圧源26が
接続されているため、検出電圧の微分値が基準電圧Ｖｒ
ｅｆ４より大きい場合にはトランジスタ27ｂはオフする
ためＨ信号を出力し、検出電圧の微分値が基準電圧Ｖｒ
ｅｆ４よりも小さい場合にはトランジスタ27ｂはオンす
るためＬ信号を出力する。図13（ｂ）、（ｃ）の動作は
図13（ａ）と基本的には同一であるため詳細な動作の説
明は省略する。

【００４８】実施の形態１０．この発明の第10の実施の
形態の構成を図14に示す。この実施の形態は、図５
（ｂ）の実施の形態２と図９（ｂ）の実施の形態６を組
み合わせたものである。図14において、５ａ、５ｂはト
ランジスタでオンオフ切り換え手段５を構成する。11ａ
はトランジスタ、11ｂはダイオードで切り換え手段11の
スイッチ部分を構成する。11ｃはトランジスタ、11ｄは
抵抗、11ｅは電源、11ｆは抵抗で、切り換え手段11のス
イッチの駆動部分を構成している。この切り換え手段11
のスイッチの駆動部分はロジックの反転回路を構成して
おり、電流減少開始点検出手段14の出力と切り換え手段
11のスイッチ部分の入力とのロジックの整合を行う。そ
の他の要素については、図５（ｂ）の実施の形態２およ
び図９（ｂ）の実施の形態６と同じであるため説明は省
略する。

【００４９】次に、動作について説明する。スイッチン
グ信号発生手段４がオン信号を出力すると、トランジス
タ５ａがオン、トランジスタ５ｂがオフとなり、ＩＧＢ
Ｔ素子１のゲートに第２のゲート抵抗10を介してオン用
直流電圧源２の電圧が印加され、ＩＧＢＴ素子１はオン
する。次いで、スイッチング信号発生手段４がオフ信号
を出力すると、トランジスタ５ａがオフ、トランジスタ
５ｂがオンとなり、ＩＧＢＴ素子１のゲートに第２のゲ
ート抵抗10または第２のゲート抵抗10と抵抗９ａとの合
成抵抗を介してオフ用直流電圧源３の電圧が印加され、
ＩＧＢＴ素子１はオフする。この際、まずコレクタ電流
Ｉｃの変化が緩慢な第１の期間においては、実施の形態
６で述べたように、抵抗25ａと抵抗25ｂにより分圧され
て検出されたＩＧＢＴ素子１のゲート−エミッタ間電圧
Ｖｇｅの検出値は基準電圧源26の電圧よりも大きいた
め、コンパレータ27はＬ信号を出力する。このため、ト
ランジスタ11ｃはオフとなり、電源11ｅから抵抗11ｆを
介してトランジスタ11ａのベースに電流が流されるた
め、トランジスタ11ａはオンする。従って、抵抗９ａと
第２のゲート抵抗10の合成抵抗がゲート抵抗として使用
される。次いで、コレクタ電流Ｉｃの変化が急俊な第２
の期間においては、実施の形態６で述べたように、抵抗
25ａと抵抗25ｂにより分圧されて検出されたＩＧＢＴ素
子１のゲート−エミッタ間電圧Ｖｇｅの検出値は基準電
圧源26の電圧よりも小さいため、コンパレータ27はＨ信
号を出力する。このため、トランジスタ11ｃはオンとな
り、トランジスタ11ａのベースへの電流供給が停止され
るため、トランジスタ11ａはオフする。従って、第２の
ゲート抵抗10のみがゲート抵抗として使用される。この
結果、電圧サージに関係しない第１の期間においてはＩ
ＧＢＴ素子１を低ゲート抵抗で高速に駆動してスイッチ
ング損失Ｐを低減し、かつ、電圧サージに関係する第２
の期間においてはＩＧＢＴ素子１を高ゲート抵抗で低速
に駆動して電圧サージを抑制することができる。

【００５０】以上、例として実施の形態２と実施の形態
６との組み合わせについて説明した。実施の形態１から
実施の形態９までの説明から明らかなように、実施の形
態１から実施の形態５、および、実施の形態６から実施
の形態９はそれぞれ等価な機能を有しているため、実施
の形態１から実施の形態５と実施の形態６から実施の形
態９との間のいかなる組み合わせにおいても上記の実施
の形態２と実施の形態６との組み合わせと同様の動作が
可能である。各組み合わせにおける個別の詳細な動作説
明は省略する。

【００５１】実施の形態１１．この発明の第11の実施の
形態の構成を図15に示す。図15において、11ｇはツェナ
ーダイオード、11ｈはダイオードであるその他の要素に
ついては、図14の実施の形態10と同じであるため説明は
省略する。

【００５２】次に、動作について説明する。スイッチン
グ信号発生手段４がオン信号を出力すると、トランジス
タ５ａがオン、トランジスタ５ｂがオフとなり、ＩＧＢ
Ｔ素子１のゲートに第２のゲート抵抗10を介してオン用
直流電圧源２の電圧が印加され、ＩＧＢＴ素子１はオン
する。次いで、スイッチング信号発生手段４がオフ信号
を出力すると、トランジスタ５ａがオフ、トランジスタ
５ｂがオンとなり、ＩＧＢＴ素子１のゲートに第２のゲ
ート抵抗10または第２のゲート抵抗10と抵抗９ａとの合
成抵抗を介してオフ用直流電圧源３の電圧が印加され、
ＩＧＢＴ素子１はオフする。この際、まずコレクタ電流
Ｉｃの変化が緩慢な第１の期間においては、実施の形態
６で述べたように、ＩＧＢＴ素子１のゲート−エミッタ
間電圧Ｖｇｅがツェナーダイオード11ｇのツェナー電圧
を越えるようにツェナー電圧を設定する。この時、ツェ
ナーダイオード11ｇはオンし、抵抗９ａと第２のゲート
抵抗10の合成抵抗がゲート抵抗として使用される。次い
で、コレクタ電流Ｉｃの変化が急俊な第２の期間におい
ては、実施の形態６で述べたように、ＩＧＢＴ素子１の
ゲート−エミッタ間電圧Ｖｇｅがツェナーダイオード11
ｇのツェナー電圧を越えないため、ツェナーダイオード
11ｇはオフする。従って、第２のゲート抵抗10のみがゲ
ート抵抗として使用される。この結果、電圧サージに関
係しない第１の期間においてはＩＧＢＴ素子１を低ゲー
ト抵抗で高速に駆動してスイッチング損失Ｐを低減し、
かつ、電圧サージに関係する第２の期間においてはＩＧ
ＢＴ素子１を高ゲート抵抗で低速に駆動して電圧サージ
を抑制することができる。

【００５３】実施の形態１２．この発明の第12の実施の
形態の構成を図16に示す。図16において、９は第１のゲ
ート抵抗、10ａは直列接続により第２のゲート抵抗10と
等価な抵抗値を得るための抵抗である。その他の要素に
ついては、図11（ｄ）の実施の形態７および図14の実施
の形態10と同じであるため説明は省略する。

【００５４】次に、動作について説明する。スイッチン
グ信号発生手段４がオン信号を出力すると、トランジス
タ５ａがオン、トランジスタ５ｂがオフとなり、ＩＧＢ
Ｔ素子１のゲートに第１のゲート抵抗９と抵抗10ａの合
成抵抗を介してオン用直流電圧源２の電圧が印加され、
ＩＧＢＴ素子１はオンする。次いで、スイッチング信号
発生手段４がオフ信号を出力すると、トランジスタ５ａ
がオフ、トランジスタ５ｂがオンとなり、ＩＧＢＴ素子
１のゲートに第１のゲート抵抗９または第１のゲート抵
抗９と抵抗10ａの合成抵抗を介してオフ用直流電圧源３
の電圧が印加され、ＩＧＢＴ素子１はオフする。この
際、まずコレクタ電流Ｉｃの変化が緩慢な第１の期間に
おいては、実施の形態７で述べたように、ＩＧＢＴ素子
１のゲート電流Ｉｇが電流検出を兼ねる抵抗10ａで生じ
る電圧降下がツェナーダイオード26ａのツェナー電圧を
越えるようにツェナー電圧を設定する。この時、ツェナ
ーダイオード26ａはオンするため、トランジスタ27もオ
ンし、第１のゲート抵抗９のみがゲート抵抗として使用
される。次いで、コレクタ電流Ｉｃの変化が急俊な第２
の期間においては、実施の形態７で述べたように、ＩＧ
ＢＴ素子１のゲート電流Ｉｇが電流検出を兼ねる抵抗10
ａで生じる電圧降下がツェナーダイオード26ａのツェナ
ー電圧を越えないため、ツェナーダイオード26ａはオフ
する。従って、トランジスタ27もオフし、第１のゲート
抵抗９と抵抗10ａの直列合成抵抗がゲート抵抗として使
用される。この結果、電圧サージに関係しない第１の期
間においてはＩＧＢＴ素子１を低ゲート抵抗で高速に駆
動してスイッチング損失Ｐを低減し、かつ、電圧サージ
に関係する第２の期間においてはＩＧＢＴ素子１を高ゲ
ート抵抗で低速に駆動して電圧サージを抑制することが
できる。

【００５５】実施の形態１３．この発明の第13の実施の
形態の構成を図17に示す。図17において、27ａはトラン
ジスタ、27ｂはダイオードである。その他の要素につい
ては、図11（ｄ）の実施の形態７および図16の実施の形
態12と同じであるため説明は省略する。

【００５６】次に、動作について説明する。スイッチン
グ信号発生手段４がオン信号を出力すると、トランジス
タ５ａがオン、トランジスタ５ｂがオフとなり、ＩＧＢ
Ｔ素子１のゲートに第１のゲート抵抗９と抵抗10ａと電
流検出抵抗28ａの合成抵抗を介してオン用直流電圧源２
の電圧が印加され、ＩＧＢＴ素子１はオンする。次い
で、スイッチング信号発生手段４がオフ信号を出力する
と、トランジスタ５ａがオフ、トランジスタ５ｂがオン
となり、ＩＧＢＴ素子１のゲートに第１のゲート抵抗９
または第１のゲート抵抗９と抵抗10ａと電流検出抵抗28
ａの合成抵抗を介してオフ用直流電圧源３の電圧が印加
され、ＩＧＢＴ素子１はオフする。この際、まずコレク
タ電流Ｉｃの変化が緩慢な第１の期間においては、実施
の形態７で述べたように、ＩＧＢＴ素子１のゲート電流
Ｉｇが電流検出抵抗28ａで生じる電圧降下がトランジス
タ27ａのベース−エミッタ間の閾値電圧とダイオード27
ｂの順方向電圧の和の電圧を越えるように電流検出抵抗
28ａを設定する。この時、トランジスタ27ａはオンし、
第１のゲート抵抗９のみがゲート抵抗として使用され
る。次いで、コレクタ電流Ｉｃの変化が急俊な第２の期
間においては、実施の形態７で述べたように、ＩＧＢＴ
素子１のゲート電流Ｉｇが電流検出抵抗28ａで生じる電
圧降下がトランジスタ27ａのベース−エミッタ間閾値電
圧とダイオード27ｂの順方向電圧の和の電圧を越えない
ため、トランジスタ27ａはオフする。従って、第１のゲ
ート抵抗９と抵抗10ａと電流検出抵抗28ａの合成抵抗が
ゲート抵抗として使用される。この結果、電圧サージに
関係しない第１の期間においてはＩＧＢＴ素子１を低ゲ
ート抵抗で高速に駆動してスイッチング損失Ｐを低減
し、かつ、電圧サージに関係する第２の期間においては
ＩＧＢＴ素子１を高ゲート抵抗で低速に駆動して電圧サ
ージを抑制することができる。

【００５７】

【発明の効果】以上のように、本発明によれば、制御電
極に印加する電圧によって主電極間の導通状態を制御す
る絶縁ゲート形自己消孤素子の制御電極に接続される駆
動回路において、前記絶縁ゲート形自己消孤素子を駆動
する第１の駆動手段と、前記第１の駆動手段よりも低速
で前記絶縁ゲート形自己消孤素子を駆動する第２の駆動
手段と、前記第１の駆動手段と前記第２の駆動手段に信
号を供給するスイッチング信号発生手段と、前記第１の
駆動手段の出力と前記第２の駆動手段の出力とを切り換
えて前記制御電極に供給する切り換え手段と、前記制御
電極の電圧を低下させ前記主電極間を導通状態から非導
通状態に遷移させる際に前記主電極に流れる電流の変化
が緩慢な第１の期間からそれに続く電流の変化が急俊な
第２の期間に遷移する時の電流の減少開始点を検出する
電流減少開始点検出手段とを有し、前記電流減少開始点
検出手段の出力により、前記第１の期間において前記第
１の駆動手段を用い、前記第２の期間において前記第２
の駆動手段を用いるように前記切り換え手段を動作させ
るようにしたので、電圧サージに関係しない第１の期間
においてはＩＧＢＴ素子１を高速で駆動してスイッチン
グ損失Ｐを低減し、かつ、電圧サージに関係する第２の
期間においてはＩＧＢＴ素子１を低速で駆動して電圧サ
ージを抑制することができる。このため、電圧サージの
低減とスイッチング損失の低減が両立可能である。ま
た、この動作はＩＧＢＴ素子１の特性に依存しないた
め、全てのＩＧＢＴ素子に適用可能である。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による半導体素子の
駆動回路を示す構成図である。

【図２】 この発明における電流減少開始点検出手段の
動作を説明する構成図である。

【図３】 この発明における電流減少開始点検出手段の
動作を説明する波形図である。

【図４】 この発明の実施の形態１による半導体素子の
駆動回路の動作を説明する波形図である。

【図５】 この発明の実施の形態２による半導体素子の
駆動回路を示す構成図である。

【図６】 この発明の実施の形態３による半導体素子の
駆動回路を示す構成図である。

【図７】 この発明の実施の形態４による半導体素子の
駆動回路を示す構成図である。

【図８】 この発明の実施の形態５による半導体素子の
駆動回路を示す構成図である。

【図９】 この発明の実施の形態６による電流減少開始
点検出手段を示す構成図である。

【図１０】 この発明の実施の形態６から９による電流
減少開始点検出手段の動作を説明する波形図である。

【図１１】 この発明の実施の形態７による電流減少開
始点検出手段を示す構成図である。

【図１２】 この発明の実施の形態８による電流減少開
始点検出手段を示す構成図である。

【図１３】 この発明の実施の形態９による電流減少開
始点検出手段を示す構成図である。

【図１４】 この発明の実施の形態１０による半導体素
子の駆動回路を示す構成図である。

【図１５】 この発明の実施の形態１１による半導体素
子の駆動回路を示す構成図である。

【図１６】 この発明の実施の形態１２による半導体素
子の駆動回路を示す構成図である。

【図１７】 この発明の実施の形態１３による半導体素
子の駆動回路を示す構成図である。

【図１８】 従来の技術による半導体素子の駆動回路を
示す構成図である。

【図１９】 従来の技術による半導体素子の駆動回路の
制御手段の動作を示すフローチャートである。

【図２０】 従来の技術による半導体素子の駆動回路の
動作を示す波形図である。

【図２１】 ＩＧＢＴ素子のスイッチング特性を示す説
明図である。

【符号の説明】

１ ＩＧＢＴ素子、２ オン用直流電圧源、３ オフ用
直流電圧源、３ａ 第１のオフ用直流電圧源、３ｂ 第
２のオフ用直流電圧源、４ スイッチング信号発生手
段、５ オンオフ切り換え手段、９ 第１のゲート抵
抗、１０ 第２のゲート抵抗、１１ 切り換え手段、１
２ 第１の駆動手段、１３ 第２の駆動手段、１４ 電
流減少開始点検出手段、２０ オン用直流電流源、２１
第１のオフ用直流電流源、２２ 第２のオフ用直流電
流源、２５ 電圧検出手段、２６ 基準電圧源、２７
比較手段、２８ 電流検出手段、２９ 微分手段、３０
電圧調整手段。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 制御電極に印加する電圧によって主電極
   間の導通状態を制御する絶縁ゲート形自己消孤素子の制
   御電極に接続される駆動回路において、前記絶縁ゲート
   形自己消孤素子を駆動する第１の駆動手段と、前記第１
   の駆動手段よりも低速で前記絶縁ゲート形自己消孤素子
   を駆動する第２の駆動手段と、前記第１の駆動手段と前
   記第２の駆動手段に信号を供給するスイッチング信号発
   生手段と、前記第１の駆動手段の出力と前記第２の駆動
   手段の出力とを切り換えて前記制御電極に供給する切り
   換え手段と、前記制御電極の電圧を低下させ前記主電極
   間を導通状態から非導通状態に遷移させる際に前記主電
   極に流れる電流の変化が緩慢な第１の期間からそれに続
   く電流の変化が急俊な第２の期間に遷移する時の電流の
   減少開始点を検出する電流減少開始点検出手段とを有
   し、前記電流減少開始点検出手段の出力により、前記第
   １の期間において前記第１の駆動手段を用い、前記第２
   の期間において前記第２の駆動手段を用いるように前記
   切り換え手段を動作させることを特徴とする半導体素子
   の駆動回路。
2. 【請求項２】 制御電極に印加する電圧によって主電極
   間の導通状態を制御する絶縁ゲート形自己消孤素子の制
   御電極に接続される駆動回路において、前記制御電極に
   オン電圧を供給するオン用直流電圧源と、前記制御電極
   にオフ電圧を供給するオフ用直流電圧源と、前記オン用
   直流電圧源と前記オフ用直流電圧源とを切り換えるオン
   オフ切り換え手段と、前記オンオフ切り換え手段に信号
   を供給するスイッチング信号発生手段と、前記オンオフ
   切り換え手段に接続された第１のゲート抵抗と、前記オ
   ンオフ切り換え手段に接続され前記第１のゲート抵抗よ
   りも大きな抵抗値を有する第２のゲート抵抗と、前記第
   １のゲート抵抗と前記第２のゲート抵抗とを切り換えて
   前記制御電極に接続する切り換え手段と、前記制御電極
   の電圧を低下させ前記主電極間を導通状態から非導通状
   態に遷移させる際に前記主電極に流れる電流の変化が緩
   慢な第１の期間からそれに続く電流の変化が急俊な第２
   の期間に遷移する時の電流の減少開始点を検出する電流
   減少開始点検出手段とを有し、前記電流減少開始点検出
   手段の出力により、前記第１の期間において前記第１の
   ゲート抵抗を用い、前記第２の期間において前記第２の
   ゲート抵抗を用いるように前記切り換え手段を動作させ
   ることを特徴とする半導体素子の駆動回路。
3. 【請求項３】 制御電極に印加する電圧によって主電極
   間の導通状態を制御する絶縁ゲート形自己消孤素子の制
   御電極に接続される駆動回路において、前記制御電極に
   オン電圧を供給するオン用直流電圧源と、前記制御電極
   にオフ電圧を供給する第１のオフ用直流電圧源と、前記
   制御電極にオフ電圧を供給し前記第１のオフ用直流電圧
   源よりも小さい電圧を有する第２のオフ用直流電圧源
   と、前記第１のオフ用直流電圧源と前記第２のオフ用直
   流電圧源とを切り換える切り換え手段と、前記オン用直
   流電圧源と前記第１の切り換え手段の出力とを切り換え
   るオンオフ切り換え手段と、前記オンオフ切り換え手段
   に信号を供給するスイッチング信号発生手段と、前記オ
   ンオフ切り換え手段と前記制御電極との間に接続された
   ゲート抵抗と、前記制御電極の電圧を低下させ前記主電
   極間を導通状態から非導通状態に遷移させる際に前記主
   電極に流れる電流の変化が緩慢な第１の期間からそれに
   続く電流の変化が急俊な第２の期間に遷移する時の電流
   の減少開始点を検出する電流減少開始点検出手段とを有
   し、前記電流減少開始点検出手段の出力により、前記第
   １の期間において前記第１のオフ用直流電圧源を用い、
   前記第２の期間において前記第２のオフ用直流電圧源を
   用いるように前記切り換え手段を動作させることを特徴
   とする半導体素子の駆動回路。
4. 【請求項４】 制御電極に印加する電圧によって主電極
   間の導通状態を制御する絶縁ゲート形自己消孤素子の制
   御電極に接続される駆動回路において、前記制御電極に
   電流を流し込むオン用直流電流源と、前記制御電極から
   電流を流し出す第１のオフ用直流電流源と、前記制御電
   極から電流を流し出し前記第１のオフ用直流電流源より
   も電流値の小さい第２のオフ用直流電流源と、前記第１
   のオフ用直流電流源と前記第２のオフ用直流電流源とを
   切り換える切り換え手段と、前記オン用直流電流源と前
   記第１の切り換え手段の出力とを切り換え前記制御電極
   に接続するオンオフ切り換え手段と、前記オンオフ切り
   換え手段に信号を供給するスイッチング信号発生手段
   と、前記制御電極の電圧を低下させ前記主電極間を導通
   状態から非導通状態に遷移させる際に前記主電極に流れ
   る電流の変化が緩慢な第１の期間からそれに続く電流の
   変化が急俊な第２の期間に遷移する時の電流の減少開始
   点を検出する電流減少開始点検出手段とを有し、前記電
   流減少開始点検出手段の出力により、前記第１の期間に
   おいて前記第１のオフ用直流電流源を用い、前記第２の
   期間において前記第２のオフ用直流電流源を用いるよう
   に前記切り換え手段を動作させることを特徴とする半導
   体素子の駆動回路。
5. 【請求項５】 制御電極に印加する電圧によって主電極
   間の導通状態を制御する絶縁ゲート形自己消孤素子の制
   御電極に接続される駆動回路において、前記制御電極に
   オン電圧を供給するオン用直流電圧源と、前記制御電極
   にオフ電圧を供給するオフ用直流電圧源と、前記オン用
   直流電圧源と前記オフ用直流電圧源とを切り換えるオン
   オフ切り換え手段と、前記オンオフ切り換え手段に信号
   を供給するスイッチング信号発生手段と、前記オンオフ
   切り換え手段と前記制御電極の間に接続されたゲート抵
   抗と、前記制御電極に接続された切り換え手段と、前記
   切り換え手段と前記主電極の一端の間に接続されたコン
   デンサと、前記切り換え手段と並列に接続された電圧調
   整手段と、前記制御電極に印加する電圧を低下させ前記
   主電極間を導通状態から非導通状態に遷移させる際に前
   記主電極に流れる電流の変化が緩慢な第１の期間からそ
   れに続く電流の変化が急俊な第２の期間に遷移する時の
   電流の減少開始点を検出する電流減少開始点検出手段と
   を有し、前記電流減少開始点検出手段の出力により、前
   記第２の期間において前記制御電極と前記コンデンサが
   接続されるように前記切り換え手段を動作させることを
   特徴とする半導体素子の駆動回路。
6. 【請求項６】 前記電流減少開始点検出手段が、前記絶
   縁ゲート形自己消孤素子の制御電極の電圧を検出する電
   圧検出手段と、基準電圧源と、前記電圧検出手段の出力
   と前記基準電圧源の出力とを比較する比較手段とから成
   ることを特徴とする請求項１ないし５のいずれかに記載
   の半導体素子の駆動回路。
7. 【請求項７】 前記電流減少開始点検出手段が、前記絶
   縁ゲート形自己消孤素子の制御電極に流れる電流を検出
   する電流検出手段と、基準電圧源と、前記電流検出手段
   の出力と前記基準電圧源の出力とを比較する比較手段と
   から成ることを特徴とする請求項１ないし５のいずれか
   に記載の半導体素子の駆動回路。
8. 【請求項８】 前記電流減少開始点検出手段が、前記絶
   縁ゲート形自己消孤素子の制御電極の電圧を検出する電
   圧検出手段と、前記電圧検出手段の出力を微分する微分
   手段と、基準電圧源と、前記微分手段の出力と前記基準
   電圧源の出力とを比較する比較手段とから成ることを特
   徴とする請求項１ないし５のいずれかに記載の半導体素
   子の駆動回路。
9. 【請求項９】 前記電流減少開始点検出手段が、前記絶
   縁ゲート形自己消孤素子の制御電極を流れる電流を検出
   する電流検出手段と、前記電流検出手段の出力を微分す
   る微分手段と、基準電圧源と、前記微分手段の出力と前
   記基準電圧源の出力とを比較する比較手段とから成るこ
   とを特徴とする請求項１ないし５のいずれかに記載の半
   導体素子の駆動回路。