CN113078888B - 栅极驱动设备和控制方法 - Google Patents

Abstract

本申请涉及一种栅极驱动设备及控制方法。一种设备包括：被配置成向高压侧开关提供偏置功率的电容装置；具有连接在所述电容装置和所述高压侧开关的栅极之间的可变电阻的栅极驱动路径，其中具有可变电阻的所述栅极驱动路径响应于所述高压侧开关的接通而具有第一电阻值，并且具有可变电阻的所述栅极驱动路径响应于所述高压侧开关的断开而具有第二电阻值，且其中所述第二电阻值大于所述第一电阻值；以及连接在所述高压侧开关的所述栅极和接地之间的控制开关。

Description

栅极驱动设备和控制方法

技术领域

本发明涉及一种栅极驱动设备，并且在特定实施例中涉及一种用于反相器的栅极驱动设备。

背景技术

反相器包含串联在电源和接地之间的两个开关。连接到电源的开关通常被称为高压侧开关，而连接到接地的开关通常被称为低压侧开关。高压侧驱动电路和低压侧驱动电路被采用以分别控制高压侧开关的栅极和低压侧开关的栅极。为了接通高压侧开关，高压侧驱动电路可能需要高于电源的电压的栅极电压。这可以利用自举电容器电路来实现。

金泽(Kinzer)(美国专利申请案2017/0222644)公开了一种GaN栅极驱动电路，该栅极驱动电路包含配置用于驱动反相器的高压侧开关的自举电容器。自举电容器通过电阻器连接到高压侧开关的栅极。它还包含连接在高压侧开关的栅极和接地之间的下拉开关。

在操作中，当向逻辑高信号施加到栅极驱动器时，下拉开关被接通。作为结果，高压侧开关的栅极被下拉到接地。下拉开关的接通还建立了在自举电容器和接地之间的漏电流路径。漏电流与连接到自举电容器的电阻器的电阻值成反比。当逻辑低信号施加到栅极驱动器时，下拉开关和低压侧开关两者都断开。根据自举电容器的操作原理，来自自举电容器的较高电压通过电阻器施加到高压侧开关的栅极。高压侧开关的栅极驱动信号的上升时间也与同一电阻器的电阻值成反比。

发明内容

本发明的发明人认识到，在自举电容器和高压侧开关的栅极之间使用单个固定值的电阻器严重损害了反相器装置的性能。一方面，大电阻值将优选用于减小流过电阻器的漏电流，但是另一方面，小电阻值将优选用于改善施加到高压侧开关的栅极驱动信号的上升时间。快速的上升时间和减小的漏电流之间的设计不相容性可能导致设计矛盾。发明人已经识别了这种设计矛盾并努力解决这种设计矛盾。

本发明的一个方面是在自举电容器和高压侧开关的栅极之间包含可变电阻栅极驱动路径。

在操作中，当逻辑高信号施加到栅极驱动电路时，栅极驱动路径的电阻等于R1。当逻辑低信号施加到栅极驱动电路时，栅极驱动路径的电阻等于R2，其远小于R1。这样，R1的较大的电阻值有助于减小漏电流的大小。另一方面，R2的更小电阻值有助于改善施加到高压侧开关的栅极的栅极信号的上升时间。

在本发明的第一实施方案中，栅极驱动路径包括耗尽型晶体管和电阻器。在GaNIC芯片中用GaN晶体管实施耗尽型晶体管，并且电阻器连接在耗尽型晶体管的栅极和源极之间。

响应于施加到栅极驱动电路的逻辑高信号，漏电流流过耗尽型晶体管和电阻器。通过自偏置使流过耗尽型晶体管的电流被夹断，使漏电流自限制。当漏电流等于截止阈值(turn-off threshold)除以电阻器的值时，耗尽型晶体管的栅-源电压等于截止阈值电压。作为结果，漏电流被钳位。因为截止阈值电压显著地低于已充电的自举电容器的电压，所以被钳位的漏电流表现为在电流路径上的高得多的等效电阻。

在第一实施方案中，漏电流由两个参数确定，即耗尽型晶体管的截止阈值和电阻器的电阻值。可通过选择适当的截止阈值电压来控制漏电流。当逻辑低信号施加到栅极驱动电路时，可以基于改善栅极驱动信号的上升时间的原理来选择电阻器的值。

本公开的第一实施方案的一个优点是用于改善反相器的效率和开关性能的简单且可靠的栅极驱动电路。更具体地，耗尽型装置有助于减小栅极驱动电路的漏电流。作为具有该耗尽型装置的结果，不必须具有用于减小漏电流的大电阻装置。可以采用小电阻装置来改善施加到反相器的高压侧开关的栅极驱动信号的上升时间，由此改善反相器的开关性能。

在本发明的第二实施方案中，栅极驱动路径包括可控开关和与连接在自举电容器和高压侧开关的栅极之间的所述开关串联的电阻器。当逻辑高信号施加到栅极驱动电路时，信号反相器将逻辑高信号转换为逻辑低信号，断开可控开关。由于可控开关被断开，所以栅极驱动路径的电阻等于无穷大。在栅极驱动路径中不发生漏电流。当逻辑低信号施加到栅极驱动器时，信号反相器将逻辑低信号转换为逻辑高信号，接通可控开关。由于可控开关被接通，栅极驱动路径的电阻等于电阻器的电阻。第二实施方案的上升时间可以通过选择与可控开关串联连接的电阻器的电阻值来改善。

在本发明的第三实施方案中，栅极驱动路径包括可控开关和与连接在自举电容器和高压侧开关的栅极之间的所述开关并联的电阻器。当逻辑高信号施加到栅极驱动电路时，信号反相器将逻辑高信号转换为逻辑低信号，断开可控开关。由于可控开关被断开，所以栅极驱动路径的电阻等于电阻器的电阻。可以通过选择与可控开关并联的大电阻器来减小漏电流。当逻辑低信号施加到栅极驱动器时，信号反相器将逻辑低信号转换为逻辑高信号，接通可控开关。由于可控开关被接通，所以栅极驱动路径的电阻等于零，如此足够高的电流可以驱动高压侧开关。

在本发明的第四实施方案中，栅极驱动路径包括串联连接的可控开关和第一电阻器，该串联连接的可控开关和第一电阻器进一步与第二电阻器并联连接，该组合连接在自举电容器和高压侧开关的栅极之间。当逻辑高信号施加到栅极驱动电路时，信号反相器将逻辑高信号转换为逻辑低信号，断开可控开关。由于可控开关被断开，所以栅极驱动路径的电阻等于第二电阻器的电阻。可以通过选择较大的第二电阻器来减小漏电流。当逻辑低信号施加到栅极驱动器时，信号反相器将逻辑低信号转换为逻辑高信号，接通可控开关。由于可控开关被接通，栅极驱动路径的电阻等于并联的第一电阻器和第二电阻器的等效总电阻。通过选择第一电阻器和第二电阻器的电阻值可以改善第四实施方案的上升时间。

附图说明

图1描绘了根据本发明各种实施例的反相器及其相关联的栅极驱动电路的框图；

图2描绘了根据本发明各种实施例的具有图1所示栅极驱动电路的反相器的第一实施方案的示意图；

图3描绘了根据本发明各种实施例的具有图1所示栅极驱动电路的反相器的第二实施方案的示意图；

图4描绘了根据本发明各种实施例的具有图1所示栅极驱动电路的反相器的第三实施方案的示意图；

图5描绘了根据本发明各种实施例的具有图1所示栅极驱动电路的反相器的第四实施方案的示意图；

图6描绘了根据本发明的各种实施例的包括级联连接的第一反相器和第二反相器的系统的框图；

图7描绘了根据本发明的各种实施例的图6所示第一反相器的示意图；以及

图8描绘了根据本发明的各种实施例的图6所示第二反相器的示意图。

除非另有说明，不同附图中的相应的数字和符号通常指相应的部分。附图被绘制以清楚地描绘各种实施例的相关方面，并且不必需按比例绘制。

具体实施方式

将在特定的上下文中对于优选实施例描述本发明，即用于驱动反相器的栅极驱动电路。然而，本发明也可应用于各种功率转换系统。以下，将参照附图详细说明各种实施例。

图1描绘了反相器及其相关联的栅极驱动电路的框图。反相器104连接在第一电压总线VDD和第二电压总线VSS之间。反相器104被配置接收两个栅极驱动信号，即第一栅极驱动信号G1和第二栅极驱动信号G2。栅极驱动电路102连接在第一电压总线VDD和第二电压总线VSS之间。栅极驱动电路102被配置为接收输入信号VIN。栅极驱动电路102将输入信号VIN转换为栅极驱动信号G1和G2。图1描绘了在两个分开的块中的栅极驱动电路102和反相器104。然而，该实施例也可以在一个IC芯片中实施，在该IC芯片中包含反相器104和栅极驱动电路102。

第一电压总线VDD上的电压高于第二电压总线VSS上的电压。在一些实施例中，第一电压总线VDD连接到具有输出电压等于5V的偏置电源。第二电压总线VSS接地。

可以理解，偏置电压源的电压仅仅是一个实例。根据不同的应用和设计需要，可以将其改变为不同的值。例如，在一些应用中，第一电压总线VDD上的电压可以等于其他适当的电压电平，诸如3.3V。此外，第一电压总线VDD上的电压可以在大约3.3V至大约12V的范围内。

反相器104包括在第一电压总线VDD和第二电压总线VSS之间串联连接的第一开关和第二开关。在一些实施例中，第一开关和第二开关两者都被实施为n型晶体管。第一开关需要高于第一电压总线VDD上的电压的栅极驱动电压。反相器104和栅极驱动电路102的详细结构将在下文图2中描述。

反相器104的第一开关和第二开关可以由任何可控装置形成，诸如氮化镓(GaN)基功率装置、金属氧化物半导体场效应晶体管(MOSFET)装置、双极结晶体管(BJT)装置、超结晶体管(SJT)装置、绝缘栅双极晶体管(IGBT)装置或其任何组合等。

栅极驱动电路102包括自举电容器和连接自举电容器和反相器104的第一开关的栅极的栅极驱动路径。

在操作中，当逻辑高信号施加到栅极驱动电路102时，第二开关接通且第一开关断开。在逻辑高信号下，漏电流可以流过栅极驱动路径。栅极驱动路径的等效电阻等于R1。当逻辑低信号施加到栅极驱动电路102时，第二开关断开，且第一开关接通。在逻辑低信号下，栅极驱动路径的等效电阻等于R2，小于R1。这样，R1的大电阻值有助于减小流过栅极驱动路径的漏电流的大小，R2的小电阻值有助于改善施加到第一开关的栅极的栅极信号的上升时间。

在一些实施例中，栅极驱动电路102包括二极管装置、电容装置、耗尽型装置、电阻装置和控制开关。在一些实施例中，二极管装置可以实施为连接二极管的晶体管。换句话说，通过在二极管配置中连接晶体管来实现连接二极管的晶体管。在替代实施例中，二极管装置可实施为p-n结二极管。

在一些实施例中，电容装置可实施为连接电容器的晶体管。通过将晶体管的漏极端、源极端和体极端连接在一起实现连接电容器的晶体管。晶体管的栅极是电容装置的第一端。晶体管的漏极端、源极端和体极端连接在一起以形成电容装置的第二端。在替代实施例中，电容装置可实施为分立电容器。电阻装置可以实施为半导体电阻器。替代地，电阻装置可以实施为分立电阻器。控制开关可以实施为n型晶体管。

控制开关连接在第一开关的栅极和第二电压总线VSS之间。耗尽型装置和电阻装置串联连接在电容装置的第一端和第一开关的栅极之间。电容装置的第二端连接到第一开关和第二开关的共同节点。二极管装置和电容装置串联连接在第一电压总线VDD和第一开关与第二开关的共同节点之间。

耗尽型装置和电阻装置形成具有可变电阻的栅极驱动路径。在一些实施例中，耗尽型晶体管可以实施为耗尽型GaN晶体管。

在操作中，输入信号VIN可以包括逻辑高信号和逻辑低信号。反相器104在输出端VOUT将逻辑高信号转换成对应的逻辑低信号。同样，反相器104在输出端VOUT将逻辑低信号转换成对应的逻辑高信号。

图2描绘了图1所示的反相器和栅极驱动电路的第一实施方案的示意图。反相器104包括串联连接在第一电压总线VDD和第二电压总线VSS之间的第一开关MH1和第二开关ML1。第一开关MH1的栅极被配置成接收由栅极驱动电路102生成的第一栅极驱动信号G1。第二开关ML1的栅极配置成接收由栅极驱动电路102生成的第二栅极驱动信号G2。反相器104的输出信号在第一开关MH1和第二开关ML1的共同节点生成。在一些实施例中，第一开关MH1和第二开关ML1两者都被实施为n型晶体管。

栅极驱动电路102包括二极管MD1、电容装置MC1、耗尽型晶体管MP1、电阻器RLIMIT和控制开关M1。在一些实施例中，二极管MD1被实施为连接二极管的晶体管。电容装置MC1被实施为连接电容器的晶体管。连接电容器的晶体管MC1的电容值在约100pF至约1000pF的范围内。控制开关M1被实施为n型晶体管。

如图2所描绘，连接电容器的晶体管MC1的第一端通过二极管MD1连接到第一电压总线VDD。二极管MD1的阳极连接到第一电压总线VDD。二极管MD1的阴极连接到连接电容器的晶体管MC1的第一端。连接电容器的晶体管MC1的第二端连接到第一开关MH1和第二开关ML1的共同节点。

耗尽型装置MP1和电阻器RLIMIT串联连接在电容装置MC1的第一端和第一开关MH1的栅极之间。控制开关M1连接在第一开关MH1的栅极和第二电压总线VSS之间。控制开关M1的栅极连接到VIN和第二开关ML1的栅极。

在一些实施例中，耗尽型晶体管MP1被实施为诸如GaN晶体管的高电子迁移率的晶体管，其可以与第一开关MH1和第二开关ML1以及栅极驱动电路102中的其余部件集成在单个IC芯片上。特别地，耗尽型晶体管MP1是耗尽型GaN晶体管。替代地，耗尽型晶体管MP1可实施为任何合适的耗尽型晶体管，诸如硅基耗尽型晶体管。

对于作为电流源的连接电容器的晶体管MC1，在电流路径中包含耗尽型晶体管MP1使得电流路径的等效电阻成为随着输入信号VIN的状态和在自举电容器处的电压而变化的可变电阻。并且它灵活地选择电阻器RLIMIT的值以优化反相器装置的性能。

电阻器RLIMIT可以实施为半导体电阻器。电阻器RLIMIT的电阻在约1千欧姆至约10千欧姆或更高的范围内。替代地，电阻器RLIMIT可实施为任何合适的电阻器，诸如分立电阻器。在该实施例中，电阻器RLIMIT值被选择为10千欧，以便容易地将其与电路的其余部分集成。

如图2所描绘，电阻器RLIMIT连接在耗尽型晶体管MP1的栅极和源极之间。包含耗尽型晶体管有助于调节流过电阻器RLIMIT的漏电流。当电流流过电阻器到达VSS时，跨电阻两端生成电压，并且该电压施加到耗尽型晶体管MP1的栅极。负电压趋向于夹断通过耗尽型晶体管MP1的电流。这样，流过电阻器RLIMIT的电流被限制为等于耗尽型晶体管MP1的截止阈值除以电阻器RLIMIT的电阻的电流水平。

响应于施加到栅极驱动电路102的逻辑高信号VIN，控制开关M1和第二开关ML1接通。电容装置MC1经由二极管MD1被充电到接近第一电压总线VDD的电压。

此外，漏电流可以经过耗尽型装置MP1、电阻装置RLIMIT和控制开关M1的漏电流路径从电容装置MC1流向第二电压总线VSS。

例如，对于5V电压总线VDD，自举电容器被充电到5V减去二极管压降的值，为了简化说明，可以假定二极管压降为1伏。因此电容器被充电到4伏。然而，耗尽型装置MP1和电阻装置RLIMIT能够控制流过电阻装置RLIMIT的漏电流，该漏电流被钳位在耗尽型装置MP1的截止电压(～1V)除以电阻装置RLIMIT，从而将栅极驱动电路102的功耗钳位在100微安。这样，10千欧电阻器和耗尽晶体管的组合具有40千欧的等效电阻。由于耗尽型装置MP1和电阻装置RLIMIT能够控制漏电流，可以降低电阻装置RLIMIT的电阻值以改善第一开关MH1的栅极驱动信号的上升时间。

在诸如金泽(Kinzer)的参考文献中公开的传统的反相器中，在不具有耗尽型晶体管MP1的情况下，诸如100千欧姆电阻器之类的大电阻器用于将漏电流限制在一定范围内(例如，100微安)可能是必要的。利用耗尽型晶体管MP1，电阻器RLIMIT可以由诸如10千欧电阻器的小电阻器代替。通过采用小电阻器，第一开关MH1的栅极驱动信号的上升时间可以从大约16.5纳秒减少到大约6.58纳秒。

现在描述改进的开关的性能优点。响应于施加到栅极驱动电路102的逻辑低信号，控制开关M1和第二开关ML1两者都断开。第二开关ML1的断开将电容装置MC1配置为自举电容器，该自举电容器提供超过第一电压总线VDD上的电压的栅极驱动电压。还向第一开关MH1的栅极提供栅极驱动电流，以通过耗尽型装置MP1和电阻装置RLIMIT相对于源极电压(VOUT)升高栅极电压。

栅极驱动电流I_Q由以下等式给出：

I_Q＝V_{GS_OFF}/RLIMIT (1)

其中V_{GS_OFF}是耗尽型晶体管MP1的截止电压。在一些实施例中，V_{GS_OFF}在大约-0.8V至大约-1V的范围内。

图2所示的栅极驱动电路的上升时间可以比选择大电阻器来限制电流路径中的漏电流的传统栅极驱动电路的上升时间快。更具体地，当使用跨电容装置MC1两端的电压来驱动第一开关MH1的栅极时，图2所示的栅极驱动电路可以生成更高的栅极驱动电流。在第一开关MH1接通期间，第一开关MH1的栅极至源极电压从0V上升到大约5V，并且栅极驱动电流将保持在100微安的恒定值直到第一开关MH1的栅极至源极电压接近全接通电压。换句话说，大约100微安的恒定电流可用于对第一开关MH1的栅极充电。

相反，在传统的反相器中，当第一开关MH1的栅极至源极电压从0V升高时，栅极驱动电流处于其最大值并且针对50千欧(是示例值10千欧的5倍)的电阻器从100微安(当第一开关MH1的栅极至源极电压等于0V时)下降到20微安(当第一开关MH1的栅极至源极电压等于4V时)。换句话说，传统的栅极驱动电路的初始栅极驱动电流处于其峰值，但是在第一开关MH1的栅极至源极电压从0V上升之后，栅极驱动电流相应地下降。这样，图2所示的栅极驱动电路的栅极驱动电流高于传统的栅极驱动电路的栅极驱动电流。响应于该较高的栅极驱动电流，图2所示的栅极驱动电路能够实现更快的上升时间，从而改善反相器的开关性能。

图3描绘了根据本发明各种实施例的图1所示的反相器和栅极驱动电路的第二实施方案的示意图。在栅极驱动电路102的第二实施方案中，可控开关S1和电阻器RLIMIT串联连接以形成具有两个不同电阻值的栅极驱动路径。可控开关S1可以实施为任何合适的开关，诸如MOSFET。采用反相器INV1以控制可控开关S1的接通和断开。如图3所示，反相器INV1的输入被配置成接收输入信号VIN。反相器INV1的输出用于驱动可控开关S1。

在操作中，当逻辑高信号施加到栅极驱动电路102时，反相器INV1将逻辑高信号转换为逻辑低信号，断开S1。由于S1被断开，栅极驱动路径的电阻等于无穷大。另一方面，当逻辑低信号施加到栅极驱动电路102时，反相器INV1将逻辑低信号转换为逻辑高信号，接通S1。由于S1被接通，栅极驱动路径的电阻等于RLIMIT的电阻。施加到第一开关MH1的栅极驱动信号的上升时间可以通过选择RLIMIT的电阻值来预先确定。

图4描绘了根据本发明各种实施例的图1所示的反相器和栅极驱动电路的第三实施方案的示意图。除了可控开关S1和电阻器RLIMIT并联连接以形成具有两个不同电阻值的栅极驱动路径之外，图4所示的栅极驱动电路的第三实施方案与图3所示的栅极驱动电路类似。

在操作中，当逻辑高信号被施加到栅极驱动电路102时，反相器INV1将逻辑高信号转换为逻辑低信号，断开S1。由于S1被断开，栅极驱动路径的电阻等于RLIMIT的电阻。可以通过选择大的RLIMIT来减小漏电流。另一方面，当逻辑低信号被施加到栅极驱动电路102时，反相器INV1将逻辑低信号转换为逻辑高信号，接通S1。由于S1被接通，栅极驱动路径的电阻等于零(或几乎等于零)。栅极驱动路径的低电阻有助于改善施加到第一开关MH1的栅极驱动信号的上升时间。

图5描绘了根据本发明各种实施例的图1所示的反相器和栅极驱动电路的第四实施方案的示意图。除了电阻器R1与可控开关S1串联连接以形成电阻器-开关网络之外，图5所示的栅极驱动电路的第四实施方式与图4所示的栅极驱动电路类似。电阻器-开关网络与RLIMIT并联，如图5所示。

在操作中，当逻辑高信号施加到栅极驱动电路102时，反相器INV1将逻辑高信号转换为逻辑低信号，断开S1。由于S1被断开，栅极驱动路径的电阻等于RLIMIT的电阻。可以通过选择大的RLIMIT来减小漏电流。另一方面，当逻辑低信号施加到栅极驱动电路102时，反相器INV1将逻辑低信号转换为逻辑高信号，接通S1。由于S1被接通，栅极驱动路径的电阻等于并联的RLIMT和R1的等效总电阻。

图6描绘了根据本发明各种实施例的包括级联连接的第一反相器和第二反相器的系统的框图。第一反相器610和第二反相器620级联连接。第一反相器610连接在第一电压总线VDD和第二电压总线VSS之间。第一反相器610被配置成接收如图6所示的输入信号VIN，并生成馈送到第二反相器620的中间信号INV。下面将参照图7描述第一反相器610的详细结构。

第二反相器620连接在第一电压总线VDD和第二电压总线VSS之间。第二反相器620被配置成接收如图6所示的中间信号INV并生成输出信号VOUT。下面将参照图8描述第二反相器620的详细结构。

应当认识到，虽然图6描述了具有级联连接的两个反相器的系统，但是该系统可以容纳任何数量的反相器。还应当注意，图6所示的反相器可以实施为本公开的任何反相器及其相关联的栅极驱动电路。

图7描绘了根据本发明各种实施例的图6所示的第一反相器的示意图。第一反相器610包括辅助驱动设备706、驱动设备704和反相电路702。辅助驱动设备706、驱动设备704和反相电路702连接在第一电压总线VDD和第二电压总线VSS之间。

反相电路702包括串联连接在第一电压总线VDD和第二电压总线VSS之间的第一开关MH11和第二开关ML11。第一开关MH11和第二开关ML11的共同节点是第一反相器610的输出端。如图7所示，反相电路702被配置成生成中间信号INV。第一开关MH11和第二开关ML11两者被实施为n型晶体管。

驱动设备704包括第一二极管MD11、第一电容装置MC11、第一传输晶体管MP11和第一控制开关M11。第一电容装置MC11被配置成提供高于第一电压总线VDD上的电压的偏置电压。第一二极管MD11和第一电容装置MC11串联连接。第一二极管MD11的阳极连接到第一电压总线VDD。第一二极管MD11的阴极连接到第一电容装置MC11。第一通路开关MP11连接在第一二极管MD11与第一电容装置MC11的共同节点和第一开关MH11的栅极之间。第一控制开关M11连接在第一开关MH11的栅极和第二电压总线VSS之间。如图7所示，第一控制开关M11的栅极连接到第二开关ML11的栅极。

辅助驱动设备706包括第一辅助开关MH12、第二辅助开关ML12、第二二极管MD12、第二电容装置MC12、耗尽型装置MDP1、电阻装置RLIMIT1和第二控制开关M12。耗尽型装置MDP1、电阻装置RLIMIT1和第二控制开关M12形成漏电流路径。第一辅助开关MH12和第二辅助开关ML12串联连接在第一电压总线VDD和第二电压总线VSS之间。第二二极管MD12和第二电容装置MC12串联连接。第二电容装置MC12连接到第一辅助开关MH12和第二辅助开关ML的共同节点，并且进一步连接到第一电容装置MC11，如图7所示。

辅助驱动设备706的操作原理类似于图2所示的栅极驱动电路102。在操作中，第二电容装置MC12被配置成提供高于第一电压总线VDD上的电压的偏置电压。这种偏置电压经过耗尽型装置MDP1和电阻装置RLIMIT1被施加到第一传输晶体管MP11的栅极。该偏置电压接通第一传输晶体管MP11。类似地，第一电容装置MC11被配置成提供高于第一电压总线VDD上的电压的另一个偏置电压。来自第一电容装置MC11的偏置电压经过第一传输晶体管MP11施加到第一开关MH11的栅极。

具有耗尽型装置MDP1的一个有利特征是耗尽型装置MDP1有助于减小流过电阻装置RLIMIT1的漏电流，从而改善第一反相器610的效率。

图8描绘了根据本发明各种实施例的图6所示的第二反相器的示意图。第二反相器620包括反相电路802、第一驱动设备804、第二驱动设备806和辅助驱动设备808。第二反相器620进一步包括用于上拉输入信号INV的偏置电阻器RB。

反相电路802包括串联在第一电压总线VDD和第二电压总线VSS之间的第一开关MH21和第二开关ML21。第一开关MH21和第二开关ML21的共同节点是第二反相器620的输出端。第一开关MH21和第二开关ML21两者实施为n型晶体管。

第一驱动设备804包括第一电容装置MC21、第一通路开关MP21、第一二极管MD21和第一控制开关M21。第一通路开关MP21连接在第一电容装置MC21的第一端和第一开关MH21的栅极之间。第一电容装置MC21的第二端连接到第一开关MH21和第二开关ML21的共同节点。第一二极管MD21连接在第一电压总线VDD和第一电容装置MC21的第一端之间。第一控制开关M21连接在第一开关MH21的栅极和第二电压总线VSS之间。

第二驱动设备806包括第二电容装置MC22、第二通路开关MP22、第二二极管MD22和第二控制开关M22。第二通路开关MP22连接在第二电容装置MC22的第一端和第一通路开关MP21的栅极之间。第二二极管MD22连接在第一电压总线VDD和第二电容装置MC22的第一端之间。第二控制开关M22连接在第一通路开关MP21的栅极和第二电压总线VSS之间。

辅助驱动设备808包括第一辅助开关MH21、第二辅助开关ML21、第三二极管MD23、第三电容装置MC23、耗尽型装置MDP2、电阻装置RLIMIT2和第三控制开关M23。耗尽型装置MDP2、电阻装置RLIMIT2和第三控制开关M23形成漏电流路径。

第一辅助开关MH21和第二辅助开关ML21串联连接在第一电压总线VDD和第二电压总线VSS之间。第一辅助开关MH21和第二辅助开关ML21的共同节点连接到第三电容装置MC23的第二端。第三二极管MD23和第三电容装置MC23串联连接在第一电压总线VDD和第一辅助开关MH21与第二辅助开关ML21的共同节点之间。第三电容装置MC23的第二端连接到第二电容装置MC22的第二端，如图8所示。

在操作中，第一驱动设备804被配置成提供高于第一电压总线VDD上的电压的第一偏置电压。第二驱动装置806被配置成提供高于第一电压总线VDD上的电压的第二偏置电压。辅助驱动设备808被配置成提供高于第一电压总线VDD上的电压的第三偏置电压。辅助驱动设备808包括漏电流路径。

图8中所示的第二反相器620的操作原理类似于图7中所示的第一反相器610的工作原理，除了采用更多一个驱动设备以进一步增强第二反相器620的驱动能力。这样，第二反相器620既能够实现高效率又能实现更好的开关性能。

尽管已经详细描述了本公开的实施例及其优点，但是应当理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，可以进行各种改变、替换和变更。

Claims (12)

1.一种具有栅极驱动设备的反相器设备，包括：

电容装置，所述电容装置配置成偏置高压侧开关；以及

栅极驱动路径，所述栅极驱动路径通过串联连接的耗尽型晶体管和电阻装置将所述电容装置连接到所述高压侧开关的栅极；

所述栅极驱动路径具有响应于到所述高压侧开关的接通信号的第一等效电阻值和响应于到所述高压侧开关的断开信号的第二等效电阻值，并且所述第二等效电阻值大于所述第一等效电阻值。

2.根据权利要求1所述的反相器设备，其中：

所述高压侧开关和低压侧开关串联连接在第一电压总线和第二电压总线之间以形成反相器；

所述电容装置具有通过二极管连接到所述第一电压总线的第一端和连接到所述高压侧开关和所述低压侧开关的共同节点的第二端；以及

所述电阻装置串联连接在所述耗尽型晶体管的第一端和所述高压侧开关的所述栅极之间。

3.根据权利要求2所述的反相器设备，其中：

所述耗尽型晶体管的栅极连接到所述高压侧开关的所述栅极，且所述电阻装置连接在所述耗尽型晶体管的所述栅极和源极之间。

4.根据权利要求3所述的反相器设备，其中：

所述耗尽型晶体管和所述电阻装置被配置成使得所述耗尽型晶体管被所述电阻装置两端的电压偏置。

5.根据权利要求3所述的反相器设备，其中：

所述耗尽型晶体管是氮化镓GaN晶体管。

6.根据权利要求1所述的反相器设备，其中所述电容装置是连接电容器的晶体管，其中：

所述电容装置的第一端是所述连接电容器的晶体管的栅极；以及

所述连接电容器的晶体管的源极、漏极和体极连接在一起，且进一步连接到所述电容装置的第二端。

7.一种反相器，包括：

第一开关和第二开关，所述第一开关和所述第二开关串联连接在第一电压总线和第二电压总线之间；

电容装置，所述电容装置具有联接到所述第一电压总线的第一端和连接到所述第一开关和所述第二开关的共同节点的第二端；以及

栅极驱动路径，所述栅极驱动路径连接在所述电容装置的所述第一端和所述第二电压总线之间，其中所述栅极驱动路径包括串联连接在所述电容装置的所述第一端和所述第一开关的栅极之间的耗尽型装置和电阻装置。

8.根据权利要求7所述的反相器，进一步包括：

二极管，所述二极管连接在所述第一电压总线和所述电容装置的所述第一端之间；以及

控制开关，所述控制开关连接在所述第一开关的所述栅极和所述第二电压总线之间，其中所述控制开关的栅极连接到所述第二开关的栅极。

9.根据权利要求7所述的反相器，其中所述电容装置是连接电容器的晶体管，并且其中：

所述电容装置的所述第一端是所述连接电容器的晶体管的栅极；以及

所述连接电容器的晶体管的源极、漏极和体极连接在一起，并进一步连接到所述电容装置的所述第二端。

10.根据权利要求7所述的反相器，其中：

所述耗尽型装置是耗尽型氮化镓GaN晶体管；以及

所述电阻装置是电阻器。

11.根据权利要求10所述的反相器，其中：

所述电阻器连接在所述耗尽型氮化镓GaN晶体管的栅极和源极之间。

12.根据权利要求10所述的反相器，其中：

所述耗尽型氮化镓GaN晶体管和所述电阻器被配置成使得所述电阻器两端的电压等于所述耗尽型氮化镓GaN晶体管的截止电压之后，所述耗尽型氮化镓GaN晶体管被断开。