TWI816218B - 閘極驅動設備及控制方法 - Google Patents

閘極驅動設備及控制方法 Download PDF

Info

Publication number
TWI816218B
TWI816218B TW110141399A TW110141399A TWI816218B TW I816218 B TWI816218 B TW I816218B TW 110141399 A TW110141399 A TW 110141399A TW 110141399 A TW110141399 A TW 110141399A TW I816218 B TWI816218 B TW I816218B
Authority
TW
Taiwan
Prior art keywords
switch
voltage
gate
current
resistor
Prior art date
Application number
TW110141399A
Other languages
English (en)
Other versions
TW202211608A (zh
Inventor
莊喬舜
郭大川
陳科宏
Original Assignee
美商達爾科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/895,045 external-priority patent/US11101796B2/en
Application filed by 美商達爾科技股份有限公司 filed Critical 美商達爾科技股份有限公司
Publication of TW202211608A publication Critical patent/TW202211608A/zh
Application granted granted Critical
Publication of TWI816218B publication Critical patent/TWI816218B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Power Conversion In General (AREA)
  • Vending Machines For Individual Products (AREA)
  • Steering Control In Accordance With Driving Conditions (AREA)

Abstract

本發明提供一種設備，其包括：一電容裝置，其經組態以向一高壓側開關提供偏壓功率；一具有可變電阻之閘極驅動路徑，其連接在該電容裝置與該高壓側開關之一閘極之間，其中該具有可變電阻之閘極驅動路徑回應於該高壓側開關之一接通而具有一第一電阻值，且該具有可變電阻之閘極驅動路徑回應於該高壓側開關之一斷開而具有一第二電阻值，且其中該第二電阻值大於該第一電阻值；及一控制開關，其連接在該高壓側開關之該閘極與接地之間。

Description

閘極驅動設備及控制方法
本發明係關於一種閘極驅動設備，且在特定實施例中係關於一種用於反相器之閘極驅動設備。
反相器包括串聯在電源與接地之間的兩個開關。連接至電源之開關通常被稱為高壓側開關，而連接至接地之開關通常被稱為低壓側開關。高壓側驅動電路及低壓側驅動電路被採用以分別控制高壓側開關之閘極及低壓側開關之閘極。為了接通高壓側開關，高壓側驅動電路可能需要高於電源之電壓的閘極電壓。此可利用自舉電容器電路來實現。
金澤(Kinzer) (美國專利申請案2017/0222644)揭示一種GaN閘極驅動電路，該閘極驅動電路包括經組態用於驅動反相器之高壓側開關之自舉電容器。自舉電容器經由電阻器連接至高壓側開關之閘極。其亦包括連接在高壓側開關之閘極與接地之間的下拉開關。
在操作中，當將邏輯高信號施加至閘極驅動器時，下拉開關被接通。作為結果，高壓側開關之閘極被下拉至接地。下拉開關之接通亦建立在自舉電容器與接地之間的漏電流路徑。漏電流與連接至自舉電容器之電阻器之電阻值成反比。當將邏輯低信號施加至閘極驅動器時，下拉開關及低壓側開關兩者都斷開。根據自舉電容器之操作原理，來自自舉電容器之較高電壓通過電阻器施加至高壓側開關之閘極。高壓側開關之閘極驅動信號之上升時間亦與同一電阻器之電阻值成反比。
本發明之發明人認識到，在自舉電容器與高壓側開關之閘極之間使用單一固定值電阻器嚴重損害了反相器裝置之效能。一方面，大電阻值將較佳用於減小流過電阻器之漏電流，但另一方面，小電阻值將較佳用於改良施加至高壓側開關之閘極驅動信號之上升時間。快速之上升時間與減小之漏電流之間的設計不相容性可能導致設計矛盾。發明人已經識別此種設計矛盾並努力解決此種設計矛盾。
本發明之一個態樣係在自舉電容器與高壓側開關之閘極之間包括可變電阻閘極驅動路徑。
在操作中，當將邏輯高信號施加至閘極驅動電路時，閘極驅動路徑之電阻等於R1。當將邏輯低信號施加至閘極驅動電路時，閘極驅動路徑之電阻等於R2，其遠小於R1。因而，R1之較大電阻值有助於減小漏電流之量值。另一方面，R2之較小電阻值有助於改良施加至高壓側開關之閘極之閘極信號之上升時間。
在本發明之第一實施方案中，閘極驅動路徑包含空乏模電晶體及電阻器。在GaN IC晶片中用GaN電晶體實施空乏模電晶體，且電阻器連接在空乏模電晶體之閘極與源極之間。
回應於施加至閘極驅動電路之邏輯高信號，漏電流流過空乏模電晶體及電阻器。藉由經由自偏壓使流過空乏模電晶體之電流夾斷，使漏電流自限制。當漏電流等於截止臨限值(turn-off threshold)除以電阻器之值時，空乏模電晶體之閘極-源極電壓等於截止臨限值電壓。作為結果，漏電流被箝位。因為截止臨限值電壓顯著地低於已充電之自舉電容器之電壓，所以被箝位之漏電流表現為在電流路徑上之高得多的等效電阻。
在第一實施方案中，漏電流由兩個參數判定，即空乏模電晶體之截止臨限值及電阻器之電阻值。可經由選擇適當的截止臨限值電壓來控制漏電流。當將邏輯低信號施加至閘極驅動電路時，可基於改良閘極驅動信號之上升時間之原理來選擇電阻器之值。
本發明之第一實施方案之一個優點係用於改良反相器之效率及開關效能之簡單且可靠的閘極驅動電路。更具體言之，空乏模裝置有助於減小閘極驅動電路之漏電流。作為具有該空乏模裝置之結果，不必須具有用於減小漏電流之大電阻裝置。可採用小電阻裝置來改良施加至反相器之高壓側開關之閘極驅動信號之上升時間，藉此改良反相器之開關效能。
在本發明之第二實施方案中，閘極驅動路徑包含可控開關及與連接在自舉電容器與高壓側開關之閘極之間的該開關串聯之電阻器。當將邏輯高信號施加至閘極驅動電路時，信號反相器將邏輯高信號轉換為邏輯低信號，斷開可控開關。由於可控開關被斷開，故閘極驅動路徑之電阻等於無窮大。在閘極驅動路徑中不發生漏電流。當將邏輯低信號施加至閘極驅動器時，信號反相器將邏輯低信號轉換為邏輯高信號，接通可控開關。由於可控開關被接通，故閘極驅動路徑之電阻等於電阻器之電阻。第二實施方案之上升時間可經由選擇與可控開關串聯連接之電阻器之電阻值來改良。
在本發明之第三實施方案中，閘極驅動路徑包含可控開關及與連接在自舉電容器與高壓側開關之閘極之間的該開關並聯之電阻器。當將邏輯高信號施加至閘極驅動電路時，信號反相器將邏輯高信號轉換為邏輯低信號，斷開可控開關。由於可控開關被斷開，故閘極驅動路徑之電阻等於電阻器之電阻。可藉由選擇與可控開關並聯之大電阻器來減小漏電流。當將邏輯低信號施加至閘極驅動器時，信號反相器將邏輯低信號轉換為邏輯高信號，接通可控開關。由於可控開關被接通，故閘極驅動路徑之電阻等於零，如此足夠高之電流可驅動高壓側開關。
在本發明之第四實施方案中，閘極驅動路徑包含串聯連接之可控開關及第一電阻器，該串聯連接之可控開關及第一電阻器進一步與第二電阻器並聯連接，該組合連接在自舉電容器與高壓側開關之閘極之間。當將邏輯高信號施加至閘極驅動電路時，信號反相器將邏輯高信號轉換為邏輯低信號，斷開可控開關。由於可控開關被斷開，故閘極驅動路徑之電阻等於第二電阻器之電阻。可藉由選擇較大之第二電阻器來減小漏電流。當將邏輯低信號施加至閘極驅動器時，信號反相器將邏輯低信號轉換為邏輯高信號，接通可控開關。由於可控開關被接通，故閘極驅動路徑之電阻等於並聯之第一電阻器及第二電阻器之等效總電阻。經由選擇第一電阻器及第二電阻器之電阻值可改良第四實施方案之上升時間。
將在特定上下文中對於較佳實施例描述本發明，即用於驅動反相器之閘極驅動電路。然而，本發明亦可應用於各種功率轉換系統。以下，將參照隨附圖式詳細地說明各種實施例。
圖1描繪反相器及其相關聯之閘極驅動電路的方塊圖。反相器104連接在第一電壓匯流排VDD與第二電壓匯流排VSS之間。反相器104經組態以接收兩個閘極驅動信號，即第一閘極驅動信號G1及第二閘極驅動信號G2。閘極驅動電路102連接在第一電壓匯流排VDD與第二電壓匯流排VSS之間。閘極驅動電路102經組態以接收輸入信號VIN。閘極驅動電路102將輸入信號VIN轉換為閘極驅動信號G1及G2。圖1在兩個分開的區塊中描繪閘極驅動電路102及反相器104。然而，該實施例亦可在一個IC晶片中實施，在該IC晶片中含有反相器104及閘極驅動電路102。
第一電壓匯流排VDD上之電壓高於第二電壓匯流排VSS上之電壓。在一些實施例中，第一電壓匯流排VDD連接至輸出電壓等於5 V之偏壓電源。第二電壓匯流排VSS接地。
應瞭解，偏壓電壓源之電壓僅僅係一個實例。根據不同的應用及設計需要，可將其改變為不同的值。例如，在一些應用中，第一電壓匯流排VDD上之電壓可等於其他適當的電壓位準，諸如3.3 V。此外，第一電壓匯流排VDD上之電壓可在大約3.3 V至大約12 V之範圍內。
反相器104包含在第一電壓匯流排VDD與第二電壓匯流排VSS之間串聯連接之第一開關及第二開關。在一些實施例中，第一開關及第二開關兩者都被實施為n型電晶體。第一開關需要高於第一電壓匯流排VDD上之電壓的閘極驅動電壓。反相器104及閘極驅動電路102之詳細結構將在下文圖2中描述。
反相器104之第一開關及第二開關可由任何可控裝置形成，諸如氮化鎵(GaN)基功率裝置、金屬氧化物半導體場效電晶體(MOSFET)裝置、雙極接面電晶體(BJT)裝置、超接面電晶體(SJT)裝置、絕緣閘雙極電晶體(IGBT)裝置或其任何組合等。
閘極驅動電路102包含自舉電容器及鏈接自舉電容器與反相器104之第一開關之閘極之閘極驅動路徑。
在操作中，當將邏輯高信號施加至閘極驅動電路102時，第二開關接通且第一開關斷開。在邏輯高信號下，漏電流可流過閘極驅動路徑。閘極驅動路徑之等效電阻等於R1。當將邏輯低信號施加至閘極驅動電路102時，第二開關斷開且第一開關接通。在邏輯低信號下，閘極驅動路徑之等效電阻等於R2，其小於R1。因而，R1之大電阻值有助於減小流過閘極驅動路徑之漏電流之量值，R2之小電阻值有助於改良施加至第一開關之閘極之閘極信號之上升時間。
在一些實施例中，閘極驅動電路102包含二極體裝置、電容裝置、空乏模裝置、電阻裝置及控制開關。在一些實施例中，二極體裝置可被實施為連接二極體之電晶體。換言之，經由在二極體組態中連接電晶體來實現連接二極體之電晶體。在替代實施例中，二極體裝置可被實施為p-n接面二極體。
在一些實施例中，電容裝置可被實施為連接電容器之電晶體。經由將電晶體之汲極端子、源極端子及主體端子連接在一起實現連接電容器之電晶體。電晶體之閘極係電容裝置之第一端子。電晶體之汲極端子、源極端子及主體端子連接在一起以形成電容裝置之第二端子。在替代實施例中，電容裝置可被實施為離散電容器。電阻裝置可被實施為半導體電阻器。替代地，電阻裝置可被實施為離散電阻器。控制開關可被實施為n型電晶體。
控制開關連接在第一開關之閘極與第二電壓匯流排VSS之間。空乏模裝置及電阻裝置串聯連接在電容裝置之第一端子與第一開關之閘極之間。電容裝置之第二端子連接至第一開關及第二開關之共同節點。二極體裝置及電容裝置串聯連接在第一電壓匯流排VDD與第一開關及第二開關之共同節點之間。
空乏模裝置及電阻裝置形成具有可變電阻之閘極驅動路徑。在一些實施例中，空乏模電晶體可被實施為空乏模GaN電晶體。
在操作中，輸入信號VIN可包含邏輯高信號及邏輯低信號。反相器104在輸出端子VOUT處將邏輯高信號轉換成對應邏輯低信號。同樣，反相器104在輸出端子VOUT處將邏輯低信號轉換成對應邏輯高信號。
圖2描繪圖1所示之反相器及閘極驅動電路之第一實施方案的示意圖。反相器104包含串聯連接在第一電壓匯流排VDD與第二電壓匯流排VSS之間的第一開關MH1及第二開關ML1。第一開關MH1之閘極經組態以接收由閘極驅動電路102產生之第一閘極驅動信號G1。第二開關ML1之閘極經組態以接收由閘極驅動電路102產生之第二閘極驅動信號G2。反相器104之輸出信號係在第一開關MH1及第二開關ML1之共同節點處產生。在一些實施例中，第一開關MH1及第二開關ML1兩者都被實施為n型電晶體。
閘極驅動電路102包含二極體MD1、電容裝置MC1、空乏模電晶體MP1、電阻器RLIMIT及控制開關M1。在一些實施例中，二極體MD1被實施為連接二極體之電晶體。電容裝置MC1被實施為連接電容器之電晶體。連接電容器之電晶體MC1之電容值在約100 pF至約1000 pF之範圍內。控制開關M1被實施為n型電晶體。
如圖2所描繪，連接電容器之電晶體MC1之第一端子經由二極體MD1連接至第一電壓匯流排VDD。二極體MD1之陽極連接至第一電壓匯流排VDD。二極體MD1之陰極連接至連接電容器之電晶體MC1之第一端子。連接電容器之電晶體MC1之第二端子連接至第一開關MH1及第二開關ML1之共同節點。
空乏模裝置MP1及電阻器RLIMIT串聯連接在電容裝置MC1之第一端子與第一開關MH1之閘極之間。控制開關M1連接在第一開關MH1之閘極與第二電壓匯流排VSS之間。控制開關M1之閘極連接至VIN及第二開關ML1之閘極。
在一些實施例中，空乏模電晶體MP1被實施為諸如GaN電晶體之高電子遷移率電晶體，其可與第一開關MH1及第二開關ML1以及閘極驅動電路102中之其餘部件整合在單一IC晶片上。特別地，空乏模電晶體MP1係空乏模GaN電晶體。替代地，空乏模電晶體MP1可被實施為任何合適的空乏模電晶體，諸如矽基空乏模電晶體。
對於作為電流源之連接電容器之電晶體MC1，在電流路徑中包括空乏模電晶體MP1會使電流路徑之等效電阻成為隨著輸入信號VIN之狀態及在自舉電容器處之電壓而變化的可變電阻。且其靈活地選擇電阻器RLIMIT之值以最佳化反相器裝置之效能。
電阻器RLIMIT可被實施為半導體電阻器。電阻器RLIMIT之電阻在約1千歐姆至約10千歐姆或更高之範圍內。替代地，電阻器RLIMIT可被實施為任何合適的電阻器，諸如離散電阻器。在該實施例中，電阻器RLIMIT值被選擇為10千歐姆，以便容易地將其與電路之其餘部分整合。
如圖2所描繪，電阻器RLIMIT連接在空乏模電晶體MP1之閘極與源極之間。包括空乏模電晶體會有助於調節流過電阻器RLIMIT之漏電流。當電流流過電阻器到達VSS時，跨電阻產生電壓，且該電壓施加至空乏模電晶體MP1之閘極。負電壓趨向於夾斷通過空乏模電晶體MP1之電流。因而，流過電阻器RLIMIT之電流被限制為等於空乏模電晶體MP1之截止臨限值除以電阻器RLIMIT之電阻之電流位準。
回應於施加至閘極驅動電路102之邏輯高信號VIN，控制開關M1及第二開關ML1接通。電容裝置MC1經由二極體MD1被充電至接近第一電壓匯流排VDD之電壓。
此外，漏電流可經過空乏模裝置MP1、電阻裝置RLIMIT及控制開關M1之漏電流路徑自電容裝置MC1流向第二電壓匯流排VSS。
例如，對於5 V電壓匯流排VDD，自舉電容器被充電至5 V減去二極體壓降之值，為了簡化說明，可假定二極體壓降為1伏特。因此電容器被充電至4伏特。然而，空乏模裝置MP1及電阻裝置RLIMIT能夠控制流過電阻裝置RLIMIT之漏電流，該漏電流被箝位在空乏模裝置MP1之截止電壓(～1 V)除以電阻裝置RLIMIT，藉此將閘極驅動電路102之功率消耗箝位在100微安培。因而，10千歐姆電阻器與空乏電晶體之組合具有40千歐姆之等效電阻。由於空乏模裝置MP1及電阻裝置RLIMIT能夠控制漏電流，故可降低電阻裝置RLIMIT之電阻值以改良第一開關MH1之閘極驅動信號之上升時間。
在諸如金澤(Kinzer)之參考文獻中揭示之習知的反相器中，在不具有空乏模電晶體MP1的情況下，諸如100千歐姆電阻器之大電阻器用於將漏電流限制在一定範圍內(例如，100微安培)可能係必要的。利用空乏模電晶體MP1，電阻器RLIMIT可由諸如10千歐姆電阻器之小電阻器替換。藉由採用小電阻器，第一開關MH1之閘極驅動信號之上升時間可自大約16.5奈秒減少至大約6.58奈秒。
現在描述改良之開關之效能優點。回應於施加至閘極驅動電路102之邏輯低信號，控制開關M1及第二開關ML1兩者都斷開。第二開關ML1之斷開將電容裝置MC1組態為自舉電容器，該自舉電容器提供超過第一電壓匯流排VDD上之電壓的閘極驅動電壓。亦向第一開關MH1之閘極提供閘極驅動電流，以通過空乏模裝置MP1及電阻裝置RLIMIT相對於源極電壓(VOUT)升高閘極電壓。
閘極驅動電流IQ 由以下方程式給出：(1) 其中VGS_OFF 係空乏模電晶體MP1之截止電壓。在一些實施例中，VGS_OFF 在大約-0.8 V至大約-1 V之範圍內。
圖2所示之閘極驅動電路之上升時間可比選擇大電阻器來限制電流路徑中之漏電流之習知的閘極驅動電路之上升時間快。更具體言之，當使用跨電容裝置MC1之電壓來驅動第一開關MH1之閘極時，圖2所示之閘極驅動電路可產生更高之閘極驅動電流。在第一開關MH1接通期間，第一開關MH1之閘極至源極電壓自0 V上升至大約5 V，且閘極驅動電流將保持在100微安培之恆定值直至第一開關MH1之閘極至源極電壓接近全接通電壓。換言之，大約100微安培之恆定電流可用於對第一開關MH1之閘極充電。
相反，在習知的反相器中，當第一開關MH1之閘極至源極電壓自0 V升高時，閘極驅動電流處於其最大值且針對50千歐姆(係例示性值10千歐姆之5倍)之電阻器自100微安培(當第一開關MH1之閘極至源極電壓等於0 V時)下降至20微安培(當第一開關MH1之閘極至源極電壓等於4 V時)。換言之，習知的閘極驅動電路之初始閘極驅動電流處於其峰值，但在第一開關MH1之閘極至源極電壓自0 V上升之後，閘極驅動電流相應地下降。因而，圖2所示之閘極驅動電路之閘極驅動電流高於習知的閘極驅動電路之閘極驅動電流。回應於該較高之閘極驅動電流，圖2所示之閘極驅動電路能夠達成更快之上升時間，藉此改良反相器之開關效能。
圖3描繪根據本發明之各種實施例的圖1所示之反相器及閘極驅動電路之第二實施方案的示意圖。在閘極驅動電路102之第二實施方案中，可控開關S1及電阻器RLIMIT串聯連接以形成具有兩個不同電阻值之閘極驅動路徑。可控開關S1可被實施為任何合適的開關，諸如MOSFET。採用反相器INV1以控制可控開關S1之接通及斷開。如圖3所示，反相器INV1之輸入經組態以接收輸入信號VIN。反相器INV1之輸出用於驅動可控開關S1。
在操作中，當將邏輯高信號施加至閘極驅動電路102時，反相器INV1將邏輯高信號轉換為邏輯低信號，斷開S1。由於S1被斷開，故閘極驅動路徑之電阻等於無窮大。另一方面，當將邏輯低信號施加至閘極驅動電路102時，反相器INV1將邏輯低信號轉換為邏輯高信號，接通S1。由於S1被接通，故閘極驅動路徑之電阻等於RLIMIT之電阻。施加至第一開關MH1之閘極驅動信號之上升時間可藉由選擇RLIMIT之電阻值來預定。
圖4描繪根據本發明之各種實施例的圖1所示之反相器及閘極驅動電路之第三實施方案的示意圖。除了可控開關S1及電阻器RLIMIT並聯連接以形成具有兩個不同電阻值之閘極驅動路徑之外，圖4所示之閘極驅動電路之第三實施方案與圖3所示之閘極驅動電路類似。
在操作中，當將邏輯高信號施加至閘極驅動電路102時，反相器INV1將邏輯高信號轉換為邏輯低信號，斷開S1。由於S1被斷開，故閘極驅動路徑之電阻等於RLIMIT之電阻。可藉由選擇大RLIMIT來減小漏電流。另一方面，當將邏輯低信號施加至閘極驅動電路102時，反相器INV1將邏輯低信號轉換為邏輯高信號，接通S1。由於S1被接通，故閘極驅動路徑之電阻等於零(或幾乎等於零)。閘極驅動路徑之低電阻有助於改良施加至第一開關MH1之閘極驅動信號之上升時間。
圖5描繪根據本發明之各種實施例的圖1所示之反相器及閘極驅動電路之第四實施方案的示意圖。除了電阻器R1與可控開關S1串聯連接以形成電阻器-開關網路之外，圖5所示之閘極驅動電路之第四實施方案與圖4所示之閘極驅動電路類似。電阻器-開關網路與RLIMIT並聯，如圖5所示。
在操作中，當將邏輯高信號施加至閘極驅動電路102時，反相器INV1將邏輯高信號轉換為邏輯低信號，斷開S1。由於S1被斷開，故閘極驅動路徑之電阻等於RLIMIT之電阻。可藉由選擇大RLIMIT來減小漏電流。另一方面，當將邏輯低信號施加至閘極驅動電路102時，反相器INV1將邏輯低信號轉換為邏輯高信號，接通S1。由於S1被接通，故閘極驅動路徑之電阻等於並聯之RLIMT及R1之等效總電阻。
圖6描繪根據本發明之各種實施例的包含級聯連接之第一反相器及第二反相器之系統的方塊圖。第一反相器610及第二反相器620級聯連接。第一反相器610連接在第一電壓匯流排VDD與第二電壓匯流排VSS之間。第一反相器610經組態以接收如圖6所示之輸入信號VIN，並產生饋送至第二反相器620之中間信號INV。下面將參照圖7描述第一反相器610之詳細結構。
第二反相器620連接在第一電壓匯流排VDD與第二電壓匯流排VSS之間。第二反相器620經組態以接收如圖6所示之中間信號INV並產生輸出信號VOUT。下面將參照圖8描述第二反相器620之詳細結構。
應認識到，雖然圖6描述具有級聯連接之兩個反相器之系統，但該系統可容納任何數量之反相器。亦應注意，圖6所示之反相器可被實施為本發明之任何反相器及其相關聯之閘極驅動電路。
圖7描繪根據本發明之各種實施例的圖6所示之第一反相器的示意圖。第一反相器610包含輔助驅動設備706、驅動設備704及反相電路702。輔助驅動設備706、驅動設備704及反相電路702連接在第一電壓匯流排VDD與第二電壓匯流排VSS之間。
反相電路702包含串聯連接在第一電壓匯流排VDD與第二電壓匯流排VSS之間的第一開關MH11及第二開關ML11。第一開關MH11及第二開關ML11之共同節點係第一反相器610之輸出端子。如圖7所示，反相電路702經組態以產生中間信號INV。第一開關MH11及第二開關ML11兩者被實施為n型電晶體。
驅動設備704包含第一二極體MD11、第一電容裝置MC11、第一傳輸電晶體MP11及第一控制開關M11。第一電容裝置MC11經組態以提供高於第一電壓匯流排VDD上之電壓的偏壓電壓。第一二極體MD11及第一電容裝置MC11串聯連接。第一二極體MD11之陽極連接至第一電壓匯流排VDD。第一二極體MD11之陰極連接至第一電容裝置MC11。第一傳輸開關MP11連接在第一二極體MD11及第一電容裝置MC11之共同節點與第一開關MH11之閘極之間。第一控制開關M11連接在第一開關MH11之閘極與第二電壓匯流排VSS之間。如圖7所示，第一控制開關M11之閘極連接至第二開關ML11之閘極。
輔助驅動設備706包含第一輔助開關MH12、第二輔助開關ML12、第二二極體MD12、第二電容裝置MC12、空乏模裝置MDP1、電阻裝置RLIMIT1及第二控制開關M12。空乏模裝置MDP1、電阻裝置RLIMIT1及第二控制開關M12形成漏電流路徑。第一輔助開關MH12及第二輔助開關ML12串聯連接在第一電壓匯流排VDD與第二電壓匯流排VSS之間。第二二極體MD12及第二電容裝置MC12串聯連接。第二電容裝置MC12連接至第一輔助開關MH12及第二輔助開關ML之共同節點，且進一步連接至第一電容裝置MC11，如圖7所示。
輔助驅動設備706之操作原理類似於圖2所示之閘極驅動電路102。在操作中，第二電容裝置MC12經組態以提供高於第一電壓匯流排VDD上之電壓的偏壓電壓。此種偏壓電壓經過空乏模裝置MDP1及電阻裝置RLIMIT1被施加至第一傳輸電晶體MP11之閘極。該偏壓電壓接通第一傳輸電晶體MP11。類似地，第一電容裝置MC11經組態以提供高於第一電壓匯流排VDD上之電壓的另一偏壓電壓。來自第一電容裝置MC11之偏壓電壓經過第一傳輸電晶體MP11施加至第一開關MH11之閘極。
具有空乏模裝置MDP1之一個有利特徵係空乏模裝置MDP1有助於減小流過電阻裝置RLIMIT1之漏電流，藉此改良第一反相器610之效率。
圖8描繪根據本發明之各種實施例的圖6所示之第二反相器的示意圖。第二反相器620包含反相電路802、第一驅動設備804、第二驅動設備806及輔助驅動設備808。第二反相器620進一步包含用於上拉輸入信號INV之偏壓電阻器RB。
反相電路802包含串聯在第一電壓匯流排VDD與第二電壓匯流排VSS之間的第一開關MH21及第二開關ML21。第一開關MH21及第二開關ML21之共同節點係第二反相器620之輸出端子。第一開關MH21及第二開關ML21兩者被實施為n型電晶體。
第一驅動設備804包含第一電容裝置MC21、第一傳輸開關MP21、第一二極體MD21及第一控制開關M21。第一傳輸開關MP21連接在第一電容裝置MC21之第一端子與第一開關MH21之閘極之間。第一電容裝置MC21之第二端子連接至第一開關MH21及第二開關ML21之共同節點。第一二極體MD21連接在第一電壓匯流排VDD與第一電容裝置MC21之第一端子之間。第一控制開關M21連接在第一開關MH21之閘極與第二電壓匯流排VSS之間。
第二驅動設備806包含第二電容裝置MC22、第二傳輸開關MP22、第二二極體MD22及第二控制開關M22。第二傳輸開關MP22連接在第二電容裝置MC22之第一端子與第一傳輸開關MP21之閘極之間。第二二極體MD22連接在第一電壓匯流排VDD與第二電容裝置MC22之第一端子之間。第二控制開關M22連接在第一傳輸開關MP21之閘極與第二電壓匯流排VSS之間。
輔助驅動設備808包含第一輔助開關MH21、第二輔助開關ML21、第三二極體MD23、第三電容裝置MC23、空乏模裝置MDP2、電阻裝置RLIMIT2及第三控制開關M23。空乏模裝置MDP2、電阻裝置RLIMIT2及第三控制開關M23形成漏電流路徑。
第一輔助開關MH21及第二輔助開關ML21串聯連接在第一電壓匯流排VDD與第二電壓匯流排VSS之間。第一輔助開關MH21及第二輔助開關ML21之共同節點連接至第三電容裝置MC23之第二端子。第三二極體MD23及第三電容裝置MC23串聯連接在第一電壓匯流排VDD與第一輔助開關MH21及第二輔助開關ML21之共同節點之間。第三電容裝置MC23之第二端子連接至第二電容裝置MC22之第二端子，如圖8所示。
在操作中，第一驅動設備804經組態以提供高於第一電壓匯流排VDD上之電壓的第一偏壓電壓。第二驅動裝置806經組態以提供高於第一電壓匯流排VDD上之電壓的第二偏壓電壓。輔助驅動設備808經組態以提供高於第一電壓匯流排VDD上之電壓的第三偏壓電壓。輔助驅動設備808包含漏電流路徑。
圖8所示之第二反相器620之操作原理類似於圖7所示之第一反相器610之操作原理，惟採用再多一個驅動設備以進一步增強第二反相器620之驅動能力除外。因而，第二反相器620既能夠達成高效率又能夠達成更好之開關效能。
儘管已詳細地描述本發明之實施例及其優點，但應理解，在不脫離由所附申請專利範圍界定的本發明之精神及範疇的情況下，可進行各種改變、取代及變更。
102:閘極驅動電路 104:反相器 610:第一反相器 620:第二反相器 702:反相電路 704:驅動設備 706:輔助驅動設備 802:反相電路 804:第一驅動設備 806:第二驅動設備 808:輔助驅動設備 G1:第一閘極驅動信號 G2:第二閘極驅動信號 INV:中間信號 INV1:反相器 M1:控制開關 M11:第一控制開關 M12:第二控制開關 M21:第一控制開關 M22:第二控制開關 M23:第三控制開關 MC1:電容裝置 MC11:第一電容裝置 MC12:第二電容裝置 MC21:第一電容裝置 MC22:第二電容裝置 MC23:第三電容裝置 MD1:二極體 MD11:第一二極體 MD12:第二二極體 MD21:第一二極體 MD22:第二二極體 MD23:第三二極體 MDP1:空乏模裝置 MDP2:空乏模裝置 MH1:第一開關 MH11:第一開關 MH12:第一輔助開關 MH21:第一開關 ML1:第二開關 ML11:第二開關 ML12:第二輔助開關 ML21:第二開關 MP1:空乏模電晶體/空乏模裝置 MP11:第一傳輸電晶體 MP21:第一傳輸開關 MP22:第二傳輸開關 RB:偏壓電阻器 RLIMIT:電阻器 RLIMIT1:電阻裝置 RLIMIT2:電阻裝置 R1:電阻器 S1:可控開關 VDD:第一電壓匯流排 VIN:輸入信號 VOUT:輸出端子 VSS:第二電壓匯流排
圖1描繪根據本發明之各種實施例的反相器及其相關聯之閘極驅動電路的方塊圖；
圖2描繪根據本發明之各種實施例的具有圖1所示之閘極驅動電路之反相器之第一實施方案的示意圖；
圖3描繪根據本發明之各種實施例的具有圖1所示之閘極驅動電路之反相器之第二實施方案的示意圖；
圖4描繪根據本發明之各種實施例的具有圖1所示之閘極驅動電路之反相器之第三實施方案的示意圖；
圖5描繪根據本發明之各種實施例的具有圖1所示之閘極驅動電路之反相器之第四實施方案的示意圖；
圖6描繪根據本發明之各種實施例的包含級聯連接之第一反相器及第二反相器之系統的方塊圖；
圖7描繪根據本發明之各種實施例的圖6所示之第一反相器的示意圖；且
圖8描繪根據本發明之各種實施例的圖6所示之第二反相器的示意圖。
除非另有說明，否則不同圖中之對應數字及符號通常係指對應部分。圖被繪製以清楚地描繪各種實施例之相關態樣，且未必需按比例繪製。
102:閘極驅動電路
104:反相器
G1:第一閘極驅動信號
G2:第二閘極驅動信號
M1:控制開關
MC1:電容裝置
MD1:二極體
MH1:第一開關
ML1:第二開關
MP1:空乏模電晶體/空乏模裝置
RLIMIT:電阻器
VDD:第一電壓匯流排
VIN:輸入信號
VOUT:輸出端子
VSS:第二電壓匯流排

Claims (20)

  1. 一種電壓轉換器電路，其包含：用於限制該電路中之一漏電流及用於提供一接通電流至一開關之一空乏電晶體及一電阻元件，該空乏電晶體具有一夾斷(pinch-off)電壓，及該電阻元件耦接於該開關之一閘極與該空乏電晶體之間。
  2. 如請求項1之電壓轉換器電路，其中該電阻元件及該空乏電晶體係用以用於限制該電路中之該漏電流及用於提供該接通電流至該開關，該電阻元件具有一電阻值。
  3. 如請求項1之電壓轉換器電路，其中該漏電流自一電壓軌(rail)流至另一電壓軌。
  4. 如請求項1之電壓轉換器電路，其中該開關係一電晶體。
  5. 如請求項1之電壓轉換器電路，其中該漏電流係該空乏電晶體之該夾斷電壓(pinch-off voltage)之一函數(function)。
  6. 如請求項1之電壓轉換器電路，其中該接通電流係該空乏電晶體之該夾斷電壓之一函數。
  7. 如請求項1之電壓轉換器電路，其中該漏電流係該空乏電晶體之該夾 斷電壓及該電阻元件之一電阻值之一函數。
  8. 如請求項1之電壓轉換器電路，其中該接通電流係該空乏電晶體之該夾斷電壓之一函數。
  9. 如請求項1之電壓轉換器電路，其中該空乏電晶體具有連接至該電阻元件之一閘極端子，以及連接至該電阻元件之一源極端子。
  10. 如請求項9之電壓轉換器電路，其中該空乏電晶體經組態以藉由跨該電阻元件之一電壓被夾斷。
  11. 一種用於在一電壓轉換器電路中限制一漏電流之過程，其包括：回應於一高輸入信號，使一電流流過自一第一電壓軌至一第二電壓軌之一電流路徑上，其中該電流路徑包括一空乏電晶體及一電阻元件；及施加一夾斷電壓至該空乏電晶體以限制該電流路徑上之該電流。
  12. 如請求項11之過程，其中經限制之該電流係連接至該空乏電晶體之該電阻元件之一函數。
  13. 如請求項12之過程，其中該電阻元件連接至該空乏電晶體之一閘極端子。
  14. 如請求項12之過程，其中該電阻元件進一步連接至該空乏電晶體之 一源極端子。
  15. 如請求項12之過程，其中藉由跨該電阻元件之一電壓偏壓該空乏電晶體。
  16. 一種在一電壓轉換器中驅動一開關之過程，其包括：回應於一低輸入信號，使一電流至該開關之一電流路徑上，其中該電流路徑包括一空乏電晶體及一電阻元件；及限制該電流之量至該電流路徑中之該空乏電晶體之一夾斷電流。
  17. 如請求項16之過程，其中該電流係跨該電流路徑中之該電阻元件之一電壓之一函數。
  18. 如請求項17之過程，其中該電阻元件連接至該空乏電晶體之一閘極端子。
  19. 如請求項18之過程，其中該電阻元件進一步連接至該空乏電晶體之一源極端子。
  20. 如請求項19之過程，其中藉由跨該電阻元件之一電壓偏壓該空乏電晶體。
TW110141399A 2020-01-06 2021-01-06 閘極驅動設備及控制方法 TWI816218B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202062957497P 2020-01-06 2020-01-06
US62/957,497 2020-01-06
US202062979880P 2020-02-21 2020-02-21
US62/979,880 2020-02-21
US16/895,045 US11101796B2 (en) 2020-01-06 2020-06-08 Gate drive apparatus and control method
US16/895,045 2020-06-08

Publications (2)

Publication Number Publication Date
TW202211608A TW202211608A (zh) 2022-03-16
TWI816218B true TWI816218B (zh) 2023-09-21

Family

ID=76609380

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110141399A TWI816218B (zh) 2020-01-06 2021-01-06 閘極驅動設備及控制方法
TW110100351A TWI748837B (zh) 2020-01-06 2021-01-06 閘極驅動設備及控制方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110100351A TWI748837B (zh) 2020-01-06 2021-01-06 閘極驅動設備及控制方法

Country Status (3)

Country Link
US (1) US20240106432A1 (zh)
CN (1) CN113078888B (zh)
TW (2) TWI816218B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100283061A1 (en) * 2009-05-07 2010-11-11 Semisouth Laboratories, Inc. High temperature gate drivers for wide bandgap semiconductor power jfets and integrated circuits including the same
WO2015018149A1 (zh) * 2013-08-09 2015-02-12 京东方科技集团股份有限公司 移位寄存单元、移位寄存器、栅极驱动器和显示面板
US20190238119A1 (en) * 2018-01-31 2019-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Dynamic high voltage (hv) level shifter with temperature compensation for high-side gate driver

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359244A (en) * 1992-07-31 1994-10-25 Sgs-Thomson Microelectronics, Inc. Gate drive circuit for a MOS power transistor
JP3421507B2 (ja) * 1996-07-05 2003-06-30 三菱電機株式会社 半導体素子の駆動回路
TWI271685B (en) * 2005-09-23 2007-01-21 Chunghwa Picture Tubes Ltd Common voltage modification circuit and the method thereof
WO2008092004A2 (en) * 2007-01-24 2008-07-31 Keystone Semiconductor, Inc. Depletion-mode mosfet circuits and applications
US9369000B2 (en) * 2013-03-15 2016-06-14 Flextronics Ap, Llc Sweep frequency for multiple magnetic resonant power transmission using alternating frequencies
CN103929162B (zh) * 2014-04-30 2017-09-26 杭州士兰微电子股份有限公司 栅极驱动电路、功率开关电路以及栅极驱动方法
WO2017190652A1 (en) * 2016-05-04 2017-11-09 The Hong Kong University Of Science And Technology Power device with integrated gate driver
CN105932657A (zh) * 2016-06-30 2016-09-07 上海芯琦电子科技有限公司 低导通电阻阻断型浪涌保护器件
TWI715167B (zh) * 2018-08-28 2021-01-01 美商高效電源轉換公司 基於GaN的高電流驅動器之故障安全停機技術

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100283061A1 (en) * 2009-05-07 2010-11-11 Semisouth Laboratories, Inc. High temperature gate drivers for wide bandgap semiconductor power jfets and integrated circuits including the same
WO2015018149A1 (zh) * 2013-08-09 2015-02-12 京东方科技集团股份有限公司 移位寄存单元、移位寄存器、栅极驱动器和显示面板
US20190238119A1 (en) * 2018-01-31 2019-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Dynamic high voltage (hv) level shifter with temperature compensation for high-side gate driver

Also Published As

Publication number Publication date
CN113078888A (zh) 2021-07-06
TW202139602A (zh) 2021-10-16
CN113078888B (zh) 2024-04-19
US20240106432A1 (en) 2024-03-28
TWI748837B (zh) 2021-12-01
TW202211608A (zh) 2022-03-16

Similar Documents

Publication Publication Date Title
CN105939151B (zh) 电子电路
US8466735B2 (en) High temperature gate drivers for wide bandgap semiconductor power JFETs and integrated circuits including the same
JP6419649B2 (ja) ゲート駆動回路
JP2018504818A (ja) 高電圧スイッチ
JP2010051165A (ja) 半導体装置のゲート駆動回路及びそれを用いた電力変換装置
CN110138367B (zh) 降低功率器件反向恢复电流的栅极驱动电路
US10038441B2 (en) Power switching cell with normally conducting field-effect transistors
JP3597897B2 (ja) 動的バイアス回路とその方法
JP2024014878A (ja) 半導体装置
CN109921779B (zh) 一种半桥电路直通保护电路
EP0281113B1 (en) Semi-conductor buffer circuit
US7642502B2 (en) Photo relay having an insulated gate field effect transistor with variable impedance
TWI816218B (zh) 閘極驅動設備及控制方法
JP2012164084A (ja) 定電圧回路とその半導体装置
JP4830829B2 (ja) 絶縁ゲートトランジスタの駆動回路
US4423369A (en) Integrated voltage supply
EP2264900B1 (en) Low-current inverter circuit
US11101796B2 (en) Gate drive apparatus and control method
CN109861503B (zh) 用于功率器件的驱动电路
CN118300580A (zh) 栅极驱动设备和控制方法
US20210203320A1 (en) Input circuit
CN113702790B (zh) 高压应用中的一种电流检测电路
CN106992776B (zh) 氮化镓基增强耗尽型电平转换电路
US8686752B2 (en) Low-current logic plus driver circuit
US7119618B2 (en) Method of forming a wide bandwidth differential amplifier and structure therefor