CN106992776B - 氮化镓基增强耗尽型电平转换电路 - Google Patents

Abstract

一种氮化镓基增强耗尽型电平转换电路，包括第一反相电路，第一输出电路，第二反相电路，第二输出电路，第三反相电路与第三输出电路。第一反相电路实现电平反相，第一输出电路将第一反相电路的输出电压实现下拉，第二反相电路将第一输出电路的输出电压实现反相，第二输出电路将第二反相电路的输出电压实现下拉，第三反相电路将第二输出电路的输出电压实现反相，第三输出电路将第三反相电路的输出电电压实现下拉。本发明改进了已有氮化镓基增强型耗尽型电平转换电路不能严格关断及稳定性差的缺点，从而达到实现工艺简单，与其他氮化镓基电路集成度高，减小干扰等优点。

Description

氮化镓基增强耗尽型电平转换电路

技术领域

本发明涉及电子技术领域，更进一步涉及半导体集成电路技术领域中的一种氮化镓基增强耗尽型电平转换性能改进的电路。本发明可用于实现氮化镓基微波射频集成电路的开关，控制射频信号的开启与关断。

背景技术

氮化镓材料具有高频率、大功率、耐高温等优良性能，因此被广泛应用于微波射频电路中。随着半导体技术的成熟，微波射频领域趋向于将数字逻辑单元及微波射频电路集成为单片微波集成电路，降低功耗的同时减小干扰。而氮化镓基微波射频电路多以工艺更成熟稳定的常规耗尽型器件实现，氮化镓基耗尽型器件基于材料特性，其阈值电压为负值。而常见的Si基集成电路多为标准TTL输出(高电平>2.4V，低电平<0.4V)，不能直接控制氮化镓基微波射频电路中开关的开启与关断。因此，现有多种结构的电平转换电路来解决这一问题，但大部分是基于硅基的。

成都紫薇芯源科技有限公司在其申请的专利文献“一种具有低功耗超宽的高速信号电平转换电路”(申请公布号CN 106230432 A，申请号201610767815.1，申请日期2016.8.30)中公开了一种具有低功耗超带宽的高速信号电平转换电路。该电路由七个MOS管，五个电容，四个电阻，偏置电流构成一种带前馈电容和正向激励电路的高速信号电平转换器，可以实现高速信号电平从一个较低/较高的共模电压电平转换为一个较高/较低的共模电平电路。利用电容的在高频下的低阻抗特性，可以将高速信号直接传输到发送端，提供一个有效的直流共模电压。但是，该电路仍然存在的不足之处是，由于该电路由MOS管构成，而氮化镓半导体材料由于P型掺杂较难实现，所以无法将电平转化电路与氮化镓基微波射频电路实现同衬底单片集成。

中国科学院微电子研究所在其申请的专利文献“数模混合多路独立控制开关电路”申请公布号CN 101753121 A，申请号200810238937.7，申请日期2008.12.05)中公开了一种数模混合多路独立控制开关电路。该电路由用电器回路模块、电平转换模块、开关控制模块和正负5V的低压稳压直流产生模块构成。开关控制的输出接到电平转换模块，经过电平转换将高低电压转换为+5V和-5V的输出电压，控制后接用电器回路模块中的逆导晶闸管的开启与关断。该电路虽可以通过实现模块化，与氮化镓基微波射频电路通过键合金线连接，但是，该电路仍然存在的不足之处是，键合金线存在信号串扰问题，影响电路实现正常功能。

西安电子科技大学在其申请的专利文献“氮化镓基增强耗尽型电平转换电路”(申请公布号CN 103117739A，申请号201310055261.9，申请日期2013.01.31)中公开了一种利用氮化镓基器件实现的电平转换电路。该电路包含第一反相电路，第一输出电路，第二反相电路，第二输出电路。该电路可以有效地实现与后接氮化镓基微波射频电路的集成，直接与输入TTL电平连接，实现电路的电平转换功能。但是，该电路仍然存在的不足之处是：氮化镓增强型器件目前的工艺稳定技术不及耗尽型器件，该电路中最重要的部分是第一反相电路中的增强型高电子迁移率晶体管，由于性能不稳定，会造成该电路存在不能严格关断的情况，导致后接氮化镓基微波射频电路开关不能实现开启与关断。

发明内容

本发明的目的是针对上述现有技术存在的问题，提出一种氮化镓基增强耗尽型电平转换性能改进电路，在实现与后接氮化镓基微波射频电路集成的同时，提高电路的可靠性，降低工艺难度。

本发明包括第一反相电路，第一输出电路，第二反相电路，第二输出电路，还包括第三反相电路，第三输出电路；所述的第一反相电路的输出端与第一输出电路的输入端连接，第一输出电路的输出端与第二反相电路的输入端连接；所述的第二反相电路的输出端与第二输出电路的输入端连接；所述的第二输出电路的输出端与第三反相电路的输入端连接，第三反相电路的输出端与第三输出电路的输入端连接；其中，所述的第一反相电路中的晶体管T1、第一输出电路中的晶体管T4、第二反相电路中的晶体管T5、第二反相电路中的晶体管T6、第二输出电路中的晶体管T8、第三反相电路中的晶体管T9、第三反相电路中的晶体管T10与第三输出电路中的晶体管T12均为氮化镓基耗尽型高电子迁移率晶体管；所述的第一反相电路中的晶体管T2、第一输出电路中的晶体管T3、第二输出电路中的晶体管T7与第三输出电路中晶体管T11均为氮化镓基增强型高电子迁移率晶体管；所述的第一输出电路中的二极管D1、第一输出电路中的二极管D2、第二输出电路中的二极管D3、第二输出电路中的二极管D4、第三输出电路中的二极管D5、第三输出电路中的二极管D6均为肖特基二极管。

本发明与现有技术相比具有如下优点：

第一，由于本发明采用三级反相电路与三级输出电路实现电平转换电路，通过第一反相电路的输出端与第一输出电路的输入端连接，第一输出电路的输出端与第二反相电路的输入端连接，第二反相电路的输出端与第二输出电路的输入端连接，第二输出电路的输出端与第三反相电路的输入端连接，第三反相电路的输出端与第三输出电路的输入端连接，克服了现有技术中电路工作不稳定的问题，通过第三级反相电路与第三极输出电路的引入，使得本发明可以有效控制后接氮化镓基微波射频电路中的耗尽型开关的开启与关断，确保电路可以严格关断，提高了电路的可靠性。

第二，由于本发明采用三级反相电路与三级输出电路实现电平转换电路，通过第三级反相电路与第三极输出电路的引入，克服了现有技术中由于氮化镓基增强型器件工艺不成熟而造成电路工作不稳定的问题，通过引入第三极反相电路与第三极输出电路，使得本发明在严格控制后接电路的开启与关断的同时，降低了工艺实现难度。

第三，由于本发明采用氮化镓基增强耗尽型高电子迁移率晶体管实现三级反相电路与三级输出电路，从而实现与氮化镓基微波射频电路系统单片集成，同时提高了电路的稳定性，克服了现有技术的硅基电路耐高温抗辐照能力不足的问题，使得本发明能够在高温辐照强的环境下正常工作，严格关断，受外界影响较小，可靠性更高。

附图说明

图1为本发明的电路原理图；

图2为本发明的输出端电压Vout相应于输入端电压Vin变化的仿真结果图。

具体实施方式

下面结合附图对本发明作详细的说明。

参照附图1对本发明的具体电路结构及实施方式进行详细说明。

本发明包括第一反相电路，第一输出电路，第二反相电路，第二输出电路，以及第三反相电路，第三输出电路；第一反相电路的输出端与第一输出电路的输入端连接，第一输出电路的输出端与第二反相电路的输入端连接，第二反相电路的输出端与第二输出电路的输入端连接，第二输出电路的输出端与第三反相电路的输入端连接，第三反相电路的输出端与第三输出电路的输入端连接。第一反相电路中的晶体管T1、第一输出电路中的晶体管T4、第二反相电路中的晶体管T5、第二反相电路中的晶体管T6、第二输出电路中的晶体管T8、第三反相电路中的晶体管T9、第三反相电路中的晶体管T10与第三输出电路中的晶体管T12均为氮化镓基耗尽型高电子迁移率晶体管。第一反相电路中的晶体管T2、第一输出电路中的晶体管T3、第二输出电路中的晶体管T7与第三输出电路中晶体管T11均为氮化镓基增强型高电子迁移率晶体管。第一输出电路中的二极管D1、第一输出电路中的二极管D2、第二输出电路中的二极管D3、第二输出电路中的二极管D4、第三输出电路中的二极管D5、第三输出电路中的二极管D6均为肖特基二极管。

增强型高电子迁移率晶体管T2、增强型高电子迁移率晶体管T3、增强型高电子迁移率晶体管T7、增强型高电子迁移率晶体管T11的宽长比相同，耗尽型高电子迁移率晶体管T1、耗尽型高电子迁移率晶体管T4、耗尽型高电子迁移率晶体管T5、耗尽型高电子迁移率晶体管T8、耗尽型高电子迁移率晶体管T9、耗尽型高电子迁移率晶体管T12的宽长比相同，耗尽型高电子迁移率晶体管T6、耗尽型高电子迁移率晶体管T10的宽长比相同。肖特基二极管D1、肖特基二极管D2、肖特基二极管D3、肖特基二极管D4、肖特基二极管D5与肖特基二极管D6的物理尺寸相同。

第一反相电路中的晶体管T1的漏极接高偏置电平VDD，第一反相电路中的晶体管T1栅极与源极短接后，与第一反相电路中的晶体管T2的漏极和第一输出电路中的晶体管T3的栅极连接，第一反相电路中的晶体管T2的栅极接输入电压Vin，第一反相电路中的晶体管T2的源极接地GND；所述的第一输出电路中的晶体管T3的漏极接高偏置电平VDD，源极接第一输出电路中的二极管D1的正极，第一输出电路中的二极管D1的负极接第一输出电路中的二极管D2的正极，第一输出电路中的二极管D2的负极与第一输出电路中的晶体管T4的漏极和第二反相电路中的晶体管T6的栅极连接，第一输出电路中的晶体管T4的源极与栅极接负偏置电平VSS。

本发明中第一反相电路与第一输出电路的工作原理如下：当输入电平Vin为低电平时，增强型高电子迁移率晶体管T2关断，耗尽型高电子迁移率晶体管T1的栅源短接，晶体管T1开启，此时晶体管T1的沟道电阻远小于晶体管T2的，因此输出电平为高，接近于正偏置电平VDD。此时增强型高电子迁移率晶体管T3开启，耗尽型高电子迁移率晶体管T4的栅源短接，沟道开启，晶体管T3的沟道电阻小于晶体管T4的沟道电阻，经过二极管D1与二极管D2降压，第一输出电路输出电压为0V。

实施例中，工艺上调节晶体管T3的栅极的宽长比为晶体管T4的栅极的宽长比的5_～8倍，如果小于5倍，晶体管T3在开启时分压过大，使第一输出电路输出电平小于0V，如果大于8倍，晶体管T3在关断时分压过小，使第一输出电路输出电平大于-4V，两种情况都不能严格有效的控制后面的电路。

当输入电平Vin为高电平时，晶体管T2开启，工艺上调节晶体管T2的栅极的宽长比为晶体管T1的栅极的宽长比的5_～8倍，则晶体管T1的沟道电阻是晶体管T2的沟道电阻的若干倍，则第一反相电路输出电压接近0V，晶体管T3关断，晶体管T3的沟道电阻远大于晶体管T4的沟道电阻，则第一输出电路输出电压接近VSS。

第二反相电路中的晶体管T5的漏极接正偏置电平VDD，第二反相电路中的晶体管T5的栅极与源极短接后，与第二反相电路中的晶体管T6的漏极和第二输出电路中的晶体管T7的栅极连接，第二反相电路中的晶体管T6的源极接地GND；第二输出电路中的晶体管T7的漏极接高偏置电平VDD，源极接第二输出电路中的二极管D3的正极，第二输出电路中的二极管D3的负极接第二输出电路中的二极管D4的正极，第二输出电路中的二极管D4的负极与第二输出电路中的晶体管T8的漏极和第三反相电路中的晶体管T10的栅极连接，第二输出电路中的晶体管T8的源极与栅极接负偏置电平VSS。

本发明中第二反相电路与第二输出电路的工作原理是：该部分电路的输入电压是第一输出电路的输出电压。当Vin为高电平时，第一输出电路输出低电平接近VSS，晶体管T6关断，晶体管T6的导通电阻远大于晶体管T5的导通电阻，第二反相电路输出为高电平接近VDD，晶体管T7开启，晶体管T7的栅极的宽长比是晶体管T8的栅极的宽长比的5_～8倍，经过二极管D3与二极管D4降压，使得第二输出电路输出电压为高电平0V。

当Vin为低电平时，第一输出电路输出高电平，接近0V，耗尽型高电子迁移率晶体管T6开启，耗尽型高电子迁移率晶体管T5的栅源短接，晶体管T6的栅极的宽长比为晶体管T5的栅极的宽长比的5_～8倍，则晶体管T5的沟道电阻是晶体管T6的沟道电阻的若干倍，则第二反相电路输出低电平接近0V，增强型高电子迁移率晶体管T7关断，晶体管T7的沟道电阻远大于耗尽型高电子迁移率晶体管T8的沟道电阻，第二输出电路输出电压为低电平，接近VSS。

第三反相电路中的晶体管T9的漏极接正偏置电平VDD，第三反相电路中的晶体管T9的栅极与源极短接后，与第三反相电路中的晶体管T10的漏极和第三输出电路中的晶体管T11的栅极连接，第三反相电路中的晶体管T10的源极接地GND；所述的第三输出电路中的晶体管T11的漏极接高偏置电平VDD，源极接第三输出电路中的二极管D5的正极，第三输出电路中的二极管D5的负极接第三输出电路中的二极管D6的正极，第三输出电路中的二极管D6的负极与第三输出电路中的晶体管T12的漏极，第三输出电路中的晶体管T12的漏极接输出Vout，第三输出电路中的晶体管T12的源极与栅极接负偏置电平VSS。

本发明中第三反相电路与第三输出电路的工作原理是：该部分电路的输入电压是第二输出电路的输出电压。当Vin为高电平时，第二输出电路的输出电压为高电平，接近0V，耗尽型高电子迁移率晶体管T10开启，耗尽型高电子迁移率晶体管T9的栅源短接，晶体管T10的栅极的宽长比为晶体管T9的栅极的宽长比的5_～8倍，则晶体管T9的沟道电阻是晶体管T10的沟道电阻的若干倍，则第三反相电路输出低电平接近0V，增强型高电子迁移率晶体管T11关断，晶体管T11的沟道电阻远大于耗尽型高电子迁移率晶体管T12的沟道电阻，第三输出电路输出电压Vout为低电平，接近VSS。

当Vin为低电平时，第二输出电路的输出电压为低电平，接近VSS，晶体管T10关断，晶体管T10的沟道电阻远大于晶体管T9的沟道电阻，第三反相电路输出为高电平接近VDD，晶体管T11开启，晶体管T11的栅极的宽长比为晶体管T12的栅极的宽长比的5_～8倍，经过二极管D5与二极管D6降压，第三输出电路输出电压Vout为高电平0V。

下面结合图2电路仿真结果图对本发明的性能改进做进一步说明。

图2中，对本发明电路输出电压Vout随输入电压Vin变化的仿真结果图描述如下。

1.仿真实验条件：

本发明采用Agilent ADS软件进行仿真，仿真输入端Vin为直流扫描0～5V，当Vin<0.4V时为低电平，当Vin>2.4V时为高电平；电路中正偏置电平VDD＝5V，负偏置电平VSS＝-5V；电路输出电压Vout>-2V时为高电平，输出<-3V时为低电平。

2.仿真内容和仿真结果分析：

对本发明进行如上条件仿真，图2为电路仿真结果图。其中，横坐标输入电压Vin的大小，纵坐标表示本发明中电路输出电压Vout的大小。

当Vin为低电平时，输出电压Vout为高电平0V左右；当Vin为高电平时，输出电压Vout为低电平-4V左右。输出电压Vout可以随Vin变化时，实现高低电平之间的变换，同时电路严格关断，变化过程曲线陡直，可以有效实现电平转换的功能，严格控制后接微波射频电路中开关的开启与关断。

Claims (9)

1.一种氮化镓基增强耗尽型电平转换电路，包括第一反相电路，第一输出电路，第二反相电路，第二输出电路，其特征在于，还包括第三反相电路，第三输出电路；所述的第一反相电路的输出端与第一输出电路的输入端连接，第一输出电路的输出端与第二反相电路的输入端连接；所述的第二反相电路的输出端与第二输出电路的输入端连接；所述的第二输出电路的输出端与第三反相电路的输入端连接，第三反相电路的输出端与第三输出电路的输入端连接；其中，所述的第一反相电路中的晶体管T1、第一输出电路中的晶体管T4、第二反相电路中的晶体管T5、第二反相电路中的晶体管T6、第二输出电路中的晶体管T8、第三反相电路中的晶体管T9、第三反相电路中的晶体管T10与第三输出电路中的晶体管T12均为氮化镓基耗尽型高电子迁移率晶体管；所述的第一反相电路中的晶体管T2、第一输出电路中的晶体管T3、第二输出电路中的晶体管T7与第三输出电路中晶体管T11均为氮化镓基增强型高电子迁移率晶体管；所述的第一输出电路中的二极管D1、第一输出电路中的二极管D2、第二输出电路中的二极管D3、第二输出电路中的二极管D4、第三输出电路中的二极管D5、第三输出电路中的二极管D6均为肖特基二极管；所述的第三反相电路中的晶体管T9的漏极接正偏置电平VDD，第三反相电路中的晶体管T9的栅极与源极短接后，与第三反相电路中的晶体管T10的漏极和第三输出电路中的晶体管T11的栅极连接，第三反相电路中的晶体管T10的源极接地GND；所述的第三输出电路中的晶体管T11的漏极接高偏置电平VDD，源极接第三输出电路中的二极管D5的正极，第三输出电路中的二极管D5的负极接第三输出电路中的二极管D6的正极，第三输出电路中的二极管D6的负极与第三输出电路中的晶体管T12的漏极，第三输出电路中的晶体管T12的漏极接输出Vout，第三输出电路中的晶体管T12的源极与栅极接负偏置电平VSS。

2.根据权利要求1所述的氮化镓基增强耗尽型电平转换电路，其特征在于，所述的第一反相电路中的晶体管T1的漏极接高偏置电平VDD，第一反相电路中的晶体管T1栅极与源极短接后，与第一反相电路中的晶体管T2的漏极和第一输出电路中的晶体管T3的栅极连接，第一反相电路中的晶体管T2的栅极接输入电压Vin，第一反相电路中的晶体管T2的源极接地GND；所述的第一输出电路中的晶体管T3的漏极接高偏置电平VDD，源极接第一输出电路中的二极管D1的正极，第一输出电路中的二极管D1的负极接第一输出电路中的二极管D2的正极，第一输出电路中的二极管D2的负极与第一输出电路中的晶体管T4的漏极和第二反相电路中的晶体管T6的栅极连接，第一输出电路中的晶体管T4的源极与栅极接负偏置电平VSS。

3.根据权利要求1所述的氮化镓基增强耗尽型电平转换电路，其特征在于，所述第二反相电路中的晶体管T5的漏极接正偏置电平VDD，第二反相电路中的晶体管T5的栅极与源极短接后，与第二反相电路中的晶体管T6的漏极和第二输出电路中的晶体管T7的栅极连接，第二反相电路中的晶体管T6的源极接地GND；所述的第二输出电路中的晶体管T7的漏极接高偏置电平VDD，源极接第二输出电路中的二极管D3的正极，第二输出电路中的二极管D3的负极接第二输出电路中的二极管D4的正极，第二输出电路中的二极管D4的负极与第二输出电路中的晶体管T8的漏极和第三反相电路中的晶体管T10的栅极连接，第二输出电路中的晶体管T8的源极与栅极接负偏置电平VSS。

4.根据权利要求1所述的氮化镓基增强耗尽型电平转换电路，其特征在于，所述的晶体管T2、晶体管T3、晶体管T7、晶体管T11的阈值电压大于零；所述的晶体管T2、晶体管T3、晶体管T7、晶体管T11的栅极的宽长比相同。

5.根据权利要求1所述的氮化镓基增强耗尽型电平转换电路，其特征在于，所述的晶体管T1、晶体管T4、晶体管T5、晶体管T8、晶体管T9、晶体管T12的阈值电压小于零；所述的晶体管T1、晶体管T4、晶体管T5、晶体管T8、晶体管T9、晶体管T12的栅极的宽长比相同。

6.根据权利要求1所述的氮化镓基增强耗尽型电平转换电路，其特征在于，所述的晶体管T6、晶体管T10的阈值电压小于零；所述的晶体管T6、晶体管T10的栅极的宽长比相同。

7.根据权利要求1所述的氮化镓基增强耗尽型电平转换电路，其特征在于，所述的晶体管T2、晶体管T3、晶体管T7、晶体管T11的宽长比是晶体管T1、晶体管T4、晶体管T5、晶体管T8、晶体管T9、晶体管T12的栅极的宽长比的5_～8倍；所述的晶体管T6、晶体管T10的栅极的宽长比是晶体管T1、晶体管T4、晶体管T5、晶体管T8、晶体管T9、晶体管T12的栅极的宽长比的5_～8倍。

8.根据权利要求1所述的氮化镓基增强耗尽型电平转换电路，其特征在于，所述的二极管D1、二极管D2、二极管D3、二极管D4、二极管D5、二极管D6的物理尺寸相同。

9.根据权利要求1所述的氮化镓基增强耗尽型电平转换电路，其特征在于，所述的正偏置电平VDD与负偏置电平VSS的绝对值相等，符号相反。

Images