JP2013126278A - 半導体装置 - Google Patents

Abstract

【課題】スイッチング素子がターンオフする際のサージ電圧を低減させ、スイッチング素子が非飽和状態でオンする際の出力電流を減少させて自己発熱を抑制する。
【解決手段】半導体スイッチング素子１を過電圧から保護する過電圧保護回路２４と、スイッチング素子１をオン・オフさせる制御信号をスイッチング素子１の制御端子に伝達するゲート抵抗６，７と、を備えた半導体装置に関する。スイッチング素子１がオフするときにスイッチング素子１の出力端子に印加される電圧に相当する信号が、過電圧保護回路２４を介して入力される電圧検出スイッチ（第１のスイッチ手段）１３と、このスイッチ１３の出力側に接続されたタイミングコンデンサ（第１のコンデンサ）１４の電圧により動作してゲート抵抗の抵抗値を増加させるように切替動作するゲート抵抗切替スイッチ（第２のスイッチ手段）１５と、を備える。
【選択図】図１

Description

本発明は、スイッチング素子に対する過電圧保護機能を備えた半導体装置に関するものである。

図４は、スイッチング素子に対する過電圧保護機能を備えた半導体装置の従来技術を示している。
図４において、１はＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等の半導体スイッチング素子、２は還流ダイオード（ＦＷＤ）である。スイッチング素子１のコレクタＣとゲートＧとの間には、定電圧ダイオード３とゲート電流の逆流阻止用ダイオード５との直列回路からなる過電圧保護回路２３が接続されている。また、ゲートＧとエミッタＥとの間には、定電圧ダイオード９が接続されている。この定電圧ダイオード９は、ゲート信号及び過電圧保護回路２３による過電圧ノイズが、スイッチング素子１のゲートＧの耐電圧を超えないようにするためのものである。
なお、上記コレクタＣは正の直流電源端子Ｐに接続され、エミッタＥは負の直流電源端子Ｎに接続されている。

８はゲート信号出力回路であり、その出力側とスイッチング素子１のゲートＧとの間には、オフ時ゲートバイパス用のダイオード２２とゲート抵抗７とが直列に接続されている。更に、ダイオード２２とゲート抵抗７との直列回路には、ゲート抵抗６が並列に接続されている。

上記構成において、スイッチング素子１のコレクタ−エミッタ間に電圧を加えて誘導性負荷（図示せず）をスイッチング駆動すると、スイッチング素子１がオンからオフに移行するターンオフ時のコレクタ電流変化率（ｄｉ／ｄｔ）と配線インダクタンスとにより、サージ電圧が発生する。このサージ電圧はコレクタ−エミッタ間電圧に重畳されるため、その最大電圧がコレクタ−エミッタ間の耐電圧を超えると、スイッチング素子１が過電圧破壊するおそれがある。

そこで、図４の回路では、スイッチング素子１のコレクタＣの電圧が定電圧ダイオード３による設定電圧以上になるとツェナー電流が流れ、ゲート信号がオフの期間（ゲート電圧がオン閾値以下である期間）であっても、スイッチング素子１のゲート電圧をオン閾値以上に持ち上げている。これにより、スイッチング素子１のコレクタ−エミッタ間に電流が流れてコレクタ電圧が低下するため、スイッチング素子１を過電圧破壊から保護することができる。

なお、特許文献１にも、定電圧ダイオードを含むクランプ回路をＩＧＢＴのコレクタ−ゲート間に接続し、コレクタ−エミッタ間に過電圧が印加された際にクランプ回路にツェナー電流を流してＩＧＢＴを非飽和状態でオンさせることにより、ＩＧＢＴのコレクタ−エミッタ間電圧を低下させて過電圧から保護する回路が記載されている。

特開平７−２９７３５８号公報（段落[００６５]，[００６６]、図１，図３等）

図４や特許文献１に記載された回路では、スイッチング素子１のコレクタ−エミッタ間に過電圧が印加されたときにスイッチング素子１を非飽和状態でオンさせることにより、コレクタ−エミッタ間電圧を低下させると共に、サージ電圧のエネルギーを自己消費して熱に変えている。これらの従来技術によれば、スイッチング素子１の過電圧破壊を防ぐことは可能であるが、ターンオフ時に自己発熱が急激に大きくなり、スイッチング素子１やゲート制御回路に大きな負荷がかかるという問題がある。

そこで、本発明の目的は、半導体スイッチング素子がターンオフする際のサージ電圧が小さくなるように、半導体スイッチング素子を非飽和状態でオンさせる電流を制御し、スイッチング素子の出力端子に流れる電流を減少させて自己発熱を抑制するようにした半導体装置を提供することにある。

上記の課題を解決するため、本発明は、ＩＧＢＴ等の半導体スイッチング素子を過電圧から保護する過電圧保護回路と、スイッチング素子をオン・オフさせる制御信号をスイッチング素子の制御端子に伝達する抵抗と、を備えた半導体装置を技術的な前提としている。
そして、本発明に係る半導体装置の特徴は、スイッチング素子がオフするときにスイッチング素子の出力端子に印加される電圧に相当する信号が、過電圧保護回路を介して入力される第１のスイッチ手段を有する点、及び、第１のスイッチ手段の出力側に接続された第１のコンデンサの電圧により動作して前記抵抗の抵抗値を増加させる第２のスイッチ手段を有する点、にある。
これらの第１，第２のスイッチ手段は、例えばＭＯＳ−ＦＥＴ等の半導体スイッチング素子によって構成することができる。

また、本発明は、遅延手段を備えることが望ましい。この地縁集団は、過電圧保護回路から出力される情報を遅延させて第１のスイッチ手段に伝達するものである。すなわち、遅延手段は、過電圧保護回路と第１のスイッチ手段との間に接続された第２のコンデンサを含み、この第２のコンデンサの電圧によって第１のスイッチ手段の入力電圧の変化を遅延させる。
更に、本発明は、タイミング制御手段を備えることが望ましい。このタイミング制御手段は、前記制御信号に応じて、第２のスイッチ手段を動作させるタイミングを制御するものである。すなわち、タイミング制御手段は、前記制御信号のレベルに応じて充電または放電される第１のコンデンサを含み、このコンデンサの電圧に応じて、第２のスイッチ手段を動作させるタイミングを制御する。
なお、第２のスイッチ手段は、複数の抵抗の接続状態を変化させるように動作して抵抗値を増加させることが望ましい。

本発明においては、例えば１サイクル前の半導体スイッチング素子のコレクタ電圧及びオン時間に基づいて、スイッチング素子のゲート抵抗値が大きくなるようにゲート抵抗を切り替える。これにより、スイッチング素子がターンオフする速度を遅くしてコレクタ電流の変化率を小さくし、ターンオフ時におけるサージ電圧を低減する。
従って、スイッチング素子のコレクタ−エミッタ間に印加される電圧を低下させることができ、自己発熱を抑制すると共にスイッチング素子やゲート制御回路の負荷を軽減することが可能である。

本発明の実施形態を示す回路図である。 本発明の実施形態の動作を示すタイミングチャートである。 本発明の実施形態において、スイッチング素子のオン時間が長期間である場合の動作を示すタイミングチャートである。 従来技術を示す回路図である。

以下、図に沿って本発明の実施形態を説明する。
図１において、前記同様に１はＩＧＢＴ等の半導体スイッチング素子、Ｃは正の直流電源端子Ｐに接続されたコレクタ、Ｇはゲート、Ｅは負の直流電源端子Ｎに接続されたエミッタ、２は還流ダイオードである。
ここで、ゲートＧは請求項における制御端子に相当し、コレクタＣ及びエミッタＥは同じく出力端子に相当する。
上記コレクタＣとゲートＧとの間には、定電圧ダイオード３，４とゲート電流の逆流阻止用ダイオード５との直列回路が接続され、ゲートＧとエミッタＥとの間には定電圧ダイオード９が接続されている。

上述した定電圧ダイオード３，４及びダイオード５により、一般的な自己電圧クランプ形の過電圧保護回路２４が構成されている。なお、定電圧ダイオード３，４の直列回路により、過電圧保護回路２４の動作電圧が設定されている。また、定電圧ダイオード３の定電圧値は、スイッチング素子１の通常の動作電圧（コレクタ電圧）付近の値に設定されている。
定電圧ダイオード９は、図４と同様に、ゲート信号及び過電圧保護回路２４による過電圧ノイズが、スイッチング素子１のゲートＧの耐電圧を超えないようにするためのものである。

８は、外部から送られたゲート信号を出力するゲート信号出力回路であり、ゲート信号は「Ｈｉｇｈ」レベルがスイッチング素子１のオン、「Ｌｏｗ」レベルが同じくオフに対応する。ここで、上記ゲート信号は、請求項における制御信号に相当する。
ゲート信号出力回路８の出力側とスイッチング素子１のゲートＧとの間には、ゲート抵抗切替スイッチ１５内のスイッチング素子１５ａとゲート抵抗７とが直列に接続されている。また、スイッチング素子１５ａとゲート抵抗７との直列回路には、ゲート抵抗６が並列に接続されている。

ゲート抵抗７は、後述するタイミングコンデンサ１４の電位がゲート抵抗切替スイッチ１５の入力閾値レベルを超えたときに有効になるものである。このゲート抵抗７の値は、スイッチング素子１の通常動作時のスイッチング損失を抑制するため、例えば０[Ω]とするか、または、ゲート抵抗６に比べて十分に小さい値に設定されている。

ゲート抵抗切替スイッチ１５は、前記スイッチング素子１５ａと、そのゲートとスイッチング素子１のエミッタＥとの間に抵抗１５ｃを介して接続されたスイッチング素子１５ｂと、を備えている。これらのスイッチング素子１５ａ，１５ｂは、例えばＭＯＳ−ＦＥＴにより構成されている。１５ｄ，１５ｅは、それぞれ、スイッチング素子１５ａ，１５ｂのゲート−エミッタ間の抵抗である。
ゲート抵抗切替スイッチ１５は、請求項における第２のスイッチ手段に相当する。

この実施形態では、定電圧ダイオード３，４の接続点とスイッチング素子１のエミッタＥとの間に電圧検出抵抗１０，１１が直列に接続され、これらの抵抗１０，１１の接続点が、例えばＭＯＳ−ＦＥＴからなる電圧検出スイッチ１３のゲートに接続されている。この電圧検出スイッチ１３は、請求項における第１のスイッチ手段に相当する。

また、１２は電圧検出スイッチ１３のゲート信号の検出タイミングを遅らせるための遅延コンデンサ、２１は電圧検出スイッチ１３のゲートに過電圧が印加されるのを防止するための定電圧ダイオードである。これらの遅延コンデンサ１２及び定電圧ダイオード２１は、電圧検出抵抗１１に並列に接続されている。
なお、電圧検出抵抗１０，１１及び遅延コンデンサ１２は、請求項における遅延手段に相当する。また、遅延コンデンサ１２は請求項における第２のコンデンサに相当する。

更に、電圧検出スイッチ１３のコレクタはスイッチング素子１５ｂのゲートに接続されていると共に、電圧検出スイッチ１３のコレクタ−エミッタ間にはタイミングコンデンサ１４が接続されている。このタイミングコンデンサ１４は、請求項における第１のコンデンサに相当する。
また、ゲート信号は、ゲート信号反転出力回路１６にも入力されている。このゲート信号反転出力回路１６の出力側とスイッチング素子１５ｂのゲート（電圧検出スイッチ１３のコレクタ）との間には、ダイオード１８と抵抗１７との直列回路、及び、ダイオード２０と抵抗１９との直列回路が、互いに並列に接続されている。

ここで、タイミングコンデンサ１４の充電時間は抵抗１７により制御され、放電時間は抵抗１９により制御される。そして、タイミングコンデンサ１４の充電・放電は、ゲート信号反転出力回路１６の出力信号、及び、電圧検出スイッチ１３の動作によって制御されるものである。
これらのゲート信号反転出力回路１６、ダイオード１８，２０、抵抗１７，１９、タイミングコンデンサ１４等は、請求項におけるタイミング制御手段を構成している。

ゲート抵抗切替スイッチ１５は、タイミングコンデンサ１４の電位によってオン・オフが切り替えられる。
すなわち、タイミングコンデンサ１４の電位がゲート抵抗切替スイッチ１５の入力閾値レベルを超えるとスイッチング素子１５ｂ，１５ａがオンしてゲート抵抗７が有効になり、スイッチング素子１のゲートＧにはゲート抵抗６，７の並列回路が接続される。また、タイミングコンデンサ１４の電位がゲート抵抗切替スイッチ１５の入力閾値レベルを下回るとスイッチング素子１５ｂ，１５ａがオフしてゲート抵抗７が無効になり、スイッチング素子１のゲートＧにはゲート抵抗６のみが接続されることになる。

次に、この実施形態の動作を、図２に基づいて説明する。
この実施形態では、スイッチング素子１がターンオフする際にゲート抵抗値を大きくしてゲート電流を制限し、スイッチング素子１のコレクタ電流変化率（ｄｉ／ｄｔ）を小さくしてサージ電圧を低減させている。これにより、スイッチング素子１のコレクタ−エミッタ間に印加される電圧を予め耐電圧以下に低減し、過電圧保護回路２４によりスイッチング素子１を非飽和状態でオンさせる保護動作を極力避けるようにしてスイッチング素子１の自己発熱を防止する。

スイッチング素子１の耐電圧を超えるサージ電圧は、コレクタ−エミッタ間電圧が高く、しかもコレクタ電流が大きい場合に発生しやすいものであり、スイッチング素子１のターンオフ時の電流変化率（ｄｉ／ｄｔ）が大きくなるほどサージ電圧も大きくなる。
ここで、上記電流変化率（ｄｉ／ｄｔ）は、ターンオフ時のゲート抵抗値（ゲート電流）によって制御可能である。従って、スイッチング素子１のコレクタ−エミッタ間電圧及びコレクタ電流に基づいてゲート抵抗値を制御すれば、スイッチング素子１がターンオフする際のサージ電圧を抑制することができる。

なお、スイッチング素子１のコレクタ−エミッタ間電圧に関する情報はスイッチング素子１のオフ期間に得られるが、スイッチング素子１がターンオフする直前はスイッチング素子１がオンしているため、コレクタ−エミッタ間電圧に関する情報を得ることができない。従って、例えば１サイクル前のオフ期間におけるコレクタ−エミッタ間電圧を検出し、以後のターンオフ時におけるゲート抵抗値を制御する必要がある。

そこで、図１の実施形態では、定電圧ダイオード３及び電圧検出抵抗１０，１１により分圧されて遅延コンデンサ１２により緩慢に変化する電圧を、例えば１サイクル前のオフ期間におけるコレクタ−エミッタ間電圧に相当する信号とみなし、この信号によって電圧検出スイッチ１３を動作させる。つまり、スイッチング素子１のコレクタ電圧が定電圧ダイオード３による設定電圧以上になると、電圧検出抵抗１０，１１及び遅延コンデンサ１２により規定される時間経過後に電圧検出スイッチ１３がオンするようにした。

いま、図２の時刻ｔ_１においてゲート信号が「Ｌｏｗ」レベルになり、スイッチング素子１のコレクタ電圧が定電圧ダイオード３による設定電圧以上になると、電圧検出抵抗１０，１１及び遅延コンデンサ１２により決まる時定数を経過した時刻ｔ_２で、電圧検出スイッチ１３がオンする。このときのスイッチング素子１のコレクタ−エミッタ間電圧は、図２における「電圧検出点」の値である。

電圧検出スイッチ１３がオンすると、タイミングコンデンサ１４は急速放電され、その電位がゲート抵抗切替スイッチ１５のスイッチング素子１５ｂがオンする閾値（ゲート抵抗切替スイッチ１５の入力閾値）以下になるとスイッチング素子１５ｂ，１５ａがオフする。なお、スイッチング素子１５ａのオンによりスイッチング素子１５ｂもオンし、スイッチング素子１５ａのオフによりスイッチング素子１５ｂもオフするため、スイッチング素子１５ｂ，１５ａのオン・オフはゲート抵抗切替スイッチ１５のオン・オフと言い換えることができる。

スイッチング素子１５ｂ，１５ａのオフ、つまりゲート抵抗切替スイッチ１５のオフにより、ゲート信号出力回路８とスイッチング素子１のゲートＧとの間にはゲート抵抗６のみが接続され、ゲート抵抗７は接続されなくなる。
このとき、スイッチング素子１のターンオフ速度はゲート抵抗６のみによって制御されており、ゲート抵抗６，７の並列接続時に比べてゲート抵抗値が大きくなるので、電流変化率（ｄｉ／ｄｔ）は小さくなる。このため、スイッチング素子１のコレクタ−エミッタ間電圧に重畳されるサージ電圧を低減することができる。

その後、スイッチング素子１のコレクタ−エミッタ間電圧が電圧検出点を下回ると、時刻ｔ_３で電圧検出スイッチ１３がオフする。
一方、時刻ｔ_１以後、ゲート信号反転出力回路１６の出力は「Ｈｉｇｈ」レベルになっており、時刻ｔ_３で電圧検出スイッチ１３がオフした後は、ダイオード１８及び抵抗１７を介して、タイミングコンデンサ１４がゲート信号反転出力回路１６の出力電圧レベルまで充電される。この場合、サージ電圧が発生する時間よりもタイミングコンデンサ１４の充電時間が長くなるように、抵抗１７の値（充電時の時定数）を決定する。
そして、タイミングコンデンサ１４の電位がゲート抵抗切替スイッチ１５の入力閾値を超えるとゲート抵抗切替スイッチ１５がオンし、スイッチング素子１のゲートＧにゲート抵抗６，７が並列接続されるため、ゲート抵抗値が小さくなる。

次に、時刻ｔ_４でゲート信号が「Ｈｉｇｈ」レベルになると、ゲート電圧は直ちに上昇してスイッチング素子１がターンオンする。また、時刻ｔ_４以後はゲート信号反転出力回路１６の出力が「Ｌｏｗ」レベルになるため、抵抗１９及びダイオード２０を介してタイミングコンデンサ１４が放電し始め、タイミングコンデンサ１４の電圧が徐々に低下していく。この時の放電時定数は抵抗１９の値により所望の値に設定可能である。

その後、時刻ｔ_５でゲート信号が「Ｌｏｗ」レベルになると、直後の時刻ｔ_６において時刻ｔ_２と同様に電圧検出スイッチ１３がオンすると共に、ゲート抵抗切替スイッチ１５がオフする。これにより、ゲート抵抗６のみがスイッチング素子１のゲートＧに接続されるため、ゲート抵抗値は大きくなり、電流変化率（ｄｉ／ｄｔ）は小さくなる。
時刻ｔ_５〜ｔ_６における、スイッチング素子１のコレクタ電流、ゲート電圧等の挙動は、図２〜明らかなように、前述した時刻ｔ_１〜ｔ_２の場合と同様である。

なお、図２では、スイッチング素子１のターンオフ時において、コレクタ−エミッタ間電圧が過電圧保護動作点を超えているため、図１の過電圧保護回路２４が動作してスイッチング素子１が非飽和状態でオンし、コレクタ−エミッタ間電圧を低下させることになる。しかし、この場合には電流変化率（ｄｉ／ｄｔ）が小さく、サージ電圧が抑制されているため、コレクタ−エミッタ間に印加される電圧もそれほど大きくならず、オン状態のスイッチング素子１によって自己消費される熱エネルギーも少なくて済む。

コレクタ−エミッタ間電圧が過電圧保護動作点を下回ると、その後にゲート信号が「Ｈｉｇｈ」レベルになる時刻ｔ_７まで、電圧検出スイッチ１３はオン状態、ゲート抵抗切替スイッチ１５はオフ状態を保ち、スイッチング素子１のゲートＧにゲート抵抗６のみが接続されていてゲート抵抗値が大きい状態が維持される。
時刻ｔ_５〜ｔ_７の期間は、ゲート信号が「Ｌｏｗ」レベル、ゲート信号反転出力が「Ｈｉｇｈ」レベルであるが、上記のように電圧検出スイッチ１３はオン状態であるため、タイミングコンデンサ１４は充電されず、その電位はゲート抵抗切替スイッチ１５の入力閾値を下回り続ける。

また、時刻ｔ_７〜ｔ_８の期間に「Ｈｉｇｈ」レベルであったゲート信号が時刻ｔ_８で「Ｌｏｗ」レベルになると、スイッチング素子１がターンオフする。このとき、ゲート抵抗値は大きいままであり、コレクタ電流の電流変化率（ｄｉ／ｄｔ）が小さいので、時刻ｔ_８以後、コレクタ電流は緩慢に減少する。従って、ターンオフ時のサージ電圧は低減される。
なお、スイッチング素子１のコレクタ−エミッタ間電圧が電圧検出点を超える時刻ｔ_９で、電圧検出スイッチ１３がオンすることになる。

次に、図３は、ゲート信号が期間Δｔのように長期間にわたり「Ｈｉｇｈ」レベルになり、スイッチング素子１のオン時間が許容値を超えてスイッチング素子１にとっての過電流状態（電流時間積がスイッチング素子１の許容値を超える状態）になった場合の動作を示している。
前述したように、この実施形態では、ゲート信号反転出力回路１６の出力を用い、ダイオード２０及び抵抗１９を介してタイミングコンデンサ１４を放電させている。この場合、抵抗１９によって決定される放電時定数を、スイッチング素子１にとっての過電流状態に相当するオン時間に設定する。

これにより、オン期間が長い場合は、スイッチング素子１のコレクタ電流が過電流となる時刻以前に、タイミングコンデンサ１４を放電させることができる。そして、タイミングコンデンサ１４の電位がゲート抵抗切替スイッチ１５の入力閾値以下になった場合には、ゲート抵抗切替スイッチ１５がオフし、ターンオフ速度は、ゲート抵抗６のみによる大きなゲート抵抗値によって制御されるため、通常よりも遅くなる。
従って、スイッチング素子１の電流変化率（ｄｉ／ｄｔ）を減少させてサージ電圧を低減することができる。

本発明は、ＩＧＢＴ等の半導体スイッチング素子を用いたパワーモジュールを始めとして、各種の半導体装置に利用可能である。

１：半導体スイッチング素子（ＩＧＢＴ）
２：還流ダイオード（ＦＷＤ）
３，４，９：定電圧ダイオード
５：ダイオード
６，７：ゲート抵抗
８：ゲート信号出力回路
１０，１１：電圧検出抵抗
１２：遅延コンデンサ
１３：電圧検出スイッチ（ＭＯＳ−ＦＥＴ）
１４：タイミングコンデンサ
１５：ゲート抵抗切替スイッチ
１５ａ，１５ｂ：半導体スイッチング素子（ＭＯＳ−ＦＥＴ）
１５ｃ，１５ｄ，１５ｅ：抵抗
１６：ゲート信号反転出力回路
１７，１９：抵抗
１８，２０：ダイオード
２１：定電圧ダイオード
２２：ダイオード
２３，２４：過電圧保護回路
Ｇ：ゲート
Ｃ：コレクタ
Ｅ：エミッタ
Ｐ，Ｎ：直流電源端子

Claims (8)

1. 半導体スイッチング素子を過電圧から保護する過電圧保護回路と、前記スイッチング素子をオン・オフさせる制御信号を前記スイッチング素子の制御端子に伝達する抵抗と、を備えた半導体装置において、
   前記スイッチング素子がオフするときに前記スイッチング素子の出力端子に印加される電圧に相当する信号が、前記過電圧保護回路を介して入力される第１のスイッチ手段と、
   前記第１のスイッチ手段の出力側に接続された第１のコンデンサの電圧により動作して前記抵抗の抵抗値を増加させる第２のスイッチ手段と、
   を備えたことを特徴とする半導体装置。
2. 請求項１に記載した半導体装置において、
   前記過電圧保護回路から出力される情報を遅延させて前記第１のスイッチ手段に伝達する遅延手段を備えたことを特徴とする半導体装置。
3. 請求項２に記載した半導体装置において、
   前記遅延手段が、前記過電圧保護回路と前記第１のスイッチ手段との間に接続された第２のコンデンサを含み、この第２のコンデンサの電圧によって前記第１のスイッチ手段の入力電圧の変化を遅延させることを特徴とする半導体装置。
4. 請求項１〜３の何れか１項に記載した半導体装置において、
   前記制御信号に応じて、前記第２のスイッチ手段を動作させるタイミングを制御するタイミング制御手段を備えたことを特徴とする半導体装置。
5. 請求項４に記載した半導体装置において、
   前記タイミング制御手段が、前記制御信号のレベルに応じて充電または放電される前記第１のコンデンサを含み、前記第１のコンデンサの電圧に応じて、前記第２のスイッチ手段を動作させるタイミングを制御することを特徴とする半導体装置。
6. 請求項１〜５の何れか１項に記載した半導体装置において、
   前記第２のスイッチ手段が、複数の抵抗の接続状態を変化させるように動作して前記抵抗値を増加させることを特徴とする半導体装置。
7. 請求項１〜６の何れか１項に記載した半導体装置において、
   前記第１のスイッチ手段が、前記過電圧保護回路に接続された分圧用抵抗による分圧値によって動作する半導体スイッチング素子を有することを特徴とする半導体装置。
8. 請求項１〜７の何れか１項に記載した半導体装置において、
   前記第２のスイッチ手段が、前記第１のコンデンサの電圧によって動作する半導体スイッチング素子を有することを特徴とする半導体装置。

Images