JPH06296362A - 電力用トランジスタを保護するための保護回路 - Google Patents
電力用トランジスタを保護するための保護回路Info
- Publication number
- JPH06296362A JPH06296362A JP5175216A JP17521693A JPH06296362A JP H06296362 A JPH06296362 A JP H06296362A JP 5175216 A JP5175216 A JP 5175216A JP 17521693 A JP17521693 A JP 17521693A JP H06296362 A JPH06296362 A JP H06296362A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power transistor
- voltage
- protection circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/02—Details
- H02H3/025—Disconnection after limiting, e.g. when limiting is not sufficient or for facilitating disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/047—Free-wheeling circuits
Landscapes
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 低いエネルギの過電圧と高いエネルギの過電
圧との両方に適合するVDMOSトランジスタ(または
IGBT)保護回路を提供する。 【構成】 回路は、順方向過電圧に対しオフ状態の間垂
直MOSまたはIGBT型の電力用トランジスタ20を
保護する。保護回路は、トランジスタ20にかかる電圧
を電力用トランジスタ20の順方向ブレークダウン電圧
よりも低い予め定められた電圧に制限するための第1の
回路Z1,D1と、第1の回路が能動化されるときトラ
ンジスタ20で消散されたエネルギ量を検出するための
回路30と、低いインピーダンスでトランジスタ20を
オンにするための第2の回路22,23とを含む。第2
の回路は、検出回路30が消散エネルギが予め定められ
たエネルギしきい値を超えたことを検出したとき、能動
化される。
圧との両方に適合するVDMOSトランジスタ(または
IGBT)保護回路を提供する。 【構成】 回路は、順方向過電圧に対しオフ状態の間垂
直MOSまたはIGBT型の電力用トランジスタ20を
保護する。保護回路は、トランジスタ20にかかる電圧
を電力用トランジスタ20の順方向ブレークダウン電圧
よりも低い予め定められた電圧に制限するための第1の
回路Z1,D1と、第1の回路が能動化されるときトラ
ンジスタ20で消散されたエネルギ量を検出するための
回路30と、低いインピーダンスでトランジスタ20を
オンにするための第2の回路22,23とを含む。第2
の回路は、検出回路30が消散エネルギが予め定められ
たエネルギしきい値を超えたことを検出したとき、能動
化される。
Description
【0001】
【発明の分野】この発明は、順方向過電圧に対し、垂直
MOS(VDMOS)または絶縁ゲートバイポーラトラ
ンジスタ(IGBT)のような電力構成要素を保護する
ための回路に関する。
MOS(VDMOS)または絶縁ゲートバイポーラトラ
ンジスタ(IGBT)のような電力構成要素を保護する
ための回路に関する。
【0002】
【関連技術に関する論議】以下文中では、常に電力用M
OSトランジスタについて述べられる。しかしながら、
すべての記述は、電力用MOSトランジスタの背面を形
成する層の導電型と反対の導電型を有する層をその背面
にさらに含むという事実を除いてはその構造が実質的に
同一である、絶縁ゲートバイポーラトランジスタ(IG
BT)にも応用できることが理解されるべきである。
OSトランジスタについて述べられる。しかしながら、
すべての記述は、電力用MOSトランジスタの背面を形
成する層の導電型と反対の導電型を有する層をその背面
にさらに含むという事実を除いてはその構造が実質的に
同一である、絶縁ゲートバイポーラトランジスタ(IG
BT)にも応用できることが理解されるべきである。
【0003】図1は、垂直MOSトランジスタの従来の
実施例の概略断面図である。MOSトランジスタはN型
基板1に形成され、その背面はドレインメタライゼーシ
ョン3でコーティングされたオーバードープされたN+
型層2を含む。その表面には、より濃くドープされた中
央領域5およびより薄くドープされた周辺領域6を含む
P型ウェル4が形成される。各々のウェルの内部周辺部
は、濃くドープされたN型拡散領域7を含む。導通ゲー
ト8は絶縁層9上に形成され、2つの隣接するウェルま
たはセルとオーバラップする。ゲート8は絶縁層10に
より保護され、かつ表面全体が各セルのN+ 型領域およ
び中央部分と接触するソースメタライゼーション11で
コーティングされる。
実施例の概略断面図である。MOSトランジスタはN型
基板1に形成され、その背面はドレインメタライゼーシ
ョン3でコーティングされたオーバードープされたN+
型層2を含む。その表面には、より濃くドープされた中
央領域5およびより薄くドープされた周辺領域6を含む
P型ウェル4が形成される。各々のウェルの内部周辺部
は、濃くドープされたN型拡散領域7を含む。導通ゲー
ト8は絶縁層9上に形成され、2つの隣接するウェルま
たはセルとオーバラップする。ゲート8は絶縁層10に
より保護され、かつ表面全体が各セルのN+ 型領域およ
び中央部分と接触するソースメタライゼーション11で
コーティングされる。
【0004】図1に示されるトランジスタはオンにされ
てそのドレインとそのソースとの間が導通し、電圧がゲ
ートに印加されるときドレインはソースに対して正であ
る。次に基板1とゲート領域下にあるP型ウェルの上方
の部分で形成されるチャネル領域とを介し、電流はドレ
インから領域7およびソースメタライゼーションへ流れ
る。
てそのドレインとそのソースとの間が導通し、電圧がゲ
ートに印加されるときドレインはソースに対して正であ
る。次に基板1とゲート領域下にあるP型ウェルの上方
の部分で形成されるチャネル領域とを介し、電流はドレ
インから領域7およびソースメタライゼーションへ流れ
る。
【0005】IGBTと図1に示されるVDMOSトラ
ンジスタとの構造の違いとしては、IGBTの領域2が
N+ 型の代わりにP+ 型であることが挙げられる。IG
BTの主電極は一般的にエミッタおよびコレクタと呼ば
れ、さらにその制御端子はゲートと呼ばれる。
ンジスタとの構造の違いとしては、IGBTの領域2が
N+ 型の代わりにP+ 型であることが挙げられる。IG
BTの主電極は一般的にエミッタおよびコレクタと呼ば
れ、さらにその制御端子はゲートと呼ばれる。
【0006】図1に示されるもののような構成要素は、
そのドレインがそのソースに対して正でありかつ信号が
そのゲートに与えられるときにのみ、オンとなるべきで
ある。しかしながら、ドレインに高い電圧が印加される
と、基板1とウェル4との間の接合はアバランシェモー
ドへとセットされることがある。過度の電流の流れによ
りアバランシェモードが生成される領域の発熱を引き起
こすことがあり、そのような発熱は破壊効果を有するこ
とがあるので、そのようなブレークダウンは望ましくな
い。
そのドレインがそのソースに対して正でありかつ信号が
そのゲートに与えられるときにのみ、オンとなるべきで
ある。しかしながら、ドレインに高い電圧が印加される
と、基板1とウェル4との間の接合はアバランシェモー
ドへとセットされることがある。過度の電流の流れによ
りアバランシェモードが生成される領域の発熱を引き起
こすことがあり、そのような発熱は破壊効果を有するこ
とがあるので、そのようなブレークダウンは望ましくな
い。
【0007】したがって、(ゲート制御なしで)そのよ
うな自然アバランシェを回避する試みがなされる。先行
技術では、構成要素にかかるそのアバランシェ電圧に近
い値の過電圧の発生を検出するために、かつアバランシ
ェの値に達するまでに構成要素を導通モードにセットす
るために、様々な方法が既に提供されてきた。
うな自然アバランシェを回避する試みがなされる。先行
技術では、構成要素にかかるそのアバランシェ電圧に近
い値の過電圧の発生を検出するために、かつアバランシ
ェの値に達するまでに構成要素を導通モードにセットす
るために、様々な方法が既に提供されてきた。
【0008】従来は、2つのタイプの保護回路が利用で
きる。第1のタイプはクランプ回路であり、第2のタイ
プはバール(crowbar)回路である。
きる。第1のタイプはクランプ回路であり、第2のタイ
プはバール(crowbar)回路である。
【0009】図2(A)および図2(B)には、電力用
トランジスタ20の接続が示されており、そのソースは
接地に接続され、かつドレインは負荷21の第1の端子
に接続されその第2の端子は正電源端子VCCに接続さ
れている。トランジスタ20の導通はゲートドライブ回
路22により制御される。回路22は一般的に外部アク
セス端子23から制御される。
トランジスタ20の接続が示されており、そのソースは
接地に接続され、かつドレインは負荷21の第1の端子
に接続されその第2の端子は正電源端子VCCに接続さ
れている。トランジスタ20の導通はゲートドライブ回
路22により制御される。回路22は一般的に外部アク
セス端子23から制御される。
【0010】図2(A)には、より特定的にクランプ型
保護回路が示される。MOSトランジスタ20のドレイ
ンとゲートとの間には、アバランシェダイオード(通常
ツェナーダイオードと呼ばれる)Z1および逆バイアス
ダイオードD1が直列に接続される。ツェナーダイオー
ドZ1は、MOSトランジスタ20のアバランシェ電圧
より僅かに(通常数十ボルト)低く選択されるアバラン
シェ電圧を有する。ダイオードD1は、通常動作状態で
ゲート電流がトランジスタドレインへ流れることを妨げ
るように動作可能である。
保護回路が示される。MOSトランジスタ20のドレイ
ンとゲートとの間には、アバランシェダイオード(通常
ツェナーダイオードと呼ばれる)Z1および逆バイアス
ダイオードD1が直列に接続される。ツェナーダイオー
ドZ1は、MOSトランジスタ20のアバランシェ電圧
より僅かに(通常数十ボルト)低く選択されるアバラン
シェ電圧を有する。ダイオードD1は、通常動作状態で
ゲート電流がトランジスタドレインへ流れることを妨げ
るように動作可能である。
【0011】この回路では、ツェナーダイオードZ1の
アバランシェ電圧にダイオードD1の電圧降下VFおよ
びトランジスタ20のゲートソースしきい値電圧VGS
を加えたものより高い振幅を有する電圧が生じると、M
OSトランジスタは導通モードにセットされる。簡単に
するために、ゲートドライブ回路22での漏れ電流は無
視してよいものと仮定する。しかしながら、トランジス
タ20が導通状態にセットされている間そのドレインは
電圧VZ1+VF+VGSのままであるが、それはすな
わちMOSトランジスタの電圧降下はかなりのものであ
り、かつMOSトランジスタは部分導通状態にセットさ
れているのみであるということである。この場合エネル
ギは、主としてその端子の高い電圧降下がありかつ無視
できない電流を有するトランジスタにおいて消散され
る。このエネルギが高ければ、発熱によりMOSトラン
ジスタの破壊が起こり得る。したがって、上述のクラン
プ型保護モードは、低いエネルギを有する過電圧に対し
て保護を達成することが所望されるときだけに適用され
る。たとえば僅かな誘導性負荷の初期スイッチオンの後
に、そのような低いエネルギの過電圧が生じる。この保
護モードの利点は、過電圧がなくなるやいなやMOSト
ランジスタの導通が妨げられることである。
アバランシェ電圧にダイオードD1の電圧降下VFおよ
びトランジスタ20のゲートソースしきい値電圧VGS
を加えたものより高い振幅を有する電圧が生じると、M
OSトランジスタは導通モードにセットされる。簡単に
するために、ゲートドライブ回路22での漏れ電流は無
視してよいものと仮定する。しかしながら、トランジス
タ20が導通状態にセットされている間そのドレインは
電圧VZ1+VF+VGSのままであるが、それはすな
わちMOSトランジスタの電圧降下はかなりのものであ
り、かつMOSトランジスタは部分導通状態にセットさ
れているのみであるということである。この場合エネル
ギは、主としてその端子の高い電圧降下がありかつ無視
できない電流を有するトランジスタにおいて消散され
る。このエネルギが高ければ、発熱によりMOSトラン
ジスタの破壊が起こり得る。したがって、上述のクラン
プ型保護モードは、低いエネルギを有する過電圧に対し
て保護を達成することが所望されるときだけに適用され
る。たとえば僅かな誘導性負荷の初期スイッチオンの後
に、そのような低いエネルギの過電圧が生じる。この保
護モードの利点は、過電圧がなくなるやいなやMOSト
ランジスタの導通が妨げられることである。
【0012】図2(B)には、概略的にバール型保護回
路が示される。この場合、トランジスタ20のドレイン
に接続されたツェナーダイオードZ1はさらに過電圧検
出回路24に接続される。過電圧が生じるとすぐに回路
24はゲートドライブ回路22の端子23に信号を与
え、トランジスタ20を導通状態にする。一旦トランジ
スタ20がゲートドライブ回路22により導通状態にな
ると、その端子にかかる電圧は低い値(RON)へと降
下し、したがって検出回路24を介し過電圧がまだ存在
するか否かを決定することは最早できない。このタイプ
の接続の利点は、トランジスタ20にかかる電圧が低い
値へと降下するのでトランジスタ20ではエネルギがほ
とんど消散されないことである。欠点は、そのような保
護が余分であるような非常に低いエネルギを有する過電
圧のためにさえ、そのような保護がトリガされるという
ことにある。
路が示される。この場合、トランジスタ20のドレイン
に接続されたツェナーダイオードZ1はさらに過電圧検
出回路24に接続される。過電圧が生じるとすぐに回路
24はゲートドライブ回路22の端子23に信号を与
え、トランジスタ20を導通状態にする。一旦トランジ
スタ20がゲートドライブ回路22により導通状態にな
ると、その端子にかかる電圧は低い値(RON)へと降
下し、したがって検出回路24を介し過電圧がまだ存在
するか否かを決定することは最早できない。このタイプ
の接続の利点は、トランジスタ20にかかる電圧が低い
値へと降下するのでトランジスタ20ではエネルギがほ
とんど消散されないことである。欠点は、そのような保
護が余分であるような非常に低いエネルギを有する過電
圧のためにさえ、そのような保護がトリガされるという
ことにある。
【0013】要するに、先行技術においては2つのタイ
プの保護回路が利用できる。1つの保護回路は低いエネ
ルギ過電圧に対する保護に適するが、過電圧のエネルギ
が高すぎると構成要素を破壊することがある。第2の保
護回路は高いエネルギの過電圧に対する保護に適してい
るが、低いエネルギの電圧のみが排除されるべきときは
スイッチング素子の動作を過度に損なう。
プの保護回路が利用できる。1つの保護回路は低いエネ
ルギ過電圧に対する保護に適するが、過電圧のエネルギ
が高すぎると構成要素を破壊することがある。第2の保
護回路は高いエネルギの過電圧に対する保護に適してい
るが、低いエネルギの電圧のみが排除されるべきときは
スイッチング素子の動作を過度に損なう。
【0014】
【発明の概要】この発明の目的は、低いエネルギの過電
圧および高いエネルギの過電圧両方に適合するVDMO
Sトランジスタ(またはIGBT)保護回路を提供する
ことである。
圧および高いエネルギの過電圧両方に適合するVDMO
Sトランジスタ(またはIGBT)保護回路を提供する
ことである。
【0015】この発明の別の目的は、電力用トランジス
タおよび電力用トランジスタを制御するための論理構成
要素が、単一の半導体チップ上で集積化される「スマー
トパワー(smart power)」MOS技術に適
合するような保護回路を提供することである。
タおよび電力用トランジスタを制御するための論理構成
要素が、単一の半導体チップ上で集積化される「スマー
トパワー(smart power)」MOS技術に適
合するような保護回路を提供することである。
【0016】これらの目的を達成するために、この発明
はオフ状態で順方向過電圧に対し、垂直MOSまたはI
GBT型の電力用トランジスタを保護するための以下の
ような回路を提供する。すなわち、前記回路は、導通状
態をセットして電力用トランジスタにかかる電圧を予め
定められた電圧、すなわち電力用トランジスタの順方向
ブレークダウン電圧より低い電圧に制限するための第1
の手段と、第1の手段が動作する間電力用トランジスタ
で消散されたエネルギ量を検出するための検出手段と、
低いインピーダンスで電力用トランジスタを導通状態に
セットするための第2の手段とを含み、そのような手段
は、検出手段が予め定められたエネルギしきい値を超え
た消散エネルギを検出すると能動化される。
はオフ状態で順方向過電圧に対し、垂直MOSまたはI
GBT型の電力用トランジスタを保護するための以下の
ような回路を提供する。すなわち、前記回路は、導通状
態をセットして電力用トランジスタにかかる電圧を予め
定められた電圧、すなわち電力用トランジスタの順方向
ブレークダウン電圧より低い電圧に制限するための第1
の手段と、第1の手段が動作する間電力用トランジスタ
で消散されたエネルギ量を検出するための検出手段と、
低いインピーダンスで電力用トランジスタを導通状態に
セットするための第2の手段とを含み、そのような手段
は、検出手段が予め定められたエネルギしきい値を超え
た消散エネルギを検出すると能動化される。
【0017】この発明の実施例によると、検出手段は、
電力用トランジスタがオフ状態の間予め定められた電圧
へとコンデンサを充電するための手段と、コンデンサの
充電を妨げるための手段および電力用トランジスタが第
1の手段の効果の下で導通を始めるとすぐに電力トラン
ジスタでの電流と比例した放電電流でコンデンサを放電
するための手段と、コンデンサにかかる電圧を検出する
ための手段とを含む。
電力用トランジスタがオフ状態の間予め定められた電圧
へとコンデンサを充電するための手段と、コンデンサの
充電を妨げるための手段および電力用トランジスタが第
1の手段の効果の下で導通を始めるとすぐに電力トラン
ジスタでの電流と比例した放電電流でコンデンサを放電
するための手段と、コンデンサにかかる電圧を検出する
ための手段とを含む。
【0018】この発明の実施例によると、第1の手段は
ツェナーダイオードおよび逆バイアス接続ダイオードの
直列接続を含み、この接続は電力用トランジスタのドレ
インとゲートとの間に配列される。
ツェナーダイオードおよび逆バイアス接続ダイオードの
直列接続を含み、この接続は電力用トランジスタのドレ
インとゲートとの間に配列される。
【0019】この発明の実施例によると、第2の手段は
ゲートドライブ回路を能動化するための手段を含む。
ゲートドライブ回路を能動化するための手段を含む。
【0020】この発明の実施例によると、充電手段は、
その入力端子が高い値の抵抗器を介して接地およびツェ
ナーダイオードとダイオードとの間の接合へと、両方に
接続されるインバータにより制御される電流ソースを含
む。
その入力端子が高い値の抵抗器を介して接地およびツェ
ナーダイオードとダイオードとの間の接合へと、両方に
接続されるインバータにより制御される電流ソースを含
む。
【0021】この発明の実施例によると、コンデンサ
は、最大充電電圧をセットするよう動作するツェナーダ
イオードと並列に接続される。
は、最大充電電圧をセットするよう動作するツェナーダ
イオードと並列に接続される。
【0022】この発明の実施例によると、コンデンサに
かかる電圧は、その第2の端子がゲートドライブ回路の
能動化端子に接続されるインバータにより検出される。
かかる電圧は、その第2の端子がゲートドライブ回路の
能動化端子に接続されるインバータにより検出される。
【0023】この発明の実施例によると、放電電流は、
もしも望まれるなら或る分割比率で、電力用トランジス
タを形成するセルと同一の、予め定められた数のセルに
より形成される検出トランジスタの電流をカレントミラ
ーにより複製することから得られる。
もしも望まれるなら或る分割比率で、電力用トランジス
タを形成するセルと同一の、予め定められた数のセルに
より形成される検出トランジスタの電流をカレントミラ
ーにより複製することから得られる。
【0024】この発明の実施例によると、コンデンサの
放電電流ソースは抵抗器と直列に配列されたトランジス
タにより形成され、そのトランジスタおよび抵抗器の接
合はその非反転入力が検出トランジスタから電流を受取
る演算増幅器の反転入力に接続され、かつバイアス抵抗
器を介し接地に接続される。
放電電流ソースは抵抗器と直列に配列されたトランジス
タにより形成され、そのトランジスタおよび抵抗器の接
合はその非反転入力が検出トランジスタから電流を受取
る演算増幅器の反転入力に接続され、かつバイアス抵抗
器を介し接地に接続される。
【0025】したがって、この発明による回路では、低
いエネルギの過電圧が生じるとそれは予め定められたク
ランプ値に制限され、かつトランジスタは過電圧の最後
でオフ状態へと素早く再びセットされる。高いエネルギ
の過電圧が生じるとトランジスタはまずクランプ状態へ
移り、次に予め定められたしきい値よりも高いエネルギ
の発生が検出されるとすぐに構成要素は、その主な端子
間の低い電圧降下で、完全な導通状態にセットされる。
いエネルギの過電圧が生じるとそれは予め定められたク
ランプ値に制限され、かつトランジスタは過電圧の最後
でオフ状態へと素早く再びセットされる。高いエネルギ
の過電圧が生じるとトランジスタはまずクランプ状態へ
移り、次に予め定められたしきい値よりも高いエネルギ
の発生が検出されるとすぐに構成要素は、その主な端子
間の低い電圧降下で、完全な導通状態にセットされる。
【0026】この発明の、前述のおよび他の目的、特
徴、局面および利点は、添付図面を参照するとこの発明
の以下の詳細な記述から明らかとなるだろう。
徴、局面および利点は、添付図面を参照するとこの発明
の以下の詳細な記述から明らかとなるだろう。
【0027】
【実施例の詳細な説明】図3では、そのドレインDが負
荷21の第1の端子に接続される電力用MOSトランジ
スタ20が概略的に示され、負荷の他方の端子は電源電
圧Vccに接続されている。トランジスタ20のソース
Sは接地に接続される。トランジスタ20のドレインD
はさらに、ツェナーダイオードZ1とダイオードD1と
の直列接続を介しそれ自身のゲートGに接続される。さ
らに、トランジスタ20のゲートGは、制御端子23を
有する従来のゲートドライブ回路22に接続される。
荷21の第1の端子に接続される電力用MOSトランジ
スタ20が概略的に示され、負荷の他方の端子は電源電
圧Vccに接続されている。トランジスタ20のソース
Sは接地に接続される。トランジスタ20のドレインD
はさらに、ツェナーダイオードZ1とダイオードD1と
の直列接続を介しそれ自身のゲートGに接続される。さ
らに、トランジスタ20のゲートGは、制御端子23を
有する従来のゲートドライブ回路22に接続される。
【0028】上述の回路の部分は、図2(A)に示され
る先行技術の回路と同一である。それはクランプ回路と
して動作し、すなわち過電圧がドレインDの端子で生じ
るとすぐ、端子の電圧は電圧VZ1+VF+VGSでク
ランプされる。上述のように、そのようなクランプ保護
モードの欠点は、過電圧エネルギが高すぎるときそれが
トランジスタ20の過度の発熱を引き起こすということ
である。
る先行技術の回路と同一である。それはクランプ回路と
して動作し、すなわち過電圧がドレインDの端子で生じ
るとすぐ、端子の電圧は電圧VZ1+VF+VGSでク
ランプされる。上述のように、そのようなクランプ保護
モードの欠点は、過電圧エネルギが高すぎるときそれが
トランジスタ20の過度の発熱を引き起こすということ
である。
【0029】この欠点を回避するため、この発明は、過
電圧が生じたときからすなわちツェナーダイオードZ1
が導通状態になったときから、トランジスタ20を介し
消散されたエネルギを検出し、かつエネルギしきい値が
達成されるとすぐにゲートドライブ回路22の端子23
に制御信号を与える検出回路30を提供する。
電圧が生じたときからすなわちツェナーダイオードZ1
が導通状態になったときから、トランジスタ20を介し
消散されたエネルギを検出し、かつエネルギしきい値が
達成されるとすぐにゲートドライブ回路22の端子23
に制御信号を与える検出回路30を提供する。
【0030】この発明による検出回路30はエネルギ検
出回路であり、過電圧が生じるとすぐに能動化される過
電圧検出回路である、図2(B)に示される先行技術の
回路において利用された検出回路24と取り違えられる
べきではない。
出回路であり、過電圧が生じるとすぐに能動化される過
電圧検出回路である、図2(B)に示される先行技術の
回路において利用された検出回路24と取り違えられる
べきではない。
【0031】図4には、図3の回路での主要な要素が再
び示され、そこではエネルギ検出回路30はより詳細に
表わされる。この回路はダイオードZ1とD1との接合
31に接続される。端子31は高い値の抵抗器R1を介
し接地に接続され、かつ単なるインバータとして図4に
示される充電制御回路32の入力に接続される。インバ
ータ32の出力は充電電流ソースICHGの制御端子に
接続される。充電電流ソースICHGは、ツェナーダイ
オードZ2および放電電流ソースIDISと並列に配列
されたコンデンサC1を充電するように動作可能であ
る。放電電流ソースは分割カレントミラーMを介し、主
なトランジスタを流れる電流に比例する電流ISを複製
する。コンデンサC1にかかる電圧は、その出力がゲー
トドライブ回路22のターンオン端子23に供給される
単なるインバータとして示される、コンパレータ回路3
3により検出される。
び示され、そこではエネルギ検出回路30はより詳細に
表わされる。この回路はダイオードZ1とD1との接合
31に接続される。端子31は高い値の抵抗器R1を介
し接地に接続され、かつ単なるインバータとして図4に
示される充電制御回路32の入力に接続される。インバ
ータ32の出力は充電電流ソースICHGの制御端子に
接続される。充電電流ソースICHGは、ツェナーダイ
オードZ2および放電電流ソースIDISと並列に配列
されたコンデンサC1を充電するように動作可能であ
る。放電電流ソースは分割カレントミラーMを介し、主
なトランジスタを流れる電流に比例する電流ISを複製
する。コンデンサC1にかかる電圧は、その出力がゲー
トドライブ回路22のターンオン端子23に供給される
単なるインバータとして示される、コンパレータ回路3
3により検出される。
【0032】エネルギ検出回路30は以下のように動作
する。トランジスタ20がオフでかつ過電圧がなけれ
ば、インバータ32の入力に対応する端子31は抵抗器
R1を介し接地される。電流ソースICHGは次に能動
化され、かつコンデンサC1は、その電圧がたとえば1
0ボルトのツェナーダイオードZ2のアバランシェ電圧
22に達するまで、充電される。この場合、ゲートドラ
イブ回路22が他の態様では制御されないならインバー
タ33の入力はハイのレベルで、その出力はローのレベ
ルでありかつゲートドライブ回路22はもはや能動化さ
れず、すなわちトランジスタ20はオフ状態のままであ
る。
する。トランジスタ20がオフでかつ過電圧がなけれ
ば、インバータ32の入力に対応する端子31は抵抗器
R1を介し接地される。電流ソースICHGは次に能動
化され、かつコンデンサC1は、その電圧がたとえば1
0ボルトのツェナーダイオードZ2のアバランシェ電圧
22に達するまで、充電される。この場合、ゲートドラ
イブ回路22が他の態様では制御されないならインバー
タ33の入力はハイのレベルで、その出力はローのレベ
ルでありかつゲートドライブ回路22はもはや能動化さ
れず、すなわちトランジスタ20はオフ状態のままであ
る。
【0033】トランジスタ20のドレインDでの電圧が
ツェナーダイオードZ1のブレークダウン電圧(さらに
ダイオードD1の電圧降下VFおよびトランジスタ20
のゲートソース電圧降下VGSを加えたもの)よりも高
くなると、ツェナーダイオードZ1は導通状態となりか
つ端子31はハイのレベルへセットされる。次にインバ
ータ32は充電回路ICHGの動作を妨げ、かつコンデ
ンサC1は電流ソースIDISにより放電される。コン
デンサC1にかかる電圧がインバータ33のしきい値電
圧VREFに達すると、インバータ33は切換わり、か
つゲートドライブ回路22はオンに切換わってトランジ
スタ20を完全に導通状態にし、その一方ツェナーダイ
オードZ1は再びオフ状態にセットされる。コンデンサ
C1は次に再び充電されかつインバータ33は再びロー
のレベルの信号を与えるが、ゲートドライブは、ゲート
ドライブ回路22の入力23のハイのレベルからローの
レベルへの遷移が、ゲートドライブ回路の動作を妨げな
いよう設計される。
ツェナーダイオードZ1のブレークダウン電圧(さらに
ダイオードD1の電圧降下VFおよびトランジスタ20
のゲートソース電圧降下VGSを加えたもの)よりも高
くなると、ツェナーダイオードZ1は導通状態となりか
つ端子31はハイのレベルへセットされる。次にインバ
ータ32は充電回路ICHGの動作を妨げ、かつコンデ
ンサC1は電流ソースIDISにより放電される。コン
デンサC1にかかる電圧がインバータ33のしきい値電
圧VREFに達すると、インバータ33は切換わり、か
つゲートドライブ回路22はオンに切換わってトランジ
スタ20を完全に導通状態にし、その一方ツェナーダイ
オードZ1は再びオフ状態にセットされる。コンデンサ
C1は次に再び充電されかつインバータ33は再びロー
のレベルの信号を与えるが、ゲートドライブは、ゲート
ドライブ回路22の入力23のハイのレベルからローの
レベルへの遷移が、ゲートドライブ回路の動作を妨げな
いよう設計される。
【0034】図5では、コンデンサC1にかかる電圧V
C1の変化が示されている。まず、時間t0では、トラ
ンジスタ20がオフであると仮定される。コンデンサC
1は次に充電され、かつその端子にかかる電圧はVZ2
に等しい。過電圧が生じると、コンデンサC1は電流ソ
ースIDISの効果の下で放電される。時間t1で過電
圧が妨げられると、コンデンサC1は再び充電されかつ
信号は端子23に与えられていない。したがって、トラ
ンジスタ20は速やかにそのオフ状態にリセットされ
る。次に、時間t10では新しい過電圧が生じると仮定
される。この過電圧が長く続きかつ高いエネルギを有す
るならコンデンサC1は完全に放電され、その端子にか
かる電圧が基準電圧VREFに達すると信号23が与え
られかつトランジスタ20はオンとなる。
C1の変化が示されている。まず、時間t0では、トラ
ンジスタ20がオフであると仮定される。コンデンサC
1は次に充電され、かつその端子にかかる電圧はVZ2
に等しい。過電圧が生じると、コンデンサC1は電流ソ
ースIDISの効果の下で放電される。時間t1で過電
圧が妨げられると、コンデンサC1は再び充電されかつ
信号は端子23に与えられていない。したがって、トラ
ンジスタ20は速やかにそのオフ状態にリセットされ
る。次に、時間t10では新しい過電圧が生じると仮定
される。この過電圧が長く続きかつ高いエネルギを有す
るならコンデンサC1は完全に放電され、その端子にか
かる電圧が基準電圧VREFに達すると信号23が与え
られかつトランジスタ20はオンとなる。
【0035】コンデンサC1の放電しきい値VREFへ
の到達は、トランジスタ20での決定されたエネルギ量
の消散に対応する。実際、トランジスタ20が導通状態
でありVDがそのドレイン電圧でありかつIDがそのド
レイン電流であるなら、時間t10とt11との間のト
ランジスタ20における消散エネルギは、以下の式
(1)に等しい(この式は、VDがVZ1+VF+VG
Sにセットされる場合、すなわちクランプ状態の場合に
対応するものである)。
の到達は、トランジスタ20での決定されたエネルギ量
の消散に対応する。実際、トランジスタ20が導通状態
でありVDがそのドレイン電圧でありかつIDがそのド
レイン電流であるなら、時間t10とt11との間のト
ランジスタ20における消散エネルギは、以下の式
(1)に等しい(この式は、VDがVZ1+VF+VG
Sにセットされる場合、すなわちクランプ状態の場合に
対応するものである)。
【0036】実際、(1)で示されるように、放電電流
IDISは電流IDに比例し、すなわちID=K.ID
ISとなる。ゆえに、以下の式(2)のようになる。
IDISは電流IDに比例し、すなわちID=K.ID
ISとなる。ゆえに、以下の式(2)のようになる。
【0037】さらに図5を参照することにより、以下の
式(3)が導出され得る。式(2)と式(3)を結合す
ることにより、以下の式(4)が得られる。
式(3)が導出され得る。式(2)と式(3)を結合す
ることにより、以下の式(4)が得られる。
【0038】
【数1】
【0039】この式(4)は、MOSトランジスタ20
における消散エネルギEが、回路構成要素のパラメータ
に依存する予め定められたしきい値を超えるときにゲー
トドライブ回路22が活性化されることを示す。これら
のパラメータは、しきい値エネルギEが、電力回路が破
壊までに消散し得る最も高いエネルギであるように選択
される。したがってこの発明による回路は所望された目
的を達成する。
における消散エネルギEが、回路構成要素のパラメータ
に依存する予め定められたしきい値を超えるときにゲー
トドライブ回路22が活性化されることを示す。これら
のパラメータは、しきい値エネルギEが、電力回路が破
壊までに消散し得る最も高いエネルギであるように選択
される。したがってこの発明による回路は所望された目
的を達成する。
【0040】さらに、既に述べられたように、図1に示
されるセルと同一の多くのセルにより形成されるトラン
ジスタ20のような半導体チップ電力構成要素、および
図1に示される基板1に形成される1つまたは幾つかの
P型ウェルで製造された論理構成要素での製造が所望さ
れるスマートパワーチップの分野での応用に、この発明
は特に適合する。
されるセルと同一の多くのセルにより形成されるトラン
ジスタ20のような半導体チップ電力構成要素、および
図1に示される基板1に形成される1つまたは幾つかの
P型ウェルで製造された論理構成要素での製造が所望さ
れるスマートパワーチップの分野での応用に、この発明
は特に適合する。
【0041】図6では、例としてこの技術に適合するこ
の発明の実施例が示されている。図6に示される回路で
は、図4に示されるのと同じ要素が同じ参照番号で示さ
れる。より特定的には、図6の回路は電力用トランジス
タ20、ツェナーダイオードZ1、ダイオードD1、ゲ
ートドライブ回路22およびその制御入力23、ならび
に動作して消散エネルギを検出する回路30を含む。回
路30は抵抗器R1、インバータ32、コンデンサC
1、ツェナーダイオードZ2、ならびにインバータ33
およびその出力23を含む。
の発明の実施例が示されている。図6に示される回路で
は、図4に示されるのと同じ要素が同じ参照番号で示さ
れる。より特定的には、図6の回路は電力用トランジス
タ20、ツェナーダイオードZ1、ダイオードD1、ゲ
ートドライブ回路22およびその制御入力23、ならび
に動作して消散エネルギを検出する回路30を含む。回
路30は抵抗器R1、インバータ32、コンデンサC
1、ツェナーダイオードZ2、ならびにインバータ33
およびその出力23を含む。
【0042】図6の回路では、ツェナーダイオードZ1
は、たとえばそれぞれ440ボルトおよび10ボルトの
アバランシェ電圧を有し、すなわち全体として450ボ
ルトの電圧を有する2つのダイオード、Z3およびZ4
に分割される。実質的にツェナーダイオードZ4と同一
のツェナーダイオードZ5は、ダイオードZ3とZ4と
の接合とインバータ32の入力との間に挿入される。ツ
ェナーダイオードZ4およびZ5は、エネルギ検出回路
30とゲートドライブ回路22との間を漏れ電流が流れ
ることを防ぐように動作可能である。
は、たとえばそれぞれ440ボルトおよび10ボルトの
アバランシェ電圧を有し、すなわち全体として450ボ
ルトの電圧を有する2つのダイオード、Z3およびZ4
に分割される。実質的にツェナーダイオードZ4と同一
のツェナーダイオードZ5は、ダイオードZ3とZ4と
の接合とインバータ32の入力との間に挿入される。ツ
ェナーダイオードZ4およびZ5は、エネルギ検出回路
30とゲートドライブ回路22との間を漏れ電流が流れ
ることを防ぐように動作可能である。
【0043】抵抗器41およびツェナーダイオード42
を並列に含む保護回路40は、ツェナーダイオードZ4
とダイオードD1との接合および接地の間で与えられ
る。たとえば抵抗器41は、この技術で容易に認識でき
るデプリートされたMOSトランジスタを利用すること
により、製造できる。抵抗器41の機能はツェナーダイ
オードZ1(Z3ないしZ4)の漏れ電流がMOSトラ
ンジスタ20をバイアスするのを妨げることである。ツ
ェナーダイオード42の機能は、約10ボルトにそのド
レイン電圧を制限するために抵抗器41を形成するデプ
リートされたMOSトランジスタを保護することであ
る。
を並列に含む保護回路40は、ツェナーダイオードZ4
とダイオードD1との接合および接地の間で与えられ
る。たとえば抵抗器41は、この技術で容易に認識でき
るデプリートされたMOSトランジスタを利用すること
により、製造できる。抵抗器41の機能はツェナーダイ
オードZ1(Z3ないしZ4)の漏れ電流がMOSトラ
ンジスタ20をバイアスするのを妨げることである。ツ
ェナーダイオード42の機能は、約10ボルトにそのド
レイン電圧を制限するために抵抗器41を形成するデプ
リートされたMOSトランジスタを保護することであ
る。
【0044】電力用トランジスタ20と並列に、すなわ
ち同じドレイン接続および同じゲート接続で、MOSト
ランジスタ20を流れる電流に比例する電流ISを流
す、検出トランジスタ44が配置される。実際、検出ト
ランジスタ44は、トランジスタ20のセルと同一のセ
ルにより形成される。たとえば、トランジスタ20が1
0,000個のセルを含むなら、トランジスタ44は1
0個のセルを含み得るのでトランジスタ20よりも10
00倍低い電流が流れる。
ち同じドレイン接続および同じゲート接続で、MOSト
ランジスタ20を流れる電流に比例する電流ISを流
す、検出トランジスタ44が配置される。実際、検出ト
ランジスタ44は、トランジスタ20のセルと同一のセ
ルにより形成される。たとえば、トランジスタ20が1
0,000個のセルを含むなら、トランジスタ44は1
0個のセルを含み得るのでトランジスタ20よりも10
00倍低い電流が流れる。
【0045】充電電流ソースICHGは、そのゲートが
インバータ32の出力に接続されるMOSトランジスタ
46を含む。抵抗器R1は、抵抗器41のように、デプ
リートされたMOSトランジスタにより製造される。
インバータ32の出力に接続されるMOSトランジスタ
46を含む。抵抗器R1は、抵抗器41のように、デプ
リートされたMOSトランジスタにより製造される。
【0046】より特定的には、図6は、エネルギ検出回
路30、および電流ISに比例するのでトランジスタ2
0での電流にも比例するその電流ソースIDISの構造
を、より詳細に示す。
路30、および電流ISに比例するのでトランジスタ2
0での電流にも比例するその電流ソースIDISの構造
を、より詳細に示す。
【0047】放電電流IDISは、その第2の端子が接
地に接続される抵抗器48と直列の、トランジスタ47
により与えられる。トランジスタ47と抵抗器48との
接合は、演算増幅器49の入力(−)に接続される。演
算増幅器49の第2の入力(+)は、検出トランジスタ
44のソースSに接続される。このソースSはさらに、
抵抗器50を介し接地に接続される。
地に接続される抵抗器48と直列の、トランジスタ47
により与えられる。トランジスタ47と抵抗器48との
接合は、演算増幅器49の入力(−)に接続される。演
算増幅器49の第2の入力(+)は、検出トランジスタ
44のソースSに接続される。このソースSはさらに、
抵抗器50を介し接地に接続される。
【0048】したがって、電流ISがなければ、演算増
幅器49の非反転入力(+)は電流が抵抗器50に与え
られないので接地に接続され、演算増幅器49はトラン
ジスタ47をバイアスするのでその反転入力(−)はさ
らに接地に接続されるように、すなわち抵抗器48を介
して電流は流れずかつ電流IDISはゼロに等しい。し
かしながら、電流ISが抵抗器50を介して流れると、
抵抗器48と50との値の間の比率に比例する電流が抵
抗器48を介して流れる。次に、電流ISに比例するの
でトランジスタ20のドレイン電流IDにも比例する電
流IDISが得られる。上に示されるように、これらの
電流間の比率は、トランジスタ20および44を形成す
るセルの数の間の比率および抵抗器50と48との間の
比率に依存する。
幅器49の非反転入力(+)は電流が抵抗器50に与え
られないので接地に接続され、演算増幅器49はトラン
ジスタ47をバイアスするのでその反転入力(−)はさ
らに接地に接続されるように、すなわち抵抗器48を介
して電流は流れずかつ電流IDISはゼロに等しい。し
かしながら、電流ISが抵抗器50を介して流れると、
抵抗器48と50との値の間の比率に比例する電流が抵
抗器48を介して流れる。次に、電流ISに比例するの
でトランジスタ20のドレイン電流IDにも比例する電
流IDISが得られる。上に示されるように、これらの
電流間の比率は、トランジスタ20および44を形成す
るセルの数の間の比率および抵抗器50と48との間の
比率に依存する。
【0049】約数ピコファラドという低い値を有し、し
たがって容易に集積化され得る低い値のコンデンサC1
を有するため、非常に低い電流IDISを利用すること
は有利である。したがって、約1ジュールのエネルギお
よびコンデンサC1にかかる数ボルトの電圧変動を有す
る過負荷に対するバール型保護をトリガするため、ID
IS電流と約107 に等しいトランジスタ20のドレイ
ン電流IDとの間の比率を、さらに選択することができ
る。この比率は、電流IDとISとの間の比率1,00
0、および抵抗器48と50との間の比率10,000
を選択することにより得られる。
たがって容易に集積化され得る低い値のコンデンサC1
を有するため、非常に低い電流IDISを利用すること
は有利である。したがって、約1ジュールのエネルギお
よびコンデンサC1にかかる数ボルトの電圧変動を有す
る過負荷に対するバール型保護をトリガするため、ID
IS電流と約107 に等しいトランジスタ20のドレイ
ン電流IDとの間の比率を、さらに選択することができ
る。この比率は、電流IDとISとの間の比率1,00
0、および抵抗器48と50との間の比率10,000
を選択することにより得られる。
【0050】図6はさらに演算増幅器49の入力(+)
の直列抵抗器52を示し、それによって演算増幅器49
の動作を変更し得る電圧のオフセットを減じるため演算
増幅器49の2入力が接地への等しい値の抵抗性経路を
有する。
の直列抵抗器52を示し、それによって演算増幅器49
の動作を変更し得る電圧のオフセットを減じるため演算
増幅器49の2入力が接地への等しい値の抵抗性経路を
有する。
【0051】この発明の詳細な実施例、およびより特定
的な電力用トランジスタで消散されたエネルギを検出す
るための回路が述べられてきたが、この発明は、エネル
ギ消散を検出するための別個の回路が利用されるときで
さえこの発明による回路のいかなる実施例にも一般的に
適用されることに注意されたい。
的な電力用トランジスタで消散されたエネルギを検出す
るための回路が述べられてきたが、この発明は、エネル
ギ消散を検出するための別個の回路が利用されるときで
さえこの発明による回路のいかなる実施例にも一般的に
適用されることに注意されたい。
【0052】したがって発明のある特定的な実施例が述
べられてきたが、様々な変更、修正、および改良は当業
者に対して直ちに明らかとなるだろう。そのような変
更、修正、および改良はこの開示の部分であることが意
図され、この発明の精神および範囲内にあることが意図
される。したがって、前述の記述は単なる例であり制限
を意図するものではない。この発明は、前掲の特許請求
の範囲およびその均等物として定義されたものに制限さ
れるのみである。
べられてきたが、様々な変更、修正、および改良は当業
者に対して直ちに明らかとなるだろう。そのような変
更、修正、および改良はこの開示の部分であることが意
図され、この発明の精神および範囲内にあることが意図
される。したがって、前述の記述は単なる例であり制限
を意図するものではない。この発明は、前掲の特許請求
の範囲およびその均等物として定義されたものに制限さ
れるのみである。
【図1】従来の垂直電力用MOSトランジスタの断面図
である。
である。
【図2】従来の保護回路の一部分はブロックで、一部分
は概略で示した図である。
は概略で示した図である。
【図3】この発明による回路の一部分はブロックで、一
部分は概略で示した図である。
部分は概略で示した図である。
【図4】より詳細な、この発明による回路の図である。
【図5】図4の回路の動作を説明するために利用される
電圧タイミング図である。
電圧タイミング図である。
【図6】この発明による回路の一部分はブロックで、一
部分は概略で示した図である。
部分は概略で示した図である。
Z1 ツェナーダイオード D1 ダイオード 22 ゲートドライブ回路 23 制御入力 30 エネルギ検出回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アントワーヌ・パブリ フランス国、13540 ピュリカルド、ル・ エラーブル、98
Claims (9)
- 【請求項1】 順方向過電圧に対しオフ状態の垂直MO
SまたはIGBT型の電力用トランジスタを保護するた
めの保護回路であって、 電力用トランジスタにかかる電圧を電力用トランジスタ
の順方向ブレークダウン電圧よりも低い予め定められた
電圧(VZ1+VF+VGS)へとクランプするための
第1のターンオン手段(Z1,D1)と、 前記第1の手段が能動化されたとき電力用トランジスタ
で消散されたエネルギ量を検出するための、かつ前記量
を予め定められたエネルギしきい値と比較するための検
出手段(24)と、 低いインピーダンスの電力用トランジスタをオンにする
ための第2のターンオン手段(22,23)とを含み、
前記第2の手段は前記検出手段が消散エネルギが前記予
め定められたエネルギしきい値を超えたことを検出した
とき能動化される、保護回路。 - 【請求項2】 前記検出手段が、 コンデンサ(C)と、 前記電力用トランジスタがオフ状態である間に予め定め
られた電圧(VZ2)で前記コンデンサを充電するため
の手段(ICHG)と、 前記コンデンサ(C1)の充電を妨げるための手段(3
2)および前記電力用トランジスタが前記第1の手段の
影響の下で導通を始めるとすぐに電力用トランジスタで
の電流に比例する放電電流(IDIS)によりコンデン
サを放電するための手段と、 前記コンデンサ(C1)にかかる電圧を検出するための
手段とを含む、請求項1に記載の保護回路。 - 【請求項3】 前記第1の手段がツェナーダイオード
(Z1)および逆バイアスダイオード(D1)の直列接
続を含み、前記直列接続が電力用トランジスタのドレイ
ンとゲートとの間で接続される、請求項1に記載の保護
回路。 - 【請求項4】 前記第2の手段がゲートドライブ回路
(22)を活性化するための手段(23)を含む、請求
項1に記載の保護回路。 - 【請求項5】 充電手段が、その入力端子が前記ツェナ
ーダイオード(Z1)および前記ダイオード(D1)の
接合と高い値の抵抗器(R1)を介して接地との両方に
接続されるインバータ(32)により制御される電流ソ
ースを含む、請求項2および請求項3に記載の保護回
路。 - 【請求項6】 前記コンデンサ(C1)が、最大充電電
圧をセットするように動作可能なツェナーダイオード
(Z2)と並列に接続される、請求項2に記載の保護回
路。 - 【請求項7】 前記コンデンサ(C1)にかかる電圧
が、その第2の端子が、前記ゲートドライブ回路(2
2)を能動化するように動作可能な端子に接続されるイ
ンバータ(33)により検出される、請求項2に記載の
保護回路。 - 【請求項8】 放電電流(IDIS)が、電力用トラン
ジスタを形成するセルと同一の決定された数のセルによ
り形成される検出トランジスタ(44)での電流を、要
求されるならば分割のファクタによりカレントミラーが
複製することから得られる、請求項2に記載の保護回
路。 - 【請求項9】 前記コンデンサ(C1)の放電電流ソー
スが、抵抗器(48)と直列に接続されたトランジスタ
(47)により形成され、前記トランジスタ(47)と
抵抗器(48)との接合が、その非反転入力が検出トラ
ンジスタから電流(IS)を受取りかつバイアス抵抗器
(50)を介し接地に接続される演算増幅器(49)の
反転入力に接続される、請求項2に記載の保護回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9209119A FR2693853B1 (fr) | 1992-07-16 | 1992-07-16 | Circuit de protection d'un composant de puissance contre des surtensions directes. |
FR9209119 | 1992-07-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06296362A true JPH06296362A (ja) | 1994-10-21 |
Family
ID=9432202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5175216A Withdrawn JPH06296362A (ja) | 1992-07-16 | 1993-07-15 | 電力用トランジスタを保護するための保護回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5465190A (ja) |
EP (1) | EP0579561B1 (ja) |
JP (1) | JPH06296362A (ja) |
DE (1) | DE69315495T2 (ja) |
FR (1) | FR2693853B1 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5808504A (en) * | 1995-08-25 | 1998-09-15 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor drive circuit |
JP2008035067A (ja) * | 2006-07-27 | 2008-02-14 | Renesas Technology Corp | 負荷駆動回路 |
JP2009130949A (ja) * | 2007-11-20 | 2009-06-11 | Nec Electronics Corp | 電力供給制御回路 |
JP2012195937A (ja) * | 2011-03-16 | 2012-10-11 | Ct-Concept Holding Ag | パワー半導体スイッチの制御回路及びその制御方法 |
JP2013026838A (ja) * | 2011-07-21 | 2013-02-04 | Toshiba Corp | アクティブクランプ回路 |
JP2013126278A (ja) * | 2011-12-14 | 2013-06-24 | Fuji Electric Co Ltd | 半導体装置 |
JP2013207552A (ja) * | 2012-03-28 | 2013-10-07 | Denso Corp | 半導体装置 |
JP2014138476A (ja) * | 2013-01-16 | 2014-07-28 | Toshiba Mitsubishi-Electric Industrial System Corp | 過電圧保護回路 |
JP2014165848A (ja) * | 2013-02-27 | 2014-09-08 | Hitachi Automotive Systems Ltd | 電子制御装置 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2685817B1 (fr) | 1991-12-31 | 1994-03-11 | Sgs Thomson Microelectronics Sa | Protection generale d'un circuit integre contre les surcharges permanentes et decharges electrostatiques. |
FR2725307B1 (fr) * | 1994-09-30 | 1996-12-20 | Sgs Thomson Microelectronics | Composant semiconducteur d'alimentation, de recirculation et de demagnetisation d'une charge selfique |
SE9500761D0 (sv) * | 1995-03-02 | 1995-03-02 | Abb Research Ltd | Skyddskrets för seriekopplade krafthalvledare |
DE19531899B4 (de) * | 1995-08-30 | 2004-11-25 | Robert Bosch Gmbh | Elektronische Einrichtung und Betriebsverfahren für diese |
EP0782235B1 (en) * | 1995-12-29 | 2001-11-14 | STMicroelectronics S.r.l. | Protection method for power transistors, and corresponding circuit |
JP3125916B2 (ja) * | 1996-05-07 | 2001-01-22 | アンデン株式会社 | サージ保護機能をもつ負荷駆動回路 |
DE19742019C2 (de) * | 1997-09-24 | 2002-04-18 | Alcatel Sa | Verfahren und Schaltungsanordnung zur Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern |
US6157530A (en) * | 1999-01-04 | 2000-12-05 | International Business Machines Corporation | Method and apparatus for providing ESD protection |
US6456473B1 (en) * | 1999-07-26 | 2002-09-24 | American Standard Inc. | Input overload protection for multiple input controller |
DE10112538A1 (de) * | 2001-03-15 | 2002-07-04 | Infineon Technologies Ag | Spannungsbegrenzungsanordnung |
JP2003078361A (ja) * | 2001-08-31 | 2003-03-14 | Fujitsu Ltd | 電源回路及び半導体装置 |
US7327543B2 (en) * | 2002-10-09 | 2008-02-05 | Siemens Aktiengesellschaft | Method and device for switching a semi-conductor circuit breaker |
JP2006352931A (ja) * | 2003-09-10 | 2006-12-28 | Sanken Electric Co Ltd | スイッチング素子保護回路 |
US20090021881A1 (en) * | 2004-07-26 | 2009-01-22 | Vincent Andre Lucien Crevenat | Overvoltage protection device with improved leakage-current-interrupting capacity |
CN100354634C (zh) * | 2004-08-30 | 2007-12-12 | 联咏科技股份有限公司 | 针对多重电源供应端的瞬时电压检测电路 |
US7667491B2 (en) * | 2006-02-24 | 2010-02-23 | Freescale Semiconductor, Inc. | Low voltage output buffer and method for buffering digital output data |
CN101212134B (zh) * | 2006-12-28 | 2011-05-04 | 华润矽威科技(上海)有限公司 | 升压型开关电源的过压保护电路 |
EP2143205A1 (en) * | 2007-04-23 | 2010-01-13 | Freescale Semiconductor, Inc. | Circuit, integrated circuit and method for dissipating heat from an inductive load |
JP4839270B2 (ja) * | 2007-06-18 | 2011-12-21 | 矢崎総業株式会社 | 絶縁検出装置 |
US7907379B2 (en) * | 2008-09-30 | 2011-03-15 | Infineon Technologies Ag | Overload protection for a circuit arrangement having a transistor |
DE102009014531A1 (de) * | 2009-03-24 | 2010-10-07 | Continental Automotive Gmbh | Gleichspannungswandler für ein Kraftfahrzeug |
US20110309872A1 (en) * | 2010-06-17 | 2011-12-22 | Cynthia Blair | Voltage Spike Protection for Power DMOS Devices |
JP5682269B2 (ja) * | 2010-12-06 | 2015-03-11 | サンケン電気株式会社 | ゲート駆動回路及び半導体装置 |
JP6046506B2 (ja) * | 2013-01-31 | 2016-12-14 | 矢崎総業株式会社 | 絶縁状態検出装置 |
TWI511400B (zh) * | 2014-05-02 | 2015-12-01 | Univ Nat Chiao Tung | 可提升閂鎖防疫能力之主動式防護電路及主動防護環電路 |
JP6362996B2 (ja) * | 2014-10-24 | 2018-07-25 | 株式会社日立製作所 | 半導体駆動装置ならびにそれを用いた電力変換装置 |
WO2016188589A1 (de) * | 2015-05-28 | 2016-12-01 | Siemens Aktiengesellschaft | Spannungsgeführtes stromrichtermodul |
US11201614B2 (en) * | 2017-07-19 | 2021-12-14 | Hitachi Automotive Systems, Ltd. | Load control device having multiple terminals and a clamp circuit connected therebetween |
ZA201805132B (en) * | 2017-07-31 | 2019-05-29 | Res Giuliano | An alternator surge clipping device |
CN108710076B (zh) * | 2018-05-24 | 2020-06-30 | 南京南大光电工程研究院有限公司 | 动态导通阻抗自动化提取电路及自动化提取方法 |
GB201901241D0 (en) | 2019-01-30 | 2019-03-20 | Rolls Royce Plc | Monitoring an operating condition of a transistor-based power converter |
DE102019206688A1 (de) * | 2019-05-09 | 2020-11-12 | Robert Bosch Gmbh | Schutzvorrichtung und Ansteuerschaltung für einen Halbleiterschalter und Verfahren zum Ansteuern eines Halbleiterschalters |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3338124A1 (de) * | 1983-10-20 | 1985-05-02 | Telefunken electronic GmbH, 7100 Heilbronn | Stoerschutzschaltung fuer integrierte schaltungen |
DE3743866C1 (de) * | 1987-12-23 | 1989-07-27 | Lenze Gmbh & Co Kg Aerzen | Schaltungsanordnung zum Schutz eines Schalttransistors |
US4860152A (en) * | 1989-01-30 | 1989-08-22 | Delco Electronics Corporation | Two stage protection circuit for a power MOSFET driving an inductive load |
IT1229713B (it) * | 1989-05-12 | 1991-09-07 | Sgs Thomson Microelectronics | Dispositivo di protezione di circuiti a semiconduttori da transistori sulla linea d'alimentazione. |
DE4029794A1 (de) * | 1990-08-18 | 1992-02-20 | Bosch Gmbh Robert | Verfahren und einrichtung zur ansteuerung eines elektromagnetischen verbrauchers |
-
1992
- 1992-07-16 FR FR9209119A patent/FR2693853B1/fr not_active Expired - Fee Related
-
1993
- 1993-07-05 EP EP93420292A patent/EP0579561B1/fr not_active Expired - Lifetime
- 1993-07-05 DE DE69315495T patent/DE69315495T2/de not_active Expired - Fee Related
- 1993-07-07 US US08/088,302 patent/US5465190A/en not_active Expired - Fee Related
- 1993-07-15 JP JP5175216A patent/JPH06296362A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5808504A (en) * | 1995-08-25 | 1998-09-15 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor drive circuit |
JP2008035067A (ja) * | 2006-07-27 | 2008-02-14 | Renesas Technology Corp | 負荷駆動回路 |
JP2009130949A (ja) * | 2007-11-20 | 2009-06-11 | Nec Electronics Corp | 電力供給制御回路 |
JP2012195937A (ja) * | 2011-03-16 | 2012-10-11 | Ct-Concept Holding Ag | パワー半導体スイッチの制御回路及びその制御方法 |
JP2013026838A (ja) * | 2011-07-21 | 2013-02-04 | Toshiba Corp | アクティブクランプ回路 |
JP2013126278A (ja) * | 2011-12-14 | 2013-06-24 | Fuji Electric Co Ltd | 半導体装置 |
JP2013207552A (ja) * | 2012-03-28 | 2013-10-07 | Denso Corp | 半導体装置 |
JP2014138476A (ja) * | 2013-01-16 | 2014-07-28 | Toshiba Mitsubishi-Electric Industrial System Corp | 過電圧保護回路 |
JP2014165848A (ja) * | 2013-02-27 | 2014-09-08 | Hitachi Automotive Systems Ltd | 電子制御装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0579561B1 (fr) | 1997-12-03 |
EP0579561A1 (fr) | 1994-01-19 |
FR2693853A1 (fr) | 1994-01-21 |
FR2693853B1 (fr) | 1994-10-21 |
US5465190A (en) | 1995-11-07 |
DE69315495T2 (de) | 1998-06-04 |
DE69315495D1 (de) | 1998-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06296362A (ja) | 電力用トランジスタを保護するための保護回路 | |
US6125021A (en) | Semiconductor ESD protection circuit | |
US7738222B2 (en) | Circuit arrangement and method for protecting an integrated semiconductor circuit | |
US7224560B2 (en) | Destructive electrical transient protection | |
US6011420A (en) | ESD protection apparatus having floating ESD bus and semiconductor structure | |
KR100275252B1 (ko) | 정전 방전 보호 회로 | |
US6400540B1 (en) | Clamp circuit to prevent ESD damage to an integrated circuit | |
US9209620B2 (en) | Combination ESD protection circuits and methods | |
US20060091464A1 (en) | Electrostatic protection circuit | |
US7859806B2 (en) | System and method of electrostatic discharge protection for signals at various voltages | |
JP3610890B2 (ja) | 電気負荷駆動回路 | |
US6442008B1 (en) | Low leakage clamp for E.S.D. protection | |
US6078487A (en) | Electro-static discharge protection device having a modulated control input terminal | |
JPS6126321A (ja) | 入出力端子を有する電子制御回路 | |
US5561391A (en) | Clamp circuit and method for detecting an activation of same | |
EP2066032A2 (en) | Power supply control circuit including overvoltage protection circuit | |
US6169439B1 (en) | Current limited power MOSFET device with improved safe operating area | |
JPH02244904A (ja) | 誘導負荷駆動用パワーmosfet保護回路 | |
EP1137068B1 (en) | Power semiconductor device having a protection circuit | |
US5986861A (en) | Clamp | |
JP2009543324A (ja) | 静電気放電保護装置及びそのための方法 | |
US6414360B1 (en) | Method of programmability and an architecture for cold sparing of CMOS arrays | |
US6108181A (en) | Electrostatic discharge (ESD) circuit | |
US5912496A (en) | Semiconductor device having power MOS transistor including parasitic transistor | |
US6534833B1 (en) | Semiconductor device with protection circuitry and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |