JPH06296362A - 電力用トランジスタを保護するための保護回路 - Google Patents

電力用トランジスタを保護するための保護回路

Info

Publication number
JPH06296362A
JPH06296362A JP5175216A JP17521693A JPH06296362A JP H06296362 A JPH06296362 A JP H06296362A JP 5175216 A JP5175216 A JP 5175216A JP 17521693 A JP17521693 A JP 17521693A JP H06296362 A JPH06296362 A JP H06296362A
Authority
JP
Japan
Prior art keywords
transistor
power transistor
voltage
protection circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5175216A
Other languages
English (en)
Inventor
Philippe Meunier
フィリッペ・マニュエール
Antoine Pavlin
アントワーヌ・パブリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SGS THOMSON MICROELECTRONICS
STMicroelectronics SA
Original Assignee
SGS THOMSON MICROELECTRONICS
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS THOMSON MICROELECTRONICS, SGS Thomson Microelectronics SA filed Critical SGS THOMSON MICROELECTRONICS
Publication of JPH06296362A publication Critical patent/JPH06296362A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/02—Details
    • H02H3/025—Disconnection after limiting, e.g. when limiting is not sufficient or for facilitating disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/047—Free-wheeling circuits

Landscapes

  • Protection Of Static Devices (AREA)
  • Electronic Switches (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

(57)【要約】 【目的】 低いエネルギの過電圧と高いエネルギの過電
圧との両方に適合するＶＤＭＯＳトランジスタ（または
ＩＧＢＴ）保護回路を提供する。 【構成】 回路は、順方向過電圧に対しオフ状態の間垂
直ＭＯＳまたはＩＧＢＴ型の電力用トランジスタ２０を
保護する。保護回路は、トランジスタ２０にかかる電圧
を電力用トランジスタ２０の順方向ブレークダウン電圧
よりも低い予め定められた電圧に制限するための第１の
回路Ｚ１，Ｄ１と、第１の回路が能動化されるときトラ
ンジスタ２０で消散されたエネルギ量を検出するための
回路３０と、低いインピーダンスでトランジスタ２０を
オンにするための第２の回路２２，２３とを含む。第２
の回路は、検出回路３０が消散エネルギが予め定められ
たエネルギしきい値を超えたことを検出したとき、能動
化される。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】この発明は、順方向過電圧に対し、垂直
ＭＯＳ（ＶＤＭＯＳ）または絶縁ゲートバイポーラトラ
ンジスタ（ＩＧＢＴ）のような電力構成要素を保護する
ための回路に関する。
【０００２】
【関連技術に関する論議】以下文中では、常に電力用Ｍ
ＯＳトランジスタについて述べられる。しかしながら、
すべての記述は、電力用ＭＯＳトランジスタの背面を形
成する層の導電型と反対の導電型を有する層をその背面
にさらに含むという事実を除いてはその構造が実質的に
同一である、絶縁ゲートバイポーラトランジスタ（ＩＧ
ＢＴ）にも応用できることが理解されるべきである。
【０００３】図１は、垂直ＭＯＳトランジスタの従来の
実施例の概略断面図である。ＭＯＳトランジスタはＮ型
基板１に形成され、その背面はドレインメタライゼーシ
ョン３でコーティングされたオーバードープされたＮ+
型層２を含む。その表面には、より濃くドープされた中
央領域５およびより薄くドープされた周辺領域６を含む
Ｐ型ウェル４が形成される。各々のウェルの内部周辺部
は、濃くドープされたＮ型拡散領域７を含む。導通ゲー
ト８は絶縁層９上に形成され、２つの隣接するウェルま
たはセルとオーバラップする。ゲート８は絶縁層１０に
より保護され、かつ表面全体が各セルのＮ+ 型領域およ
び中央部分と接触するソースメタライゼーション１１で
コーティングされる。
【０００４】図１に示されるトランジスタはオンにされ
てそのドレインとそのソースとの間が導通し、電圧がゲ
ートに印加されるときドレインはソースに対して正であ
る。次に基板１とゲート領域下にあるＰ型ウェルの上方
の部分で形成されるチャネル領域とを介し、電流はドレ
インから領域７およびソースメタライゼーションへ流れ
る。
【０００５】ＩＧＢＴと図１に示されるＶＤＭＯＳトラ
ンジスタとの構造の違いとしては、ＩＧＢＴの領域２が
Ｎ+ 型の代わりにＰ+ 型であることが挙げられる。ＩＧ
ＢＴの主電極は一般的にエミッタおよびコレクタと呼ば
れ、さらにその制御端子はゲートと呼ばれる。
【０００６】図１に示されるもののような構成要素は、
そのドレインがそのソースに対して正でありかつ信号が
そのゲートに与えられるときにのみ、オンとなるべきで
ある。しかしながら、ドレインに高い電圧が印加される
と、基板１とウェル４との間の接合はアバランシェモー
ドへとセットされることがある。過度の電流の流れによ
りアバランシェモードが生成される領域の発熱を引き起
こすことがあり、そのような発熱は破壊効果を有するこ
とがあるので、そのようなブレークダウンは望ましくな
い。
【０００７】したがって、（ゲート制御なしで）そのよ
うな自然アバランシェを回避する試みがなされる。先行
技術では、構成要素にかかるそのアバランシェ電圧に近
い値の過電圧の発生を検出するために、かつアバランシ
ェの値に達するまでに構成要素を導通モードにセットす
るために、様々な方法が既に提供されてきた。
【０００８】従来は、２つのタイプの保護回路が利用で
きる。第１のタイプはクランプ回路であり、第２のタイ
プはバール（ｃｒｏｗｂａｒ）回路である。
【０００９】図２（Ａ）および図２（Ｂ）には、電力用
トランジスタ２０の接続が示されており、そのソースは
接地に接続され、かつドレインは負荷２１の第１の端子
に接続されその第２の端子は正電源端子ＶＣＣに接続さ
れている。トランジスタ２０の導通はゲートドライブ回
路２２により制御される。回路２２は一般的に外部アク
セス端子２３から制御される。
【００１０】図２（Ａ）には、より特定的にクランプ型
保護回路が示される。ＭＯＳトランジスタ２０のドレイ
ンとゲートとの間には、アバランシェダイオード（通常
ツェナーダイオードと呼ばれる）Ｚ１および逆バイアス
ダイオードＤ１が直列に接続される。ツェナーダイオー
ドＺ１は、ＭＯＳトランジスタ２０のアバランシェ電圧
より僅かに（通常数十ボルト）低く選択されるアバラン
シェ電圧を有する。ダイオードＤ１は、通常動作状態で
ゲート電流がトランジスタドレインへ流れることを妨げ
るように動作可能である。
【００１１】この回路では、ツェナーダイオードＺ１の
アバランシェ電圧にダイオードＤ１の電圧降下ＶＦおよ
びトランジスタ２０のゲートソースしきい値電圧ＶＧＳ
を加えたものより高い振幅を有する電圧が生じると、Ｍ
ＯＳトランジスタは導通モードにセットされる。簡単に
するために、ゲートドライブ回路２２での漏れ電流は無
視してよいものと仮定する。しかしながら、トランジス
タ２０が導通状態にセットされている間そのドレインは
電圧ＶＺ１＋ＶＦ＋ＶＧＳのままであるが、それはすな
わちＭＯＳトランジスタの電圧降下はかなりのものであ
り、かつＭＯＳトランジスタは部分導通状態にセットさ
れているのみであるということである。この場合エネル
ギは、主としてその端子の高い電圧降下がありかつ無視
できない電流を有するトランジスタにおいて消散され
る。このエネルギが高ければ、発熱によりＭＯＳトラン
ジスタの破壊が起こり得る。したがって、上述のクラン
プ型保護モードは、低いエネルギを有する過電圧に対し
て保護を達成することが所望されるときだけに適用され
る。たとえば僅かな誘導性負荷の初期スイッチオンの後
に、そのような低いエネルギの過電圧が生じる。この保
護モードの利点は、過電圧がなくなるやいなやＭＯＳト
ランジスタの導通が妨げられることである。
【００１２】図２（Ｂ）には、概略的にバール型保護回
路が示される。この場合、トランジスタ２０のドレイン
に接続されたツェナーダイオードＺ１はさらに過電圧検
出回路２４に接続される。過電圧が生じるとすぐに回路
２４はゲートドライブ回路２２の端子２３に信号を与
え、トランジスタ２０を導通状態にする。一旦トランジ
スタ２０がゲートドライブ回路２２により導通状態にな
ると、その端子にかかる電圧は低い値（ＲＯＮ）へと降
下し、したがって検出回路２４を介し過電圧がまだ存在
するか否かを決定することは最早できない。このタイプ
の接続の利点は、トランジスタ２０にかかる電圧が低い
値へと降下するのでトランジスタ２０ではエネルギがほ
とんど消散されないことである。欠点は、そのような保
護が余分であるような非常に低いエネルギを有する過電
圧のためにさえ、そのような保護がトリガされるという
ことにある。
【００１３】要するに、先行技術においては２つのタイ
プの保護回路が利用できる。１つの保護回路は低いエネ
ルギ過電圧に対する保護に適するが、過電圧のエネルギ
が高すぎると構成要素を破壊することがある。第２の保
護回路は高いエネルギの過電圧に対する保護に適してい
るが、低いエネルギの電圧のみが排除されるべきときは
スイッチング素子の動作を過度に損なう。
【００１４】
【発明の概要】この発明の目的は、低いエネルギの過電
圧および高いエネルギの過電圧両方に適合するＶＤＭＯ
Ｓトランジスタ（またはＩＧＢＴ）保護回路を提供する
ことである。
【００１５】この発明の別の目的は、電力用トランジス
タおよび電力用トランジスタを制御するための論理構成
要素が、単一の半導体チップ上で集積化される「スマー
トパワー（ｓｍａｒｔ ｐｏｗｅｒ）」ＭＯＳ技術に適
合するような保護回路を提供することである。
【００１６】これらの目的を達成するために、この発明
はオフ状態で順方向過電圧に対し、垂直ＭＯＳまたはＩ
ＧＢＴ型の電力用トランジスタを保護するための以下の
ような回路を提供する。すなわち、前記回路は、導通状
態をセットして電力用トランジスタにかかる電圧を予め
定められた電圧、すなわち電力用トランジスタの順方向
ブレークダウン電圧より低い電圧に制限するための第１
の手段と、第１の手段が動作する間電力用トランジスタ
で消散されたエネルギ量を検出するための検出手段と、
低いインピーダンスで電力用トランジスタを導通状態に
セットするための第２の手段とを含み、そのような手段
は、検出手段が予め定められたエネルギしきい値を超え
た消散エネルギを検出すると能動化される。
【００１７】この発明の実施例によると、検出手段は、
電力用トランジスタがオフ状態の間予め定められた電圧
へとコンデンサを充電するための手段と、コンデンサの
充電を妨げるための手段および電力用トランジスタが第
１の手段の効果の下で導通を始めるとすぐに電力トラン
ジスタでの電流と比例した放電電流でコンデンサを放電
するための手段と、コンデンサにかかる電圧を検出する
ための手段とを含む。
【００１８】この発明の実施例によると、第１の手段は
ツェナーダイオードおよび逆バイアス接続ダイオードの
直列接続を含み、この接続は電力用トランジスタのドレ
インとゲートとの間に配列される。
【００１９】この発明の実施例によると、第２の手段は
ゲートドライブ回路を能動化するための手段を含む。
【００２０】この発明の実施例によると、充電手段は、
その入力端子が高い値の抵抗器を介して接地およびツェ
ナーダイオードとダイオードとの間の接合へと、両方に
接続されるインバータにより制御される電流ソースを含
む。
【００２１】この発明の実施例によると、コンデンサ
は、最大充電電圧をセットするよう動作するツェナーダ
イオードと並列に接続される。
【００２２】この発明の実施例によると、コンデンサに
かかる電圧は、その第２の端子がゲートドライブ回路の
能動化端子に接続されるインバータにより検出される。
【００２３】この発明の実施例によると、放電電流は、
もしも望まれるなら或る分割比率で、電力用トランジス
タを形成するセルと同一の、予め定められた数のセルに
より形成される検出トランジスタの電流をカレントミラ
ーにより複製することから得られる。
【００２４】この発明の実施例によると、コンデンサの
放電電流ソースは抵抗器と直列に配列されたトランジス
タにより形成され、そのトランジスタおよび抵抗器の接
合はその非反転入力が検出トランジスタから電流を受取
る演算増幅器の反転入力に接続され、かつバイアス抵抗
器を介し接地に接続される。
【００２５】したがって、この発明による回路では、低
いエネルギの過電圧が生じるとそれは予め定められたク
ランプ値に制限され、かつトランジスタは過電圧の最後
でオフ状態へと素早く再びセットされる。高いエネルギ
の過電圧が生じるとトランジスタはまずクランプ状態へ
移り、次に予め定められたしきい値よりも高いエネルギ
の発生が検出されるとすぐに構成要素は、その主な端子
間の低い電圧降下で、完全な導通状態にセットされる。
【００２６】この発明の、前述のおよび他の目的、特
徴、局面および利点は、添付図面を参照するとこの発明
の以下の詳細な記述から明らかとなるだろう。
【００２７】
【実施例の詳細な説明】図３では、そのドレインＤが負
荷２１の第１の端子に接続される電力用ＭＯＳトランジ
スタ２０が概略的に示され、負荷の他方の端子は電源電
圧Ｖｃｃに接続されている。トランジスタ２０のソース
Ｓは接地に接続される。トランジスタ２０のドレインＤ
はさらに、ツェナーダイオードＺ１とダイオードＤ１と
の直列接続を介しそれ自身のゲートＧに接続される。さ
らに、トランジスタ２０のゲートＧは、制御端子２３を
有する従来のゲートドライブ回路２２に接続される。
【００２８】上述の回路の部分は、図２（Ａ）に示され
る先行技術の回路と同一である。それはクランプ回路と
して動作し、すなわち過電圧がドレインＤの端子で生じ
るとすぐ、端子の電圧は電圧ＶＺ１＋ＶＦ＋ＶＧＳでク
ランプされる。上述のように、そのようなクランプ保護
モードの欠点は、過電圧エネルギが高すぎるときそれが
トランジスタ２０の過度の発熱を引き起こすということ
である。
【００２９】この欠点を回避するため、この発明は、過
電圧が生じたときからすなわちツェナーダイオードＺ１
が導通状態になったときから、トランジスタ２０を介し
消散されたエネルギを検出し、かつエネルギしきい値が
達成されるとすぐにゲートドライブ回路２２の端子２３
に制御信号を与える検出回路３０を提供する。
【００３０】この発明による検出回路３０はエネルギ検
出回路であり、過電圧が生じるとすぐに能動化される過
電圧検出回路である、図２（Ｂ）に示される先行技術の
回路において利用された検出回路２４と取り違えられる
べきではない。
【００３１】図４には、図３の回路での主要な要素が再
び示され、そこではエネルギ検出回路３０はより詳細に
表わされる。この回路はダイオードＺ１とＤ１との接合
３１に接続される。端子３１は高い値の抵抗器Ｒ１を介
し接地に接続され、かつ単なるインバータとして図４に
示される充電制御回路３２の入力に接続される。インバ
ータ３２の出力は充電電流ソースＩＣＨＧの制御端子に
接続される。充電電流ソースＩＣＨＧは、ツェナーダイ
オードＺ２および放電電流ソースＩＤＩＳと並列に配列
されたコンデンサＣ１を充電するように動作可能であ
る。放電電流ソースは分割カレントミラーＭを介し、主
なトランジスタを流れる電流に比例する電流ＩＳを複製
する。コンデンサＣ１にかかる電圧は、その出力がゲー
トドライブ回路２２のターンオン端子２３に供給される
単なるインバータとして示される、コンパレータ回路３
３により検出される。
【００３２】エネルギ検出回路３０は以下のように動作
する。トランジスタ２０がオフでかつ過電圧がなけれ
ば、インバータ３２の入力に対応する端子３１は抵抗器
Ｒ１を介し接地される。電流ソースＩＣＨＧは次に能動
化され、かつコンデンサＣ１は、その電圧がたとえば１
０ボルトのツェナーダイオードＺ２のアバランシェ電圧
２２に達するまで、充電される。この場合、ゲートドラ
イブ回路２２が他の態様では制御されないならインバー
タ３３の入力はハイのレベルで、その出力はローのレベ
ルでありかつゲートドライブ回路２２はもはや能動化さ
れず、すなわちトランジスタ２０はオフ状態のままであ
る。
【００３３】トランジスタ２０のドレインＤでの電圧が
ツェナーダイオードＺ１のブレークダウン電圧（さらに
ダイオードＤ１の電圧降下ＶＦおよびトランジスタ２０
のゲートソース電圧降下ＶＧＳを加えたもの）よりも高
くなると、ツェナーダイオードＺ１は導通状態となりか
つ端子３１はハイのレベルへセットされる。次にインバ
ータ３２は充電回路ＩＣＨＧの動作を妨げ、かつコンデ
ンサＣ１は電流ソースＩＤＩＳにより放電される。コン
デンサＣ１にかかる電圧がインバータ３３のしきい値電
圧ＶＲＥＦに達すると、インバータ３３は切換わり、か
つゲートドライブ回路２２はオンに切換わってトランジ
スタ２０を完全に導通状態にし、その一方ツェナーダイ
オードＺ１は再びオフ状態にセットされる。コンデンサ
Ｃ１は次に再び充電されかつインバータ３３は再びロー
のレベルの信号を与えるが、ゲートドライブは、ゲート
ドライブ回路２２の入力２３のハイのレベルからローの
レベルへの遷移が、ゲートドライブ回路の動作を妨げな
いよう設計される。
【００３４】図５では、コンデンサＣ１にかかる電圧Ｖ
Ｃ１の変化が示されている。まず、時間ｔ０では、トラ
ンジスタ２０がオフであると仮定される。コンデンサＣ
１は次に充電され、かつその端子にかかる電圧はＶＺ２
に等しい。過電圧が生じると、コンデンサＣ１は電流ソ
ースＩＤＩＳの効果の下で放電される。時間ｔ１で過電
圧が妨げられると、コンデンサＣ１は再び充電されかつ
信号は端子２３に与えられていない。したがって、トラ
ンジスタ２０は速やかにそのオフ状態にリセットされ
る。次に、時間ｔ１０では新しい過電圧が生じると仮定
される。この過電圧が長く続きかつ高いエネルギを有す
るならコンデンサＣ１は完全に放電され、その端子にか
かる電圧が基準電圧ＶＲＥＦに達すると信号２３が与え
られかつトランジスタ２０はオンとなる。
【００３５】コンデンサＣ１の放電しきい値ＶＲＥＦへ
の到達は、トランジスタ２０での決定されたエネルギ量
の消散に対応する。実際、トランジスタ２０が導通状態
でありＶＤがそのドレイン電圧でありかつＩＤがそのド
レイン電流であるなら、時間ｔ１０とｔ１１との間のト
ランジスタ２０における消散エネルギは、以下の式
（１）に等しい（この式は、ＶＤがＶＺ１＋ＶＦ＋ＶＧ
Ｓにセットされる場合、すなわちクランプ状態の場合に
対応するものである）。
【００３６】実際、（１）で示されるように、放電電流
ＩＤＩＳは電流ＩＤに比例し、すなわちＩＤ＝Ｋ．ＩＤ
ＩＳとなる。ゆえに、以下の式（２）のようになる。
【００３７】さらに図５を参照することにより、以下の
式（３）が導出され得る。式（２）と式（３）を結合す
ることにより、以下の式（４）が得られる。
【００３８】
【数１】
【００３９】この式（４）は、ＭＯＳトランジスタ２０
における消散エネルギＥが、回路構成要素のパラメータ
に依存する予め定められたしきい値を超えるときにゲー
トドライブ回路２２が活性化されることを示す。これら
のパラメータは、しきい値エネルギＥが、電力回路が破
壊までに消散し得る最も高いエネルギであるように選択
される。したがってこの発明による回路は所望された目
的を達成する。
【００４０】さらに、既に述べられたように、図１に示
されるセルと同一の多くのセルにより形成されるトラン
ジスタ２０のような半導体チップ電力構成要素、および
図１に示される基板１に形成される１つまたは幾つかの
Ｐ型ウェルで製造された論理構成要素での製造が所望さ
れるスマートパワーチップの分野での応用に、この発明
は特に適合する。
【００４１】図６では、例としてこの技術に適合するこ
の発明の実施例が示されている。図６に示される回路で
は、図４に示されるのと同じ要素が同じ参照番号で示さ
れる。より特定的には、図６の回路は電力用トランジス
タ２０、ツェナーダイオードＺ１、ダイオードＤ１、ゲ
ートドライブ回路２２およびその制御入力２３、ならび
に動作して消散エネルギを検出する回路３０を含む。回
路３０は抵抗器Ｒ１、インバータ３２、コンデンサＣ
１、ツェナーダイオードＺ２、ならびにインバータ３３
およびその出力２３を含む。
【００４２】図６の回路では、ツェナーダイオードＺ１
は、たとえばそれぞれ４４０ボルトおよび１０ボルトの
アバランシェ電圧を有し、すなわち全体として４５０ボ
ルトの電圧を有する２つのダイオード、Ｚ３およびＺ４
に分割される。実質的にツェナーダイオードＺ４と同一
のツェナーダイオードＺ５は、ダイオードＺ３とＺ４と
の接合とインバータ３２の入力との間に挿入される。ツ
ェナーダイオードＺ４およびＺ５は、エネルギ検出回路
３０とゲートドライブ回路２２との間を漏れ電流が流れ
ることを防ぐように動作可能である。
【００４３】抵抗器４１およびツェナーダイオード４２
を並列に含む保護回路４０は、ツェナーダイオードＺ４
とダイオードＤ１との接合および接地の間で与えられ
る。たとえば抵抗器４１は、この技術で容易に認識でき
るデプリートされたＭＯＳトランジスタを利用すること
により、製造できる。抵抗器４１の機能はツェナーダイ
オードＺ１（Ｚ３ないしＺ４）の漏れ電流がＭＯＳトラ
ンジスタ２０をバイアスするのを妨げることである。ツ
ェナーダイオード４２の機能は、約１０ボルトにそのド
レイン電圧を制限するために抵抗器４１を形成するデプ
リートされたＭＯＳトランジスタを保護することであ
る。
【００４４】電力用トランジスタ２０と並列に、すなわ
ち同じドレイン接続および同じゲート接続で、ＭＯＳト
ランジスタ２０を流れる電流に比例する電流ＩＳを流
す、検出トランジスタ４４が配置される。実際、検出ト
ランジスタ４４は、トランジスタ２０のセルと同一のセ
ルにより形成される。たとえば、トランジスタ２０が１
０，０００個のセルを含むなら、トランジスタ４４は１
０個のセルを含み得るのでトランジスタ２０よりも１０
００倍低い電流が流れる。
【００４５】充電電流ソースＩＣＨＧは、そのゲートが
インバータ３２の出力に接続されるＭＯＳトランジスタ
４６を含む。抵抗器Ｒ１は、抵抗器４１のように、デプ
リートされたＭＯＳトランジスタにより製造される。
【００４６】より特定的には、図６は、エネルギ検出回
路３０、および電流ＩＳに比例するのでトランジスタ２
０での電流にも比例するその電流ソースＩＤＩＳの構造
を、より詳細に示す。
【００４７】放電電流ＩＤＩＳは、その第２の端子が接
地に接続される抵抗器４８と直列の、トランジスタ４７
により与えられる。トランジスタ４７と抵抗器４８との
接合は、演算増幅器４９の入力（−）に接続される。演
算増幅器４９の第２の入力（＋）は、検出トランジスタ
４４のソースＳに接続される。このソースＳはさらに、
抵抗器５０を介し接地に接続される。
【００４８】したがって、電流ＩＳがなければ、演算増
幅器４９の非反転入力（＋）は電流が抵抗器５０に与え
られないので接地に接続され、演算増幅器４９はトラン
ジスタ４７をバイアスするのでその反転入力（−）はさ
らに接地に接続されるように、すなわち抵抗器４８を介
して電流は流れずかつ電流ＩＤＩＳはゼロに等しい。し
かしながら、電流ＩＳが抵抗器５０を介して流れると、
抵抗器４８と５０との値の間の比率に比例する電流が抵
抗器４８を介して流れる。次に、電流ＩＳに比例するの
でトランジスタ２０のドレイン電流ＩＤにも比例する電
流ＩＤＩＳが得られる。上に示されるように、これらの
電流間の比率は、トランジスタ２０および４４を形成す
るセルの数の間の比率および抵抗器５０と４８との間の
比率に依存する。
【００４９】約数ピコファラドという低い値を有し、し
たがって容易に集積化され得る低い値のコンデンサＣ１
を有するため、非常に低い電流ＩＤＩＳを利用すること
は有利である。したがって、約１ジュールのエネルギお
よびコンデンサＣ１にかかる数ボルトの電圧変動を有す
る過負荷に対するバール型保護をトリガするため、ＩＤ
ＩＳ電流と約１０7 に等しいトランジスタ２０のドレイ
ン電流ＩＤとの間の比率を、さらに選択することができ
る。この比率は、電流ＩＤとＩＳとの間の比率１，００
０、および抵抗器４８と５０との間の比率１０，０００
を選択することにより得られる。
【００５０】図６はさらに演算増幅器４９の入力（＋）
の直列抵抗器５２を示し、それによって演算増幅器４９
の動作を変更し得る電圧のオフセットを減じるため演算
増幅器４９の２入力が接地への等しい値の抵抗性経路を
有する。
【００５１】この発明の詳細な実施例、およびより特定
的な電力用トランジスタで消散されたエネルギを検出す
るための回路が述べられてきたが、この発明は、エネル
ギ消散を検出するための別個の回路が利用されるときで
さえこの発明による回路のいかなる実施例にも一般的に
適用されることに注意されたい。
【００５２】したがって発明のある特定的な実施例が述
べられてきたが、様々な変更、修正、および改良は当業
者に対して直ちに明らかとなるだろう。そのような変
更、修正、および改良はこの開示の部分であることが意
図され、この発明の精神および範囲内にあることが意図
される。したがって、前述の記述は単なる例であり制限
を意図するものではない。この発明は、前掲の特許請求
の範囲およびその均等物として定義されたものに制限さ
れるのみである。
【図面の簡単な説明】
【図１】従来の垂直電力用ＭＯＳトランジスタの断面図
である。
【図２】従来の保護回路の一部分はブロックで、一部分
は概略で示した図である。
【図３】この発明による回路の一部分はブロックで、一
部分は概略で示した図である。
【図４】より詳細な、この発明による回路の図である。
【図５】図４の回路の動作を説明するために利用される
電圧タイミング図である。
【図６】この発明による回路の一部分はブロックで、一
部分は概略で示した図である。
【符号の説明】
Ｚ１ ツェナーダイオード Ｄ１ ダイオード ２２ ゲートドライブ回路 ２３ 制御入力 ３０ エネルギ検出回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アントワーヌ・パブリ フランス国、13540 ピュリカルド、ル・ エラーブル、98

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 順方向過電圧に対しオフ状態の垂直ＭＯ
    ＳまたはＩＧＢＴ型の電力用トランジスタを保護するた
    めの保護回路であって、 電力用トランジスタにかかる電圧を電力用トランジスタ
    の順方向ブレークダウン電圧よりも低い予め定められた
    電圧（ＶＺ１＋ＶＦ＋ＶＧＳ）へとクランプするための
    第１のターンオン手段（Ｚ１，Ｄ１）と、 前記第１の手段が能動化されたとき電力用トランジスタ
    で消散されたエネルギ量を検出するための、かつ前記量
    を予め定められたエネルギしきい値と比較するための検
    出手段（２４）と、 低いインピーダンスの電力用トランジスタをオンにする
    ための第２のターンオン手段（２２，２３）とを含み、
    前記第２の手段は前記検出手段が消散エネルギが前記予
    め定められたエネルギしきい値を超えたことを検出した
    とき能動化される、保護回路。
  2. 【請求項２】 前記検出手段が、 コンデンサ（Ｃ）と、 前記電力用トランジスタがオフ状態である間に予め定め
    られた電圧（ＶＺ２）で前記コンデンサを充電するため
    の手段（ＩＣＨＧ）と、 前記コンデンサ（Ｃ１）の充電を妨げるための手段（３
    ２）および前記電力用トランジスタが前記第１の手段の
    影響の下で導通を始めるとすぐに電力用トランジスタで
    の電流に比例する放電電流（ＩＤＩＳ）によりコンデン
    サを放電するための手段と、 前記コンデンサ（Ｃ１）にかかる電圧を検出するための
    手段とを含む、請求項１に記載の保護回路。
  3. 【請求項３】 前記第１の手段がツェナーダイオード
    （Ｚ１）および逆バイアスダイオード（Ｄ１）の直列接
    続を含み、前記直列接続が電力用トランジスタのドレイ
    ンとゲートとの間で接続される、請求項１に記載の保護
    回路。
  4. 【請求項４】 前記第２の手段がゲートドライブ回路
    （２２）を活性化するための手段（２３）を含む、請求
    項１に記載の保護回路。
  5. 【請求項５】 充電手段が、その入力端子が前記ツェナ
    ーダイオード（Ｚ１）および前記ダイオード（Ｄ１）の
    接合と高い値の抵抗器（Ｒ１）を介して接地との両方に
    接続されるインバータ（３２）により制御される電流ソ
    ースを含む、請求項２および請求項３に記載の保護回
    路。
  6. 【請求項６】 前記コンデンサ（Ｃ１）が、最大充電電
    圧をセットするように動作可能なツェナーダイオード
    （Ｚ２）と並列に接続される、請求項２に記載の保護回
    路。
  7. 【請求項７】 前記コンデンサ（Ｃ１）にかかる電圧
    が、その第２の端子が、前記ゲートドライブ回路（２
    ２）を能動化するように動作可能な端子に接続されるイ
    ンバータ（３３）により検出される、請求項２に記載の
    保護回路。
  8. 【請求項８】 放電電流（ＩＤＩＳ）が、電力用トラン
    ジスタを形成するセルと同一の決定された数のセルによ
    り形成される検出トランジスタ（４４）での電流を、要
    求されるならば分割のファクタによりカレントミラーが
    複製することから得られる、請求項２に記載の保護回
    路。
  9. 【請求項９】 前記コンデンサ（Ｃ１）の放電電流ソー
    スが、抵抗器（４８）と直列に接続されたトランジスタ
    （４７）により形成され、前記トランジスタ（４７）と
    抵抗器（４８）との接合が、その非反転入力が検出トラ
    ンジスタから電流（ＩＳ）を受取りかつバイアス抵抗器
    （５０）を介し接地に接続される演算増幅器（４９）の
    反転入力に接続される、請求項２に記載の保護回路。
JP5175216A 1992-07-16 1993-07-15 電力用トランジスタを保護するための保護回路 Withdrawn JPH06296362A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9209119A FR2693853B1 (fr) 1992-07-16 1992-07-16 Circuit de protection d'un composant de puissance contre des surtensions directes.
FR9209119 1992-07-16

Publications (1)

Publication Number Publication Date
JPH06296362A true JPH06296362A (ja) 1994-10-21

Family

ID=9432202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5175216A Withdrawn JPH06296362A (ja) 1992-07-16 1993-07-15 電力用トランジスタを保護するための保護回路

Country Status (5)

Country Link
US (1) US5465190A (ja)
EP (1) EP0579561B1 (ja)
JP (1) JPH06296362A (ja)
DE (1) DE69315495T2 (ja)
FR (1) FR2693853B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808504A (en) * 1995-08-25 1998-09-15 Mitsubishi Denki Kabushiki Kaisha Insulated gate transistor drive circuit
JP2008035067A (ja) * 2006-07-27 2008-02-14 Renesas Technology Corp 負荷駆動回路
JP2009130949A (ja) * 2007-11-20 2009-06-11 Nec Electronics Corp 電力供給制御回路
JP2012195937A (ja) * 2011-03-16 2012-10-11 Ct-Concept Holding Ag パワー半導体スイッチの制御回路及びその制御方法
JP2013026838A (ja) * 2011-07-21 2013-02-04 Toshiba Corp アクティブクランプ回路
JP2013126278A (ja) * 2011-12-14 2013-06-24 Fuji Electric Co Ltd 半導体装置
JP2013207552A (ja) * 2012-03-28 2013-10-07 Denso Corp 半導体装置
JP2014138476A (ja) * 2013-01-16 2014-07-28 Toshiba Mitsubishi-Electric Industrial System Corp 過電圧保護回路
JP2014165848A (ja) * 2013-02-27 2014-09-08 Hitachi Automotive Systems Ltd 電子制御装置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2685817B1 (fr) 1991-12-31 1994-03-11 Sgs Thomson Microelectronics Sa Protection generale d'un circuit integre contre les surcharges permanentes et decharges electrostatiques.
FR2725307B1 (fr) * 1994-09-30 1996-12-20 Sgs Thomson Microelectronics Composant semiconducteur d'alimentation, de recirculation et de demagnetisation d'une charge selfique
SE9500761D0 (sv) * 1995-03-02 1995-03-02 Abb Research Ltd Skyddskrets för seriekopplade krafthalvledare
DE19531899B4 (de) * 1995-08-30 2004-11-25 Robert Bosch Gmbh Elektronische Einrichtung und Betriebsverfahren für diese
EP0782235B1 (en) * 1995-12-29 2001-11-14 STMicroelectronics S.r.l. Protection method for power transistors, and corresponding circuit
JP3125916B2 (ja) * 1996-05-07 2001-01-22 アンデン株式会社 サージ保護機能をもつ負荷駆動回路
DE19742019C2 (de) * 1997-09-24 2002-04-18 Alcatel Sa Verfahren und Schaltungsanordnung zur Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern
US6157530A (en) 1999-01-04 2000-12-05 International Business Machines Corporation Method and apparatus for providing ESD protection
US6456473B1 (en) * 1999-07-26 2002-09-24 American Standard Inc. Input overload protection for multiple input controller
DE10112538A1 (de) * 2001-03-15 2002-07-04 Infineon Technologies Ag Spannungsbegrenzungsanordnung
JP2003078361A (ja) * 2001-08-31 2003-03-14 Fujitsu Ltd 電源回路及び半導体装置
EP1550214B1 (de) * 2002-10-09 2012-08-01 Siemens Aktiengesellschaft Verfahren und vorrichtung zum schalten eines halbleiter-leistungsschalters
JP2006352931A (ja) * 2003-09-10 2006-12-28 Sanken Electric Co Ltd スイッチング素子保護回路
US20090021881A1 (en) * 2004-07-26 2009-01-22 Vincent Andre Lucien Crevenat Overvoltage protection device with improved leakage-current-interrupting capacity
CN100354634C (zh) * 2004-08-30 2007-12-12 联咏科技股份有限公司 针对多重电源供应端的瞬时电压检测电路
US7667491B2 (en) * 2006-02-24 2010-02-23 Freescale Semiconductor, Inc. Low voltage output buffer and method for buffering digital output data
CN101212134B (zh) * 2006-12-28 2011-05-04 华润矽威科技（上海）有限公司 升压型开关电源的过压保护电路
WO2008129365A1 (en) * 2007-04-23 2008-10-30 Freescale Semiconductor, Inc. Circuit, integrated circuit and method for dissipating heat from an inductive load
JP4839270B2 (ja) * 2007-06-18 2011-12-21 矢崎総業株式会社 絶縁検出装置
US7907379B2 (en) * 2008-09-30 2011-03-15 Infineon Technologies Ag Overload protection for a circuit arrangement having a transistor
DE102009014531A1 (de) * 2009-03-24 2010-10-07 Continental Automotive Gmbh Gleichspannungswandler für ein Kraftfahrzeug
US20110309872A1 (en) * 2010-06-17 2011-12-22 Cynthia Blair Voltage Spike Protection for Power DMOS Devices
JP5682269B2 (ja) * 2010-12-06 2015-03-11 サンケン電気株式会社 ゲート駆動回路及び半導体装置
JP6046506B2 (ja) * 2013-01-31 2016-12-14 矢崎総業株式会社 絶縁状態検出装置
TWI511400B (zh) * 2014-05-02 2015-12-01 Univ Nat Chiao Tung 可提升閂鎖防疫能力之主動式防護電路及主動防護環電路
JP6362996B2 (ja) * 2014-10-24 2018-07-25 株式会社日立製作所 半導体駆動装置ならびにそれを用いた電力変換装置
WO2016188589A1 (de) * 2015-05-28 2016-12-01 Siemens Aktiengesellschaft Spannungsgeführtes stromrichtermodul
JP6788119B2 (ja) * 2017-07-19 2020-11-18 日立オートモティブシステムズ株式会社 負荷制御装置
AU2018211234B2 (en) * 2017-07-31 2023-11-23 Res, Giuliano Mr An Alternator Surge Clipping Device
CN108710076B (zh) * 2018-05-24 2020-06-30 南京南大光电工程研究院有限公司 动态导通阻抗自动化提取电路及自动化提取方法
GB201901241D0 (en) 2019-01-30 2019-03-20 Rolls Royce Plc Monitoring an operating condition of a transistor-based power converter
DE102019206688A1 (de) * 2019-05-09 2020-11-12 Robert Bosch Gmbh Schutzvorrichtung und Ansteuerschaltung für einen Halbleiterschalter und Verfahren zum Ansteuern eines Halbleiterschalters

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3338124A1 (de) * 1983-10-20 1985-05-02 Telefunken electronic GmbH, 7100 Heilbronn Stoerschutzschaltung fuer integrierte schaltungen
DE3743866C1 (de) * 1987-12-23 1989-07-27 Lenze Gmbh & Co Kg Aerzen Schaltungsanordnung zum Schutz eines Schalttransistors
US4860152A (en) * 1989-01-30 1989-08-22 Delco Electronics Corporation Two stage protection circuit for a power MOSFET driving an inductive load
IT1229713B (it) * 1989-05-12 1991-09-07 Sgs Thomson Microelectronics Dispositivo di protezione di circuiti a semiconduttori da transistori sulla linea d'alimentazione.
DE4029794A1 (de) * 1990-08-18 1992-02-20 Bosch Gmbh Robert Verfahren und einrichtung zur ansteuerung eines elektromagnetischen verbrauchers

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808504A (en) * 1995-08-25 1998-09-15 Mitsubishi Denki Kabushiki Kaisha Insulated gate transistor drive circuit
JP2008035067A (ja) * 2006-07-27 2008-02-14 Renesas Technology Corp 負荷駆動回路
JP2009130949A (ja) * 2007-11-20 2009-06-11 Nec Electronics Corp 電力供給制御回路
JP2012195937A (ja) * 2011-03-16 2012-10-11 Ct-Concept Holding Ag パワー半導体スイッチの制御回路及びその制御方法
JP2013026838A (ja) * 2011-07-21 2013-02-04 Toshiba Corp アクティブクランプ回路
JP2013126278A (ja) * 2011-12-14 2013-06-24 Fuji Electric Co Ltd 半導体装置
JP2013207552A (ja) * 2012-03-28 2013-10-07 Denso Corp 半導体装置
JP2014138476A (ja) * 2013-01-16 2014-07-28 Toshiba Mitsubishi-Electric Industrial System Corp 過電圧保護回路
JP2014165848A (ja) * 2013-02-27 2014-09-08 Hitachi Automotive Systems Ltd 電子制御装置

Also Published As

Publication number Publication date
EP0579561A1 (fr) 1994-01-19
EP0579561B1 (fr) 1997-12-03
DE69315495T2 (de) 1998-06-04
US5465190A (en) 1995-11-07
DE69315495D1 (de) 1998-01-15
FR2693853B1 (fr) 1994-10-21
FR2693853A1 (fr) 1994-01-21

Similar Documents

Publication Publication Date Title
JPH06296362A (ja) 電力用トランジスタを保護するための保護回路
US6125021A (en) Semiconductor ESD protection circuit
US7738222B2 (en) Circuit arrangement and method for protecting an integrated semiconductor circuit
US7224560B2 (en) Destructive electrical transient protection
US6011420A (en) ESD protection apparatus having floating ESD bus and semiconductor structure
KR100275252B1 (ko) 정전 방전 보호 회로
KR0135499B1 (ko) 집적 회로
US6400540B1 (en) Clamp circuit to prevent ESD damage to an integrated circuit
US9209620B2 (en) Combination ESD protection circuits and methods
US20060091464A1 (en) Electrostatic protection circuit
US7859806B2 (en) System and method of electrostatic discharge protection for signals at various voltages
JP3610890B2 (ja) 電気負荷駆動回路
US6442008B1 (en) Low leakage clamp for E.S.D. protection
US6078487A (en) Electro-static discharge protection device having a modulated control input terminal
JPS6126321A (ja) 入出力端子を有する電子制御回路
US5561391A (en) Clamp circuit and method for detecting an activation of same
EP2066032A2 (en) Power supply control circuit including overvoltage protection circuit
US6169439B1 (en) Current limited power MOSFET device with improved safe operating area
EP1137068B1 (en) Power semiconductor device having a protection circuit
US5986861A (en) Clamp
US20030206045A1 (en) Localized electrostatic discharge protection for integrated circuit input/output pads
JP2009543324A (ja) 静電気放電保護装置及びそのための方法
US6414360B1 (en) Method of programmability and an architecture for cold sparing of CMOS arrays
US6108181A (en) Electrostatic discharge (ESD) circuit
US5466952A (en) Semiconductor device having an IGET and a control or protection component

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001003