DE19742019C2 - Verfahren und Schaltungsanordnung zur Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern - Google Patents
Verfahren und Schaltungsanordnung zur Begrenzung von Schaltüberspannungen an LeistungshalbleiterschalternInfo
- Publication number
- DE19742019C2 DE19742019C2 DE1997142019 DE19742019A DE19742019C2 DE 19742019 C2 DE19742019 C2 DE 19742019C2 DE 1997142019 DE1997142019 DE 1997142019 DE 19742019 A DE19742019 A DE 19742019A DE 19742019 C2 DE19742019 C2 DE 19742019C2
- Authority
- DE
- Germany
- Prior art keywords
- power semiconductor
- circuit arrangement
- voltage
- limiting switching
- semiconductor switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Description
Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur
Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern, wie
beispielsweise an Insulated-Gate-Bipolar-Transistoren, kurz IGBTs, die in
zunehmendem Maße als Leistungsschalter in der Umrichtertechnik
eingesetzt werden. Während des Schaltvorganges vom leitenden in den
gesperrten Zustand des Leistungshalbleiterschalters treten zwischen
Kollektor und Emitter Überspannungen auf, die durch Streuinduktivitäten im
zu schaltenden Stromkreis verursacht werden und im ungünstigen Fall zur
Zerstörung des Leistungshalbleiterschalters führen können.
Zwar werden zum Schutz gegen Überspannungen die Streuinduktivitäten
durch günstige Ausbildung und Führung der Leitungen im zu schaltenden
Stromkreis gering gehalten, dennoch müssen schaltungstechnische
Maßnahmen getroffen werden, um die Überspannungen zu begrenzen. So
ist es bekannt, zwischen Gate und Kollektor eines IGBTs zur sogenannten
aktiven Überspannungsbegrenzung mindestens eine Z-Diode zu schalten,
vgl. Zwanziger, Peter: IGBT-Einsatztechnik in Umrichtern, ETG-Fachbericht
39, Seite 271-272, Vortrag auf der ETG-Fachtagung am 13./14.05.1992
in Bad Nauheim. Wird bei einem Schaltvorgang die Spannungsspitze
größer als die Z-Spannung, so fließt ein Strom über die Z-Diode zum Gate-
Anschluß des IGBTs und steuert diesen kurzzeitig in den leitenden Zustand,
so dass somit die Spannungsspitze abgebaut wird. Jedoch ist es
aufgrund der Herstellungstoleranzen und der
Temperaturkoeffizienten der Z-Dioden nur sehr ungenau möglich,
eine Spannungsbegrenzung auf einen bestimmten Wert zu
erzielen. Insbesondere bei Hochleistungsbauelementen zeigt
sich zusätzlich, dass verursacht durch die parasitären
Parameter der Zusatzbeschaltung, beispielsweise durch den
dynamischen Widerstand der Z-Dioden, eine Begrenzung der
Überspannungen beim Schaltvorgang auf das Niveau der Z-
Spannungen nicht möglich ist.
Weiterer Stand der Technik ist aus der DE 44 28 675 A1 und aus
KONRAD, Sven; ZVEREV, lila: Protection Concepts for Rugged
IGBT Modules, EPE Journal, Vol 6, no 3-4, December 1996, S. 11
-19, bekannt.
Mit der Erfindung soll nun die Aufgabe gelöst werden, ein
Verfahren und eine Schaltungsanordnung zur Begrenzung von
Überspannungen anzugeben, mit denen die Sperrspannung eines
Leistungshalbleiterschalters möglichst voll ausgenutzt werden
kann.
Diese Aufgabe wird durch das im ersten Anspruch angegebene
Verfahren und durch die im zweiten Anspruch angegebene
Schaltungsanordnung gelöst.
Das Wesen der Erfindung besteht darin, dass ausgehend von der
bekannten Beschaltung der Gate-Kollektor-Strecke mit Z-Dioden
während des Schaltvorganges eine dynamische Absenkung der Z-
Spannung erfolgt, indem von der zwischen Gate und Kollektor
angeordneten Reihenschaltung von spannungsbegrenzenden
Schaltelementen mindestens eines der spannungsbegrenzenden
Schaltelemente kurzgeschlossen wird.
Die Erfindung wird nunmehr an einem Ausführungsbeispiel
erläutert. In der dazugehörigen Zeichnung zeigen
Fig. 1 ein Schaltbild der erfindungsgemäßen
Schaltungsanordnung und
Fig. 2 ein Diagramm des zeitlichen Verlaufs der Kollektor-
Emitter-Spannung eines Leistungshalbleiters nach dem
Stand der Technik und gemäß Erfindung.
Gemäß Fig. 1 besteht die Schaltungsanordnung aus einem
Leistungshalbleiterschalter V1, im folgenden IGBT V1 genannt, einer
Reihenschaltung aus Z-Dioden V4, V5, V6, V7, V8, V9 und einer
antiseriellen Sperrdiode V11 wie sie aus dem Stand der Technik bekannt ist
und aus einem ersten Feldeffekttransistor V2, einem zweiten
Feldeffekttransistor V3, einer weiteren Z-Diode V10 sowie aus einem ersten
Widerstand R1 und einem zweiten Widerstand R2.
Die Z-Dioden-Reihenschaltung V4, V5, V6 . . . Vn kann aus einer beliebigen
Anzahl von Z-Dioden bestehen. Parallel zu den beiden letzten Z-Dioden der
Reihenschaltung V8, V9 liegt eine Schaltungsanordnung mit der der zweite
Feldeffekttransistor V3, der parallel zu der letzten Z-Diode V9 der
Reihenschaltung liegt, derart angesteuert wird, daß er die letzte Z-Diode V9,
deren Z-Spannung frei wählbar ist, kurzschließt. Die Z-Spannung der letzten
Z-Diode V9 wird so dimensioniert, daß sich die Überspannung am IGBT1
beim Schaltvorgang aus der Summe der Z-Spannungen der Z-Dioden der
Reihenschaltung V4, V5, V6, V7, V8, V9 ergibt. Diese Summe der Z-
Spannungen ist somit die Ansprechspannung der Schaltungsanordnung zur
Begrenzung der Überspannung, während die Begrenzungsspannung sich
bei kurzgeschlossener letzter Z-Diode V9 durch die Summe der Z-
Spannungen der verbleibenden Z-Dioden V4, V5, V6, V7, V8 und der
- praktisch jedoch vernachlässigbaren - Gate-Emitter-Spannung des
IGBT V1 ergibt.
Die Wirkungsweise der erfindungsgemäßen Schaltungsanordnung zwischen
den Punkten P1 und P2 ist mit der einer extrem schnell schaltenden
Zweirichtungs-Thyristordiode, einem DIAC, Diode Alternating Current
Switch, vergleichbar. Allerdings sind diese Schaltelemente für die hier
erforderlichen Bedingungen bisher nicht verfügbar.
In Fig. 2 ist die Zeitfunktion der Kollektor-Emitterspannung des IGBT V1
dargestellt. Bei einer Schaltungsanordnung nach dem bekannten Stand der
Technik durchläuft die Funktion ein Maximum bei UCEmax, durchgezogene
Linie in Fig. 2. Mit der erfindungsgemäßen Schaltungsanordnung wird eine
Begrenzung der Kollektor-Emitterspannung auf den Wert UZ erreicht, wobei
sich UZ als Summe der Z-Spannungen der Reihenschaltung aus V4, V5, V6,
V7 und V8 ergibt. Dieser Zeitverlauf ist im Bereich UZ durch eine
unterbrochene Linie in Fig. 2 dargestellt.
Claims (2)
1. Verfahren zur Begrenzung von Schaltüberspannungen an
Leistungshalbleiterschaltern (V1), bei denen zwischen
Gateanschluss (G) oder Basisanschluss und
Kollektoranschluss (K) eine Reihenschaltung aus
mindestens zwei spannungsbegrenzenden Schaltelementen
(V4, V5, V6, V7, V8, V9) und einer antiseriellen
Sperrdiode (V11) angeordnet ist, dadurch gekennzeichnet,
dass während des Schaltvorgangs vom leitenden in den
gesperrten Zustand des Leistungshalbleiterschalters (V1)
mindestens eines der spannungsbegrenzenden Schaltelemente
(V9) der Reihenschaltung kurzgeschlossen wird.
2. Schaltungsanordnung zur Durchführung des Verfahrens gemäß
Patentanspruch 1, dadurch gekennzeichnet, dass zu
mindestens einem der spannungsbegrenzenden Schaltelemente
(V9) die Drain-Source-Strecke eines zweiten
Feldeffekttransistors (V3) parallel geschaltet ist,
dessen Gate an dem Drain-Anschluss eines ersten
Feldeffekttransistors (V2) liegt, von dem der zweite
Feldeffekttransistor (V3) angesteuert wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1997142019 DE19742019C2 (de) | 1997-09-24 | 1997-09-24 | Verfahren und Schaltungsanordnung zur Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1997142019 DE19742019C2 (de) | 1997-09-24 | 1997-09-24 | Verfahren und Schaltungsanordnung zur Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19742019A1 DE19742019A1 (de) | 1999-03-25 |
DE19742019C2 true DE19742019C2 (de) | 2002-04-18 |
Family
ID=7843390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1997142019 Expired - Fee Related DE19742019C2 (de) | 1997-09-24 | 1997-09-24 | Verfahren und Schaltungsanordnung zur Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19742019C2 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19926715C1 (de) * | 1999-06-11 | 2001-01-18 | Siemens Ag | Verfahren und Vorrichtung zum Abschalten einer Kaskodenschaltung mit spannungsgesteuerten Halbleiterschaltern |
DE10149777A1 (de) | 2001-10-09 | 2003-04-24 | Bosch Gmbh Robert | Halbleiter-Schaltungsanordnung, insbesondere für Zündungsverwendungen, und Verwendung |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0294887A2 (de) * | 1987-06-08 | 1988-12-14 | Philips Electronics Uk Limited | Ansteuerung einer Halbleitervorrichtung |
EP0321663A2 (de) * | 1987-12-23 | 1989-06-28 | Lenze GmbH & Co. KG Aerzen | Schaltungsanordnung zum Schutz eines Schalttransistors |
US4949211A (en) * | 1989-05-05 | 1990-08-14 | Motorola Inc. | Protective, bi-level drive for FET's |
US4975798A (en) * | 1989-09-05 | 1990-12-04 | Motorola Inc. | Voltage-clamped integrated circuit |
DE4225409C1 (de) * | 1992-07-31 | 1993-11-25 | Siemens Nixdorf Inf Syst | Schaltungsanordnung zum Abbauen von Überspannungen an Transistoren |
EP0579561A1 (de) * | 1992-07-16 | 1994-01-19 | STMicroelectronics S.A. | Schutzschaltung gegen Überspannungen for Leistungsbauteil |
WO1994010753A1 (de) * | 1992-10-28 | 1994-05-11 | Robert Bosch Gmbh | Monolithisch integriertes mos-endstufenbauteil mit einer überlast-schutzeinrichtung |
DE4428675A1 (de) * | 1994-08-12 | 1996-02-15 | Siemens Ag | Schaltungsanordnung zum Schutz eines abschaltbaren Leistungshalbleiter-Schalters vor Überspannungen |
DE4439125A1 (de) * | 1994-11-02 | 1996-05-09 | Siemens Ag | Integrierbarer Spannungsbegrenzer |
-
1997
- 1997-09-24 DE DE1997142019 patent/DE19742019C2/de not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0294887A2 (de) * | 1987-06-08 | 1988-12-14 | Philips Electronics Uk Limited | Ansteuerung einer Halbleitervorrichtung |
EP0321663A2 (de) * | 1987-12-23 | 1989-06-28 | Lenze GmbH & Co. KG Aerzen | Schaltungsanordnung zum Schutz eines Schalttransistors |
US4949211A (en) * | 1989-05-05 | 1990-08-14 | Motorola Inc. | Protective, bi-level drive for FET's |
US4975798A (en) * | 1989-09-05 | 1990-12-04 | Motorola Inc. | Voltage-clamped integrated circuit |
EP0579561A1 (de) * | 1992-07-16 | 1994-01-19 | STMicroelectronics S.A. | Schutzschaltung gegen Überspannungen for Leistungsbauteil |
DE4225409C1 (de) * | 1992-07-31 | 1993-11-25 | Siemens Nixdorf Inf Syst | Schaltungsanordnung zum Abbauen von Überspannungen an Transistoren |
WO1994010753A1 (de) * | 1992-10-28 | 1994-05-11 | Robert Bosch Gmbh | Monolithisch integriertes mos-endstufenbauteil mit einer überlast-schutzeinrichtung |
DE4428675A1 (de) * | 1994-08-12 | 1996-02-15 | Siemens Ag | Schaltungsanordnung zum Schutz eines abschaltbaren Leistungshalbleiter-Schalters vor Überspannungen |
DE4439125A1 (de) * | 1994-11-02 | 1996-05-09 | Siemens Ag | Integrierbarer Spannungsbegrenzer |
Non-Patent Citations (3)
Title |
---|
KONRAD,S., et.al.: Protection Concepts for Rugged IGBT Modules. In: EPE Journal, Vol.6, No.3-4, Dec. 1996, S.11-19 * |
LEMME,Helmuth: Sichere Schaltungen mit TOPFET. In:Elektronik 4/1993, S.24-27 * |
Zwanziger, Peter: IGBT-Einsatztechnik in Umrich- tern. ETG-Fachbericht 39, S.271-272 * |
Also Published As
Publication number | Publication date |
---|---|
DE19742019A1 (de) | 1999-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19628131C2 (de) | Gatespannungsbegrenzung für eine Schaltungsanordnung | |
DE60027538T2 (de) | Überspannungsgeschützter Stromwechselrichter mit einem spannungsgesteuerten Schaltkreis | |
DE10014641C2 (de) | Schaltungsanordnung mit einem bidirektionalen Leistungsschalter in Common Kollektor Mode und mit einer aktiven Überspannungsschutzvorrichtung | |
DE102005040543A1 (de) | Stromrichterschaltung mit verteilten Energiespeichern | |
DE10005449A1 (de) | Überspannungsschutzvorrichtung für einen Matrixumrichter | |
DE102016224706A1 (de) | Gate-Antriebsschaltung für Halbleiterschaltgeräte | |
DE102013205472A1 (de) | Klemmschaltung | |
DE102014100717A1 (de) | Stromrichter | |
DE3415011A1 (de) | Invertiereinrichtung | |
DE19641840A1 (de) | Treiberschaltung für Hochleistungs-Halbleiterbauteile mit MOS-Gatesteuerung | |
WO2001073932A1 (de) | Verfahren zum schutz eines matrixumrichters vor überspannungen und eine aktive überspannungsvorrichtung | |
DE19507408A1 (de) | Schaltungsanordnung zur Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern | |
DE19742019C2 (de) | Verfahren und Schaltungsanordnung zur Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern | |
DE202014105631U1 (de) | Schaltungsanordnung zur Reduzierung von Überspannungen | |
DE4037348C1 (en) | Protective circuitry for power semiconductor switches - uses bridging voltage clamping circuit consisting of diode and Zener diode belonging to rectifier pair | |
DE10317374B4 (de) | Steuerschaltung für Leistungsvorrichtung | |
EP0645889B1 (de) | Verfahren und Vorrichtung zur Begrenzung der Stromfallgeschwindigkeit beim Ausschalten von Leistungshalbleiterschaltern mit MOS-Steuereingang | |
DE102004007241A1 (de) | Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung | |
EP0751611B1 (de) | Stromrichterschaltungsanordnung | |
DE3234602C2 (de) | ||
DE102005045552B4 (de) | Schaltungsanordnung | |
DE19726765C2 (de) | Gatespannungsbegrenzung für eine Schaltungsanordnung | |
AT523936A4 (de) | Verfahren und vorrichtung zum steuern eines halbleiterschalters | |
DE10206392A1 (de) | Verfahren und Vorrichtung zur Optimierung des Abschaltvorgangs eines nichteinrastenden, abschaltbaren Leistungs-Halbleiterschalters | |
DE4410211B4 (de) | Schaltungsanordnung zur schaltbaren Ansteuerung einer Last |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: ALCATEL, PARIS, FR |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: ALCATEL LUCENT, PARIS, FR |
|
R082 | Change of representative |
Representative=s name: RUEGER, BARTHELT & ABEL PATENTANWAELTE, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20150401 |