DE102013205472A1

DE102013205472A1 - Klemmschaltung

Info

Publication number: DE102013205472A1
Application number: DE102013205472A
Authority: DE
Inventors: Dr. Willemen Joost
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2012-03-28
Filing date: 2013-03-27
Publication date: 2013-10-02
Anticipated expiration: 2033-03-28
Also published as: CN103368160A; US20130257504A1; US8854103B2; DE102013205472B4; CN103368160B

Abstract

Beschrieben wird eine Klemmschaltung, die aufweist: ein Klemmelement (2), das einen Steueranschluss und eine zwischen einen ersten Schaltungsknoten (11) und einen zweiten Schaltungsknoten (12) gekoppelte Laststrecke aufweist; und eine Steuerschaltung (3), die zwischen den ersten Schaltungsknoten (11) und den zweiten Schaltungsknoten (12) gekoppelt ist und die an die Steueranschluss des Klemmelements (2) gekoppelt ist, wobei die Steuerschaltung (3) eine Snap-Back-Einheit (4) mit zwei Lastanschlüssen aufweist, die nur zwischen den ersten Schaltungsknoten (11) und den Steueranschluss des Klemmelements (2) gekoppelt ist, wobei die Snap-Back-Einheit (4) einen elektrischen Widerstand zwischen den zwei Lastanschlüssen aufweist und dazu ausgebildet ist, den elektrischen Widertand zu reduzieren, wenn eine Spannung zwischen den zwei Lastanschlüssen einen vorgegebenen Schwellenwert erreicht.

Description

Ausführungsbeispiele der vorliegenden Erfindung betreffen eine Klemmschaltung, wie beispielsweise eine Schutzschaltung bei elektrostatischer Entladung (Electrostatic Discharge, ESD).
Spannungs- oder Stromspitzen (Energiespitzen) oder Spannungs- oder Stromimpulse, wie beispielsweise Spannungs- oder Stromimpulse, die durch elektrostatische Entladungsereignisse (ESD-Ereignisse) oder durch elektrische Überlastung (Electrical Overstress, EOS) hervorgerufen werden, können Beschädigungen oder Zuverlässigkeitsprobleme bei Halbleiterbauelementen oder in integrierten Schaltungen (ICs), die mehrere Halbleiterbauelemente aufweisen, hervorrufen. Bei einem ESD-Prozess wird elektrische Ladung in kurzer Zeit von einem Objekt, wie beispielsweise einer geladenen Person, einem geladenen elektrischen Kabel oder einem geladenen Herstellungswerkzeug, auf einen Schaltungsknoten übertragen, der an das Halbleiterbauelement oder den IC angeschlossen ist. Eine Spannungs- oder Stromspitze kann das Halbleiterbauelement oder den IC beschädigen oder zerstören. Beschädigungen, die durch Spannungs- oder Stromspitzen hervorgerufen werden, sind beispielsweise eine Unterbrechung einer Verbindungsleitung durch Schmelzen der Verbindungsleitung; Fehler die durch thermisches Durchbrennen eines Halbleiterübergangs (engl.: thermal semiconductor junction burn-out) hervorgerufen werden; oder eine Zerstörung oder Degradierung eines Gateoxids eines Halbleiterbauelements, wie beispielsweise eines MOSFET (Metal-Oxide Field-Effect Transistor) oder eines IGBT (Insulated Gate Bipolar Transistor).
Verschiedene Konzepte sind bekannt zum Schützen von Halbleiterbauelementen oder ICs gegenüber Energiespitzen, wie beispielsweise Spannungs- oder Stromspitzen, die aus ESD-Ereignissen resultieren. Gemäß einem ersten Konzept wird wenigstens eine Diode, wie beispielsweise eine Zenerdiode oder einer Avalanchediode parallel zu dem zu schützenden Halbleiterbauelement oder IC geschaltet. Zu ESD-Schutzzwecken wird die Diode in Sperrrichtung betrieben und bricht durch, wenn eine Spannungsspitze auftritt, die eine Amplitude besitzt, die höher ist als die Spannungsfestigkeit der Diode. Wenn die Diode durchbricht, leitet sie einen aus dem ESD-Ereignis resultierenden Strom und schützt das Halbleiterbauelement oder den IC gegen Überspannungen durch Klemmen (engl.: clamping) der Spannung auf einen sicheren Pegel.
Gemäß einem weiteren Konzept ist die Laststrecke eines Transistors, wie beispielsweise eines MOSFET oder eines IGBT, parallel zu dem zu schützenden Halbleiterbauelement oder IC geschaltet. Außerdem ist eine Steuerschaltung parallel zu der Laststrecke des Transistors geschaltet und ist dazu ausgebildet, den Transistor im Ein-Zustand zu betreiben, wenn die Spannung über der Laststrecke einen vorgegebenen Schwellenwert erreicht. Im Ein-Zustand stellt der Transistor einen niederohmigen Strompfad zum Leiten des im Zusammenhang mit dem ESD-Ereigniss auftretenden Stromes zur Verfügung. Transistoren besitzen üblicherweise einen sicheren elektrischen Arbeitsbereich (electrical Safe Operating Area, eSOA), der die Lastströme und die entsprechenden Lastspannungen definiert, bei denen der Transistor sicher betrieben werden kann. Die Steuerschaltung sollte daher so ausgebildet sein, dass der Transistor nicht außerhalb des eSOA betrieben wird.
Aufgabe der vorliegenden Erfindung ist es, eine Klemmschaltung zur Verfügung zu stellen, die rasch auf Überspannungsereignisse, wie beispielsweise ESD-Ereignisse, reagiert und die bei Auftreten eines solchen Überspannungsereignisses einen niederohmigen Strompfad ausbildet.
Diese Aufgabe wir durch eine Klemmschaltung gemäß Anspruch 1 gelöst. Ausgestaltungen und Weiterbildungen sind Gegenstand von Unteransprüchen.
Ein Ausführungsbeispiel der Erfindung betrifft eine Klemmschaltung. Die Klemmschaltung umfasst ein Klemmelement mit einem Steueranschluss und mit einer Laststrecke, die zwischen einen ersten Schaltungsknoten und einen zweiten Schaltungsknoten geschaltet ist. Eine Steuerschaltung ist zwischen die ersten und zweiten Schaltungsknoten gekoppelt und ist an den Steueranschluss des Klemmelements gekoppelt. Die Steuerschaltung umfasst wenigstens eine Snap-Back-Einheit (engl.: snap-back unit), die zwei Lastanschlüsse aufweist und die nur zwischen den ersten Schaltungsknoten und den Steueranschluss des Klemmelements geschaltet ist, wobei die Snap-Back-Einheit einen elektrischen Widerstand zwischen den zwei Lastanschlüssen aufweist und dazu ausgebildet ist, den elektrischen Widerstand zu reduzieren, wenn eine Spannung zwischen den zwei Lastanschlüssen einen vorgegebenen Schwellenwert erreicht.
Beispiele werden nachfolgend anhand von Zeichnungen erläutert. Die Zeichnungen dienen zur Erläuterung des Grundprinzips, so dass nur solche Aspekte, die zum Verständnis des Grundprinzips notwenig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen, sofern nichts anderes angegeben ist, dieselben Bezugszeichen gleiche Merkmale.
1 veranschaulicht schematisch ein erstes Ausführungsbeispiel einer Klemmschaltung, die ein steuerbares Klemmelement, das als Transistor ausgebildet ist, und eine Steuerschaltung mit einer Snap-Back-Einheit aufweist;
2 veranschaulicht schematisch beispielhafte Kennlinien eines steuerbaren Klemmelements (beispielhaft sind hier MOSFET-Kennlinien dargestellt) und den sicheren elektrischen Arbeitsbereich (eSOA) des MOSFET;
3 veranschaulicht schematisch die Kennlinie der Snap-Back-Einheit gemäß einem Ausführungsbeispiel;
4 veranschaulicht schematisch die Strom-Spannungs-Kennlinie einer Klemmschaltung, wie sie in 1 dargestellt ist, innerhalb der Betriebsgrenzen (engl.: operating limits) des Klemmelements (hier eines MOSFETs), die durch SOA2 definiert sind;
5 veranschaulicht ein zweites Ausführungsbeispiel einer Klemmschaltung;
6 veranschaulicht ein Ausführungsbeispiel einer Klemmspannungseinstelleinheit der Klemmschaltung gemäß 5;
7 veranschaulicht ein erstes Ausführungsbeispiel der Snap-Back-Einheit;
8 veranschaulicht ein zweites Ausführungsbeispiel der Snap-Back-Einheit;
9 (die 9A und 9B umfasst) veranschaulicht ein drittes Ausführungsbeispiel der Snap-Back-Einheit und eine Modifikation des dritten Ausführungsbeispiels;
10 (die 10A und 10B) umfasst) veranschaulicht ein viertes Ausführungsbeispiel der Snap-Back-Einheit und eine Modifikation des vierten Ausführungsbeispiels;
11 veranschaulicht ein fünftes Ausführungsbeispiel de Snap-Back-Einheit; und
12 veranschaulicht ein sechstes Ausführungsbeispiel der Snap-Back-Einheit.
In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, in denen zur Veranschaulichung Ausführungsbeispiele zur Realisierung der Erfindung veranschaulicht sind. Selbstverständlich können Merkmale der einzelnen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nichts anderes angegeben ist.
1 veranschaulicht schematisch ein erstes Ausführungsbeispiel einer Klemmschaltung zum Schützen eines Halbleiterbauelements oder einer integrierten Schaltung (IC) gegen Überspannungen, insbesondere gegen Überspannungen, die aus elektrostatischen Entladungen (Electrostatic Discharges, ESD) resultieren.
Die Klemmschaltung umfasst einen ersten und einen zweiten Schaltungsknoten 11, 12. Ein Halbleiterbauelement oder eine integrierte Schaltung, die geschützt werden soll, kann zwischen die ersten und zweiten Schaltungsknoten 11, 12 geschaltet werden. Nachfolgend wird die Bezeichnung "zu schützende Schaltung" sowohl für eine Schaltung mit mehreren Bauelementen als auch für eine Schaltung mit nur einem Bauelement verwendet. Eine solche Schaltung Z ist in 1 in gestrichelten Linien dargestellt.
Bezugnehmend auf 1 umfasst die Schutzschaltung ein Klemmelement 2, das eine Laststrecke zwischen einem ersten Lastanschluss 21 und einem zweiten Lastanschluss 22 und einen Steueranschluss 23 aufweist. Die Laststrecke 21, 22 ist zwischen die ersten und zweiten Schaltungsknoten 11, 12 geschaltet. Das Klemmelement 2 kann in einem Ein-Zustand und einem Aus-Zustand betrieben werden. Im Ein-Zustand stellt das Klemmelement einen (niederohmigen) stromleitenden Pfad zwischen den ersten und zweiten Schaltungsknoten 11, 12 zur Verfügung. Damit ermöglicht das Klemmelement 2 im Ein-Zustand, dass ein Strom zwischen den ersten und zweiten Schaltungsknoten 11, 12 fließt. Im Aus-Zustand ist das Klemmelement 2 hochohmig und verhindert, dass ein Strom zwischen den ersten und zweiten Schaltungsknoten 11, 12 fließt. Das Klemmelement wird durch ein Ansteuersignal S3 am Steueranschluss 23 gesteuert.
Das Klemmelement 2 kann als Transistor, wie beispielsweise als MOSFET (Metal Oxid Semiconductor Field-Effect Transistor), wie in 1 dargestellt, als IGBT (Insulated Gate Bipolar Transistor), als Bipolar-Sperrschichtransistor (Bipolar Junction Transistor, BJT) oder ähnliches ausgebildet sein. Nur zu Zwecken der Erläuterung sei angenommen, dass das Klemmelement 2 als MOS-FET ausgebildet ist, wie dies in 1 dargestellt ist. Der MOSFET umfasst Drain- und Sourceanschlüsse, die die ersten und zweiten Lastanschlüsse 21, 22 bilden, und einen Gateanschluss, der den Steueranschluss 23 bildet. Eine parasitäre Gate-Drain-Kapazität C_GD des MOSFET ist in 1 ebenfalls dargestellt. Der MOSFET wird abhängig von einem Ansteuersignal S2, das an seinem Steueranschluss 23 anliegt, im Ein-Zustand oder Aus-Zustand betrieben. Eine Steuerschaltung 3, die zwischen die ersten und zweiten Schaltungsknoten 11, 12 geschaltet ist, liefert das Ansteuersignal S2. Der MOSFET ist im Aus-Zustand, wenn das Ansteuersignal S2 (bzw. der Absolutwert des Ansteuersignals S2) unterhalb eines Schwellenwertes (einer Schwellenspannung) liegt, und ist im Ein-Zustand, wenn das Ansteuersignal S2 oberhalb des Schwellenwertes ist. Im Ein-Zustand kann der elektrische Widerstand der Laststrecke 21–22 des MOSFET 2 abhängig von dem Ansteuersignal S2 variieren. Die Steuerschaltung 3 ist so ausgebildet, dass sie den MOSFET innerhalb der Grenzen betreibt, die durch den sicheren elektrischen Arbeitsbereich (eSOA) des MOSFET definiert sind. Der eSOA des MOSFET wird anhand von 2 beschrieben.
2 veranschaulicht schematisch beispielhafte Kennlinien des MOSFET. Jede der in 2 dargestellten Kennlinien zeigt den Laststrom I_DS des MOS-FET abhängig von der Lastspannung V_DS bei einer gegebenen Gate-Source-Spannung V_GS. Die Gate-Source-Spannung V_GS entspricht dem in 1 dargestellten Ansteuersignal S2. Wie anhand der in 2 dargestellten Kennlinien ersichtlich ist, nimmt bei einer gegebenen Lastspannung V_DS der Laststrom I_DS zu, wenn die Gate-Source-Spannung V_GS zunimmt.
Theoretisch kann der MOSFET bei Lastspannungen V_DS unterhalb einer Maximalspannung V_DS-MAX betrieben werden, die die Spannungsfestigkeit des MOS-FET definiert. In diesem Idealfall umfasst der sichere Betriebsbereich SOA1 alle Lastspannungen unterhalb der Maximalspannung V_DS-MAX und die zugehörigen Lastströme.
In realen MOSFETs besitzt der eSOA allerdings beispielsweise eine Form, wie sie durch die strichpunktierte Linie (SOA2) oder durch die gestrichelte Linie (SOA3) in 2 dargestellt ist. Während der MOSFET die maximale Lastspannung V_DS-MAX bei niedrigen Gate-Source-Spannungen V_GS toleriert, nimmt die tolerierte Lastspannung V_DS ab, wenn die Gate-Source-Spannung V_GS zunimmt.
Bezugnehmend auf 1 umfasst die Steuerschaltung wenigstens eine Snap-Back-Einheit (engl.: snap-back unit) 4, die zwischen den ersten Schaltungsknoten 11 und den Steueranschluss 23 des Klemmelements 2 gekoppelt ist. Die Snap-Back-Einheit 4 umfasst entweder eines oder mehrere der folgenden Elemente: einen Thyristor; eine 4-Schicht-Diode; einen Bipolar-Sperrschichttransistor, oder ein beliebiges anderes Halbleiterbauelement, das einen Snap-Back-Effekt zeigt. Außerdem ist ein resistives Element, wie beispielsweise ein Widerstand 31, zwischen den Steueranschluss 23 des Klemmelements 2 und den zweiten Schaltungsknoten 12 geschaltet. Optional ist ein Spannungsbegrenzungselement, wie beispielsweise eine Zenerdiode 32, parallel zu dem resistiven Element 31 und zwischen den Steueranschluss 23 und den zweiten Schaltungsknoten 12 geschaltet. Außerdem ist ein optionales Gleichrichterelement 33, wie beispielsweise eine Diode, in Reihe zu der Snap-Back-Einheit 4 geschaltet. Das Gleichrichterelement 33 ist so verschaltet, dass es einen Stromfluss von dem Steueranschluss 23 zu dem ersten Schaltungsknoten 11 verhindert.
3 veranschaulicht eine beispielhafte Kennlinie der Snap-Back-Einheit 4. Diese Kennlinie zeigt einen Strom I4 durch die Snap-Back-Einheit 4 abhängig von einer Spannung V4 über der Snap-Back-Einheit 4. Bezugnehmend auf 3 beginnt die Snap-Back-Einheit 4 einen Strom zu leiten, wenn die Spannung V4 einen Schwellenwert V4_TH erreicht. Wenn der Strom I4 durch die Snap-Back-Einheit 4 ansteigt, steigt die Spannung V4 weiter an, bis die Spannung V4 einen Maximalwert V4_MAX erreicht. Bei diesem Punkt der Kennlinie "schnappt" (engl.: snaps back) die Spannung V4 auf einen Minimalwert V4_MIN, der unterhalb des Maximalwerts V4_MAX liegt, zurück, von wo aus die Spannung V4 wieder ansteigen kann, wenn der Strom I4 weiter ansteigt.
Das Funktionsprinzip der Klemmschaltung 4 gemäß 1 wird nun anhand der 1 und 3 erläutert. Zu Zwecken der Erläuterung sei angenommen, dass ein Stromimpuls I_ESD, wie beispielsweise ein Stromimpuls, der aus einem ESD-Ereigniss resultiert, zwischen die ersten und zweiten Schaltungsknoten 11, 12 angelegt wird. Dieser Stromimpuls I_ESD bewirkt, dass eine Spannung V_ESD zwischen den ersten und zweiten Schaltungsknoten 11, 12 ansteigt. Wenn diese Spannung eine Amplitude erreicht, bei der die Spannung V4 über der Snap-Back-Einheit 4 die Schwellenspannung V4_TH der Snap-Back-Einheit 4 erreicht, fließt ein Strom durch die Reihenschaltung mit der Snap-Back-Einheit 4 und dem Widerstandselement 31. Dieser Strom bewirkt einen Spannungsabfall V31 über dem Widerstandselement 31. Wenn die Amplitude der Spannung V_ESD ansteigt, so dass die Spannung V31 über dem Widerstandselement 31 die Schwellenspannung des Transistors 2 erreicht, schaltet der Transistor ein, um einen Strompfad zwischen den ersten und zweiten Schaltungsknoten 11, 12 zur Verfügung zu stellen und um damit die Spannung zwischen den ersten und zweiten Schaltungsknoten 11, 12 zu klemmen.
Wenn die Amplitude der Spannung V_ESD weiter ansteigt, so dass die Spannung V4 über der Snap-Back-Einheit 4 die Maximalspannung V4_MAX erreicht, nimmt die Spannung V4 aufgrund des zuvor erläuterten Snap-Back-Effekts über der Snap-Back-Einheit 4 rasch ab, so dass die Spannung V31 rasch ansteigt. Der rasche Anstieg der Spannung V31 über dem Widerstandselement bewirkt, dass der Transistor 2 mit einem noch niedrigeren Einschaltwiderstand eingeschaltet ist, so dass der Transistor 2 zwischen den ersten und zweiten Schaltungsknoten 11, 12 einen Strompfad mit einem noch niedrigeren ohmschen Widerstand bereitstellt. Entsprechend nimmt die Klemmspannung, die beim Ableiten des ESD-Impulses auftritt, ab.
Der Einfluss der Snap-Back-Einheit 4 auf den Betriebszustand des Transistors 2 wird nun anhand von 4 erläutert. 4 veranschaulicht die Kennlinien des anhand von 2 erläuterten Transistors 2 und veranschaulicht außerdem in fetten Linien die möglichen Betriebszustände des Transistors 2, der durch eine Steuerschaltung mit einer Snap-Back-Einheit 4 angesteuert ist, wie beispielsweise die in 1 dargestellte Steuerschaltung 3. Die Betriebszustände des Transistors 2 sind definiert durch die Lastspannung V_DS, den zugehörigen Laststrom I_DS und die zugehörige Gate-Source-Spannung V_GS. Diese Betriebszustände sind definiert durch die Steuerschaltung und liegen auf einer Kurve, die durch die in 4 als fette Linie dargestellte Kurve repräsentiert ist. Die Lastspannung V_DS des Transistors 2 entspricht der Spannung V_ESD zwischen den ersten und zweiten Schaltungsknoten 11, 12.
Bezugnehmend auf 4 ist der Laststrom I_DS durch den Transistor 2 Null (0), wenn die Lastspannung V_DS unterhalb einer Schwellenspannung V_DS-THliegt. Wenn die Amplitude der Lastspannung V_DS eine Schwellenspannung V_DS-TH erreicht, wird der Transistor 2 eingeschaltet. Bezugnehmend auf die 1 und 3 entspricht die Schwellenspannung V_DS-THder Schwellenspannung V4_TH der Snap-Back-Einheit 4 plus der Schwellenspannung des Transistors 2 plus der Flussspannung der optionalen Diode 33. Die Schwellenspannung des Transistors 2 ist diejenige Gate-Source-Spannung V_GS, bei der der Transistor 2 einschaltet.
Wenn die Lastspannung V_DS ansteigt, steigt der Strom durch die Reihenschaltung mit der Snap-Back-Einheit 4 und dem Widerstandselement 31 an, was zu einem Anstieg der Spannung V31 und der Gate-Source-Spannung V_GS des Transistors 2 und zu einem Anstieg des Laststroms I_DS führt. Ein Anstieg der Lastspannung V_DS führt nicht nur zu einem Anstieg der Gate-Source-Spannung V_GS, sondern führt auch zu einem Anstieg des Stroms I4 durch die Snap-Back-Einheit 4 und der Spannung V4 über der Snap-Back-Einheit 4. Wenn die Lastspannung V_DS eine Snap-Back-Spannung V_DS-SPerreicht, bei der die Spannung V4 über der Snap-Back-Einheit 4 die Maximalspannung V4_MAX erreicht, nimmt die Spannung V4 über der Snap-Back-Einheit 4 rasch ab. Dies bewirkt einen Anstieg der Gate-Source-Spannung V_GS des Transistors, so dass der Einschaltwiderstand des Transistors 2 abnimmt, was einen erhöhten Laststrom I_DS bewirkt und was auch ein Absinken der Lastspannung V_DS bewirkt. Außerdem wird der Strom, der aus dem ESD-Impuls resultiert, bei einer niedrigeren Klemmspannung zwischen den ersten und zweiten Schaltungsknoten 11, 12 abgeleitet. In 4 bezeichnet V_DS-MINdie Lastspannung V_DS, die sich einstellt, nachdem der Snap-Back-Effekt der Snap-Back-Einheit 4 aufgetreten ist. Ausgehend von dieser Spannung V_DS-MINkann die Lastspannung V_DS wieder ansteigen, wenn der Laststrom I_DS ansteigt.
Wie anhand von 4 ersichtlich ist, bewirkt die Snap-Back-Einheit 4 ein Zurückschnappen (engl.: snap back) der Betriebskurve des Transistors 2. Dieses Zurückschnappen der Betriebskurve hilft, dass der Transistor 2 sicher innerhalb des eSOA betrieben wird. Durch geeignetes Einstellen der Parameter der Snap-Back-Einheit 4 kann die Betriebskurve so eingestellt werden, dass die Betriebskurve innerhalb des eSOA liegt.
5 veranschaulicht ein weiteres Ausführungsbeispiel einer Klemmschaltung. Bei dieser Klemmschaltung umfasst die Steuerschaltung 3 eine Klemmspannungseinstelleinheit 5, die in Reihe zu der Snap-Back-Einheit 4 geschaltet ist. Die Spannungseinstelleinheit 5 umfasst beispielsweise wenigstens eine Zenerdiode. Die Spannungseinstelleinheit 5 hilft, die Schwellenspannung V_DS-TH, bei der der Transistor 2 eingeschaltet wird, einzustellen. Wenn die Steuerschaltung 3 die Spannungseinstelleinheit 5 umfasst, wird der Transistor 2 eingeschaltet, wenn die Lastspannung V_DS der Schwellenspannung V4_THder Snap-Back-Einheit plus der Schwellenspannung des Transistors 2 plus der Flussspannung der optionalen Diode 33 plus der Spannungseinstellspannung der Spannungseinstelleinheit 5 entspricht. Die resultierende Erhöhung der Klemmspannung durch Verwenden der Spannungseinstelleinheit 5 entspricht beispielsweise der Zenerspannung der wenigstens einen Zenerdiode, die in der Spannungseinstelleinheit 5 implementiert ist. Anstelle einer Zenerdiode kann auch eine Avalanchediode in der Spannungseinstelleinheit 5 implementiert werden. Die Schwellenspannung V_DS-THder Klemmschaltung gemäß 5 kann durch geeignetes Auswählen der Anzahl von Zenerdioden oder Avalanchedioden, die in Reihe geschaltet sind, und durch geeignetes Auswählen der Durchbruchspannung der Zenerdioden oder der Avalachedioden, die in der Spannungseinstelleinheit 5 verwendet werden, eingestellt werden.
Ein mögliches Ausführungsbeispiel der Spannungseinstelleinheit 5 ist in 6 dargestellt. Bei diesem Ausführungsbeispiel umfasst die Spannungseinstelleinheit 5 mehrere, nämlich n, Zenerdioden 51, 52, 5n, die in Reihe geschaltet sind. Der Umfang, in dem die Klemmspannung durch diese Spannungseinstelleinheit 5 eingestellt werden kann, entspricht der Summe der Zenerspannungen der einzelnen Zenerdioden 51, 52, 5n.
Die Snap-Back-Einheit 4 kann auf vielfältige unterschiedliche Weise realisiert werden. Einige Ausführungsbeispiele werden nachfolgend anhand der 7 bis 12 erläutert.
Bezugnehmend auf ein erstes Ausführungsbeispiel, das in 7 dargestellt ist, umfasst die Snap-Back-Einheit 4 einen Thyristor 41 und wenigstens eine Zenerdiode 42, die parallel zu dem Thyristor 41 geschaltet ist. Obwohl 7 nur eine Zenerdiode 42 zeigt, die parallel zu dem Thyristor 41 geschaltet ist, kann auch eine Reihenschaltung mit mehreren Zenerdioden parallel zu dem Thyristor 41 geschaltet werden. In der Snap-Back-Einheit 4 gemäß 7 entspricht die Schwellenspannung V4_TH der Snap-Back-Einheit 4 der Zenerspannung der wenigstens einen Zenerdiode 42. Wenn ein Strom durch die Zenerdiode 42 in der Rückwärtsrichtung fließt, nimmt die Spannung V4 über der Parallelschaltung mit dem Thyristor 41 und der Zenerdiode 42 zu, wenn der Strom I4 durch die Snap-Back-Einheit 4 zunimmt. Die Maximalspannung V4_MAX der Snap-Back-Einheit 4 entspricht der Selbstauslösespannung (engl.: self triggering voltage) des Thyristors. Dies ist die Spannung zwischen den Lastanschlüssen des Thyristors 41, bei der der Transistor auslöst (einschaltet) und die Zenerdiode 42 durch Bereitstellen eines Strompfades, der bei einer niedrigeren Spannungsdifferenz über der Snap-Back-Einheit 4 leitet, überbrückt. Wenn die Snap-Back-Einheit 4 gemäß 7 in der Schaltung gemäß 5 verwendet wird, ist die Anode des Thyristors 41 an den ersten Schaltungsknoten 11 gekoppelt, während die Kathode des Thyristors 41 an den zweiten Schaltungsknoten 12 gekoppelt ist. Außerdem ist die Anode des Thyristors an die Kathode der Zenerdiode 42 angeschlossen, und die Kathode des Thyristors 41 ist an die Anode der Zenerdiode 42 angeschlossen.
Wenn der Thyristor 41 einschaltet, nimmt die Spannung V4 über der Snap-Back-Einheit 4 auf eine Spannung V4_MIN ab. Diese Spannung V4_MIN entspricht in etwa der Haltespannung plus dem Produkt aus dem differenziellen Einschaltwiderstand des Thyristors und dem Strom I4 durch die Snap-Back-Einheit 4.
8 veranschaulicht eine Modifikation der Snap-Back-Einheit gemäß 7. Bei dieser Snap-Back-Einheit 4 gemäß 8 ist ein Widerstandselement, wie beispielsweise ein Widerstand, in Reihe zu der wenigstens einen Zenerdiode 42 geschaltet. Die Reihenschaltung mit der wenigstens einen Zenerdiode 42 und dem Widerstandselement 43 ist parallel zu dem Thyristor 41 geschaltet. Während bei der Snap-Back-Einheit 4 gemäß 7 der Anstieg der Spannung V4, bevor der Thyristor 41 auslöst, nur abhängig ist von dem Anstieg des Stroms I4 und dem differenziellen Widerstand der Zenerdiode 42, die in Rückwärtsrichtung im Durchbruch betrieben wird, kann die Spannung V4 bei der Snap-Back-Einheit 4 gemäß 8 zusätzlich durch den Widerstand 43 eingestellt werden.
In der Snap-Back-Einheit 4 gemäß 7, ebenso wie in der Snap-Back-Einheit 4 gemäß 8, sind der Thyristor 41 und die wenigstens eine Zenerdiode 42 so gewählt, dass die Selbstauslösespannung des Thyristors 41 höher ist als die Zenerspannung der wenigstens einen Zenerdiode 42 oder die Summe der Zenerspannungen der mehreren in Reihe geschalteten Zenerdioden.
9 veranschaulicht ein weiteres Ausführungsbeispiel der Snap-Back-Einheit 4. Bei dieser Snap-Back-Einheit 4 ist das Widerstandselement 43 zwischen den Gateanschluss und den Kathodenanschluss des Thyristors 41 geschaltet und die wenigstens eine Zenerdiode 42 ist zwischen den Anodenanschluss und den Gateanschluss des Thyristors 41 geschaltet. Die Schwellenspannung V4_TH der Snap-Back-Einheit 4 gemäß 9 entspricht der Zenerspannung der Zenerdiode 42.
Es ist allgemein bekannt, dass ein Thyristor eine 4-Schichtstruktur mit einer p-dotierten Schicht, die die Anode bildet, einer n-dotierten Schicht, die eine n-Basis bildet, einer p-dotierten Schicht, die eine p-Basis bildet, und einer n-dotierten Schicht, die die Kathode bildet, aufweist. Diese vier Schichten bilden einen internen pnp-Transistor und einen internen npn-Transistor. Der Thyristor gemäß 9A, wie auch der Thyristor in den Ausführungsbeispielen gemäß der 7 und 8, ist ein Thyristor, bei dem der Gateanschluss an die p-Basis (die Basis des internen npn-Transistors) angeschlossen ist. Allerdings kann dieser Thyristor durch einen Thyristor 41 gemäß 9B ersetzt werden, dessen Gateanschluss an die n-Basis (die Basis des internen pnp-Transistors) angeschlossen ist. Wenn die Snap-Back-Einheit gemäß 9A verwendet wird, ist die Anode des Thyristors 41 an den ersten Schaltungsknoten 11 gekoppelt, die Kathode des Thyristors ist an den zweiten Schaltungsknoten 12 gekoppelt und das Widerstandselement 43 ist zwischen das Gate und die Kathode des Thyristors 41 geschaltet.
Wenn die Snap-Back-Einheit gemäß 9B in der Schaltung gemäß 1 verwendet wird, ist die Anode des Thyristors 41 an den erste Schaltungsknoten 11 gekoppelt, die Kathode ist an den zweiten Schaltungsknoten 12 gekoppelt. Außerdem ist der Widerstand 43 zwischen die Anode und das Gate des Thyristors geschaltet und die Kathode der Zenerdiode ist an das Gate des Thyristors 41 angeschlossen, und die Anode der Zenerdiode ist an die Kathode des Thyristors angeschlossen.
Bezugnehmend auf die 10A und B kann die Schwellenspannung V4_TH bei den Snap-Back-Einheiten 4 gemäß der 9A und 9B erhöht werden, wenn mehrere Zenerdioden 42 in Reihe zwischen den Gateanschluss und den Anoden- bzw. Kathodenanschluss des Thyristors 41 geschaltet werden.
Die Maximalspannung V4_MAX bei den Ausführungsbeispielen gemäß 9 und 10 entspricht der Zenerspannung einer einzelnen Zenerdiode 42, oder der Summe der Zenerspannungen von mehreren Zenerdioden 42, plus der Spannung zwischen Gate und Kathode des Thyristors 41, die zum Auslösen des Thyristors 41 führt. Bei diesen Ausführungsbeispielen kann die Selbstauslösespannung des Thyristors 41 höher sein als die oben genannte V4_MAX.
Gemäß einem weiteren Ausführungsbeispiel, das in 11 dargestellt ist, umfasst die Snap-Back-Einheit nur einen Thyristor 41. Bei diesem Ausführungsbeispiel ist die Schwellenspannung V4_TH und die maximale Spannung V4_MAX nur durch die Eigenschaften des Thyristors bestimmt. Die maximale Spannung V4_MAX entspricht der Selbstauslösespannung des Thyristors 41.
12 veranschaulicht noch ein weiteres Ausführungsbeispiel einer Snap-Back-Einheit 4. Die Snap-Back-Einheit gemäß 12 umfasst einen Bipolartransistor 44, dessen Kollektor-Emitter-Strecke C-E zwischen die Lastanschlüsse der Snap-Back-Einheit 4 geschaltet ist. Ein Widerstand 43 ist zwischen den Basisanschluss B und den Emitteranschluss E des Transistors 44 geschaltet.
In jedem der Ausführungsbeispiele, die einen Widerstand 43 enthalten, kann der Widerstand 43 als diskreter Widerstand ausgebildet sein oder kann als bauelementinterner Widerstand ausgebildet sein, der durch das bauelementinterne Basisgebiet gebildet ist, wenn der Thyristor-Gateanschluss und der Anoden- oder Kathodenanschluss kurzgeschlossen sind, oder kann als unvermeidlicher parasitärer ohmscher Widerstand einer Verbindungsleitung ausgebildet sein, oder kann bei dem Ausführungsbeispiel gemäß 12 als bauelementinterner Widerstand ausgebildet sein, der durch das bauelementinterne Basisgebiet gebildet ist, wenn die Basis- und Emitter-Bauelementanschlüsse kurzgeschlossen sind.

Claims

Klemmschaltung, die aufweist: ein Klemmelement (2), das einen Steueranschluss und eine zwischen einen ersten Schaltungsknoten (11) und einen zweiten Schaltungsknoten (12) gekoppelte Laststrecke aufweist; und eine Steuerschaltung (3), die zwischen den ersten Schaltungsknoten (11) und den zweiten Schaltungsknoten (12) gekoppelt ist und die an die Steueranschluss des Klemmelements (2) gekoppelt ist, wobei die Steuerschaltung (3) eine Snap-Back-Einheit (4) mit zwei Lastanschlüssen aufweist, die nur zwischen den ersten Schaltungsknoten (11) und den Steueranschluss des Klemmelements (2) gekoppelt ist, wobei die Snap-Back-Einheit (4) einen elektrischen Widerstand zwischen den zwei Lastanschlüssen aufweist und dazu ausgebildet ist, den elektrischen Widertand zu reduzieren, wenn eine Spannung zwischen den zwei Lastanschlüssen einen vorgegebenen Schwellenwert erreicht.
Klemmschaltung nach Anspruch 1, bei dem die Snap-Back-Einheit (4) einen Thyristor (41) oder einen Bipolartransistor (44) aufweist.
Klemmschaltung nach Anspruch 1 oder 2, die weiterhin aufweist: ein Klemmspannungseinstellelement (5), das in Reihe zu der Snap-Back-Einheit (4) geschaltet ist.
Klemmschaltung nach Anspruch 3, bei der das Klemmspannungseinstellelement (5) eine Zenerdiode (51, 52, 5n) oder eine Avalanchediode aufweist.
Klemmschaltung nach einem der vorangehenden Ansprüche, bei dem die Snap-Back-Einheit (4) weiterhin aufweist: ein Spannungsbegrenzungselement (42), das zwischen die Lastanschlüsse der Snap-Back-Einheit (4) geschaltet ist.
Klemmschaltung nach Anspruch 5, bei dem das Spannungsbegrenzungselement (42) eine Zenerdiode oder eine Avalanchediode aufweist.
Klemmschaltung nach Anspruch 5, bei dem die Snap-Back-einheit (4) weiterhin aufweist: ein resistives Element (43), das in Reihe zu dem Spannungsbegrenzungselement (42) geschaltet ist.
Klemmschaltung nach einem der Ansprüche 2 bis 7, bei dem die Snap-Back-Einheit (4) einen Thyristor (41) mit einem Gateanschluss aufweist, und bei dem die Snap-Back-Einheit (4) weiterhin aufweist: ein Spannungsbegrenzungselement (42), das zwischen den Gateanschluss und einen der Lastanschlüsse geschaltet ist, und ein resistives Element, das zwischen den Gateanschluss und den anderen der Lastanschlüsse geschaltet ist.
Klemmschaltung nach Anspruch 8, bei dem das Spannungsbegrenzungselement eine Zenerdiode oder eine Avalanchediode aufweist.
Klemmschaltung nach einem der vorangehenden Ansprüche, bei dem das Klemmelement (2) einen Transistor aufweist.
Klemmschaltung nach Anspruch 10, bei dem der Transistor einer der folgenden Transistoren ist: ein MOSFET, ein IGBT, ein Bipolar-Sperrschichttransistor (BJT).
Klemmschaltung nach einem der vorangehenden Ansprüche, bei dem die Steuerschaltung (39) weiterhin aufweist: ein resistives Element (31), das zwischen den Steueranschluss des Klemmelements (2) und den zweiten Schaltungsknoten (12) geschaltet ist.
Klemmelement nach Anspruch 1, bei dem die Snap-Back-Einheit (4) aufweist. einen Bipolartransistor (44) mit einem Kollektor-Emitter-Pfad, der zwischen die Lastanschlüsse der Snap-Back-Einheit (4) geschaltet ist; und einen Widerstand (43), der zwischen einen Basisanschluss und einen Emitteranschluss des Bipolartransistors geschaltet ist.