DE10128740B4 - Aktive Überspannungsschutzschaltung - Google Patents

Aktive Überspannungsschutzschaltung Download PDF

Info

Publication number
DE10128740B4
DE10128740B4 DE2001128740 DE10128740A DE10128740B4 DE 10128740 B4 DE10128740 B4 DE 10128740B4 DE 2001128740 DE2001128740 DE 2001128740 DE 10128740 A DE10128740 A DE 10128740A DE 10128740 B4 DE10128740 B4 DE 10128740B4
Authority
DE
Germany
Prior art keywords
overvoltage
protection circuit
overvoltage protection
circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2001128740
Other languages
English (en)
Other versions
DE10128740A1 (de
Inventor
Wolfgang Dr. Stadler
Harald Dr. Gossner
Christian Müller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001128740 priority Critical patent/DE10128740B4/de
Publication of DE10128740A1 publication Critical patent/DE10128740A1/de
Application granted granted Critical
Publication of DE10128740B4 publication Critical patent/DE10128740B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Aktive Überspannungsschutzschaltung (16) zum Schutz einer integrierten Schaltung vor einer an einem Anschlusskontakt (1) der integrierten Schaltung anliegenden Überspannung mit:
(a) einer Überspannungsdetektionsschaltung (17, 22, 32) zur Erfassung der an dem Anschlusskontakt (1) anliegenden Überspannung; und
(b) einem Schaltbauelement (35), das von der Überspannungsdetektionsschaltung (17, 22, 32) bei erfasster Überspannung durchgeschaltet wird, um die an dem Anschlusskontakt (1) anliegende Überspannung an ein Bezugspotential abzuleiten oder um deren Ableitung zu veranlassen,
(c) wobei die Überspannungsdetektionsschaltung (17, 22, 32) einen Schalt-Feldeffekttransistor (17) aufweist, dessen Steueranschluss (18) zur Abschaltung der Überspannungsschutzschaltung (16) an eine Versorgungsspannung angeschlossen ist, wenn die integrierte Schaltung mit der Versorgungsspannung (VDD) versorgt wird,
(d) wobei der Schalt-Feldeffekttransistor (17) einen Sourceanschluss aufweist, der über eine aus mindestens einer Diode (22) bestehenden Diodenreihenschaltung mit dem Anschlusskontakt (1) der integrierten Schaltung verbunden ist, und einen Drainanschluss (28) aufweist, der mit dem Steueranschluss (36) des Schaltbauelements (35) und der...

Description

  • Die Erfindung betrdadurch gekennzeichnetifft eine aktive Überspannungsschutzschaltung zum Schutz einer integrierten Schaltung vor einer an einem Anschlusskontakt der integrierten Schaltung anliegenden Überspannung.
  • Die DE 197 38 181 A1 beschreibt einen Schutzschaltkreis mit einem Eingang-/Ausgangskontakt, der an einem Eingangs-/Ausgangsknoten einer MOS-Treiberschaltung gekoppelt ist. Der Schutzschaltkreis schützt Treibertransistoren für Treiberschaltungen vor Überspannungen, die an dem Eingangs-/Ausgangskontakt auftreten und die einen Latch-up-Effekt in der Treiberschaltung bewirken können. Bei einer Erhöhung der Spannung an dem Eingangs-/Ausgangsknoten 3 über einen normalen Betriebspegel wird die untere Hälfte des Schutzschaltkreises bzw. ein Treibertransistor aktiviert. Bei einer Abnahme der Spannung an dem Eingangs-/Ausgangsknoten unter dem normalen Betriebspegel wird die obere Hälfte des Schutzschaltkreises bzw. ein komplementärer Treibertransistor aktiviert. Die Treibertransistoren sind jeweils mit einem weiteren Treibertransistor in einer Stromspiegelkonfiguration gekoppelt und weisen jeweils einen parasitären bipolaren Transistor auf. Bei einem positiven Spannungsüberschuss an dem Eingangs-/Ausgangsknoten 3 wird die mit der Basisgrenzschicht des parasitären bipolaren Transistors in Durchlassrichtung vorgespannt, wodurch sich ein Auslösestrom durch den Emitter ergibt, der von den Treibertransistoren zur Masse abgeleitet wird. Bei einem negativen Spannungsüberschuss an dem Eingangs-/Ausgangsknoten wird die Emitter-Basisgrenzschicht des dazu komplementären parasitären bipolaren Transistors in Durchlassrichtung vorgespannt, wodurch sich ein Auslösestrom durch den Emitter ergibt, der von den Transistoren geleitet wird und absorbiert wird. Die Emitter-Basisgrenzschichten der parasitären Transistoren besitzen eine Schwellenspannung, ab der die Transistoren in Durchlassrichtung vorgespannt sind.
  • Die DE 695 14 459 T2 beschreibt eine Schaltung zur Unterdrückung von Überspannung während des Betriebes von elektrischen Schaltkreisen.
  • Die US 6,078,487 beschreibt einen Schutzschaltkreis zum Schutz einer integrierten Schaltung vor Überspannung. Die Überspannung an einem Anschlusskontakt der integrierten Schaltung wird dabei erfasst und ein Schutzbauelement im Falle einer Überspannung durchgeschaltet, um die an dem Anschlusskontakt der integrierten Schaltung anliegende Überspannung an ein Bezugspotenzial abzuleiten, wobei die Überspannungsschutzschaltung passiv ist, wenn die integrierte Schaltung mit einer Versorgungsspannung versorgt wird.
  • Mit zunehmender Verkleinerung der Technologiestrukturgrößen stellen elektrostatische Entladungen (ESD: electro-static discharge) ein zunehmend größer werdendes Sicherheits- und Zuverlässigkeitsrisiko für die hergestellten integrierten Schaltungen dar. In integrierte Schaltungen werden daher Schutzschaltungen eingebaut, um Ausbeuteverluste bei der Montage oder Ausfälle der integrierten Schaltung beim Kunden zu verhindern. Die Überspannungen liegen dabei an Anschlusskontakten bzw. Pads der integrierten Schaltung an und bewirken einen ESD-Strom, der zu Zerstörungen, insbesondere der an dem Anschlusskontakt angeschlossenen Treiberschaltung führen kann.
  • 1 zeigt schematisch eine Treiberschaltung innerhalb einer I/O-Zelle der integrierten Schaltung, die an einen Anschlusskontakt bzw. ein Pad der integrierten Schaltung angeschlossen ist. Die Treiberschaltung besteht dabei typischerweise aus zwei komplementären Feldeffektransistoren, deren Gateanschlüsse mit der Logikschaltung innerhalb der integrierten Schaltung verbunden sind. Eine am Potentialknoten K auftretende Überspannung aufgrund einer elektrostatischen Entladung kann beispielsweise zu einer Zerstörung des Gateoxids bei den Feldeffekttransistoren führen.
  • 2 zeigt eine Schnittansicht durch den NMOS-Feldeffekttransistor bei der in 1 dargestellten Treiberschaltung nach dem Stand der Technik. Der NMOS-Feldeffekttransistor weist zwei N+-dotierte Drain- und Sour ceanschlussbereiche auf, wobei der Stromkanal zwischen den beiden n-dotierten Anschlussbereichen mittels der Gateelektrode G gesteuert wird. Der Stromkanal weist dabei eine Länge L und eine Kanalbreite W auf.
  • 3 zeigt eine Stromkennlinie des in 2 dargestellten NMOS-Feldeffekttransistors in Rückwärtsrichtung. Dabei liegt Source, Gate und Bulk auf Masse und am Drain wird positive Spannung angelegt (d. h., der Transistor sperrt). Die Stromspannungs-Kennlinie weist einen ausgeprägten Rücksprung auf, der durch das Einschalten des in 2 dargestellten parasitären Bipolartransistors T hervorgerufen wird. Ab einer Durchbruchspannung UBD (BD: break down) kommt es zu einem Avalancheffekt und der durch den NMOS-Feldeffekttransistor fließende Strom nimmt bis zum Erreichen der Triggerspannung Vt1 stark zu. Erreicht die an dem Anschlusskontakt Pad anliegende Spannung Vpad den Trigger-Spannungswert Vt1 schaltet der parasitäre Bipolartransistor T durch und es kommt zu einem Rücksprung (snap back) auf die Haltespannung UH. Die Triggerspannung Vt1 ist erreicht, wenn die Spannung Source-Bulk 0.7 V übersteigt. Dieser Spannungsabfall wird durch den Strom durch den parasitären Bulkwiderstand erzeugt. Aufgrund des Spannungsrücksprungs wird die Spannung am Anschlusskontakt an dem Potential verringert, so dass bei gleichen Strom die Spannung zunächst abnimmt. In Abhängigkeit von der Höhe des Drainwiderstandes RD steigt der Anschlusskontaktstrom Ipad anschließend weiter an. Je höher der Drainwiderstand RD, desto größer ist die Spannung bei der der maximal zulässige ESD-Strom I-ESDmax erreicht wird.
  • Eine zu hohe Triggerspannung Vt1 hat einen negativen Einfluss auf die ESD-Festigkeit und die ESD-Schutzwirkung der Bauelemente. Die Spannungsbegrenzung nimmt mit zunehmender Triggerspannung Vt1 ab, d.h. das Gateoxid des NMOS-Feldeffekttransistors kann durch eine hohe Spannung geschädigt werden, bevor der schützende parasitäre Bipolartransistor T einschaltet. Durch ein zu spätes Triggern zünden even tuell die zu schützenden Bauelemente vor dem Schutzelement und werden, sofern sie nicht durch weitere ESD-Schutzschaltungen abgesichert sind, durch den zu hohen ESD-Strom IESD zerstört.
  • 4 zeigt eine Treiberschaltung mit einer Multifingerstruktur nach dem Stand der Technik. Parallel zu dem NMOS-Treibertransistor sind weitere NMOS-Transistoren geschaltet, deren Gateanschlüsse an einem Bezugspotential, insbesondere Masse anliegen. Die parallel geschalteten Strompfade sollen eine gleichmäßige bzw. homogene Stromverteilung aufweisen. Der jeweilige Drain-Diffusionswiderstand RD bewirkt eine gleichmäßigere Stromverteilung zwischen den Fingern und dient zusätzlich der Strombegrenzung. Wird der Vorwiderstand RD durch einen eingebauten Dain-Diffusionswiderstand realisiert wird bei der Herstellung des Treibertransistors herkömmlicherweise ein um den Faktor 10 bis 30 größeres Diffusionsgebiet auf der Drainseite benötigt. Der Vorwiderstand RD benötigt daher zusätzliche Chipfläche, so dass die Kosten der Herstellung ansteigen. Im Falle einer Technologie mit silizidierten Diffusionsgebieten ist darüber hinaus eine zusätzliche Maske zur Herstellung notwendig, so dass sich auch hierdurch der Herstellungsprozess verteuert. Ein weiterer Nachteil des Vorwiderstandes RD besteht darin, dass sich die elektrische Charakteristik der Treiberschaltung verändert, insbesondere nimmt der Sättigungsstrom ab. Außerdem weist ein derartiges Element durch den zusätzlichen Spannungsabfall über den Serienwiderstand eine schlechtere Spannungsbegrenzung auf, dadurch sind parasitäre Durchbrüche (z. B. Gateoxid) möglich. Der Vorwiderstand RD in den verschiedenen Fingern der in 4 dargestellten Multifinger-Treiberschaltung wirkt zwar einer inhomogenen Stromverteilung in der Treiberschaltung entgegen, jedoch hat das Vorsehen der Vorwiderstände RD die oben genannten erheblichen Nachteile. Die Chipfläche nimmt aufgrund des Vorwiderstandes RD zu und die elektrische Charakteristik der Treiberschaltung ändert sich, wobei die Treiberleistung P aufgrund des abnehmenden Sättigungsstroms ab nimmt. Da das Drain-Diffusionsgebiet zusätzlich, wie in 2 schematisch dargestellt eine parasitäre Kapazität CD zum Substrat aufweist, bildet der Drain-Diffusionswiderstand RD mit der parasitären Kapazität CD ein RC-Glied, so dass die Grenzfrequenz der Treiberschaltung ebenfalls abnimmt.
  • Es wurde daher die in 5 dargestellte Überspannungsschutzschaltung nach dem Stand der Technik vorgeschlagen. Bei der in 5 dargestellten herkömmlichen Überspannungsschutzschaltung wird der Anschlusskontakt Pad zur integrierten Schaltung über einen Koppelkondensator CK direkt an den Gateanschluss des MOS-Transistors angeschlossen (in 5 beispielshaft für einen NMOS gezeigt). Die in 5 dargestellte Überspannungsschutzschaltung mit dynamischer RC-Kopplung weist die in 6 dargestellte Stromspannungs-Kennlinie auf. Dabei stellt die durchgezogene Linie die Stromspannungs-Kennlinie ohne RC-Kopplung und die gestrichelte Linie die Stromspannungs-Kennlinie mit RC-Kopplung dar. Tritt an dem Anschlusskontakt PAD ein Überspannungsimpuls auf, wird durch den Koppelkondensator CK das Gatepotential des NMOS-Treibertransistors nach oben gezogen, so dass der NMOS-Transistor zum Ableiten der Überspannung homogen durchschaltet. Der Drainwiderstand kann dadurch drastisch verringert werden, damit nimmt auch der Flächenbedarf und der zusätzliche Spannungsabfall ab.
  • Der Nachteil der in 5 dargestellten herkömmlichen Überspannungsschutzschaltung mit RC-Kopplung besteht darin, dass die Größe des Koppelkondensators CK und des Koppelwiderstandes RK genau auf die Form des ESD-Überspannungsimpulses abgestimmt sein muss (10 MHz – 1 GHz). Insbesondere bei sehr langen Überspannungsimpulsen kann es vorkommen, dass die RC-Kopplung überdimensioniert ist. Ein weiterer erheblicher Nachteil besteht darin, dass es zu einem unbeabsichtigten Einschalten der ESD-Schutzschaltung kommen kann. Bei sehr hohen Signalfrequenzen, die beispielsweise bei einigen hundert Megaherz liegen können, führen die Signalimpulse zu einer Auslösung der herkömmlichen ESD-Schutzschaltung, so dass die Treiberschaltung während des Betriebs ausfallen kann. Bei Schaltungsimpulsen mit sehr hohen Anstiegsflanken, die die gleiche Größenordnung wie die ESD-Überspannungsimpulse aufweisen, kann es somit zu einem unbeabsichtigten Einschalten der ESD-Schutzschaltung und einem Ausfall der gesamten integrierten Schaltung kommen.
    •
  • Es ist daher die Aufgabe der vorliegenden Erfindung eine Überspannungsschutzschaltung zu schaffen, die die oben dargestellten Nachteile vermeidet und die einen wirksamen Überspannungsschutz ohne Fehlauslösung auch bei sehr hohen Signalfrequenzen gewährleistet.
  • Diese Aufgabe wird erfindungsgemäß durch eine aktive Überspannungsschutzschaltung mit den im Patentanspruch 1 angegebenen Merkmalen gelöst.
  • Bei dem Schaltbauelement handelt es sich bei einer bevorzugten Ausführungsform der erfindungsgemäßen aktiven Überspannungsschutzschaltung um einen Transistor, dessen Steueranschluss durch die Überspannungsdetektionsschaltung angesteuert wird.
  • Das Schaltbauelement ist dabei vorzugsweise ein Feldeffekttransistor.
  • Bei einer alternativen Ausführungsform ist das Schaltbauelement ein Thyristor, dessen Steueranschluss durch die Überspannungsdetektionsschaltung angesteuert wird.
  • Die Überspannungsdetektionsschaltung schaltet das Schaltbauelement vorzugsweise durch, wenn die an dem Anschlusskontakt anliegende Spannung eine vorgegebene Schwellenspannung überschreitet.
  • Der Steueranschluss des in der Überspannungsdetektionsschaltung enthaltenen Schalttransistors weist vorzugsweise ein Potential auf, das zur Aktivierung der Überspannungsschutzschaltung frei schwebend bei dem Bezugspotential liegt, insbesondere wenn die integrierte Schaltung keine Versorgungsspannung erhält.
  • Der Anschlusskontakt der integrierten Schaltung ist vorzugsweise an eine Treiberschaltung angeschlossen.
  • Die Treiberschaltung weist dabei vorzugsweise zwei komplementäre Treibertransistoren, insbesondere Feldeffekttransistoren auf. Es können aber auch andere Treiberschaltungen damit geschützt werden, z. B. kaskodierte Transistoren oder Transistoren als Kapazitäten eingebaut.
  • Der Steueranschluss eines Treibertransistors ist vorzugsweise jeweils mit dem Schaltbauelement der Überspannungsschutzschaltung verbunden.
  • Die Treibertransistoren oder andere Padschaltungen sind vorzugsweise zwischen dem Anschlusskontakt und einem Bezugspotentialanschluss vorgesehen.
  • Beim Durchschalten des Bauelements schaltet der Treibertransistor den Anschlusskontakt an den Bezugspotentialanschluss, so dass die aufgetretene Überspannung abgeleitet wird.
  • Bei einer besonders bevorzugten Ausführungsform der erfindungsgemäßen Überspannungsschutzschaltung wird die Schwellenspannung durch die Anzahl der in Reihe geschalteten Diode innerhalb der Dioden-Reihenschaltung festgelegt.
    •
  • Im weiteren werden bevorzugte Ausführungsformen der erfindungsgemäßen Überspannungsschutzschaltung zur Erläuterung erfindungswesentlicher Merkmale unter Bezugnahme auf die beigefügten Figuren beschrieben.
  • Es zeigen:
  • 1 eine Treiberschaltung einer erfindungsgemäßen integrierten Schaltung nach dem Stand der Technik;
  • 2 eine Schnittansicht durch einen NMOS-Treiber-Feldeffekttransistor der in 1 dargestellten Treiberschaltung nach dem Stand der Technik;
  • 3 eine Stromspannungs-Kennlinie der in 1 dargestellten Treiberschaltung nach dem Stand der Technik;
  • 4 eine Treiberschaltung mit Multifingerstruktur nach dem Stand der Technik;
  • 5 eine Treiberschaltung mit RC-Kopplung nach dem Stand der Technik;
  • 6 eine Stromspannungs-Kennlinie der in 5 dargestellten Treiberschaltung nach dem Stand der Technik;
  • 7 ein beispielhaftes Schaltkreisdiagramm einer besonders bevorzugten Ausführungsform der erfindungsgemäßen aktiven Überspannungsschutzschaltung;
  • 8 eine Stromspannungskennlinie der erfindungsgemäßen Überspannungsschutzschaltung.
  • 7 zeigt einen Anschlusskontakt bzw. PAD 1 einer integrierten Schaltung an dem Überspannungen aufgrund elektrostatischer Entladungen auftreten können. Der Anschlusskontakt 1 der integrierten Schaltung ist über eine interne Signalleitung 2 mit einem Knoten 3 verbunden, der über eine Leitung 4 an einen Drainanschluss eines NMOS-Treiber-Transistors 5 an geschlossen ist. Der Sourceanschluss des NMOS-Treibertransistors 5 liegt über eine Leitung 6 an einem Bezugspotential, beispielsweise Masse an. Der NMOS-Treibertransistor 5 bildet einen Teil einer Treiberschaltung, die durch zwei komplementäre Treibertransistoren gebildet ist. Der NMOS-Treibertransistor 5 empfängt über eine Signalleitung 7 von einer Vortreiberstufe 8 das von der integrierten Schaltung abgegebene zu verstärkende Ausgangssignal. Die Vortreiberstufe 8 enthält hier beispielhaft ebenfalls zwei komplementäre Feldeffekttransistoren, nämlich einen PMOS-Feldeffekttransistor 9 und einen NMOS-Feldeffekttransistor 10. Die Gateanschlüsse der beiden Feldeffekttransistoren 9, 10 sind über eine Signalleitung 11 mit einer weiteren Vortreiberstufe 12 der integrierten Schaltung verbunden. Die Vortreiberstufe 12 weist zwei komplementäre Feldeffekttransistoren 13, 14 auf, deren Gateanschlüsse an einer Signalleitung 15 anliegen. Die Signalleitung 15 schwebt frei im ausgebauten Zustand der integrierten Schaltung in der Nähe des Bezugspotential VSS.
  • Die integrierte Schaltung weist zu ihrem Schutz vor einer Überspannung an dem Anschlusskontakt 1 eine aktive Überspannungsschutzschaltung 16 auf. Die Überspannungsschutzschaltung 16 enthält bei der in 7 dargestellten bevorzugten Ausführungsform einen zu dem Treibertransistor 5 komplementären PMOS-Feldeffekttransistor 17 auf dessen Gateanschluss 18 über eine Leitung 19 im eingebauten Zustand der integrierten Schaltung, d.h. im Betriebsfall, mit einer positiven Versorgungsspannung VDD versorgt wird. Der PMOS-Feldeffekttransistor 17 weist einen Drainanschluss 20 auf, der über eine Leitung 21 mit einem Kathodenanschluss einer Diode 22 verbunden ist. Der Anodenanschluss der Diode 22 liegt über eine Leitung 23 an einem Knoten 24 an, der über eine Leitung 25 an einem Anschluss 26 der aktiven Überspannungsschutzschaltung 16 anliegt. Der Anschluss 26 der Überspannungsschutzschaltung 16 ist über eine Leitung 27 mit dem Knoten 3 verbunden. Der Sourceanschluss 28 des PMOS- Feldeffekttransistors 17 liegt über eine Leitung 29 an einem Knoten 30 an, der über eine Leitung 31 an einen Widerstand 32 angeschlossen ist. Der Widerstand 32 liegt über eine Leitung an einem Bezugspotentialanschluss 34 der Überspannungsschutzschaltung 16 an.
  • Neben dem PMOS-Feldeffekttransistor 17 enthält die Überspannungsschutzschaltung 16 einen NMOS-Feldeffekttransistor 35 dessen Gateanschluss 36 über eine Leitung 37 an dem Knoten 30 angeschlossen ist. Der NMOS-Transistor 35 besitzt einen Drainanschluss 38, der über eine Leitung 39 und einen Widerstand 40 sowie eine Leitung 41 an dem Knoten 24 angeschlossen ist. Der NMOS-Feldeffekttransistor 35 weist ferner einen Sourceanschluss 42 auf, der über eine Leitung 43 an einem Anschluss 44 der Überspannungsschutzschaltung 16 anliegt. Der Gateanschluss 36 des NMOS-Transistors 35 liegt über eine Leitung 45, einen Anschluss 46 und eine Leitung 47 an einem Gatanschluss 48 eines weiteren NMOS-Feldeffekttransistors 49 an, dessen Drainanschluss 50 an die Gateanschlüsse der beiden Feldeffekttransistoren 9, 10 angeschlossen ist und dessen Sourceanschluss 51 über eine Leitung 52 an einem Bezugspotential anliegt.
  • Im weiteren wird die Funktionsweise der in 7 dargestellten Überspannungsschutzschaltung gemäß der Erfindung erläutert. Im Normalbetrieb wird die integrierte Schaltung, die beispielsweise auf eine Platine eingebaut ist, mit einer positiven Versorgungsspannung VDD versorgt, so dass an dem Gateanschluss 18 des PMOS-Feldeffekttransistors 17 eine positive Spannung anliegt. Der PMOS-Feldeffekttransistor 17 sperrt in diesem Falle, so dass die ESD-Schutzschaltung 16 passiv ist. Wird die integrierte Schaltung nicht mit einer positiven Versorgungsspannung VDD versorgt, insbesondere im nicht eingebauten Zustand und besteht somit die Gefahr einer Überspannung aufgrund einer elektrostatischen Entladung liegt das Gatepotential 18 des PMOS-Feldeffekttransistors 17 freischwebend etwa bei einem Bezugspotential. Für einen Überspannungs fall ist der PMOS-Feldeffekttransistor 17 zur Aktivierung der ESD-Schutzschaltung 16 durchgeschaltet. Tritt an dem Anschlusskontakt 1 in diesem Falle eine Überspannung auf, die höher ist als eine vorgegebene Schwellenspannung, gelangt die Überspannung über den durchgeschalteten PMOS-Feldeffekttransistor 17 zu dem Gateanschluss 36 des NMOS-Feldeffekttransistors 35 innerhalb der Überspannungsschutzschaltung 16. Bei detektierter Überspannung schaltet der NMOS-Feldeffekttransistor 35 durch, so dass über den Widerstand 40 die an dem Anschlusskontakt 1 anliegende Überspannung an den Gateanschluss des Treibertransistors 5 angelegt wird, der zum Ableiten der Überspannung an das Bezugspotential VSS durchschaltet. Ferner wird über die Leitung 47 der NMOS-Feldeffekttransistor 48 durchgeschaltet, der die Leitung 11 auf das Bezugspotential Vss (Masse) zieht. Dies bewirkt, dass der NMOS-Feldeffekttransistor 10 sperrt. Dadurch ist gewährleistet, dass der Gateanschluss des Treibertransistors 5 im ESD-Überspannungsfall durch die Vortreiberstufe 8 nicht auf Masse gezogen wird und somit das notwendige Ableiten der Überspannung verhindert wird. Der Widerstand 32 innerhalb der Überspannungsschutzschaltung 16 bildet mit dem Kanalwiderstand des PMOS-Feldeffekttransistors 17 und dem Durchlasswiderstand der Diode 22 einen Spannungsteiler. Der Spannungsteiler teilt die auftretende Überspannung herunter, so dass der NMOS-Feldeffekttransistor 35 und der PMOSfeldeffekttransistor 17 im ESD-Fall nicht zerstört wird.
  • Die ESD-Überspannungsschutzschaltung 16 wird ausgelöst, wenn die an dem Anschlusskontakt 1 anliegende Spannung einen bestimmten Spannungschwellenwert überschreitet. Dieser Spannungsschwellenwert wird durch die Summe der Durchlassspannungen der Dioden 22, der Kanalspannung des PMOS-Feldeffekttransistors 17 und des Widerstandswertes des Widerstandes 32 und die Schwellenspannung des NMOS-Feldeffekttransistors 35 gebildet. Bei der in 7 dargestellten Ausführungsform ist lediglich eine Diode 22 zur Einstellung der Schwellenspannung geschaltet. Bei alternativen Ausführungsformen können weitere Dioden 22 in Reihe geschaltet werden, so dass entsprechend der Anzahl n der in Reihe geschalteten Dioden 22 die Schwellenspannung zum Auslösen des aktiven Überspannungsschutzes gemäß den gewünschten Anforderungen an den Überspannungsschutz und der Schaltung beliebig festgelegt werden kann.
  • 8 zeigt eine Stromspannungskennlinie eines NMOS-Transistors in Rückwärtsrichtung mit einer Gatespannung von 1,2 V und einem Gateanschluss auf dem Bezugspotential Vss mit einer Gatespannung von 0 V. Wie man der 8 entnehmen kann, reicht eine Gatespannung von etwa 1 V aus, um einen ausgeprägten Rückstrom fast vollständig zu vermeiden. Durch Ansteuerung des Treibertransistors 5 mittels der erfindungsgemäßen Überspannungsschutzschaltung 16 wird die Triggerspannung Vt1 im ESD-Überspannungsfall drastisch abgesenkt. Damit sinkt UMF und IMF und es kann auf einen Vorwiderstand in den Treiberstrukturen verzichtet werden. Dadurch ist ein signifikanter Flächengewinn möglich, ferner können evtl. notwendige Prozeßschritte eingespart werden.
  • Die Überspannungsschutzschaltung 16 enthält eine Überspannungsdetektionsschaltung zur Erfassung der an dem Anschlusskontakt 1 anliegenden Überspannung. Die aus dem PMOS-Feldeffekttransistor 17 und den in Reihe geschalteten Dioden 22 und dem Wiederstand 32 bestehende Überspannungsdetektionsschaltung vergleicht die an dem Anschlusskontakt 1 anliegende Überspannung mit der schaltungstechnisch vorgegebenen intrinsischen Schwellenspannung und aktiviert das Schaltbauelement 35 bei erfasster Überspannung, um die an dem Anschlusskontakt 1 anliegende Überspannung mittels des Treibertransistors 5 an das Bezugspotential abzuleiten.
  • Bei der in 7 dargestellten Ausführungsform ist das Schaltbauelement ein NMOS-Feldeffekttransistor. Bei alternativen Ausführungsformen der erfindungsgemäßen Überspannungsschutzschaltung 16 können andere aktive Schaltbauelemente, beispielsweise ein Thyristor oder ein PMO S eingesetzt werden, dessen Steueranschluss durch die Überspannungsdetektionsschaltung angesteuert wird. Die erfindungsgemäße Überspannungsschutzschaltung 16 hat den Vorteil, dass sie auch bei überspannungstoleranten Anschlusskontakten bzw. Pads eingesetzt werden kann.
    • 1
    Anschlusskontakt
    2
    Leitung
    3
    Knoten
    4
    Leitung
    5
    Treibertransistor
    6
    Leitung
    7
    Leitung
    8
    Vortreiberstufe
    9
    PMOS-Feldeffekttransistor
    10
    NMOS-Feldeffekttransistor
    11
    Leitung
    12
    Vortreiberstufe
    13
    PMOS-Feldeffekttransistor
    14
    NMOS-Feldeffekttransistor
    15
    Leitung
    16
    Überspannungsschutzschaltung
    17
    PMOS-Feldeffekttransistor
    18
    Gateanschluss
    19
    Leitung
    20
    Drainanschluss
    21
    Leitung
    22
    Diode
    23
    Leitung
    24
    Knoten
    25
    Leitung
    26
    Anschluss
    27
    Leitung
    28
    Drainanschluss
    29
    Leitung
    30
    Knoten
    31
    Leitung
    32
    Widerstand
    33
    Leitung
    34
    Anschluss
    35
    NMOS-Feldeffekttransistor
    36
    Gateanschluss
    37
    Leitung
    38
    Drainanschluss
    39
    Leitung
    40
    Widerstand
    41
    Leitung
    42
    Sourceanschluss
    43
    Leitung
    44
    Anschluss
    45
    Leitung
    46
    Anschluss
    47
    Leitung
    48
    Gateanschluss
    49
    NMOS-Feldeffekttransistor
    50
    Drainanschluss
    51
    Sourceanschluss
    52
    Leitung

Claims (13)

  1. Aktive Überspannungsschutzschaltung (16) zum Schutz einer integrierten Schaltung vor einer an einem Anschlusskontakt (1) der integrierten Schaltung anliegenden Überspannung mit: (a) einer Überspannungsdetektionsschaltung (17, 22, 32) zur Erfassung der an dem Anschlusskontakt (1) anliegenden Überspannung; und (b) einem Schaltbauelement (35), das von der Überspannungsdetektionsschaltung (17, 22, 32) bei erfasster Überspannung durchgeschaltet wird, um die an dem Anschlusskontakt (1) anliegende Überspannung an ein Bezugspotential abzuleiten oder um deren Ableitung zu veranlassen, (c) wobei die Überspannungsdetektionsschaltung (17, 22, 32) einen Schalt-Feldeffekttransistor (17) aufweist, dessen Steueranschluss (18) zur Abschaltung der Überspannungsschutzschaltung (16) an eine Versorgungsspannung angeschlossen ist, wenn die integrierte Schaltung mit der Versorgungsspannung (VDD) versorgt wird, (d) wobei der Schalt-Feldeffekttransistor (17) einen Sourceanschluss aufweist, der über eine aus mindestens einer Diode (22) bestehenden Diodenreihenschaltung mit dem Anschlusskontakt (1) der integrierten Schaltung verbunden ist, und einen Drainanschluss (28) aufweist, der mit dem Steueranschluss (36) des Schaltbauelements (35) und der über einen Widerstand (32) mit einem Bezugspotentialanschluss (34) verbunden ist.
  2. Aktive Überspannungsschutzschaltung nach Anspruch 1, dadurch gekennzeichnet, dass das Schaltbauelement (35) ein Transistor ist, dessen Steueranschluss durch die Überspannungsdetektionsschaltung (17, 22, 32) angesteuert wird.
  3. Aktive Überspannungsschutzschaltung nach Anspruch 2, dadurch gekennzeichnet, dass das Schaltbauelement (35) ein Feldeffekttransistor ist.
  4. Aktive Überspannungsschutzschaltung nach Anspruch 1, dadurch gekennzeichnet, dass das Schaltbauelement (35) ein Thyristor ist, dessen Steueranschluss durch die Überspannungsdetektionsschaltung (17, 22, 32) angesteuert wird.
  5. Aktive Überspannungsschutzschaltung nach Anspruch 1, dadurch gekennzeichnet, dass das Potential des Steueranschlusses (18) des in der Überspannungsdetektionsschaltung (17, 22, 32) enthaltenen Schalt-Feldeffekttransistors (17) zur Aktivierung der Überspannungsschutzschaltung (16) freischwebend bei einem Bezugspotential liegt, wenn die integrierte Schaltung keine Versorgungsspannung (VDD) erhält.
  6. Aktive Überspannungsschutzschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Anschlusskontakt (1) der integrierten Schaltung an eine Treiberschaltung angeschlossen ist.
  7. Aktive Überspannungsschutzschaltung nach Anspruch 6, dadurch gekennzeichnet, dass die Treiberschaltung zwei komplementäre Treibertransistoren aufweist.
  8. Aktive Überspannungsschutzschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Steueranschluss eines Treibertransistors (5) mit dem Schaltbauelement (35) der Überspannungsschutzschaltung verbunden ist.
  9. Aktive Überspannungsschutzschaltung nach Anspruch 8, dadurch gekennzeichnet, dass der Treibertransistor (5) zwischen dem Anschlusskontakt (1) und einem Bezugspotentialanschluss vorgesehen ist.
  10. Aktive Überspannungsschutzschaltung nach Anspruch 9, dadurch gekennzeichnet, dass der Treibertransistor (5) bei Durchschalten des Schutzbauelements (35) den Anschlusskontakt (1) an den Bezugspotentialanschluss zum Ableiten der aufgetretenen Überspannung schaltet.
  11. Aktive Überspannungsschutzschaltung nach Anspruch 1, dadurch gekennzeichnet, dass eine Schwellenspannung zum Durchschalten des Schaltbauelements (1) durch die Anzahl der in Reihe geschalteten Dioden (22) innerhalb der Diodenreihenschaltung festgelegt ist.
  12. Treiberschaltung zum Treiben eines Signals mit einer aktiven Überspannungsschutzschaltung nach einem der vorangehenden Ansprüche 1 bis 11.
  13. Integrierte Schaltung mit einer Vielzahl von Anschlusskontakten (1), die jeweils an eine aktive Überspannungsschutzschaltung nach einem der vorangehenden Ansprüche 1 bis 11 angeschlossen sind.
DE2001128740 2001-06-13 2001-06-13 Aktive Überspannungsschutzschaltung Expired - Fee Related DE10128740B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001128740 DE10128740B4 (de) 2001-06-13 2001-06-13 Aktive Überspannungsschutzschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001128740 DE10128740B4 (de) 2001-06-13 2001-06-13 Aktive Überspannungsschutzschaltung

Publications (2)

Publication Number Publication Date
DE10128740A1 DE10128740A1 (de) 2003-03-06
DE10128740B4 true DE10128740B4 (de) 2006-07-06

Family

ID=7688184

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001128740 Expired - Fee Related DE10128740B4 (de) 2001-06-13 2001-06-13 Aktive Überspannungsschutzschaltung

Country Status (1)

Country Link
DE (1) DE10128740B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11575254B2 (en) 2019-11-19 2023-02-07 Stmicroelectronics International N.V. Overvoltage protection circuit for a PMOS based switch

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208719A (en) * 1991-08-20 1993-05-04 Vlsi Technology, Inc. Output pad electrostatic discharge protection circuit for mos devices
US5729419A (en) * 1995-11-20 1998-03-17 Integrated Device Technology, Inc. Changed device model electrostatic discharge protection circuit for output drivers and method of implementing same
DE19738181A1 (de) * 1997-03-03 1998-09-24 Nat Semiconductor Corp Schutzschaltkreis für integrierte Schaltungen
US5910874A (en) * 1997-05-30 1999-06-08 Pmc-Sierra Ltd. Gate-coupled structure for enhanced ESD input/output pad protection in CMOS ICs
US6078487A (en) * 1992-03-31 2000-06-20 Digital Equipment Corporation Electro-static discharge protection device having a modulated control input terminal
DE69514459T2 (de) * 1994-09-12 2000-07-06 Harris Corp., Melbourne Schutzschalter und Spannungsbegrenzungsschaltung
WO2001011685A1 (en) * 1999-08-06 2001-02-15 Sarnoff Corporation Double triggering mechanism for achieving faster turn-on

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208719A (en) * 1991-08-20 1993-05-04 Vlsi Technology, Inc. Output pad electrostatic discharge protection circuit for mos devices
US6078487A (en) * 1992-03-31 2000-06-20 Digital Equipment Corporation Electro-static discharge protection device having a modulated control input terminal
DE69514459T2 (de) * 1994-09-12 2000-07-06 Harris Corp., Melbourne Schutzschalter und Spannungsbegrenzungsschaltung
US5729419A (en) * 1995-11-20 1998-03-17 Integrated Device Technology, Inc. Changed device model electrostatic discharge protection circuit for output drivers and method of implementing same
DE19738181A1 (de) * 1997-03-03 1998-09-24 Nat Semiconductor Corp Schutzschaltkreis für integrierte Schaltungen
US5910874A (en) * 1997-05-30 1999-06-08 Pmc-Sierra Ltd. Gate-coupled structure for enhanced ESD input/output pad protection in CMOS ICs
WO2001011685A1 (en) * 1999-08-06 2001-02-15 Sarnoff Corporation Double triggering mechanism for achieving faster turn-on

Also Published As

Publication number Publication date
DE10128740A1 (de) 2003-03-06

Similar Documents

Publication Publication Date Title
DE69622465T2 (de) Verfahren und Apparat zum Koppeln verschiedener, unabhängiger on-Chip-Vdd-Busse an eine ESD-Klemme
DE19533958C2 (de) Schutzschaltung gegen elektrostatische Entladungen enthaltend eine Kondensatorschaltung
EP1019964B1 (de) Integrierte halbleiterschaltung mit schutzstruktur zum schutz vor elektrostatischer entladung
DE102013205472B4 (de) Klemmschaltung
DE102007040875B4 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen
DE69232257T2 (de) Durch Verarmung kontrollierte Isolationsstufe
DE102017112963B4 (de) Schaltungen, Einrichtungen und Verfahren zum Schutz vor transienten Spannungen
DE102018103011A1 (de) Verteilte schalter zum unterdrücken von durch transiente-elektrische-überlast induziertes blockieren
WO2005078798A2 (de) Schaltungsanordnung und verfahren zum schutz einer integrierten halbleiterschaltung
DE102005013686A1 (de) ESD-Schutzschaltung mit skalierbarer Stromfestigkeit und Spannungsfestigkeit
EP0387797B1 (de) Monolithisch integrierbare Transistorschaltung zum Begrenzen von positiver Überspannung
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
DE10139956A1 (de) ESD Schutz für CMOS-Ausgangsstufe
DE112004002717B4 (de) Pufferschaltung und Pufferschaltungsanordnung mit elektrostatischem Entladeschutz
DE10216015A1 (de) Überspannungsschutzschaltung
DE10228337A1 (de) Halbleitervorrichtung mit einer ESD-Schutzvorrichtung
EP0401410A1 (de) Schaltungsanordnung zum Schutz elektronischer Schaltungen vor Überspannung
EP1189284A1 (de) Anordnung zur Verbesserung des ESD-Schutzes bei einem CMOS Buffer
DE68916192T2 (de) Ausgangspuffer einer integrierten Schaltung mit einem verbesserten ESD-Schutz.
DE19738181C2 (de) Schutzschaltkreis für integrierte Schaltungen
DE69031562T2 (de) Durch eine niedrige spannung auslösbare rückstellungsanordnung
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
DE10216080B4 (de) Halbleiter-Bauelement mit Niederimpedanzbereich zum Verpolungsschutz
DE10128740B4 (de) Aktive Überspannungsschutzschaltung
DE112016005060T5 (de) Zündvorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee