DE19742019A1 - Verfahren und Schaltungsanordnung zur Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern - Google Patents

Description

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern, wie beispielsweise an Insulated-Gate-Bipolar-Transistoren, kurz IGBTs, die in zunehmendem Maße als Leistungsschalter in der Umrichtertechnik eingesetzt werden. Während des Schaltvorganges vom leitenden in den gesperrten Zustand des Leistungshalbleiterschalters treten zwischen Kollektor und Emitter Überspannungen auf, die durch Streuinduktivitäten im zu schaltenden Stromkreis verursacht werden und im ungünstigen Fall zur Zerstörung des Leistungshalbleiterschalters führen können.

Zwar werden zum Schutz gegen Überspannungen die Streuinduktivitäten durch günstige Ausbildung und Führung der Leitungen im zu schaltenden Stromkreis gering gehalten, dennoch müssen schaltungstechnische Maßnahmen getroffen werden, um die Überspannungen zu begrenzen. So ist es bekannt, zwischen Gate und Kollektor eines IGBTs zur sogenannten aktiven Überspannungsbegrenzung mindestens eine Z-Diode zu schalten, vgl. Zwanziger, Peter: IGBT-Einsatztechnik in Umrichtern, ETG-Fachbericht 39, Seite 271-272, Vortrag auf der ETG-Fachtagung am 13./14.05.1992 in Bad Nauheim. Wird bei einem Schaltvorgang die Spannungsspitze größer als die Z-Spannung, so fließt ein Strom über die Z-Diode zum Gate- Anschluß des IGBTs und steuert diesen kurzzeitig in den leitenden Zustand, so daß somit die Spannungsspitze abgebaut wird. Jedoch ist es aufgrund der Herstellungstoleranzen und der Temperaturkoeffizienten der Z-Dioden nur sehr ungenau möglich, eine Spannungsbegrenzung auf einen bestimmten Wert zu erzielen. Insbesondere bei Hochleistungsbauelementen zeigt sich zusätzlich, daß verursacht durch die parasitaren Parameter der Zusatzbeschaltung, beispielsweise durch den dynamischen Widerstand der Z-Dioden, eine Begrenzung der Überspannungen beim Schaltvorgang auf das Niveau der Z-Spannungen nicht möglich ist.

Mit der Erfindung soll nun die Aufgabe gelöst werden, ein Verfahren und eine Schaltungsanordnung zur Begrenzung von Überspannungen anzugeben, mit denen die Sperrspannung eines Leistungshalbleiterschalters möglichst voll ausgenutzt werden kann.

Diese Aufgabe wird durch das im ersten Anspruch angegebene Verfahren und durch die im zweiten Anspruch angegebene Schaltungsanordnung gelöst.

Das Wesen der Erfindung besteht darin, daß ausgehend von der bekannten Beschaltung der Gate-Kollektor-Strecke mit Z-Dioden während des Schaltvorganges eine dynamische Absenkung der Z-Spannung erfolgt, indem von der zwischen Gate und Kollektor angeordneten Reihenschaltung von spannungsbegrenzenden Schaltelementen mindestens eines der spannungsbegrenzenden Schaltelemente kurzgeschlossen wird.

Die Erfindung wird nunmehr an einem Ausführungsbeispiel erläutert. In der dazugehörigen Zeichnung zeigen

Fig. 1 ein Schaltbild der erfindungsgemäßen Schaltungsanordnung und

Fig. 2 ein Diagramm des zeitlichen Verlaufs der Kollektor-Emiffer- Spannung eines Leistungshalbleiters nach dem Stand der Technik und gemäß Erfindung.

Gemäß Fig. 1 besteht die Schaltungsanordnung aus einem Leistungshalbleiterschalter V1, im folgenden IGBT V1 genannt, einer Reihenschaltung aus Z-Dioden V4, VS, V6, V7, V8, V9 und einer antiseriellen Sperrdiode V11 wie sie aus dem Stand der Technik bekannt ist und aus einem ersten Feldeffekttransistor V2, einem zweiten Feldeffekttransistor V3, einer weiteren Z-Diode V10 sowie aus einem ersten Widerstand R1 und einem zweiten Widerstand R2.

Die Z-Dioden-Reihenschaltung V4, V5, V6. . .Vn kann aus einer beliebigen Anzahl von Z-Dioden bestehen. Parallel zu den beiden letzten Z-Dioden der Reihenschaltung V8, V9 liegt eine Schaltungsanordnung mit der der zweite Feldeffekttransistor V3, der parallel zu der letzten Z-Diode V9 der Reihenschaltung liegt, derart angesteuert wird, daß er die letzte Z-Diode V9, deren Z-Spannung frei wählbar ist, kurzschließt. Die Z-Spannung der letzten Z-Diode V9 wird so dimensioniert, daß sich die Überspannung am IGBT1 beim Schaltvorgang aus der Summe der Z-Spannungen der Z-Dioden der Reihenschaltung V4, V5, V6, V7, V8, V9 ergibt. Diese Summe der Z- Spannungen ist somit die Ansprechspannung der Schaltungsanordnung zur Begrenzung der Überspannung, während die Begrenzungsspannung sich bei kurzgeschlossener letzter Z-Diode V9 durch die Summe der Z- Spannungen der verbleibenden Z-Dioden V4, VS, V6, V7, V8 und der- praktisch jedoch vernachlässigbaren - Gate-Emitter-Spannung des IGBT V1 ergibt.

Die Wirkungsweise der erfindungsgemäßen Schaltungsanordnung zwischen den Punkten P1 und P2 ist mit der einer extrem schnell schaltenden Zweirichtungs-Thyristordiode, einem DIAC, Diode Alternating Current Switch, vergleichbar. Allerdings sind diese Schaltelemente für die hier erforderlichen Bedingungen bisher nicht verfügbar.

In Fig. 2 ist die Zeitfunktion der Kollektor-Emitterspannung des IGBT V1 dargestellt. Bei einer Schaltungsanordnung nach dem bekannten Stand der Technik durchläuft die Funktion ein Maximum bei U_CEmax, durchgezogene Linie in Fig. 2. Mit der erfindungsgemaßen Schaltungsanordnung wird eine Begrenzung der Kollektor-Emitterspannung auf den Wert U_z erreicht, wobei sich U_z als Summe der Z-Spannungen der Reihenschaltung aus V4, V5, V6, V7 und V8 ergibt. Dieser Zeitverlauf ist im Bereich Uz durch eine unterbrochene Linie in Fig. 2 dargestellt.

Claims (2)

1. Verfahren zur Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern (V1), bei denen zwischen Gateanschluß (G) oder Basisanschluß und Kollektoranschluß (K) eine Reihenschaltung aus mindestens zwei spannungsbegrenzenden Schaltelementen (V4, V5, V6, V7, V8, V9) und einer antiseriellen Sperrdiode (V11) angeordnet ist, dadurch gekennzeichnet, daß während des Schaltvorganges vom leitenden in den gesperrten Zustand des Leistungshalbleiterschalters (V1) mindestens eines der spannungsbegrenzenden Schaltelemente (V9) der Reihenschaltung kurzgeschlossen wird.

2. Schaltungsanordnung zur Durchführung des Verfahrens, dadurch gekennzeichnet, daß zu mindestens einem der spannungsbegrenzenden Schaltelemente (V9) die Drain-Source-Strecke eines zweiten Feldeffekttransistors (V3) parallel geschaltet ist, dessen Gate an dem Drain-Anschluß eines ersten Feldeffekttransistors (V2) liegt, von dem der zweite Feldeffekttransistor V3) angesteuert wird.