Halbleiter-Schaltungsanordnung, insbesondere für Zündungs- Verwendungen, und Verwendung
STAND DER TECHNIK
Die vorliegende Erfindung betrifft eine Halbleiter-Schal- tungsanordnung, insbesondere für Zündungsverwendungen.
Obwohl auch auf andere ähnliche Halbleiterbauelemente anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf einen vertikalen IGBT (Insulated Gate Bipolar Transistor) für Zündungsverwendungen erläutert.
Allgemein werden die IGBTs als Leistungsschalter im Bereich von einigen hundert bis einigen tausend Volt Sperrspannung eingesetzt. Insbesondere ist der Einsatz von solchen IGBTs als Zündtransistor, d.h. als Schalter auf der Primärseite einer Zündspule, von besonderem Interesse.
Die Struktur eines vertikalen IGBT ist ähnlich derjenigen eines VDMOS-Transistors, allerdings mit dem Unterschied, dass auf seiner Anodenseite ein p+-Emitter anstelle eines n+-Substrats bei dem VDMOS-Transistor angeordnet ist. Aus der DE 31 10 230 C3 ist ein vertikales MOSFET-Bauelement mit der Grundstruktur eines vertikalen IGBT bekannt.
Prinzipiell lassen sich dabei zwei Typen des vertikalen IGBT bzw. V-IGBT unterscheiden, nämlich der sog. Punch- Through-IGBT (PT) und der sog. Non-Punch-Through-IGBT (NPT) , wie beispielsweise in Laska et al., Solid-State- Electronics, Band 35, Nr. 5, Seiten 681-685, beschrieben.
Anhand von Fig. 6 werden nachstehend die Grundeigenschaften dieser beiden IGBT-Typen beschrieben.
Fig. 6 zeigt eine schematische Querschnittsdarstellung eines bekannten PT- bzw. NPT-IGBT, welcher allgemein das Bezugszeichen 100 trägt.
Ein PT-IGBT wird üblicherweise auf einem dicken, p+-dotier- ten Substrat mit einer epitaktisch aufgebrachten n- Bufferschicht 140 und einem ebenfalls epitaktisch aufgebrachten n~-Driftgebiet 104 hergestellt. Da die Dicke des n"-Driftgebiets 104 für einen möglichst geringen Durchlass- Spannungsabfall geringer gewählt wird, als es die Weite der Raumladungszone im n"-Driftgebiet 104 bei der gewünschten Sperrfähigkeit erfordert, dient die n-Bufferschicht 140 dazu, ein Durchgreifen der Raumladungszone zum im Substrat vorgesehenen rückseitigen p+-Emitter 105 zu vermeiden. Um trotz eines guten p+-Emitters 105 ein schnelles Abschalten des Stromes zu erzielen, wird die Trägerlebensdauer über ein life-time-killing, beispielsweise mittels Bestrahlung, klein gehalten und/oder die Dotierung der n-Bufferschicht 140 entsprechend hoch gewählt. Da die Durchlassspannung mit
zunehmender Dotierungsdosis der n-Bufferschicht 140 größer wird, ist ein guter Kompromiss zwischen Durchlass- und Abschaltverhalten mit einer hochdotierten dünnen n-Buffer- schicht 140 zu erzielen.
Ein NPT-IGBT lässt sich aus dem PT-IGBT dadurch ableiten, dass die n-Bufferschicht 140 entfällt und die Dicke des Driftgebiets 104 größer gewählt wird, als es die Weite der Raumladungszone bei der gewünschten Sperrfähigkeit erfor- dert. Der NPT-IGBT wird üblicherweise auf einem niedrigdotierten Substrat mit hoher Ladungsträgerlebensdauer hergestellt, wobei nach Einbringen der Diffusionsprofile auf der Wafervorderseite ein flacher p+-Emitter 105 mit nur wenigen μm Eindringtiefe (sehr viel kleiner als 20 μm) und schlech- tem Emitterwirkungsgrad auf der Waferrückseite hergestellt wird. Ein derartiger transparenter p+-Emitter 105 dient dazu, ein schnelles Abschalten des Stroms im dynamischen Betrieb des Bauelements mit dem Ziel zu gewährleisten, die Abschaltverluste klein zu halten. Um trotz des schlechten p+-Emitters 105 befriedigende Durchlasseigenschaften zu erzielen, muss die Trägerlebensdauer im n"-Driftgebiet 104 möglichst hoch gewählt werden, und ferner ist die Dicke des n~-Driftgebiets 104 unter Berücksichtigung der gewünschten Sperrfähigkeit des Bauelements möglichst gering zu wählen.
Vorderseitig setzen sich ein PT- bzw. NPT-IGBT aus einem aktiven Gebiet 130 und einem Randabschlussgebiet 150 zusammen, wobei letzteres die gewünschte Sperrfähigkeit zum Rand des Chips hin gewährleistet. Das aktive Gebiet 130 setzt
sich aus einer Vielzahl parallel geschalteter zellen- oder streifenförmiger MOS-Steuerköpfe 106, 107, 108 zusammen. Diese MOS-Steuerköpfe 106, 107, 108 werden später im Zusammenhang mit der Funktionsweise von vertikalen IGBTs näher erläutert.
Die MOS-Steuerköpfe 106, 107, 108 erhält man durch fortgesetzte Spiegelung der in Fig. 6 zwischen den Schnitten AA' und BB' dargestellten Halbzelle am Schnitt AA' . Im Randbe- reich 150 sind zum Erreichen der gewünschten Sperrfähigkeit Feldplattenstrukturen üblich. Diese bestehen üblicherweise aus einer als Metallfeldplatte ausgebildeten Kathode 101, einer über die nicht gezeigte dritte Dimension damit elektrisch verbundenen Polysiliziumfeldplatte 153a, einer mit einem n+-Kanalstopper 155 verbundenen Metallisierung 152 und einer über die nicht gezeigte dritte Dimension mit der Metallisierung 152 elektrisch verbundenen Polysiliziumfeldplatte 153b. Weiterhin bezeichnet Bezugszeichen 159 ein Feldoxid und Bezugszeichen 110 ein Zwischendielektrikum, das abgesehen von gezielten Kontaktierungen dazu dient, die Metallisierungsebene elektrisch von der Polysiliziumebene zu isolieren.
Nachfolgend wird zunächst die Funktionsweise eines NPT- bzw. PT-IGBT im Durchlassfall näher erläutert.
Ein nur mittels einer dünnen Gateoxidschicht 109 vom Halbleiterkörper isoliertes, üblicherweise aus Polysilizium bestehendes Gate 103 wird gegenüber der Kathode 101 auf ein
Potential oberhalb der Schwellspannung der MOS-Steuerköpfe 106, 107, 108 gebracht. Daraufhin wird im Bereich des p- Bodygebiets 108 ein Inversionskanal an der Halbleiteroberfläche unter dem Gate 103 erzeugt, woraufhin sich die Halb- leiteroberfläche im Bereich des n~-Driftgebiets 104 im Zustand der Akkumulation befindet. Bei einer gegenüber der Kathode 101 positiven Spannung an der Anode 102 werden Elektronen über das n+-Sourcegebiet 106, den influenzierten MOS-Kanal und die Akkumulationsschicht in das n"-Drift- gebiet 104 injiziert. Daraufhin injiziert der anodenseitige p+-Emitter 105 Löcher, wodurch das n~-Driftgebiet 104 derart von Ladungsträgern überschwemmt wird, dass seine Leitfähigkeit im aktiven Gebiet 130 und benachbarten Teilen des Randabschlusses 150 erhöht wird. Diese Teile befinden sich bei üblichen Durchlassstromdichten in Hochinjektion. Dadurch ist ein IGPT mit einer Sperrfähigkeit ab ca. 150 - 200 V in der Lage, höhere Stromdichten mit einem kleineren Spannungsabfall zwischen Anode und Kathode zu führen als ein MOS-Transistor mit gleicher Durchbruchspannung. Der Strom fließt im Durchlassfall von der Anode 102 zur Kathode 101. Er wird von Elektronen getragen, die in das n"-Drift- gebiet 104 injiziert werden und über den anodenseitigen p+- Emitter 105 zur Anode 102 abfließen und von Löchern, die von dem anodenseitigen p+-Emitter ins n"-Driftgebiet 104 injiziert werden und über die p-Gebiete 107, 108 zur Kathode 101 hin abfließen.
Neben den hier diskutierten planaren vertikalen IGBT- Strukturen gibt es außerdem vertikale IGBTs mit so genann-
tem Trench-Gate, bei denen das Gate in Form eines Grabens in die Halbleiteroberfläche eingelassen ist. Siehe dazu I. Omura et al . , ISPSD '97, Conf. Proc . , S. 217-220. Die Funktionsweise dieser vertikalen IGBTs mit Trench-Gate ist völlig analog zu den vorstehend diskutierten Strukturen, sie bieten jedoch den Vorteil eines geringeren Durchlassspannungsabfalls .
Nachstehend soll die Funktionsweise des NPT- bzw. PT-IGBTs im Sperrfall erörtert werden. Im Sperrfall wird das Gate 103 gegenüber der Kathode 101 auf eine Spannung unterhalb der Schwellspannung gebracht. Bringt man nun die Anode 102 auf ein positives Potential, so dehnt sich die an der Grenze zwischen dem p-Bodygebiet 108 und dem n~-Driftgebiet 104 ausgebildete Raumladungszone fast ausschließlich in das n~- Driftgebiet 104 aus.
Beim NPT-IGBT ist die Dicke der n"-Driftzone 104 größer gewählt als die Weite, die die Raumladungszone bei einer ge- gebenen maximalen Sperrfähigkeit des Bauelements aufweist. Dies führt zu dem in Fig. 6 angedeuteten dreieckförmigen Verlauf (gestrichelte Linie) der elektrischen Feldstärke |E| entlang der Dickenrichtung y des Bauelements. Das Maximum der Feldstärke |E| befindet sich dabei im Bereich der MOS-Steuerköpfe 106, 107, 108.
Beim PT-IGBT ist die Dicke der n"-Driftzone 104 kleiner gewählt als die Weite, die die Raumladungszone bei einer gegebenen maximalen Sperrfähigkeit des Bauelements aufweisen
würde. Um ein Auflaufen der Raumladungszone auf den rückseitigen p+-Emitter 105 zu verhindern, wird hier die n- dotierte Bufferschicht 140 mit dem Ziel eingebracht, den Punch-Through zu vermeiden. Dies führt zu dem in Fig. 6 angedeuteten trapezförmigen Verlauf (durchgezogene Linie) der elektrischen Feldstärke |E| entlang der Dickenrichtung y des Bauelements. Das Maximum der Feldstärke befindet sich dabei ebenfalls im Bereich der MOS-Steuerköpfe 106, 107, 108.
Fig. 7 zeigt eine übliche Schaltungstopologie, in der ein vertikaler IGBT 100 gemäß Fig. 6 als Zündtransistor im Primärkreis einer Zündspule für eine Brennkraftmaschine verwendet wird. Für diese Anwendung als Zündtransistor wird bisher ein V-IGBT mit einer notwendigen Sperrfähigkeit von ca. 400 - 600 V verwendet.
Gemäß Fig. 7 ist der V-IGBT 100, der die Hauptanschlüsse 101 entsprechend Kathode, 102 entsprechend Anode und den Steueranschluss 103 entsprechend Gate aufweist, über eine
Primärwicklung einer Zündspule 211 mit der Batteriespannung VBat am Knoten 210 verbunden. Auf der Sekundärwicklungsseite der Zündspule 211 sind eine Zündkerze 212, ein Schutzwiderstand 214 von 1-2 kΩ und eine Diode 213 zur Unterdrückung des Einschaltfunkens angeschlossen.
Der V-IGBT 100 ist integriert in einer Schaltungsanordnung 200, welche die Verbindungsknoten 201, 202 und 203 aufweist. Dabei ist der Verbindungsknoten 202 direkt mit dem
ersten Hauptanschluß 102 des V-IGBT 100 verbunden und der Verbindungsknoten 203, der auf Masse GND liegt, direkt mit dem zweiten Hauptanschluß 101 des V-IGBT 100 verbunden.
Die weiteren Schaltungskomponenten innnerhalb der Schaltungsanordnung 200 dienen zur Ansteuerung und Klammerung des V-IGBT 100. Dabei dient Diode 204 dem Schutz des Gates 103, welches damit verbunden ist, vor Überspannungen. Die Diode 206 verhindert im Durchlassfall einen Stromfluss vom Steueranschluss 103 zum Hauptanschluss 102, der über das
Halbleitermaterial des V-IGBT mit dem Anschluß 152 verbunden ist. Die Widerstände 207 mit beispielsweise 1 kΩ und 208 mit beispielsweise 10-25 kΩ legen einerseits den Eingangswiderstand der Schaltungsanordnung 200 am Verbindungs- knoten 201 für ein Steuersignal ST fest und bilden andererseits die Last einer Klammerdiodeneinrichtung 205, die üblicherweise als eine Klammerdiodenkette aus einer Mehrzahl in Sperrrichtung gepolter Polysilizium-Zenerdioden ausgeführt ist. Die Elemente 204, 205, 206, 207 und 208 sind üb- licherweise monolithisch mit dem V-IGBT integriert, wobei außer dem Element 205 auch die Dioden 204, 206 normalerweise aus Polysilizium bestehen.
Wie skizziert, ist die Klammerdiodeneinrichtung 205 nicht direkt mit der Metallisierung der Anode 102 verbunden, da sich diese auf der Chipunterseite befindet und schlecht zugänglich ist. Vielmehr steht sie mit der Metallisierung 152 des Kanalstoppers 155 in Kontakt, welche bis auf eine
Flussspannung das gleiche Potential wie die Anode 102 aufweist. Die Schaltungsanordnung 200 ist von einem Steuergerät direkt über den Verbindungsknoten 201 betreibbar. Dazu wird an den Verbindungsknoten 201 ein Steuersignal ST mit einer positiven Spannung von beispielsweise 5 V gelegt, woraufhin ein Stromanstieg durch die Zündspule 211 initiiert wird.
Zu einem bestimmten Zeitpunkt wird die Spannung am Verbin- dungsknoten 201 auf ca. 0 V reduziert, woraufhin die Spannung an der Metallisierung 152 und am Hauptanschluss 102 und somit am Verbindungsknoten 202 steil ansteigt. Der Spannungsanstieg wird auf die Sekundärseite der Zündspule 211 hochtransformiert und führt zu einem Zündfunken an der Zündkerze 212. Die Klammerdiodenkette 205 hat dabei die
Aufgabe, den Spannungsanstieg an dem Hauptanschluss 102 auf die so genannte Klammerspannung VL von ca. 400 V zu begrenzen, um einerseits den V-IGBT 100 und andererseits die übrigen Schaltungskomponenten der Schaltungsanordnung 200 zu schützen. Dies ist insbesondere im so genannten Impulsfall von Bedeutung.
Der Impulsfall tritt auf, wenn z.B. infolge eines abgefallenen Zündkabels kein Zündfunke erzeugt wird. Dann nämlich muss die mit 200 bezeichnete Schaltungsanordnung einschließlich des V-IGBT 100 die sonst im Funken umgesetzte Energie aufnehmen.
Fig. 3 zeigt eine schematische Darstellung des Zeitverlaufs der Klammerung der Anodenspannung bei der üblichen Schaltungsanordnung 200.
Ein zeitlicher Verlauf der Spannung VA am ersten Hauptanschluß 102 bzw. am Verbindungsknoten 202 ist in Fig. 3 mit der gepunkteten Kurve 302 angedeutet. Dabei wird angenommen, dass der Zündschalter für t < 0 eine gewisse Zeit eingeschaltet war, so dass zum Zeitpunkt t = 0 ein Strom von typischerweise 7-20 A durch den V-IGBT 100 und die Zündspule 211 fließt. Wird der V-IGBT 100 durch die Reduktion der Spannung des Ansteuersignais ST am Verbindungsknoten 201 auf 0 V bei t = 0 abgeschaltet, so zwingt die Zündspule 211 ihm zunächst noch den vollen Strom auf.
Daraufhin steigt die Spannung VA am ersten Hauptanschluß 102 steil an. Ohne eine Spannungsbegrenzung würde die Spannung VA am ersten Hauptanschluß 102 hierbei bis zum Durchbruchswert des V-IGBTs 100 ansteigen und diesen zerstören. Dies wird mittels der Klammerdiodeneinrichtung 205 dadurch verhindert, dass beim Erreichen der vorgewählten Klammerspannung VK zum Zeitpunkt tr (tr beträgt typischerweise einige μs) das Gate 103 des V-IGBTs 100 gerade so stark angesteuert wird, dass ein Überschreiten der Klammerspannung Vκι am Hauptanschluß 102 vermieden wird.
Läge kein Impulsfall, sondern der Standardbetriebsfall gemäß der durchgezogenen Kurve 301 in Fig. 3 vor, dann würde die Spannung VA am ersten Hauptanschluß 102 nach ca. ti - tr
= 15 μs einbrechen und nach weiteren ca. 15 μs bei tf den Zündfunken an der Zündkerze 212 erzeugen. Die Folge wäre ein Umsatz der in der Zündspule 211 gespeicherten Energie in der Brennkammer während der Funkenbrenndauer t3 - tf, in der am ersten Hauptanschluß 102 für die meiste Zeit nur die rücktransformierte Brennspannung von ca. VB = 30 V anliegt. Am Ende der Funkenbrenndauer t - tf wird die Spannung VA am Hauptanschluss 102 wieder auf die Batteriespannung Vßat = 14 V absinken.
Im Impulsfall, gezeigt durch die gepunktete Kurve 302 in Fig. 3, hingegen bleibt die hohe KlammerSpannung von ca. 400 V bis zum Zeitpunkt t bestehen, und der durch die Zündspule 211 und den V-IGBT 100 fließende Strom nimmt folglich linear über der Zeit bis zum Zeitpunkt t4 ab. Zum Zeitpunkt t ist die Spulenenergie abgebaut, d.h. in der Schaltungsanordnung 200 in Form von Wärme umgesetzt, und die Spannung VA am Anschluss 102 sinkt steil auf die Batteriespannung VBat ab. Die Zeitspanne t4 - tr dauert zwar nur einige Hundert μs, aber dennoch stellt dieser Betriebsfall durch die hohe umgesetzte Leistung eine hohe Anforderung an die Impulsfestigkeit des IGBTs 100 dar, die nicht immer in ausreichendem Maße zu gewährleisten ist. Die Folge davon ist im schlimmsten Fall eine Zerstörung des IGBTs 100.
In J. Yedinak et al., ISPSD '98, Conf. Proc, S. 399-402, wird am Beispiel eines PT-IGBTs gezeigt, dass ein Ausfall folgendermaßen zustande kommt: Im Impulsfall hat die Raumladungszone das gesamte n"-Driftgebiet 104 erfasst. Über
eine mittels der Klammerdioden 205 kontrollierte Ansteuerung des Gates 103 werden Elektronen über den ausgebildeten MOS-Kanal ins n"-Driftgebiet 104 injiziert, die den rückseitigen p+-Emitter 105 ansteuern. Infolge der hohen Strom- dichte, der hohen elektrischen Feldstärke und der damit verbundenen hohen Verlustleistung im Bereich der MOS- Steuerköpfe 106, 107, 108 wird das Bauelement insbesondere im Bereich der Kathode 101 sehr heiß, woraufhin es zu einem Elektronenleckstrom aus den MOS-Steuerköpfen 106, 107, 108 kommt. Die Elektronen laufen in Richtung Anode 102 und steuern den p+-Emitter 105 auf. Sie wirken also wie eine zusätzliche Ansteuerung des IGBTs 100.
Um die Spannung auf dem Wert der Klammerspannung zu halten, wird über die Klammerdiodenkette 205 die Ansteuerung des Gates 103 entsprechend reduziert. Unter bestimmten Betriebsbedingungen ist die Aufsteuerung durch den thermisch bedingten Elektronenleckstrom so stark, dass der V-IGBT 100 den Laststrom ohne Gateaufsteuerung führen kann. Seine Steuerbarkeit geht verloren. Daraufhin steigen die Temperatur und der Leckstrom des Bauelements weiter an. Es kommt schließlich zu einer thermischen Mitkopplung und der V-IGBT 100 wird zerstört. In einer Untersuchung zur Abhängigkeit der Impulsfestigkeit der V-IGBTs von der Klammerspannung gemäß Z. J. Shen et al., IEEE Electron Device Letters, Band 21, Nr. 3, März 2000, S. 119-122, zeigt sich, dass die Impulsfestigkeit mit abnehmender Klammerspannung stark zunimmt. Der Grund dafür ist die Reduzierung der im V-IGBT 100 umgesetzten Leistung infolge der abgesenkten Klammer-
Spannung, wodurch die während des Impulsfalls im Bereich der MOS-Steuerköpfe 106, 107, 108 auftretende Maximaltemperatur reduziert wird.
Betrachtet man standardmäßige Zündanlagen von Kraftfahrzeugen, so stellt man fest, dass in diesen die Klammerspannung nicht frei wählbar und insbesondere nicht deutlich reduzierbar ist. Eine deutlich abgesenkte Klammerspannung würde nämlich eine zuverlässige Erzeugung des Zündfunkens gefähr- den.
In Z. J. Shen et al., PCIM '96, Conf. Proc, S. 11-16, ist ein intelligenter V-IGBT mit Strombegrenzung und Übertempe- raturabschaltung offenbart, bei dem Polysiliziumdioden als Temperatursensor genutzt werden. Im eingeschalteten Zustand wird der IGBT bei Erreichen einer bestimmten Schwelltemperatur abgeschaltet, indem die monolithisch integrierte Steuerschaltung die Gatespannung reduziert. Als Zündtransistor ist dieser IGBT jedoch ungeeignet, da ihm eine Klamme- rung fehlt. Außerdem wäre eine Übertemperaturabschaltung durch die Reduktion der Gatespannung im Impulsfall kontraproduktiv, da sie die ebenfalls über die Gatespannung eingreifende Klammerung unwirksam machen würde.
Die der vorliegenden Erfindung zugrunde liegende Problematik besteht also darin, eine verbesserte Halbleiter-Schaltungsanordnung, insbesondere für Zündungsverwendungen, mit einer gegenüber dem Impulsfall besser schützbaren Halbleiter-Leistungsschaltereinrichtung zu schaffen.
VORTEILE DER ERFINDUNG
Die erfindungsgemäße Halbleiter-Schaltungsanordnung, insbe- sondere für Zündungsverwendungen, mit den Merkmalen des Anspruchs 1 bzw. die Verwendung nach Anspruch 9 weisen den Vorteil auf, daß die Halbleiter-Leistungsschaltereinrichtung in einer vorgebbaren Betriebsphase besser schützbar ist, ohne seine Klammerspannung in einer anderen vorggebba- ren Zeitphase zu reduzieren. Die zur erfindungsgemäßen Ansteuerung zur Bestimmung der Zeitphasen nötigen Schaltungen können vorteilhafterweise monolithisch in die Halbleiter- Leistungsschaltereinrichtung integrierbar sein.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, daß die Klammerdiodeneinrichtung einen ersten Teil mit einer ersten Klammerspannung und einen zweiten Teil mit einer zweiten Klammerspannung aufweit, wobei der zweite Teil in Serie zum ersten Teil geschaltet ist. Wei- terhin ist eine steuerbare Halbleiter-Ξchaltereinrichtung, welche parallel zum ersten Teil geschaltet ist, zum steuerbaren Überbrücken des ersten Teils vorgesehen, so daß entweder die Summenspannung der ersten und zweiten Klammerspa- nung oder die zweite Klammerspannung zum Klammern der am ersten Hauptanschluß anliegenden externen Spannung vorgesehen ist. Eine Steuerschaltung dient zum Steuern der steuerbaren Halbleiter-Schaltereinrichtung in Abhängigkeit von einem vorbestimmten Betriebszustand der Halbleiter-Leistungsschaltereinrichtung.
In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des Gegenstandes der Erfindung.
Gemäß einer bevorzugten Weiterbildung ist der vorbestimmte Betriebszustand eine Betriebstemperatur der Halbleiter- Leistungsschaltereinrichtung.
Gemäß einer weiteren bevorzugten Weiterbildung ist ein Tem- peratursensor zur Erfassung der Betriebstemperatur der
Halbleiter-Leistungsschaltereinrichtung vorgesehen ist und ist die Steuerschaltung derart gestaltet, daß sie die Halbleiter-Schaltereinrichtung dann zum Überbrücken ansteuert, wenn die Betriebstemperatur der Halbleiter-Leistungs- schaltereinrichtung eine vorbestimmte Temperatur überschreitet .
Gemäß einer weiteren bevorzugten Weiterbildung ist der vorbestimmte Betriebszustand ein Zustand, der nach einer vor- bestimmten Zeitverzögerung nach einem Zustandswechsel eines am Steueranschluß anliegenden Steuersignals vorliegt.
Gemäß einer weiteren bevorzugten Weiterbildung weist die Steuerschaltung ein Zeitglied zur Erfassung der Zeitverzö- gerung nach dem Zustandswechsel auf und ist derart gestaltet, daß sie die Halbleiter-Schaltereinrichtung dann zum Überbrücken ansteuert, wenn die erfaßte Zeitverzögerung die vorbestimmte Zeitverzögerung überschreitet.
Gemäß einer weiteren bevorzugten Weiterbildung ist die steuerbare Halbleiter-Schaltereinrichtung ein zweiter NMOS- Transistor, dessen Steueranschluß über eine Widerstandseinrichtung und Teile des Halbleiterchips mit dem ersten Hauptanschluß verbunden ist.
Gemäß einer weiteren bevorzugten Weiterbildung ist zwischen der Steuerschaltung und der steuerbaren Halbleiter- Schaltereinrichtung eine Spannungsumsetzungseinrichtung vorgesehen, welche einen ersten NMOS-Transistor, dessen erster Hauptanschluß über zwei antiseriell geschaltete Dioden mit dem Steueranschluß des zweiten NMOS-Transistors verbunden ist und über dessen zweitem Hauptanschluß und Steueranschluß die Steuerschaltung angeschlossen ist, aufweist.
Gemäß einer weiteren bevorzugten Weiterbildung ist die Halbleiter-Leistungsschaltereinrichtung ein vertikaler IGBT, der aufweist: einen rückseitigen Emitterbereich eines zweiten Leitungstyps, ein Driftgebiet des ersten Leitungs- typs und einen rückseitigen Anodenkontakt als ersten Hauptanschluß; ein optionales Buffergebiet zwischen dem Driftgebiet und dem rückseitigen Emitterbereich; eine vorderseitige MOS-Steuerstruktur mit einem vorderseitigen Sourcebe- reich und einem Bodybereich, welche in das Driftgebiet ein- gebracht sind, und einen über dem Bodybereich und über einem daran angrenzenden Teil des Driftgebiets isoliert angeordneten Steuerkontakt als Steueranschluß; einen vorderseitigen Kathodenkontakt, welcher mit dem vorderseitigen Sour- cebereich und dem Bodybereich verbunden ist; wobei die
Klammerdiodeneinrichtung, die Halbleiter-Schaltereinrichtung und die Steuerschaltung vorderseitig zwischen einem aktiven Bereich und einer Randabschlußmetallisierung der Halbleiter-Leistungsschaltereinrichtung integriert sind.
ZEICHNUNGEN
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher er- läutert.
Es zeigen:
Fig. 1 eine schematische Querschnittsdarstellung einer Halbleiter-Schaltungsanordnung für Zündungsverwendungen gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
Fig. 2 eine schematische Querschnittsdarstellung eines Steuer- und Schalterteils der Halbleiter-Schaltungsanordnung für Zündungsverwendungen gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 3 eine schematische Darstellung des Zeitverlaufs der Klammerung der Anodenspannung der Halbleiter- Leistungsschaltereinrichtung bei der üblichen Halbleiter-Schaltungsanordnung für Zündungsver-
Wendungen und bei den Ausführungsformen der Erfindung;
Fig. 4 eine schematische Querschnittsdarstellung einer schaltungstechnischen Integrationslösung der
Halbleiter-Schaltungsanordnung für Zündungsverwendungen gemäß den Ausführungsformen der Erfindung;
Fig. 5 eine schematische Aufsicht der schaltungstechnischen Integrationslösung der Halbleiter-Schaltungsanordnung für Zündungsverwendungen gemäß den Ausführungsformen der Erfindung;
Fig. 6 eine schematische Querschnittsdarstellung eines bekannten NPT-IGBT bzw. PT-IGBT; und
Fig. 7 eine übliche Schaltungstopologie, in der ein vertikaler IGBT als Zündtransistor im Primärkreis einer Zündspule für eine Brennkraftmaschine verwendet wird.
BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten.
Fig. 1 zeigt eine schematische Querschnittsdarstellung einer Halbleiter-Schaltungsanordnung für Zündungsverwendungen
gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
In Fig. 1 bezeichnet Bezugszeichen 400 allgemein eine Halb- leiter-Schaltungsanordnung für Zündungsverwendungen gemäß der ersten Ausführungsform mit einer speziellen Beschaltung 401 im Bereich der Klammerdiodeneinrichtung 205a, 205b, welche über die Metallisierung 152 zwischen dem ersten Hauptanschluß 102 und den Steueranschluß 103 geschaltet ist. Bezugszeichen 404, 405, 406, 407 in Fig. 1 bezeichen bestimmte Schaltungsknoten, auf die später Bezug genommen wird.
Die Klammerdiodeneinrichtung 205a, 205b weist einen ersten Kettenteil 205a mit einer ersten Klammerspannung zwischen den Schaltungsknoten 404, 405 und einen zweiten Kettenteil 205b mit einer zweiten Klammerspannung auf, wobei der zweite Teil 205b in Serie zum ersten Teil 205a geschaltet ist.
Weiterhin ist eine steuerbare Halbleiter-Schaltereinrichtung 402 vorgesehen, welche parallel zum ersten Teil 205a geschaltet ist und zum steuerbaren Überbrücken des ersten Teils 205a dient, so daß entweder die Summenspannung der ersten und zweiten Klammerspanung oder die zweite Klammer- Spannung zum Klammern der am ersten Hauptanschluß 102 anliegenden externen Spannung VA vorgesehen ist.
Eine Steuerschaltung 403 dient zum Steuern der steuerbaren Halbleiter-Schaltereinrichtung 402 in Abhängigkeit von ei-
nem vorbestimmten Betriebszustand der Halbleiter-Leistungsschaltereinrichtung in Form des V-IGBT 100.
Insbesondere kann der Schaltungsanordnung gemäß der vorlie- genden Ausführungsform durch diese spezielle Beschaltung ein Klammerverhalten vermittelt werden, wie es durch die gestrichelte Kurve 303 in Fig. 3 dargestellt ist.
Der Kerngedanke bei dieser ersten Ausführungsform besteht darin, die Klammerspannung zu einem Zeitpunkt t2 > tf nach der Funkenerzeugung von dem hohen Niveau von VKL = 400 V auf ein deutlich niedrigeres Niveau VK ' umzuschalten. Diese niedrigere Klammerspannung VKL' liegt vorzugsweise oberhalb der rücktransformierten Brennspannung VB, um im Stan- dardbetrieb den Brennvorgang nicht zu stören. Beispielsweise ist ein Wert VKL' = 50 V ein sinnvoller Wert. Der Zeitpunkt t2 ist vorzugsweise möglichst kurz nach der Funkenerzeugung zur Zeit tf zu wählen. Die Reduktion der Klammerspannung nach Erzeugung des Funkens gewährleistet einer- seits eine sichere Funkenerzeugung durch Beibehalten der hohen Klammerspannung VKL in der Funkenerzeugungsphase. Andererseits setzt sie die im V-IGBT 100 auftretende Verlustleistung und Wärmegeneration im Impulsfall deutlich herab und erhöht dadurch seine Impulsfestigkeit. Wie Fig. 3 deut- lieh zeigt, wird der Abbau der in der Zündspule 211 gespeicherten Energie auf ein größeres Zeitintervall verteilt, das zum Zeitpunkt t5 endet.
Dieses Verhalten ist gemäß dieser Ausführungsform dadurch erzeugbar, dass die an sich bekannte Klammerdiodenkette 205 gemäß Fig. 7 in einen hochsperrenden Teil 205a mit einer Durchbruchspannung von beispielsweise 350 V und einen nied- rigsperrenden Teil 205b mit einer Durchbruchspannung von beispielsweise 50 V aufgeteilt ist, wobei der hochsperrende Teil 205a mit der Halbleiter-Schaltereinrichtung 402 überbrückbar ist. Bei offener Schaltereinrichtung 402 liegt die volle Klammerspannung VKL = 400 V vor, während bei ge- schlossener Schaltereinrichtung 402 die reduzierte Klammerspannung VKL' vorliegt.
Die Wahl des Schaltzustandes der Schaltereinrichtung 402 kann durch eine entsprechend gestaltete Steuerschaltung 403 nach vorbestimmten Kriterien geschehen. Beispielsweise erfolgt bei der ersten Ausführungsform eine Temperatursteuerung basierend auf der Chiptemperatur unter Verwendung eines Temperatursensors TS.
Bei der temperaturgesteuerten Schaltungsversion ist die Schaltereinrichtung 402 bei t = 0 zunächst offen. Übersteigt die durch den Temperatursensor erfaßte Chiptemperatur wegen des Vorliegens des Impulsfalls einen vorgegebenen Temperaturwert, wird die Schaltereinriuchtung 402 durch die Steuerschaltung 403 geschlossen, wodurch die Klammerspannung auf die Spannung VKL' bis zum Ende des Impulsfalls herabgesetzt wird. Dieses Ende kann entweder ebenfalls über die Temperatur erfaßt werden, z.B. Unterschreiten eines
vorgegebenen Temperaturwerts, oder es kann automatisch nach Ablauf einer vorbestimmten Zeit festgelegt werden.
Der für eine solche temperaturabhängige Steuerung notwendi- ge Temperatursensor TS kann beispielsweise mittels Polysi- liziumdioden dargestellt werden, deren temperaturabhängige Flussspannung ausgewertet wird. Siehe dazu Z. J. Shen et al., PCIM '96, Conf. Proc. , S. 11-16. Außerdem ist generell die Auswertung des temperaturabhängigen Sperrstroms von PN- Übergängen oder der temperaturabhängigen Schwellspannung von MOS-Transistoren als Temperatursensor TS denkbar. Der Temperatursensor TS ist vorzugsweise in der Mitte des aktiven Gebiets 130 anzuordnen, da der Chip dort am heißesten wird. Berücksichtigt man einen bestimmten Temperaturgra- dienten, so ist jedoch eine von der Chipmitte bzw. vom aktiven Gebiet 130 entfernte Platzierung mit geeigneter Auslegung der Auswertung in der Steuerschaltung 403 ebenfalls möglich. Die Spannungsversorgung des Temperatursensors TS samt zugehöriger Steuerschaltung 403 kann beispielsweise aus der Anodenspannung oder den Schaltungsknoten 405, 406 gemäß dem Stand der Technik abgeleitet werden.
Fig. 2 zeigt eine schematische Querschnittsdarstellung des Steuer- und Schalterteils 401 der Halbleiter-Schaltungs- anordnung für Zündungsverwendungen gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
Bei der zweiten Ausführzungsform findet eine zeitgesteuerte Wahl des Schaltzustandes der Schaltereinrichtung 402 gemäß
gemäß Fig 1 statt, welche hier durch den NMOS-Transistor 650 mit dem Steueranschluß 653 realisiert ist, wobei der weitere Schaltungsteil außerhalb des Blocks 403 einen Spannungspegelumsetzer darstellt.
Allgemein ist bei der zeitgesteuerten Wahl die Schaltereinrichtung 402 zum Zeitpunkt t = 0 ebenfalls offen. Eine vorgegebene Zeit t2 nach Abschalten der Spannung des Ansteuersignais ST am Verbindungsknoten 201 bei t = 0 wird die Schaltereinrichtung 402 geschlossen und die Klammerspannung auf VKL' reduziert.
Die spezielle Steuerschaltung 403 gemäß Fig. 2 umfasst ein RC-Zeitglied bestehend aus einem Widerstand 510 und einem Kondensator 511, wobei letzterer aus einer nur durch das dünne Gateoxid 109 vom Halbleiter getrennten Polysilizium- elektrode gebildet werden kann. Das RC-Zeitglied wird während t < 0 von der an dem Verbindungsknoten 201 anliegenden positiven Spannung des Ansteuersignais ST über die Diode 509 und den Entkopplungswiderstand 514 maximal bis zu der durch die Diode 504 definierten Spannung aufgeladen.
Ein erster NMOS-Transistor 570 mit einem ersten und zweiten Hauptanschlluß 571 bzw. 572 und einem Steueranschluß 573 ist dadurch während t < 0 eingeschaltet. Zum Zeitpunkt t = 0 wird durch Anlegen von 0 V an den Verbindungsknoten 201 der V-IGBT 100 ausgeschaltet. Der Schaltungsknoten 406 liegt dann ebenfalls auf 0 V, und die Diode 509 verhindert
eine schlagartige Entladung des RC-Zeitgliedes, weshalb der erste NMOS-Transistor 570 zunächst eingeschaltet bleibt.
Durch das Abschalten der Spannung am Verbindungsknoten 201 steigt die Spannung VA am Hauptanschluß 102 bis auf die hohe Klammerspannung VKL von 400 V an. Diese Klammerspannung VKL liegt ungefähr auch an der Metallisierung 152 und demzufolge am Schaltungsknoten 404, während am Knoten 405 und am Knoten 513 ungefähr die niedrigere Klammerspannung VK ' anliegt. Hierzu ist die Durchbruchspannung von der Diode 505 identisch zu derjenigen der zweiten Teildiodenkette 205b zu wählen. Weiterhin sind Gateschutzdioden 507a, 507b für einen im Randbereich des IGBT-Chips angeordneten zweiten NMOS-Transistor 650 vorgesehen, der zunächst gesperrt bleibt.
Der Kondensator 511 des RC-Zeitglieds entlädt sich in der Folgezeit über den Widerstand 510, was zum vorgegebenen Zeitpunkt t = t2 ein Abschalten des ersten NMOS-Transistors 570 zur Folge hat. Infolge des Stromflusses über den hochspannungsfesten Polysiliziumwiderstand 659, der beispielsweise mäanderförmig im V-IGBT-Randbereich angeordnet ist, steigt die Spannung am Knoten 513 an und steuert den zweiten NMOS-Transistor 650 auf. Da dieser dem Schalterelement 402 in Fig. 1 entspricht, wird daraufhin der hochsperrende Teil 205a der Klammerdiodenkette überbrückt und demzufolge die Klammerspannung auf VK ' reduziert.
Von der erläuterten Schaltungsanordnung gemäß der ersten bzw. zweiten Ausführungsform sind prinzipiell alle verwendeten Komponenten monolithisch mit dem V-IGBT 100 integrierbar.
Fig. 4 zeigt eine schematische Querschnittsdarstellung einer schaltungstechnischen Integrationslösung der Halbleiter-Schaltungsanordnung für Zündungsverwendungen gemäß den Ausführungsformen der Erfindung.
In Fig. 4 bezeichnet 600 allgemein eine integrierte Schaltungsanordnung mit dem aktiven Gebiet 130, einem Logikschaltungsbereich 670 und einem Randabschlussbereich 150 \ wobei die n-Bufferschicht 140 optional ist.
Der bekannte Randabschluss mit den Bestandteilen 152, 153b, 155 gemäß Fig. 6 wird um den hochspannungsfesten Polysili- ziummäanderwiderstand 659 und den zweiten NMOS-Transistor 650 gemäß Fig. 2 ergänzt.
Der zweite NMOS-Transistor 650 besteht aus einer Sourceme- tallisierung 651, die zur Darstellung einer hohen Sperrfähigkeit ebenso mit einer Feldplatte ausgerüstet ist wie ein zugehöriges Polysiliziumgate 653. 656 bezeichnet ein n+- Sourcegebiet, 657 eine p+-Kontaktdiffusion und 658 ein Bo- dygebiet, an dessen unter dem Gate 653 gelegenen Oberfläche ein Inversionskanal ausbildbar ist.
Im zwischen den Schnitten BB ' und CC angeordneten Logikbereich mit der p-Logikwanne 577 ist stellvertretend für die anderen darstellbaren Komponenten der erste NMOS-Transistor 570 dargestellt. Dieser besteht aus einer Sourcemetallisie- rung 571, einem n+-Sourcegebiet 576, einer n+-Drainmetalli- sierung 572, einem n+-Draingebiet 575 und einer Gateelektrode 573. 577 bezeichnet eine zugehörige p-Wanne.
Um eine größere Freiheit bei der Verschaltung zu haben, ist das n+-Sourcegebiet 576 über die Sourcemetallisierung 521 einzeln kontaktierbar und nicht mit der p-Wanne 577 kurzgeschlossen. Die p-Wanne 577 befindet sich auf gleichem Potenzial wie der Kathodenbereich 101, 107, 108 des V-IGBT. Dadurch fängt sie wie dieser vom anodenseitigen Emitter 105 emittierte Löcher ein. Um eine möglichst störungsfreie
Funktion der Logik sicherzustellen, sollte die p-Logikwanne 577 an möglichst vielen Stellen über die p+-Kontakt- diffusion 107 an die Kathode 101 angebunden werden. Eine optimale Lösung stellt das vollständig ringförmige Um- schließen jedes einzelnen NMOS-Transistors mit an 101 angeschlossenen p+-Kontaktdiffusionen und Bodydiffusionen 107, 108 dar, wie es im Querschnitt gemäß Fig. 4 skizziert ist.
Fig. 5 zeigt eine schematische Aufsicht der schaltungstech- nischen Integrationslösung der Halbleiter-Schaltungsanordnung für Zündungsverwendungen gemäß den Ausführungsformen der Erfindung.
In Fig. 5 bezeichnet zusätzlich zu den bereits eingeführten Bezugszeichen 703 ein Gebiet, in dem die Polysiliziu dio- denketten 205a, 205b, 505, 506 angeordnet sind. 702 bezeichnet ein metallisches Gatebondland, das mit dem Gate 103 elektrisch verbunden ist. 701 bezeichnet ein Kathoden- bondland, das ein Teilbereich der Kathodenmetallisierung der Kathode 101 im aktiven Teil 130 des V-IGBT ist.
Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.
Obwohl die Erfindung an einem planaren n-Kanal-PT-IGBT er- läutert wurde, ist sie prinzipiell auf andere Leistungsschalter, wie z.B. planare p-Kanal-PT-IGBTs, planare NPT- IGBTs, Trench-PT-IGBTs, Trench-NPT-IGBTs, SPT-IGBTs, MOS- Transistoren mit planarem Gate oder Trench-Gate etc. übertragbar.
Vertauscht man z.B. die Dotierungsarten und die Vorzeichen der anzulegenden Spannung, erhält man aus dem n-Kanal-IGBT einen entsprechenden p-Kanal-IGBT. Allgemein ist dieser dem n-Kanal-NPT-IGBT hinsichtlich der Latch-up-Festigkeit über- legen, aber hinsichtlich der Avalanche-Festigkeit unterlegen.
Die Darstellung von RC-Zeitgliedern mit Zeitkonstanten im μs-Bereich ist platzintensiv. Eine ebenfalls integrierbare
Alternative wäre die Verwendung eines Multivibrators mit nachgeschaltetem Frequenzteiler, beispielsweise in NMOS- Widerstands-Logik anstelle des RC-Zeitgliedes in der Steuerschaltung. Die oben erläuterten Ausführungsbeispiele einer geschalteten Klammerung können in einer weiteren nicht illustrierten Ausführungsform noch verfeinert werden. Dazu betrachtet man den Fall, dass mehrere Funken in Folge nicht erzeugbar sind. In diesem Fall einer längeren Impulsfolge gemäß Kurve 303 von Fig. 3 steigt die mittlere Ver- lustleistung im Vergleich zu einer Kette von Impulsen gemäß Kurve 302 von Fig. 3 an. Um daraus resultierende Schäden in der Aufbau- und Verbindungstechnik der Schaltungsanordnung zu vermeiden, sollte daher bei diesem Betrieb durch eine Zusatzlogik ein Warnsignal generiert werden, das die weite- re Endstufenansteuerung unterbindet.
Beispielsweise kann zu einer Zeit t, welche zwischen dem Zeitpunkt t2 und dem Zeitpunkt t5 liegt, der Spannungs zustand von dem Knoten 405 oder dem Gateanschluss 103 abge- fragt werden. Liegt dieser über einem bestimmten Schwellenwert, so dass er auf einen Impulsfall gemäß Kurve 303 von Fig. 3 hindeutet, kann entweder direkt eine Unterdrückung des nächsten positiven Ansteuersignais an dem Knoten 406 oder ein Eintrag in einen Fehlerzähler erfolgen, der erst beim Erreichen einer bestimmten Zahl von Impulsen gemäß Kurve 303 von Fig. 3 weitere positive Ansteuersignale an den Knoten 406 unterbindet. Die nötige Logik und der gegebenenfalls nötige Fehlerzähler können in üblicher Weise
ebenfalls monolithisch integriert werden bzw. extern angeordnet werden.
Halbleiter-Schaltungsanordnung, insbesondere für Zündungs- Verwendungen, und Verwendung
BEZUGSZEICHENLISTE: